JPH06236892A - ヘテロ接合型バイポ―ラトランジスタ - Google Patents

Abstract

(57)【要約】 【目的】 エミッタ層が、ベ―ス層の連接している第１
の層部と、その第１の層部の上記ベ―ス層側からそれと
一体に上記ベ―ス層に接して外方に延長し且つ比較的薄
い厚さを有する第２の層部とを有する、ＩＩＩ−Ｖ族化
合物半導体を用いたヘテロ接合型バイポ―ラトランジス
タにおいて、低いエミッタ・ベ―ス間電圧を有しなが
ら、上記ベ―ス層の上記エミッタ層の第１の層部下以外
の領域の表面での再結合電流の抑圧効果が高く得られる
ようにする。 【構成】 上記エミッタ層が、上記ベ―ス層との間の界
面からベ―ス層側とは反対側に向って、上記ベ―ス層と
の間の界面における上記エミッタ層側から上記ベ―ス層
内に注入するキャリアに対する障壁になる３０〜２００
ｍｅＶの値の段差を形成している値から単調に大きな値
に変化するエネルギバンドギャップを有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＩＩ−Ｖ族化合物半
導体を用いたヘテロ接合型バイポ―ラトランジスタに関
する。

【０００２】

【従来の技術】従来、図４〜図６を伴って、次に述べる
ヘテロ接合型バイポ―ラトランジスタが提案されてい
る。

【０００３】すなわち、ＧａＡｓでなり且つ比較的高い
ｎ型不純物濃度のｎ型を有するコレクタ電極層１を有す
る。

【０００４】また、コレクタ電極層１上に、その一部の
領域を除いた領域において形成されているとともに、Ｇ
ａＡｓでなり且つｎ型を有する層、ＧａＡｓでなり且つ
比較的低いｐ型不純物濃度のｐ型を有する層、及びＧａ
Ａｓでなり且つｉ型を有する層中の１つでなる、または
複数の積層体でなるコレクタ層２を有する。

【０００５】さらに、コレクタ層２上に、その全域にお
いて形成されているとともに、ＧａＡｓでなり且つ比較
的高いｐ型不純物濃度のｐ型を有するベ―ス層３を有す
る。

【０００６】また、ベ―ス層３上に、その一部の領域を
除いた領域において形成されているとともに、ベ―ス層
３を構成しているＧａＡｓに比し広いエネルギバンドギ
ャップを有するＡｌ_x Ｇａ_1-x Ａｓでなり且つｎ型を有
するエミッタ層４を有する。

【０００７】この場合、エミッタ層４は、ベ―ス層３に
連接している層部４ａと、その層部４ａのベ―ス層３側
からそれと一体にベ―ス層３に接して外方に延長してい
る比較的薄い厚さを有する層部４ｂとを有する。

【０００８】また、エミッタ層４を構成しているＡｌ_x
Ｇａ_1-x Ａｓのｘが、図５に示すように、ベ―ス層３と
の間の界面位置からベ―ス層３側とは反対側に向って、
ベ―ス層３との間の界面位置での０．３というような比
較的大きな値から変化しない値をとり、それによって、
エミッタ層４が、図６に示すように、ベ―ス層３との間
の界面位置からベ―ス層３側とは反対側に向って、ベ―
ス層３との間の界面位置におけるエミッタ層４側からベ
―ス層３内に注入するキャリア（電子）に対する障壁に
なる、２００ｍｅＶよりも大きいというような比較的大
きな値ΔＥ_c4の段差を形成している値から変化しないエ
ネルギバンドギャップを有する。

【０００９】また、コレクタ電極層１に、そのコレクタ
層２側のコレクタ層２のまわりにおいて、コレクタ電極
層１と連接することなしに、オ―ミックに付されている
コレクタ電極６を有する。

【００１０】さらに、ベ―ス層１上に、エミッタ層４の
まわりにおいて、エミッタ層４、厳密にはエミッタ層４
の層部４ｂと連接することなしに、オ―ミックに付され
ているベ―ス電極７を有する。

【００１１】また、エミッタ層４上に、ＧａＡｓでなり
且つ比較的高いｎ型不純物濃度のｎ型を有するエミッタ
キャップ層５を介して、オ―ミックに付されているエミ
ッタ電極８を有する。

【００１２】以上が、従来提案されているヘテロ接合型
バイポ―ラトランジスタの構成である。

【００１３】図４〜図６に示す従来のヘテロ接合型バイ
ポ―ラトランジスタによれば、エミッタ層４がベ―ス層
３に比し広いエネルギバンドギャップを有するので、エ
ミッタ層４がベ―ス層３に連接している層部４ａのベ―
ス層３側からそれと一体にベ―ス層３に連接して外方に
延長している層部４ｂを有するが、それが、空乏化する
のに十分な薄い厚さを有している限り、エミッタ層４の
層部４ａ側から、電子がベ―ス層３の層部４ａ下の領域
内に注入する機構で、エミッタ層４がベ―ス層３と同じ
エネルギバンドギャップを有し且つ層部４ｂを有さず層
部４ａのみからなることを除いて図４〜図６に示す従来
のヘテロ接合型バイポ―ラトランジスタと同様の構成を
有する通常のバイポ―ラトランジスタの場合に比しバイ
ポ―ラトランジスタとしての機能が高速且つ高利得で得
られる、というヘテロ接合型バイポ―ラトランジスタの
機能を得ることができる。

【００１４】また、図４〜図６に示す従来のヘテロ接合
型バイポ―ラトランジスタによれば、エミッタ層４がベ
―ス層３に連接している層部４ａのベ―ス層３側からそ
れと一体にベ―ス層３に連接して外方に延長している層
部４ｂを有し、そして、その層部４ｂが、ベ―ス層３の
層部４ａ下の領域３ｂ以外の領域３ｂの表面を保護して
いるので、ヘテロ接合型バイポ―ラトランジスタの動作
時、エミッタ層４の層部４ａ側からベ―ス層３の層部４
ａ下の領域３ａ内に注入した電子が、ベ―ス層３の層部
４ａ下の領域３ａ以外の領域３ｂ内に拡散し、その領域
３ｂの表面に到着しても、エミッタ層４が層部４ｂを有
さず層部４ａのみからなることを除いて図４〜図６に示
す従来のヘテロ接合型バイポ―ラトランジスタと同様の
構成を有する従来のヘテロ接合型バイポ―ラトランジス
タの場合においてベ―ス層３の層部４ａ下の領域３ａ以
外の領域３ｂの表面での電子の再結合によって領域３ａ
内での電子の再結合によって得られる再結合電流に対し
て無視し得ない再結合電流が流れる、ということがな
く、よって、上述したヘテロ接合型バイポ―ラトランジ
スタとしての機能を、エミッタ層４が層部４ｂを有さず
層部４ａのみからなることを除いて図４〜図６に示す従
来のヘテロ接合型バイポ―ラトランジスタと同様の構成
を有する従来のヘテロ接合型バイポ―ラトランジスタの
場合に比し、高速に且つ低い消費電力で得ることができ
る。

【００１５】また、従来、図７〜図９を伴って、次に述
べるヘテロ接合型バイポ―ラトランジスタも提案されて
いる。

【００１６】図７〜図９において、図４〜図６との対応
部分には同一符号を付し詳細説明は省略する。

【００１７】図７〜図９に示す従来のヘテロ接合型バイ
ポ―ラトランジスタは、次に述べる事項を除いて、図４
〜図６に示す従来のヘテロ接合型バイポ―ラトランジス
タの場合と同様の構成を有する。

【００１８】すなわち、図４〜図６に示す従来のヘテロ
接合型バイポ―ラトランジスタにおけるエミッタ層４に
代え、それに準じた、ベ―ス層３上に、その一部の領域
を除いた領域において形成されているとともに、ベ―ス
層３を構成しているＧａＡｓに比し広いエネルギバンド
ギャップを有するＡｌ_x Ｇａ_1-x Ａｓでなり且つｎ型を
有するエミッタ層１４を有し、そして、そのエミッタ層
１４が、図４〜図６に示す従来のヘテロ接合型バイポ―
ラトランジスタの場合に準じて、ベ―ス層３に連接して
いる層部１４ａと、その層部１４ａのベ―ス層３側から
それと一体にベ―ス層３に接して外方に延長している比
較的薄い厚さを有する層部１４ｂとを有するが、そのエ
ミッタ層１４を構成しているＡｌ_x Ｇａ_1-x Ａｓのｘ
が、図８に示すように、ベ―ス層３との間の界面位置か
らベ―ス層３側とは反対側に向って、ベ―ス層３との間
の界面位置での零の値から０．３というような比較的大
きな値に単調に増加する値をとり、それによって、エミ
ッタ層１４が、図９に示すように、ベ―ス層３との間の
界面からベ―ス層３側とは反対側に向って、ベ―ス層３
との間の界面位置におけるエミッタ層１４側からベ―ス
層３内に注入するキャリア（電子）に対する障壁になる
段差を形成していない値から、単調に大きな値に変化す
るエネルギバンドギャップを有する。

【００１９】以上が、従来提案されている他のヘテロ接
合型バイポ―ラトランジスタの構成である。

【００２０】図７〜図９に示す従来のヘテロ接合型バイ
ポ―ラトランジスタによれば、上述した事項を除いて、
図４で〜図６に示す従来のヘテロ接合型バイポ―ラトラ
ンジスタの場合と同様の構成を有するので、図４〜図６
に示す従来のヘテロ接合型バイポ―ラトランジスタにつ
いて上述した作用効果を有する。

【００２１】

【発明が解決しようとする課題】図４〜図６に示す従来
のヘテロ接合型バイポ―ラトランジスタの場合、エミッ
タ層４とベ―ス層３との間の界面における、エミッタ層
４側からベ―ス層３内に注入されるキャリア（電子）に
対する障壁となる段差の値ΔＥ_c4が、２００ｍｅＶより
も大きいというような大きな値を有するので、上述した
表面再結合電流の抑止効果が高い。

【００２２】しかしながら、上述した段差の値△Ｅ_c4が
上した大きな値を有するので、ヘテロ接合型バイポ―ラ
トランジスタとしてのエミッタ・ベ―ス間電圧（立上り
電圧）が高く、よって、ヘテロ接合型バイポ―ラトラン
ジスタを動作させるのに高い電源を必要とする、という
欠点を有していた。

【００２３】また、図７〜図９に示す従来のヘテロ接合
型バイポ―ラトランジスタの場合、エミッタ層４とベ―
ス層３との間の界面における、エミッタ層４側からベ―
ス層３内に注入されるキャリア（電子）に対する障壁に
なる段差を有しないので、上述した表面再結合電流の抑
止効果が低い、という欠点を有していた。

【００２４】よって、本発明は、上述した欠点のない、
新規なヘテロ接合型バイポ―ラトランジスタを提案せん
とするものである。

【００２５】

【課題を解決するための手段】本発明によるヘテロ接合
型バイポ―ラトランジスタは、従来のヘテロ接合型バイ
ポ―ラトランジスタの場合と同様に、（ｉ）ＩＩＩ−Ｖ
族化合物半導体でなり且つ第１の導電型を有するコレク
タ電極層と、（ｉｉ）上記コレクタ電極層上に形成され
ているとともに、ＩＩＩ−Ｖ族化合物半導体でなり且つ
第１の導電型を有する層、ＩＩＩ−Ｖ族化合物半導体で
なり且つ第１の導電型とは逆の第２の導電型を有する
層、及びＩＩＩ−Ｖ族化合物半導体でなり且つｉ型を有
する層中の１つの層でなるまたは第１の導電型を有する
層、ＩＩＩ−Ｖ族化合物半導体でなり且つ第１の導電型
とは逆の第２の導電型を有する層、及びＩＩＩ−Ｖ族化
合物半導体でなり且つｉ型を有する層中の複数の積層体
でなるコレクタ層と、（ｉｉｉ）上記コレクタ層上に形
成されているとともに、ＩＩＩ−Ｖ族化合物半導体でな
り且つ第２の導電型を有するベ―ス層と、（ｉｖ）上記
ベ―ス層上に、その一部の領域を除いた領域において形
成されているとともに、上記ベ―ス層を構成しているＩ
ＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギャ
ップを有するＩＩＩ−Ｖ族化合物半導体でなり且つ第１
の導電型を有するエミッタ層と、（ｖ）上記コレクタ電
極層に付されているコレクタ電極と、（ｖｉ）上記ベ―
ス層上に、上記エミッタ層のまわりにおいて付されてい
るベ―ス電極と、（ｖｉｉ）上記エミッタ層に、ＩＩＩ
−Ｖ族化合物半導体でなり且つ第１の導電型を有するエ
ミッタキャップ層を介してまたは介することなしに付さ
れているエミッタ電極とを有し、（ｖｉｉｉ）上記エミ
ッタ層が、上記ベ―ス層に連接している第１の層部と、
その第１の層部の上記ベ―ス層側からそれと一体に上記
ベ―ス層に接して外方に延長し且つ比較的薄い厚さを有
する第２の層部とを有する。

【００２６】しかしながら、本発明によるヘテロ接合型
バイポ―ラトランジスタは、上述した構成を有するヘテ
ロ接合型バイポ―ラトランジスタにおいて、上記エミッ
タ層が、上記ベ―ス層との間の界面からベ―ス層側とは
反対側に向って、上記ベ―ス層との間の界面における上
記エミッタ層側から上記ベ―ス層内に注入するキャリア
に対する障壁になる３０〜２００ｍｅＶの値の段差を形
成している値から単調に大きな値に変化するエネルギバ
ンドを有する。

【００２７】

【作用・効果】本発明によるヘテロ接合型バイポ―ラト
ランジスタによれば、エミッタ層が、図４〜図６、及び
図７〜図９で前述した従来のヘテロ接合型バイポ―ラト
ランジスタの場合に準じて、ベ―ス層に比し広いエネル
ギバンドギャップを有するので、エミッタ層がベ―ス層
に連接している第１の層部のベ―ス層側からそれと一体
にベ―ス層に連接して外方に延長している第２の層部を
有するが、それが空乏化するのに十分な薄い厚さを有し
ている限り、エミッタ層の層部側から、キャリアがベ―
ス層の層部下の領域内に注入する機構で、エミッタ層が
ベ―ス層と同じエネルギバンドギャップを有し且つ第２
の層部を有さず第１の層部のみからなることを除いて図
１〜図３に示す本発明によるヘテロ接合型バイポ―ラト
ランジスタと同様の構成を有する通常のバイポ―ラトラ
ンジスタの場合に比しバイポ―ラトランジスタとしての
機能が高速且つ高利得で得られる、というヘテロ接合型
バイポ―ラトランジスタの機能を得ることができる。

【００２８】また、本発明によるヘテロ接合型バイポ―
ラトランジスタによれば、図４〜図６、及び図７〜図９
で前述した従来のヘテロ接合型バイポ―ラトランジスタ
に準じて、エミッタ層がベ―ス層に連接している第１の
層部のベ―ス層側からそれと一体にベ―ス層に連接して
外方に延長している第２の層部を有し、そして、その第
２の層部が、ベ―ス層の第１の層部下の領域以外の領域
の表面を保護しているので、ヘテロ接合型バイポ―ラト
ランジスタの動作時、エミッタ層の第１の層部側からベ
―ス層の第１の層部下の領域内に注入した電子が、ベ―
ス層の第１の層部下の領域以外の領域内に拡散し、その
領域の表面に到着しても、エミッタ層が第２の層部を有
さず第１の層部のみからなることを除いて図１〜図３に
示す本発明によるヘテロ接合型バイポ―ラトランジスタ
と同様の構成を有する従来のヘテロ接合型バイポ―ラト
ランジスタの場合においてベ―ス層の第１の層部下の領
域以外の領域の表面でのキャリアの再結合によって領域
内での電子の再結合によって得られる再結合電流に対し
て無視し得ない再結合電流が流れる、ということがな
く、よって、上述したヘテロ接合型バイポ―ラトランジ
スタとしての機能を、エミッタ層が第２の層部を有さず
第１の層部のみからなることを除いて図１〜図３に示す
本発明によるヘテロ接合型バイポ―ラトランジスタと同
様の構成を有する従来のヘテロ接合型バイポ―ラトラン
ジスタの場合に比し、高速に且つ低い消費電力で得るこ
とができる。

【００２９】しかしながら、本発明によるヘテロ接合型
バイポ―ラトランジスタの場合、ベ―ス層とエミッタ層
とを通してみた伝導帯の下端が、ベ―ス層とエミッタ層
との間の界面において、図４〜図６で前述した従来のヘ
テロ接合型バイポ―ラトランジスタの場合と同様に電子
に対する障壁になる段差を有するが、その段差が、図４
〜図６で前述した従来のヘテロ接合型バイポ―ラトラン
ジスタの場合の２００ｍｅＶよりも大きいというような
値に比し小さな値を有しているので、ヘテロ接合型バイ
ポ―ラトランジスタとしてのエミッタ・ベ―ス間電圧
（立上り電圧）が図４〜図６で前述した従来のヘテロ接
合型バイポ―ラトランジスタの場合に比し低く、よっ
て、ヘテロ接合型バイポ―ラトランジスタを動作させる
のに、図４〜図６で前述した従来のヘテロ接合型バイポ
―ラトランジスタを動作する場合に比し低い電源です
む。

【００３０】また、それでいて、ベ―ス層とエミッタ層
との通してみた伝導帯の下端が、ベ―ス層とエミッタ層
との間の界面に段差を有し、そして、その値が３０ｍｅ
Ｖよりも大きいので、図４〜図６で前述した従来のヘテ
ロ接合型バイポ―ラトランジスタの場合と同様の上述し
た表面再結合電流の高い抑止効果を得ることができる。

【００３１】

【実施例１】次に、図１〜図３をともなって本発明によ
るヘテロ接合型バイポ―ラトランジスタの実施例を述べ
よう。

【００３２】図１〜図３において、図４〜図６、及び図
７〜図９との対応部分に同一符号を付す。

【００３３】図１〜図３に示す本発明によるヘテロ接合
型バイポ―ラトランジスタは、図４〜図６、及び図７〜
図９で前述した従来のヘテロ接合型バイポ―ラトランジ
スタの場合と同様に、ＧａＡｓでなり且つｎ型を有する
コレクタ電極層１を有する。

【００３４】また、図４〜図６、及び図７〜図９で前述
した従来のヘテロ接合型バイポ―ラトランジスタの場合
と同様に、コレクタ電極層１上に、その一部の領域を除
いた領域において形成されているとともに、ＧａＡｓで
なり且つｎ型を有する層、ＧａＡｓでなり且つ比較的低
いｐ型不純物濃度のｐ型を有する層、及びＧａＡｓでな
り且つｉ型を有する層中の１つでなる、または複数の積
層体でなるコレクタ層２を有する。

【００３５】さらに、図４〜図６、及び図７〜図９で前
述した従来のヘテロ接合型バイポ―ラトランジスタの場
合と同様に、コレクタ層２上に、その全域において形成
されているとともに、ＧａＡｓでなり且つ比較的高いｐ
型不純物濃度のｐ型を有するベ―ス層３を有する。

【００３６】また、図４〜図６、及び図７〜図９で前述
した従来のヘテロ接合型バイポ―ラトランジスタの場合
に準じて、ベ―ス層３上に、その一部の領域を除いた領
域において形成されているとともに、ベ―ス層３を構成
しているＧａＡｓに比し広いエネルギバンドギャップを
有するＡｌ_x Ｇａ_1-x Ａｓでなり且つｎ型を有するエミ
ッタ層２４を有する。

【００３７】この場合、エミッタ層２４は、図４〜図
６、及び図７〜図９で前述した従来のヘテロ接合型バイ
ポ―ラトランジスタの場合に準じて、ベ―ス層３に連接
している層部２４ａと、その層部２４ａのベ―ス層３側
からそれと一体にベ―ス層３に接して外方に延長してい
る比較的薄い厚さを有する層部２４ｂとを有する。

【００３８】また、エミッタ層２４は、それを構成して
いるＡｌ_x Ｇａ_1-x Ａｓのｘが、図２に示すように、ベ
―ス層３との間の界面位置からベ―ス層３側とは反対側
に向って、ベ―ス層３との間の界面位置での図４〜図６
で前述した従来のヘテロ接合型バイポ―ラトランジスタ
の場合の０．３というような比較的大きな値に比し格段
的に小さな値から図７〜図９で前述した従来のヘテロ接
合型バイポ―ラトランジスタの場合に準じて図４〜図６
で前述した従来のヘテロ接合型バイポ―ラトランジスタ
の場合のベ―ス層３との間の界面位置での０．３という
ような比較的大きな値に単調に増加する値をとり、それ
によって、エミッタ層２４が、図３に示すように、ベ―
ス層３との間の界面からベ―ス層３側とは反対側に向っ
て、ベ―ス層３との間の界面位置におけるエミッタ層２
４側からベ―ス層３内に注入するキャリア（電子）に対
する障壁になる図４〜図６で前述した従来のヘテロ接合
型バイポ―ラトランジスタの場合に比し障壁になる、小
さな３０〜２００ｍｅＶの値ΔＥ_c1の段差を形成してい
る値から、単調に大きな値に変化するエネルギバンドギ
ャップを有する。

【００３９】また、コレクタ電極層１に、図４〜図６、
及び図７〜図９で前述した従来のヘテロ接合型バイポ―
ラトランジスタの場合と同様に、そのコレクタ層２側の
コレクタ層２のまわりにおいて、コレクタ電極層１と連
接することなしに、オ―ミックに付されているコレクタ
電極６を有する。

【００４０】さらに、ベ―ス層１上に、図４〜図６、及
び図７〜図９で前述した従来のヘテロ接合型バイポ―ラ
トランジスタの場合に準じて、エミッタ層２４のまわり
において、エミッタ層２４、厳密にはエミッタ層２４の
層部２４ｂと連接することなしに、オ―ミックに付され
ているベ―ス電極７を有する。

【００４１】また、エミッタ層２４上に、図４〜図６、
及び図７〜図９で前述した従来のヘテロ接合型バイポ―
ラトランジスタの場合に準じて、ＧａＡｓでなり且つｎ
型を有するエミッタキャップ層５を介して、オ―ミック
に付されているエミッタ電極８を有する。

【００４２】以上が、本発明によるヘテロ接合型バイポ
―ラトランジスタの実施例の構成である。

【００４３】図１〜図３に示す本発明によるヘテロ接合
型バイポ―ラトランジスタによれば、エミッタ層２４
が、図４〜図６、及び図７〜図９で前述した従来のヘテ
ロ接合型バイポ―ラトランジスタの場合に準じて、ベ―
ス層３に比し広いエネルギバンドギャップを有するの
で、エミッタ層２４がベ―ス層３に連接している層部２
４ａのベ―ス層３側からそれと一体にベ―ス層３に連接
して外方に延長している層部２４ｂを有するが、それが
空乏化するのに十分な薄い厚さを有している限り、エミ
ッタ層２４の層部２４ａ側から、電子がベ―ス層３の層
部２４ａ下の領域内に注入する機構で、エミッタ層２４
がベ―ス層３と同じエネルギバンドギャップを有し且つ
層部２４ｂを有さず層部２４ａのみからなることを除い
て図１〜図３に示す本発明によるヘテロ接合型バイポ―
ラトランジスタと同様の構成を有する通常のバイポ―ラ
トランジスタの場合に比しバイポ―ラトランジスタとし
ての機能が高速且つ高利得で得られる、というヘテロ接
合型バイポ―ラトランジスタの機能を得ることができ
る。

【００４４】また、図１〜図３に示す本発明によるヘテ
ロ接合型バイポ―ラトランジスタによれば、図４〜図
６、及び図７〜図９で前述した従来のヘテロ接合型バイ
ポ―ラトランジスタに準じて、エミッタ層２４がベ―ス
層３に連接している層部２４ａのベ―ス層３側からそれ
と一体にベ―ス層３に連接して外方に延長している層部
２４ｂを有し、そして、その層部２４ｂが、ベ―ス層３
の層部２４ａ下の領域３ｂ以外の領域３ｂの表面を保護
しているので、ヘテロ接合型バイポ―ラトランジスタの
動作時、エミッタ層２４の層部２４ａ側からベ―ス層３
の層部２４ａ下の領域３ａ内に注入した電子が、ベ―ス
層３の層部２４ａ下の領域３ａ以外の領域３ｂ内に拡散
し、その領域３ｂの表面に到着しても、エミッタ層２４
が層部２４ｂを有さず層部２４ａのみからなることを除
いて図１〜図３に示す本発明によるヘテロ接合型バイポ
―ラトランジスタと同様の構成を有する従来のヘテロ接
合型バイポ―ラトランジスタの場合においてベ―ス層３
の層部２４ａ下の領域３ａ以外の領域３ｂの表面での電
子の再結合によって領域３ａ内での電子の再結合によっ
て得られる再結合電流に対して無視し得ない再結合電流
が流れる、ということがなく、よって、上述したヘテロ
接合型バイポ―ラトランジスタとしての機能を、エミッ
タ層２４が層部２４ｂを有さず層部２４ａのみからなる
ことを除いて図１〜図３に示す本発明によるヘテロ接合
型バイポ―ラトランジスタと同様の構成を有する従来の
ヘテロ接合型バイポ―ラトランジスタの場合に比し、高
速に且つ低い消費電力で得ることができる。

【００４５】しかしながら、図１〜図３に示す本発明に
よるヘテロ接合型バイポ―ラトランジスタの場合、ベ―
ス層３とエミッタ層４とを通してみた伝導帯の下端が、
ベ―ス層３とエミッタ層４との間の界面において、図４
〜図６で前述した従来のヘテロ接合型バイポ―ラトラン
ジスタの場合と同様に電子に対する障壁になる段差を有
するが、その段差が、図４〜図６で前述した従来のヘテ
ロ接合型バイポ―ラトランジスタの場合の２００ｍｅＶ
よりも大きいというような値ΔＥ_c4に比し小さな値ΔＥ
_c1を有しているので、ヘテロ接合型バイポ―ラトランジ
スタとしてのエミッタ・ベ―ス間電圧（立上り電圧）が
図４〜図６で前述した従来のヘテロ接合型バイポ―ラト
ランジスタの場合に比し低く、よって、ヘテロ接合型バ
イポ―ラトランジスタを動作させるのに、図４〜図６で
前述した従来のヘテロ接合型バイポ―ラトランジスタを
動作する場合に比し低い電源ですむ。

【００４６】また、それでいて、ベ―ス層３とエミッタ
層４との通してみた伝導帯の下端が、ベ―ス層３とエミ
ッタ層４との間の界面に段差を有し、そして、その値が
３０ｍｅＶよりも大きいので、図４〜図６で前述した従
来のヘテロ接合型バイポ―ラトランジスタの場合と同様
の上述した表面再結合電流の高い抑止効果を得ることが
できる。

【００４７】なお、上述においては、コレクタ電極層
１、コレクタ層２、及びエミッタキャップ層５がＧａＡ
ｓでなり、エミッタ層４がＡｌ_x Ｇａ_1-x Ａｓでなるこ
とによっていわゆるＡｌＧａＡｓ／ＧａＡｓ系であるヘ
テロ接合型バイポ―ラトランジスタに、本発明を適用し
た場合の実施例を示したが、本発明は、いわゆるＩｎＧ
ａＡｓＰ／ＩｎＰ系、ＩｎＧａＡｌＡｓ／ＩｎＰ系、Ｉ
ｎＧａＡｓＳｂ／ＩｎＰ系であるヘテロ接合型バイポ―
ラトランジスタに適用することもできることは明らかで
あろう。

【００４８】また、上述においては、エミッタ層４にエ
ミッタ電極８が、エミッタキャップ層５を介して付され
ているヘテロ接合型バイポ―ラトランジスタに本発明を
適用した場合の実施例を示したが、本発明を、エミッタ
キャップ層５が省略され、エミッタ４に直接的にエミッ
タ電極８が付されているヘテロ接合型バイポ―ラトラン
ジスタに適用することもでき、要は、（ｉ）ＩＩＩ−Ｖ
族化合物半導体でなり且つ第１の導電型を有するコレク
タ電極層と、（ｉｉ）そのコレクタ電極層上に形成され
ているとともに、ＩＩＩ−Ｖ族化合物半導体でなり且つ
第１の導電型を有する層、ＩＩＩ−Ｖ族化合物半導体で
なり且つ第１の導電型とは逆の第２の導電型を有する
層、及びＩＩＩ−Ｖ族化合物半導体でなり且つｉ型を有
する層中の１つの層でなるまたは第１の導電型を有する
層、ＩＩＩ−Ｖ族化合物半導体でなり且つ第１の導電型
とは逆の第２の導電型を有する層、及びＩＩＩ−Ｖ族化
合物半導体でなり且つｉ型を有する層中の複数の積層体
でなるコレクタ層と、（ｉｉｉ）そのコレクタ層上に形
成されているとともに、ＩＩＩ−Ｖ族化合物半導体でな
り且つ第２の導電型を有するベ―ス層と、（ｉｖ）その
ベ―ス層上に、その一部の領域を除いた領域において形
成されているとともに、上記ベ―ス層を構成しているＩ
ＩＩ−Ｖ族化合物半導体に比し広いエネルギバンドギャ
ップを有するＩＩＩ−Ｖ族化合物半導体でなり且つ第１
の導電型を有するエミッタ層と、（ｖ）上記コレクタ電
極層に付されているコレクタ電極と、（ｖｉ）上記ベ―
ス層上に、上記エミッタ層のまわりにおいて付されてい
るベ―ス電極と、（ｖｉｉ）上記エミッタ層に、ＩＩＩ
−Ｖ族化合物半導体でなり且つ第１の導電型を有するエ
ミッタキャップ層を介してまたは介することなしに付さ
れているエミッタ電極とを有する種々のヘテロ接合型バ
イポ―ラトランジスタに本発明を適用することができ、
また、上述した実施例において、ｐ型をｎ型、ｎ型をｐ
型に読み代え、これに応じて電子を正孔と読み代えた構
成とすることもでき、その他、本発明の精神を脱するこ
となしに、種々の変型、変更をなし得るであろう。

【図面の簡単な説明】

【図１】本発明によるヘテロ接合型バイポ―ラトランジ
スタの実施例を示す略線的断面図である。

【図２】図１に示す本発明によるヘテロ接合型バイポ―
ラトランジスタの説明に供する、図１のＡ−Ａ線上でみ
たエミッタ層を構成しているＡｌ_x Ｇａ_1-x Ａｓのｘの
値を示す図である。

【図３】図１に示す本発明によるヘテロ接合型バイポ―
ラトランジスタの説明に供する、図１のＡ−Ａ線上でみ
たエミッタ層及びベ―ス層をエネルギバンド構造で示す
図である。

【図４】従来のヘテロ接合型バイポ―ラトランジスタを
示す略線的断面図である。

【図５】図４に示す従来のヘテロ接合型バイポ―ラトラ
ンジスタの説明に供する、図４のＡ−Ａ線上でみたエミ
ッタ層を構成しているＡｌ_x Ｇａ_1-x Ａｓのｘの値を示
す図である。

【図６】図４に示従来のヘテロ接合型バイポ―ラトラン
ジスタの説明に供する、図４のＡ−Ａ線上でみたエミッ
タ層及びベ―ス層をエネルギバンド構造で示す図であ
る。

【図７】従来の他のヘテロ接合型バイポ―ラトランジス
タを示す略線的断面図である。

【図８】図７に示す従来のヘテロ接合型バイポ―ラトラ
ンジスタの説明に供する、図７のＡ−Ａ線上でみたエミ
ッタ層を構成しているＡｌ_x Ｇａ_1-x Ａｓのｘの値を示
す図である。

【図９】図７に示従来のヘテロ接合型バイポ―ラトラン
ジスタの説明に供する、図７のＡ−Ａ線上でみたエミッ
タ層及びベ―ス層をエネルギバンド構造で示す図であ
る。

【符号の説明】

１ コレクタ電極層 ２ コレクタ層 ３ ベ―ス層 ３ａ、３ｂ ベ―ス層３の領域 ４ エミッタ層 ４ａ、４ｂ 層部 ５ エミッタキャップ層 ６ コレクタ電極 ７ ベ―ス電極 ８ エミッタ電極 １４ エミッタ層 １４ａ、１４ｂ 層部 ２４ エミッタ層 ２４ａ、２４ｂ 層部

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＩＩＩ−Ｖ族化合物半導体でなり且つ第
   １の導電型を有するコレクタ電極層と、 上記コレクタ電極層上に形成されているとともに、ＩＩ
   Ｉ−Ｖ族化合物半導体でなり且つ第１の導電型を有する
   層、ＩＩＩ−Ｖ族化合物半導体でなり且つ第１の導電型
   とは逆の第２の導電型を有する層、及びＩＩＩ−Ｖ族化
   合物半導体でなり且つｉ型を有する層中の１つの層でな
   るまたは第１の導電型を有する層、ＩＩＩ−Ｖ族化合物
   半導体でなり且つ第１の導電型とは逆の第２の導電型を
   有する層、及びＩＩＩ−Ｖ族化合物半導体でなり且つｉ
   型を有する層中の複数の積層体でなるコレクタ層と、 上記コレクタ層上に形成されているとともに、ＩＩＩ−
   Ｖ族化合物半導体でなり且つ第２の導電型を有するベ―
   ス層と、 上記ベ―ス層上に、その一部の領域を除いた領域におい
   て形成されているとともに、上記ベ―ス層を構成してい
   るＩＩＩ−Ｖ族化合物半導体に比し広いエネルギバンド
   ギャップを有するＩＩＩ−Ｖ族化合物半導体でなり且つ
   第１の導電型を有するエミッタ層と、 上記コレクタ電極層に付されているコレクタ電極と、 上記ベ―ス層上に、上記エミッタ層のまわりにおいて付
   されているベ―ス電極と、 上記エミッタ層に、ＩＩＩ−Ｖ族化合物半導体でなり且
   つ第１の導電型を有するエミッタキャップ層を介してま
   たは介することなしに付されているエミッタ電極とを有
   し、 上記エミッタ層が、上記ベ―ス層に連接している第１の
   層部と、その第１の層部の上記ベ―ス層側からそれと一
   体に上記ベ―ス層に接して外方に延長し且つ比較的薄い
   厚さを有する第２の層部とを有するヘテロ接合型バイポ
   ―ラトランジスタにおいて、 上記エミッタ層が、上記ベ―ス層との間の界面からベ―
   ス層側とは反対側に向って、上記ベ―ス層との間の界面
   における上記エミッタ層側から上記ベ―ス層内に注入す
   るキャリアに対する障壁になる３０〜２００ｍｅＶの値
   の段差を形成している値から単調に大きな値に変化する
   エネルギバンドを有することを特徴とするヘテロ接合型
   バイポ―ラトランジスタ。