JPH0623327U

JPH0623327U - 電子回路故障診断装置

Info

Publication number: JPH0623327U
Application number: JP5983692U
Authority: JP
Inventors: 勝敏木崎
Original assignee: 日本電気ホームエレクトロニクス株式会社
Priority date: 1992-08-25
Filing date: 1992-08-25
Publication date: 1994-03-25
Anticipated expiration: 2007-08-25
Also published as: JP2583338Y2

Abstract

(57)【要約】【目的】ＣＭＯＳＩＣを用いた回路の電源回路の故
障検出の行う。【構成】ＣＭＯＳＩＣの各入力端子への診断パルス
供給手段（９１）と、出力端子に設けた負荷回路（９２
〜９４）の出力から故障診断する判定部（９５）と、故
障警報出力部（９７）とで構成する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＣＭＯＳＩＣを用いた電子回路の故障診断回路に関するもので、詳しくは電源回路の故障検出装置に関するものである。

【０００２】

【従来の技術】

ＭＯＳには、図３のＣＭＯＳＩＣ（１）に示すようなインバータ回路（１０、２０、・・・）を複数組内蔵したものがあり、このインバータ回路は、ＰチャンネルＭＯＳＦＥＴ（１３、２３、・・・）と、ＮチャンネルＭＯＳＦＥＴ（１５、２５、・・・）とが相補的に接続されており、このことからこのようなＭＯＳはＣＭＯＳと呼ばれている。

【０００３】ＭＯＳＦＥＴの絶縁ゲートの酸化膜の耐圧は１００Ｖ近くあるが、抵抗値が非常に高いため、静電気などにより、場合よっては１０００Ｖ近い電圧が加わりゲートが破壊される事がある。

【０００４】そこで、ＣＭＯＳにおいては入出力間に保護ダイオードをつけ、電圧が高くなると、このダイオード（１１、２１、・・・）で放電させて、ゲートの破壊を防止している。ダイオードのターンＯＮ時間より速いパルス状入力に対しては、５００Ω〜１．５ＫΩ程度の抵抗（１４、２４、・・・）とストレー容量で積分してからダイオード（１２、２２、・・・）を通じて放電させる。

【０００５】ダイオード（１１、２１、・・・１２、２２、・・・）はＩＣチップ中における占有面積が小さいため、大きな順方向電流は流せなく、最大１０ｍＡ程度である。

【０００６】

【考案が解決しようとする課題】

さて、ＣＭＯＳＩＣ（１）の電源は抵抗（３）を経て各インバータ共通の電源端子（２）から供給され、図中矢印（４）の経路で電流が流れる。

【０００７】ところが、電源回路の故障で端子（２）に正常に電圧が供給されないと、一般には電源が供給されない為、絶対に回路が動作することはないが、上記のインバータ回路（１０、２０、・・・）に於いては動作することがある。

【０００８】これは、入力端子２（２６）の入力波形が（２６１）の様にハイレベルになると、保護ダイオード（２１）を経由して矢印（５）のごとく、電流が電源ライン（６）に供給される為である。

【０００９】この様な現象が発生しても、回路が動作しているため、直ちに故障が発見されず、後になって重大な事故を引き起こす危険性がある。

【００１０】上記の様な故障のもとででは、１．複数の入力端子の入力の内１端子でもハイレベルの入力があると、上記の様に異常な経路で電源が供給され、あたかも異状が無いかのごとくＩＣが動作するが、すべての入力がローレベルになると電源供給されず動作しなくなる。２．入力端子から電源が供給されると、該入力端子の全段の回路が過負荷となっていずれ破壊される恐れがある。３．保護ダイオード（１１、２１、・・・）が過負荷になって、破壊につながる可能性がある。４．入力レベルや、保護ダイオードでの電圧降下のため出力レベルが正常でなくなる。の様な課題が起きる。

【００１１】

【課題を解決するための手段】

本考案は、この様な課題を解決するためになされたもので、ゲートとドレイン間に絶縁破壊防止用ダイオードをそれぞれ設けた複数組のインバータ回路に共通の電源端子から電力を供給するＣＭＯＳＩＣを使用した回路において、ＣＭＯＳＩＣの各ゲートへの診断パルス供給手段と、前記インバータ回路の出力端子に設けた負荷回路と、前記負荷回路の出力から故障診断する判定部とで構成された事を特徴とするＣＭＯＳＩＣの電源回路故障診断装置である。

【００１２】

【実施例】

以下に本考案の実施例について、図１に従って説明するが、図３と符号が共通するものについては再説明を省略する。

【００１３】（９）は、本考案になる電源回路故障検出装置で、診断用信号発生部（９１）と、出力検出用トランジスタ（９３）と負荷抵抗（９４）とからなる負荷回路と、判定部（９５）と、警報装置駆動部（９６）と、警報出力装置（９７）とからなっている。

【００１４】本回路の動作を図２のフロー図に従って説明すると、まず故障診断モード（ステップ２０１）に入ると、次に診断用信号発生部（９１）からすべての入力端子（１６、２６、・・・）の入力レベルをローレベルにする診断信号を供給し（ステップ２０２）、この時の出力端子１（１７）の出力レベルを負荷回路で検出し、判定部（９５）で判定する（ステップ２０３）。

【００１５】出力レベルが、ハイレベルであれば電源回路が正常であるが（ステップ２０４）、ローレベルであれば電源回路が異状であると判定し警報出力装置（９７）から異状警報を出力する（ステップ２０５）。

【００１６】

【考案の効果】

以上説明したように、本考案を適用することによって、ＣＭＯＳＩＣを使用した回路において電源回路に故障が発生して、このため１．複数の入力端子の入力の内１端子でもハイレベルの入力があると、上記の様に異常な経路で電源が供給され、あたかも異状が無いかのごとくＩＣが動作するが、すべての入力がローレベルになると電源供給されず動作しなくなる２．入力端子から電源が供給されると、該入力端子の全段の回路が過負荷となっていずれ破壊される恐れがある３．保護ダイオード（１１、２１、・・・）が過負荷になって、破壊につながる可能性がある４．入力レベルや、保護ダイオードでの電圧降下のため出力レベルが正常でなくなる等の現象が発生しても、回路が動作しているため、直ちに故障が発見されず、後になって重大な事故を引き起こす危険性があるのを未然に防止するといった優れた効果を発揮することが可能である。

【図面の簡単な説明】

【図１】電源故障診断装置の回路の実施例

【図２】電源故障診断装置の実施例の動作フロー図

【図３】ＣＭＯＳＩＣ回路の従来例の説明図

【符号の説明】

１ＣＭＯＳＩＣ３、１４、２４、９２、９４抵抗２電源端子３電源直列抵抗４正常時の電流路５異状時の電流路６電源ライン９電源故障診断装置１０、２０インバータ回路１１、２１、１２、２２保護ダイオード１３、２３ＰチャンネルＭＯＳＦＥＴ１５、２５ＮチャンネルＭＯＳＦＥＴ１６、２６入力端子１７、２７出力端子９１信号発生部９３トランジスタ９５判定部９６駆動部９７警報出力装置１６１、２６２、・・・入力波形１７１、２７２、・・・出力波形

Claims

【実用新案登録請求の範囲】

【請求項１】ゲートとドレイン間に絶縁破壊防止用ダ
イオードをそれぞれ設けた複数組のインバータ回路に共
通の電源端子から電力を供給するＣＭＯＳＩＣを使用
した回路の故障診断装置であって、前記ＣＭＯＳＩＣの各ゲートへの診断パルス供給手段
と、前記インバータ回路の出力端子に設けた負荷回路
と、前記負荷回路の出力から故障診断する判定部とで構
成された事を特徴とするＣＭＯＳＩＣの電源回路故障
診断装置。