JPH06232717A - 信号切替マトリクス装置 - Google Patents
信号切替マトリクス装置Info
- Publication number
- JPH06232717A JPH06232717A JP1979293A JP1979293A JPH06232717A JP H06232717 A JPH06232717 A JP H06232717A JP 1979293 A JP1979293 A JP 1979293A JP 1979293 A JP1979293 A JP 1979293A JP H06232717 A JPH06232717 A JP H06232717A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- control signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】動作時の消費電力を低減させる。
【構成】この信号切替マトリクス装置を構成する信号切
替器ＳＷは、ベースを制御信号入力端子７１を介して制
御線に接続しエミッタを抵抗Ｒ1 を介して直流電源Ｅ1
に接続しコレクタをダイオード９及び制御信号入力端子
６１を介して制御線に接続する定電流回路のＰ型のトラ
ンジスタ５と、ベースを信号入力端子１１を介して信号
入力線に接続しエミッタをトランジスタ５のコレクタに
接続しコレクタを直流電源Ｅ2 に接続する第１の出力回
路のＰ型のトランジスタ３と、ベースをトランジスタ５
のコレクタとトランジスタ３のエミッタとの接続点に接
続しコレクタを直流電源Ｅ3 に接続しエミッタを信号出
力端子２１を介して信号出力線に接続する第２の出力回
路のＮ型のトランジスタ４とを有する。
替器ＳＷは、ベースを制御信号入力端子７１を介して制
御線に接続しエミッタを抵抗Ｒ1 を介して直流電源Ｅ1
に接続しコレクタをダイオード９及び制御信号入力端子
６１を介して制御線に接続する定電流回路のＰ型のトラ
ンジスタ５と、ベースを信号入力端子１１を介して信号
入力線に接続しエミッタをトランジスタ５のコレクタに
接続しコレクタを直流電源Ｅ2 に接続する第１の出力回
路のＰ型のトランジスタ３と、ベースをトランジスタ５
のコレクタとトランジスタ３のエミッタとの接続点に接
続しコレクタを直流電源Ｅ3 に接続しエミッタを信号出
力端子２１を介して信号出力線に接続する第２の出力回
路のＮ型のトランジスタ４とを有する。
Description
【０００１】
【産業上の利用分野】本発明は信号切替マトリクス装置
に関し、特にテレビスタジオ伝送系に使用する信号切替
マトリクス装置に関する。
に関し、特にテレビスタジオ伝送系に使用する信号切替
マトリクス装置に関する。
【０００２】
【従来の技術】従来の信号切替マトリクス装置について
図面を参照して説明する。
図面を参照して説明する。
【０００３】図５は従来の信号切替マトリクス装置を構
成するクロスポイントの信号切替器の一例を示す回路
図、図６は図５に示す信号切替器の状態を示す等価回路
図を示し、（ａ）はオン状態を示す図、（ｂ）はオフ状
態を示す図、図７は制御信号の入力条件に対する図５に
示す信号切替器の状態を表す図である。
成するクロスポイントの信号切替器の一例を示す回路
図、図６は図５に示す信号切替器の状態を示す等価回路
図を示し、（ａ）はオン状態を示す図、（ｂ）はオフ状
態を示す図、図７は制御信号の入力条件に対する図５に
示す信号切替器の状態を表す図である。
【０００４】図５において、従来の信号切替マトリクス
装置におけるクロスポイントスイッチに用いた信号切替
器は、ＰＮＰとＮＰＮ逆極性のトランジスタ３，４によ
るエミッタホロワ回路を直列に接続し、さらにその接続
点をダイオード９のアノードに接続し、ダイオード９の
カソード側に制御信号入力端子６２を有する回路構成と
なっている。
装置におけるクロスポイントスイッチに用いた信号切替
器は、ＰＮＰとＮＰＮ逆極性のトランジスタ３，４によ
るエミッタホロワ回路を直列に接続し、さらにその接続
点をダイオード９のアノードに接続し、ダイオード９の
カソード側に制御信号入力端子６２を有する回路構成と
なっている。
【０００５】次に、従来の信号切替マトリクス装置にお
ける信号切替器の動作について図５，図６，図７を参照
して説明する。
ける信号切替器の動作について図５，図６，図７を参照
して説明する。
【０００６】入力信号を出力する制御（オンの制御信号
入力）の場合、図６の（ａ）に示す通り、制御信号入力
端子６２にはダイオード９が逆バイアスとなる電圧が印
加されるため、見かけ上ダイオード９が切り離され、エ
ミッタホロワの２段接続と等価の回路となる。
入力）の場合、図６の（ａ）に示す通り、制御信号入力
端子６２にはダイオード９が逆バイアスとなる電圧が印
加されるため、見かけ上ダイオード９が切り離され、エ
ミッタホロワの２段接続と等価の回路となる。
【０００７】また、入力信号を遮断する制御（オフの制
御信号入力）の場合、図６の（ｂ）に示す通り、ダイオ
ード９が導通する電圧が制御信号入力端子６２に印加さ
れ、トランジスタ３に流れていた電流はダイオード９に
流れ込み、トランジスタ３はカットオフし、さらにトラ
ンジスタ４のベース電位も下がりカットオフとなる。
御信号入力）の場合、図６の（ｂ）に示す通り、ダイオ
ード９が導通する電圧が制御信号入力端子６２に印加さ
れ、トランジスタ３に流れていた電流はダイオード９に
流れ込み、トランジスタ３はカットオフし、さらにトラ
ンジスタ４のベース電位も下がりカットオフとなる。
【０００８】
【発明が解決しようとする課題】この従来の信号切替マ
トリクス装置では、図６の（ｂ）に示すように信号切替
器が選択されていない（オフ制御の）場合でも抵抗Ｒ4
とダイオード９とに流れる電流が消費されるので、装置
の規模が大きくなるにつれて信号が流れるオン状態の信
号切替器に比べ信号が流れないオフ状態の信号切替器の
割合が増え、無駄に消費する電力の比率が大きくなると
いう問題点があった。
トリクス装置では、図６の（ｂ）に示すように信号切替
器が選択されていない（オフ制御の）場合でも抵抗Ｒ4
とダイオード９とに流れる電流が消費されるので、装置
の規模が大きくなるにつれて信号が流れるオン状態の信
号切替器に比べ信号が流れないオフ状態の信号切替器の
割合が増え、無駄に消費する電力の比率が大きくなると
いう問題点があった。
【０００９】本発明の目的は、オフ状態では電流を消費
しない回路構成を採用した信号切替器を実現し、大規模
になっても低消費電力である信号切替マトリクス装置を
提供することにある。
しない回路構成を採用した信号切替器を実現し、大規模
になっても低消費電力である信号切替マトリクス装置を
提供することにある。
【００１０】
【課題を解決するための手段】本発明の信号切替マトリ
クス装置は、Ｍ個（Ｍ≧２の整数）の入力端子それぞれ
に接続する入力線と、Ｎ個（Ｎ≧２の整数）の出力端子
それぞれに接続する出力線と、Ｍ個の第１の制御信号入
力端子それぞれに接続する第１の制御信号線と、Ｎ個の
第２の制御信号入力端子それぞれに接続する第２の制御
信号線とが交差するＭ×Ｎ×２個の各各の交差点で前記
入力線，前記出力線並びに前記第１及び第２の制御信号
線に接続するＭ×Ｎ個の信号切替器を備え、前記信号切
替器は前記第１及び第２の制御信号線から入力される第
１及び第２の制御信号が共にオン信号のときに定電流を
出力する定電流回路と、前記第１及び第２の制御信号が
共に前記オン信号のときに前記定電流回路からの前記定
電流の供給を受けてオン状態となり前記入力線からの信
号を出力する第１の出力回路と、前記第１及び第２の制
御信号が共に前記オン信号のときにオン状態となって前
記第１の出力回路からの前記信号を受信して前記出力線
へ出力する第２の出力回路とを有する。
クス装置は、Ｍ個（Ｍ≧２の整数）の入力端子それぞれ
に接続する入力線と、Ｎ個（Ｎ≧２の整数）の出力端子
それぞれに接続する出力線と、Ｍ個の第１の制御信号入
力端子それぞれに接続する第１の制御信号線と、Ｎ個の
第２の制御信号入力端子それぞれに接続する第２の制御
信号線とが交差するＭ×Ｎ×２個の各各の交差点で前記
入力線，前記出力線並びに前記第１及び第２の制御信号
線に接続するＭ×Ｎ個の信号切替器を備え、前記信号切
替器は前記第１及び第２の制御信号線から入力される第
１及び第２の制御信号が共にオン信号のときに定電流を
出力する定電流回路と、前記第１及び第２の制御信号が
共に前記オン信号のときに前記定電流回路からの前記定
電流の供給を受けてオン状態となり前記入力線からの信
号を出力する第１の出力回路と、前記第１及び第２の制
御信号が共に前記オン信号のときにオン状態となって前
記第１の出力回路からの前記信号を受信して前記出力線
へ出力する第２の出力回路とを有する。
【００１１】また、本発明の信号切替マトリクス装置
は、Ｍ個（Ｍ≧２の整数）の入力端子それぞれに接続す
る入力線と、Ｎ個（Ｎ≧２の整数）の出力端子それぞれ
に接続する出力線と、Ｍ個の第１の制御信号入力端子そ
れぞれに接続する第１の制御信号と、Ｎ個の第２の制御
信号入力端子それぞれに接続する第２の制御信号線とが
交差するＭ×Ｎ×２個の各各の交差点で前記入力線，前
記出力線並びに前記第１及び第２の制御信号線に接続す
るＭ×Ｎ個の信号切替器を備え、前記信号切替器の各各
はベースを前記第１の制御信号線に接続しエミッタを抵
抗を介して第１の直流電源に接続しコレクタをダイオー
ドを介して前記第２の制御信号線に接続する第１のＰ型
トランジスタを含む定電流回路と、ベースを前記入力線
に接続しエミッタを前記第１のＰ型トランジスタのコレ
クタに接続しコレクタを第２の直流電源に接続する第２
のＰ型トランジスタを含む第１の出力回路と、ベースを
前記第１のＰ型トランジスタのコレクタと前記第２のＰ
型トランジスタのエミッタとの接続点に接続しコレクタ
を第３の直流電源に接続しエミッタを前記出力線に接続
するＮ型トランジスタを含む第２の出力回路とを有して
いる。
は、Ｍ個（Ｍ≧２の整数）の入力端子それぞれに接続す
る入力線と、Ｎ個（Ｎ≧２の整数）の出力端子それぞれ
に接続する出力線と、Ｍ個の第１の制御信号入力端子そ
れぞれに接続する第１の制御信号と、Ｎ個の第２の制御
信号入力端子それぞれに接続する第２の制御信号線とが
交差するＭ×Ｎ×２個の各各の交差点で前記入力線，前
記出力線並びに前記第１及び第２の制御信号線に接続す
るＭ×Ｎ個の信号切替器を備え、前記信号切替器の各各
はベースを前記第１の制御信号線に接続しエミッタを抵
抗を介して第１の直流電源に接続しコレクタをダイオー
ドを介して前記第２の制御信号線に接続する第１のＰ型
トランジスタを含む定電流回路と、ベースを前記入力線
に接続しエミッタを前記第１のＰ型トランジスタのコレ
クタに接続しコレクタを第２の直流電源に接続する第２
のＰ型トランジスタを含む第１の出力回路と、ベースを
前記第１のＰ型トランジスタのコレクタと前記第２のＰ
型トランジスタのエミッタとの接続点に接続しコレクタ
を第３の直流電源に接続しエミッタを前記出力線に接続
するＮ型トランジスタを含む第２の出力回路とを有して
いる。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例を示すブロック
図、図２は図１における信号切替器を示す回路図、図３
は図２に示す信号切替器の状態を示す等価回路図で、
（ａ）はオン状態の等価回路図、（ｂ）はオフ状態の等
価回路図、図４は図２に示す信号切替器の状態変化の条
件を示す図である。
図、図２は図１における信号切替器を示す回路図、図３
は図２に示す信号切替器の状態を示す等価回路図で、
（ａ）はオン状態の等価回路図、（ｂ）はオフ状態の等
価回路図、図４は図２に示す信号切替器の状態変化の条
件を示す図である。
【００１４】図１において、本実施例の信号切替マトリ
クス装置は８個の信号入力端子１それぞれに接続する信
号入力線１−１と、８個の信号出力端子２それぞれに接
続する信号出力線２−１と、８個の制御信号入力端子６
それぞれに接続する制御線６−１と、８個の制御信号入
力端子７それぞれに接続する制御線７−１とが交差する
８×８×２個のそれぞれの交差点で信号入力線１−１，
信号出力線２−１及び制御線６−１，６−２に接続する
８×８個の信号切替器ＳＷを備えている。
クス装置は８個の信号入力端子１それぞれに接続する信
号入力線１−１と、８個の信号出力端子２それぞれに接
続する信号出力線２−１と、８個の制御信号入力端子６
それぞれに接続する制御線６−１と、８個の制御信号入
力端子７それぞれに接続する制御線７−１とが交差する
８×８×２個のそれぞれの交差点で信号入力線１−１，
信号出力線２−１及び制御線６−１，６−２に接続する
８×８個の信号切替器ＳＷを備えている。
【００１５】図１，図２において、各信号切替器ＳＷは
ベースを制御信号入力端子７１を介して制御線７−１に
接続しエミッタを抵抗Ｒ1 を介して直流電源Ｅ1 に接続
しコレクタをダイオード９及び制御信号入力端子６１を
介して制御線６−１に接続する定電流回路のＰ型（ＰＮ
Ｐ）のトランジスタ５と、ベースを信号入力端子１１を
介して信号入力線１−１に接続しエミッタをトランジス
タ５のコレクタに接続しコレクタを直流電源Ｅ2 に接続
する第１の出力回路のＰ型のトランジスタ３と、ベース
をトランジスタ５のコレクタとトランジスタ３のエミッ
タとの接続点に接続しコレクタを直流電源Ｅ3 に接続し
エミッタを信号出力端子２１を介して信号出力線２−１
に接続する第２の出力回路のＮ型（ＮＰＮ）のトランジ
スタ４とを有して構成している。
ベースを制御信号入力端子７１を介して制御線７−１に
接続しエミッタを抵抗Ｒ1 を介して直流電源Ｅ1 に接続
しコレクタをダイオード９及び制御信号入力端子６１を
介して制御線６−１に接続する定電流回路のＰ型（ＰＮ
Ｐ）のトランジスタ５と、ベースを信号入力端子１１を
介して信号入力線１−１に接続しエミッタをトランジス
タ５のコレクタに接続しコレクタを直流電源Ｅ2 に接続
する第１の出力回路のＰ型のトランジスタ３と、ベース
をトランジスタ５のコレクタとトランジスタ３のエミッ
タとの接続点に接続しコレクタを直流電源Ｅ3 に接続し
エミッタを信号出力端子２１を介して信号出力線２−１
に接続する第２の出力回路のＮ型（ＮＰＮ）のトランジ
スタ４とを有して構成している。
【００１６】尚、本実施例における信号出力端子２の各
各には負荷８が接続される。
各には負荷８が接続される。
【００１７】次に、本実施例における信号切替器ＳＷの
動作について図１，図２，図３及び図４を参照して説明
する。
動作について図１，図２，図３及び図４を参照して説明
する。
【００１８】図４に示す条件に従って一つの制御線６−
１，７−１を介して入力された制御信号のレベルが制御
信号入力端子６１で「ハイ」，制御信号入力端子７１で
「ロー」の条件の信号切替器ＳＷは、図３の（ａ）に示
すようにトランジスタ３，４，５が共にオン状態とな
り、且つトランジスタ５は定電流回路として働いてトラ
ンジスタ３に電流を供給する。信号入力線１−１から信
号入力端子１１を介して入力された信号は、トランジス
タ３，４を経由して信号出力端子２１に出力され、信号
出力線２−１を介して負荷８へ伝達される。
１，７−１を介して入力された制御信号のレベルが制御
信号入力端子６１で「ハイ」，制御信号入力端子７１で
「ロー」の条件の信号切替器ＳＷは、図３の（ａ）に示
すようにトランジスタ３，４，５が共にオン状態とな
り、且つトランジスタ５は定電流回路として働いてトラ
ンジスタ３に電流を供給する。信号入力線１−１から信
号入力端子１１を介して入力された信号は、トランジス
タ３，４を経由して信号出力端子２１に出力され、信号
出力線２−１を介して負荷８へ伝達される。
【００１９】また、一つの制御線６−１，７−１を介し
て入力された制御信号のレベルが制御信号入力端子６１
で「ロー」，制御信号入力端子７１で「ハイ」の条件の
信号切替器ＳＷは、図３の（ｂ）に示されるようにトラ
ンジスタ３，４，５が共にオフ状態となり、また、トラ
ンジスタ３にはトランジスタ５から電流が供給されない
ので、信号入力端子１１を介して入力された信号は信号
出力端子２１に出力されず、従って負荷８に信号は伝達
されない。
て入力された制御信号のレベルが制御信号入力端子６１
で「ロー」，制御信号入力端子７１で「ハイ」の条件の
信号切替器ＳＷは、図３の（ｂ）に示されるようにトラ
ンジスタ３，４，５が共にオフ状態となり、また、トラ
ンジスタ３にはトランジスタ５から電流が供給されない
ので、信号入力端子１１を介して入力された信号は信号
出力端子２１に出力されず、従って負荷８に信号は伝達
されない。
【００２０】このように、信号切替器ＳＷがオン状態に
なる条件の場合にトランジスタ５による定電流回路が動
作して、トランジスタ３に電流を供給し、その他の条件
ではトランジスタ５の定電流回路は動作しない構成とな
っている。
なる条件の場合にトランジスタ５による定電流回路が動
作して、トランジスタ３に電流を供給し、その他の条件
ではトランジスタ５の定電流回路は動作しない構成とな
っている。
【００２１】
【発明の効果】以上説明したように本発明は、Ｍ個（Ｍ
≧２の整数）の入力端子それぞれに接続する入力線と、
Ｎ個（Ｎ≧２の整数）の出力端子それぞれに接続する出
力線と、Ｍ個の第１の制御信号入力端子それぞれに接続
する第１の制御信号線と、Ｎ個の第２の制御信号入力端
子それぞれに接続する第２の制御信号線とが交差するＭ
×Ｎ×２個の各各の交差点で入力線，出力線並びに第１
及び第２の制御信号線に接続するＭ×Ｎ個の信号切替器
を備え、これらの信号切替器の各各は第１及び第２の制
御信号線から入力される第１及び第２の制御信号が共に
オン信号のときに定電流を出力する定電流回路と、第１
及び第２の制御信号が共にオン信号のときに定電流回路
からの定電流の供給を受けてオン状態となり入力線から
の信号を出力する第１の出力回路と、第１及び第２の制
御信号が共にオン信号のときにオン状態となって第１の
出力回路からの信号を受信して出力線へ出力する第２の
出力回路とを有することにより、オン状態となった信号
切替器のみに電流が流れるので、全体の消費電力を従来
に比べて低減することができる。
≧２の整数）の入力端子それぞれに接続する入力線と、
Ｎ個（Ｎ≧２の整数）の出力端子それぞれに接続する出
力線と、Ｍ個の第１の制御信号入力端子それぞれに接続
する第１の制御信号線と、Ｎ個の第２の制御信号入力端
子それぞれに接続する第２の制御信号線とが交差するＭ
×Ｎ×２個の各各の交差点で入力線，出力線並びに第１
及び第２の制御信号線に接続するＭ×Ｎ個の信号切替器
を備え、これらの信号切替器の各各は第１及び第２の制
御信号線から入力される第１及び第２の制御信号が共に
オン信号のときに定電流を出力する定電流回路と、第１
及び第２の制御信号が共にオン信号のときに定電流回路
からの定電流の供給を受けてオン状態となり入力線から
の信号を出力する第１の出力回路と、第１及び第２の制
御信号が共にオン信号のときにオン状態となって第１の
出力回路からの信号を受信して出力線へ出力する第２の
出力回路とを有することにより、オン状態となった信号
切替器のみに電流が流れるので、全体の消費電力を従来
に比べて低減することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１における信号切替器の詳細構成を示す回路
図である。
図である。
【図３】図２に示す信号切替器の状態を示す等価回路図
で、（ａ）はオン状態の等価回路図、（ｂ）はオフ状態
の等価回路図である。
で、（ａ）はオン状態の等価回路図、（ｂ）はオフ状態
の等価回路図である。
【図４】図２に示す信号切替器の状態変化の条件を示す
図である。
図である。
【図５】従来の信号切替マトリクス装置を構成するクロ
スポイントの信号切替器の一例を示す回路図である。
スポイントの信号切替器の一例を示す回路図である。
【図６】図５に示す信号切替器の状態を示す等価回路図
で、（ａ）はオン状態の等価回路図、（ｂ）はオフ状態
の等価回路図である。
で、（ａ）はオン状態の等価回路図、（ｂ）はオフ状態
の等価回路図である。
【図７】図５に示す信号切替器の状態変化の条件を示す
図である。
図である。
１，１１ 信号入力端子 １−１ 信号入力線 ２，２１ 信号出力端子 ２−１ 信号出力線 ３，４，５ トランジスタ ６，７，６１，７１ 制御信号入力端子 ６−１，７−１ 制御線 ８ 負荷 ９ ダイオード Ｅ1 ，Ｅ2 ，Ｅ3 直流電源 Ｒ1 ，Ｒ2 ，Ｒ3 抵抗 ＳＷ 信号切替器
Claims (3)
- 【請求項１】 Ｍ個（Ｍ≧２の整数）の入力端子それぞ
れに接続する入力線と、Ｎ個（Ｎ≧２の整数）の出力端
子それぞれに接続する出力線と、Ｍ個の第１の制御信号
入力端子それぞれに接続する第１の制御信号線と、Ｎ個
の第２の制御信号入力端子それぞれに接続する第２の制
御信号線とが交差するＭ×Ｎ×２個の各各の交差点で前
記入力線，前記出力線並びに前記第１及び第２の制御信
号線に接続するＭ×Ｎ個の信号切替器を備え、前記信号
切替器の各各は前記第１及び第２の制御信号線から入力
される第１及び第２の制御信号が共にオン信号のときに
定電流を出力する定電流回路と、前記第１及び第２の制
御信号が共に前記オン信号のときに前記定電流回路から
の前記定電流の供給を受けてオン状態となり前記入力線
からの信号を出力する第１の出力回路と、前記第１及び
第２の制御信号が共に前記オン信号のときにオン状態と
なって前記第１の出力回路からの前記信号を受信して前
記出力線へ出力する第２の出力回路とを有することを特
徴とする信号切替マトリクス装置。 - 【請求項２】 前記定電流回路はベースを前記第１の制
御信号線に接続しエミッタを抵抗を介して第１の直流電
源に接続しコレクタをダイオードを介して前記第２の制
御信号線に接続する第１のＰ型トランジスタを含み、前
記第１の出力回路はベースを前記入力線に接続しエミッ
タを前記第１のＰ型トランジスタのコレクタに接続しコ
レクタを第２の直流電源に接続する第２のＰ型トランジ
スタを含み、前記第２の出力回路はベースを前記第１の
Ｐ型トランジスタのコレクタと前記第２のＰ型トランジ
スタのエミッタとの接続点に接続しコレクタを第３の直
流電源に接続しエミッタを前記出力線に接続するＮ型ト
ランジスタを含むことを特徴とする請求項１記載の信号
切替マトリクス装置。 - 【請求項３】 Ｍ個（Ｍ≧２の整数）の入力端子それぞ
れに接続する入力線と、Ｎ個（Ｎ≧２の整数）の出力端
子それぞれに接続する出力線と、Ｍ個の第１の制御信号
入力端子それぞれに接続する第１の制御信号と、Ｎ個の
第２の制御信号入力端子それぞれに接続する第２の制御
信号線とが交差するＭ×Ｎ×２個の各各の交差点で前記
入力線，前記出力線並びに前記第１及び第２の制御信号
線に接続するＭ×Ｎ個の信号切替器を備え、前記信号切
替器の各各はベースを前記第１の制御信号線に接続しエ
ミッタを抵抗を介して第１の直流電源に接続しコレクタ
をダイオードを介して前記第２の制御信号線に接続する
第１のＰ型トランジスタを含む定電流回路と、ベースを
前記入力線に接続しエミッタを前記第１のＰ型トランジ
スタのコレクタに接続しコレクタを第２の直流電源に接
続する第２のＰ型トランジスタを含む第１の出力回路
と、ベースを前記第１のＰ型トランジスタのコレクタと
前記第２のＰ型トランジスタのエミッタとの接続点に接
続しコレクタを第３の直流電源に接続しエミッタを前記
出力線に接続するＮ型トランジスタを含む第２の出力回
路とを有することを特徴とする信号切替マトリクス装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979293A JPH0752827B2 (ja) | 1993-02-08 | 1993-02-08 | 信号切替マトリクス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979293A JPH0752827B2 (ja) | 1993-02-08 | 1993-02-08 | 信号切替マトリクス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232717A true JPH06232717A (ja) | 1994-08-19 |
| JPH0752827B2 JPH0752827B2 (ja) | 1995-06-05 |
Family
ID=12009200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979293A Expired - Fee Related JPH0752827B2 (ja) | 1993-02-08 | 1993-02-08 | 信号切替マトリクス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752827B2 (ja) |
-
1993
- 1993-02-08 JP JP1979293A patent/JPH0752827B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752827B2 (ja) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000223966A (ja) | 電力増幅器装置 | |
| US3927333A (en) | Electronic circuit comprising complementary symmetrical transistors | |
| EP0391055A2 (en) | Output stage for an operational amplifier | |
| US5013938A (en) | ECL cutoff driver circuit with reduced stanby power dissipation | |
| US4514651A (en) | ECL To TTL output stage | |
| JPH06232717A (ja) | 信号切替マトリクス装置 | |
| US4745308A (en) | Non-inverting three state TTL logic with improved switching from a high impedance state to an active high state | |
| US4342925A (en) | Circuit arrangement for interruption-free voltage switching | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| US4259599A (en) | Complementary transistor switching circuit | |
| EP0628231B1 (en) | Analogue bidirectional switch | |
| JPH029373Y2 (ja) | ||
| JPH0413696Y2 (ja) | ||
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JP2952901B2 (ja) | ２線式信号伝送装置 | |
| KR20000071299A (ko) | 파워 증폭기 장치 | |
| JPS61184910A (ja) | カレントミラ−出力電流切替え回路 | |
| JP2710362B2 (ja) | ３値論理回路 | |
| JP2527742Y2 (ja) | 高周波信号切換回路 | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPH0160157B2 (ja) | ||
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| EP0120125A1 (en) | Bias circuit which is independent of output device voltage characteristics for biassing an amplifier in class AB operation | |
| JPS59117825A (ja) | 半導体切替装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |
|
| LAPS | Cancellation because of no payment of annual fees |