JPH06224971A - Data change detection system - Google Patents
Data change detection systemInfo
- Publication number
- JPH06224971A JPH06224971A JP5008724A JP872493A JPH06224971A JP H06224971 A JPH06224971 A JP H06224971A JP 5008724 A JP5008724 A JP 5008724A JP 872493 A JP872493 A JP 872493A JP H06224971 A JPH06224971 A JP H06224971A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- stored
- change detection
- address information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Communication Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はデータの変化検出方式に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data change detection system.
【0002】[0002]
【従来の技術】図2は従来のデータの変化検出方式の一
例を示すブロック図である。2. Description of the Related Art FIG. 2 is a block diagram showing an example of a conventional data change detection method.
【0003】本例は図2に示すように、バッファ部11
と、バッファ部11のデータを保持する保持バッファ部
12と、バッファ部11と保持バッファ部12とのデー
タを比較する比較部14と、バッファ部11,保持バッ
ファ部12および比較部14を制御する制御部13とか
ら構成されている。In this example, as shown in FIG.
And a holding buffer unit 12 that holds the data in the buffer unit 11, a comparing unit 14 that compares the data in the buffer unit 11 and the holding buffer unit 12, and a buffer unit 11, a holding buffer unit 12, and a comparing unit 14. It is composed of a control unit 13.
【0004】続いて本例の動作について説明する。ま
ず、あるアドレス領域のデータがバッファ部11に格納
されているとき、制御部13はバッファ部11に格納さ
れた先頭アドレスのデータと、この先頭アドレスの前の
データを格納している保持バッファ部12の対応エリア
から読み出したデータとを比較部14に入力する。Next, the operation of this example will be described. First, when the data of a certain address area is stored in the buffer unit 11, the control unit 13 stores the data of the head address stored in the buffer unit 11 and the holding buffer unit that stores the data before the head address. The data read from the 12 corresponding areas is input to the comparison unit 14.
【0005】比較部14はこの2つのアドレスのデータ
を比較してデータの変化を判断する。この比較の終了
後、制御部13はバッファ部11から読み出したデータ
を保持バッファ部12の対応するエリアに格納する。The comparing section 14 compares the data at these two addresses to determine a change in the data. After completion of this comparison, the control unit 13 stores the data read from the buffer unit 11 in the corresponding area of the holding buffer unit 12.
【0006】バッファ部11の全アドレスについて同様
の比較を行い、最終アドレスまで終了した後、再び先頭
アドレスに戻って同様の動作を繰り返す。The same comparison is performed for all addresses in the buffer section 11, and after the end address is reached, the operation returns to the head address again and the same operation is repeated.
【0007】このようにして、あるアドレス領域で非同
期に変化するデータの変化検出を行っていた。In this way, change detection of data that changes asynchronously in a certain address area is performed.
【0008】[0008]
【発明が解決しようとする課題】この従来のデータの変
化検出方式では、変化していないデータについても毎回
読み出して比較するため、処理速度が遅くなり、またア
ドレス領域が大きくなると読み出すデータ数が増えるの
で、データが変化してから検出するまでに時間がかかる
という問題点があった。According to the conventional data change detection method, data that has not changed is read and compared every time, so that the processing speed becomes slower and the number of read data increases as the address area increases. Therefore, there is a problem that it takes time to detect the data after the change.
【0009】[0009]
【課題を解決するための手段】本発明のデータの変化検
出方式は、あるアドレス領域で非同期に変化するデータ
の変化検出方式において、前記あるアドレス領域分のデ
ータを一時格納するバッファ部と、前記データが前記バ
ッファ部に格納される時のアドレス情報を格納するアド
レス記憶部と、前記バッファ部およびアドレス記憶部を
制御する制御部とを備え、前記制御部は前記アドレス記
憶部に格納されたアドレス情報の有無を判断して前記デ
ータの変化検出を行うことを特徴とする。According to the data change detecting method of the present invention, in a data change detecting method of changing asynchronously in a certain address area, a buffer section for temporarily storing data in the certain address area, An address storage unit that stores address information when data is stored in the buffer unit, and a control unit that controls the buffer unit and the address storage unit, wherein the control unit is the address stored in the address storage unit It is characterized in that the presence or absence of information is judged to detect a change in the data.
【0010】また、前記記憶部は前記アドレス情報をフ
ァーストイン・ファーストアウトに格納することを特徴
とする。The storage unit stores the address information in first-in / first-out.
【0011】[0011]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【0012】図1は本発明のデータの変化検出方式の一
実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of a data change detection system of the present invention.
【0013】本実施例は、あるアドレス領域のデータを
格納するバッファ部1と、データがバッファ部1に格納
される時のアドレス情報を順番に格納するファーストイ
ン・ファーストアウト・メモリ(以下FIFO)2と、
バッファ部1およびFIFO2を制御する制御部3とで
構成されている。In this embodiment, a buffer unit 1 for storing data in a certain address area and a first-in first-out memory (hereinafter FIFO) for sequentially storing address information when the data is stored in the buffer unit 1. 2 and
It is composed of a buffer unit 1 and a control unit 3 for controlling the FIFO 2.
【0014】続いて、本実施例の動作について説明す
る。Next, the operation of this embodiment will be described.
【0015】まず、ある領域分のデータがバッファ部1
に格納されているときに、データがバッファ部1に格納
される時のアドレス情報を順番にFIFO2に格納す
る。制御部3ではFIFO2に格納されたアドレス情報
の有無を常に監視しており、格納されたアドレスが有れ
ば、このアドレスのデータが変化したと判断し、そのア
ドレスのデータをバッファ部1から読み出す。First, data for a certain area is stored in the buffer unit 1.
Address information when the data is stored in the buffer unit 1 when the data is stored in the FIFO. The control unit 3 constantly monitors the presence or absence of the address information stored in the FIFO 2. If there is a stored address, it is determined that the data at this address has changed, and the data at that address is read from the buffer unit 1. .
【0016】このように本実施例では、あるアドレス領
域で非同期に変化するデータの変化検出を行う。As described above, in this embodiment, change detection of data that changes asynchronously in a certain address area is performed.
【0017】[0017]
【発明の効果】以上説明したように本発明は、変化した
データのアドレスの有無によりデータの変化を判断して
いるので、変化したデータのみを読み出している。その
ため、アドレス情報の大きさに影響なく変化を検出する
ことができるという効果を有する。As described above, according to the present invention, since the change of data is judged by the presence or absence of the changed data address, only the changed data is read. Therefore, the change can be detected without affecting the size of the address information.
【図1】本発明のデータの変化検出方式の一実施例を示
すブロック図である。FIG. 1 is a block diagram showing an embodiment of a data change detection method of the present invention.
【図2】従来のデータの変化検出方式の一例を示すブロ
ック図である。FIG. 2 is a block diagram showing an example of a conventional data change detection method.
1,11 バッファ部 2 ファーストイン・ファーストアウト・メモリ(F
IFO) 3,13 制御部 12 保持バッファ部 14 比較部1,11 Buffer part 2 First-in first-out memory (F
IFO) 3,13 Control unit 12 Holding buffer unit 14 Comparison unit
Claims (2)
ータの変化検出方式において、前記あるアドレス領域分
のデータを一時格納するバッファ部と、前記データが前
記バッファ部に格納される時のアドレス情報を格納する
アドレス記憶部と、前記バッファ部およびアドレス記憶
部を制御する制御部とを備え、前記制御部は前記アドレ
ス記憶部に格納されたアドレス情報の有無を判断して前
記データの変化検出を行うことを特徴とするデータの変
化検出方式。1. A method for detecting change of data that changes asynchronously in a certain address area, wherein a buffer section for temporarily storing data for the certain address area and address information when the data is stored in the buffer section are provided. An address storage unit for storing and a control unit for controlling the buffer unit and the address storage unit are provided, and the control unit determines the presence or absence of the address information stored in the address storage unit to detect a change in the data. A data change detection method characterized in that
ストイン・ファーストアウトに格納することを特徴とす
る請求項1記載のデータの変化検出方式。2. The data change detection method according to claim 1, wherein the storage unit stores the address information in first-in first-out.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5008724A JPH06224971A (en) | 1993-01-22 | 1993-01-22 | Data change detection system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5008724A JPH06224971A (en) | 1993-01-22 | 1993-01-22 | Data change detection system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06224971A true JPH06224971A (en) | 1994-08-12 |
Family
ID=11700905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5008724A Withdrawn JPH06224971A (en) | 1993-01-22 | 1993-01-22 | Data change detection system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06224971A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194614A (en) * | 1983-04-18 | 1984-11-05 | 株式会社ナカ技術研究所 | Wire passing structure of wiring bit cover |
JPS6051403A (en) * | 1983-08-31 | 1985-03-22 | 株式会社ナカ技術研究所 | Wiring pit |
JPH028455A (en) * | 1988-03-03 | 1990-01-11 | Naka Ind Ltd | Covering plate for floor panel opening |
JPH0580122B2 (en) * | 1984-11-29 | 1993-11-08 | Nippon Kokan Kk |
-
1993
- 1993-01-22 JP JP5008724A patent/JPH06224971A/en not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59194614A (en) * | 1983-04-18 | 1984-11-05 | 株式会社ナカ技術研究所 | Wire passing structure of wiring bit cover |
JPS6051403A (en) * | 1983-08-31 | 1985-03-22 | 株式会社ナカ技術研究所 | Wiring pit |
JPH0580122B2 (en) * | 1984-11-29 | 1993-11-08 | Nippon Kokan Kk | |
JPH028455A (en) * | 1988-03-03 | 1990-01-11 | Naka Ind Ltd | Covering plate for floor panel opening |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH06224971A (en) | Data change detection system | |
JP2000013639A (en) | Image signal processor | |
JP3438503B2 (en) | Display control device | |
JP2577604Y2 (en) | Image memory and data processing device | |
JPH06103026A (en) | Memory system | |
JPH04373058A (en) | Buffer control system | |
JPH0276071A (en) | Data retrieval circuit | |
JP2870468B2 (en) | Data transfer rate difference absorption method | |
JPH0447350A (en) | Main storage read/response control | |
JP2723843B2 (en) | Dual port memory control circuit | |
JPH06110653A (en) | Memory system and memory control method using the same | |
JPH05241985A (en) | Input/output controller | |
JP2536721B2 (en) | Alarm collection circuit | |
JPH0460729A (en) | Information processor | |
JPH08153038A (en) | Method and device for data storage control | |
JPH0744449A (en) | Graphics memory control circuit | |
JPH0830502A (en) | Circuit for continuous writing in flash memory | |
JPH05252183A (en) | Cell deleting system | |
JPH077531A (en) | Communication procedure controller | |
JPH03177959A (en) | Store buffer controller | |
JPH05204743A (en) | Memory control method | |
JPH04140859A (en) | Image data reading-out device | |
JPH047760A (en) | High speed memory access system | |
JPH06119236A (en) | Main storage control circuit | |
JPH01284940A (en) | Memory controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000404 |