JPH04140859A - Image data reading-out device - Google Patents
Image data reading-out deviceInfo
- Publication number
- JPH04140859A JPH04140859A JP26442690A JP26442690A JPH04140859A JP H04140859 A JPH04140859 A JP H04140859A JP 26442690 A JP26442690 A JP 26442690A JP 26442690 A JP26442690 A JP 26442690A JP H04140859 A JPH04140859 A JP H04140859A
- Authority
- JP
- Japan
- Prior art keywords
- address
- data
- comparator
- register
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 101001093690 Homo sapiens Protein pitchfork Proteins 0.000 description 1
- 102100036065 Protein pitchfork Human genes 0.000 description 1
- 235000014347 soups Nutrition 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像データ読みだし装置に関し、特にデュアル
ポート型画像メモリを使用し、シリアルデータを表示デ
ータとして使用している画像表示装置のデータ読みだし
装置に関する。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an image data reading device, and particularly to data reading of an image display device that uses a dual-port image memory and uses serial data as display data. Regarding the soup stock device.
従来の画像メモリのデータ読みだしは、ランダムボート
より行ない、シリアルボートからは表示用のデータを読
みだしていた。Conventional image memory data was read from a random port, and display data was read from a serial port.
上述した従来のメモリ読みだしは、ランダムボートによ
り読み出すためにＲＡＳ −ＣＡＳの信号を与えなけれ
ばならないので、シリアルボートを使ってデータを読み
出すより時開がかかるといった問題点がある。In the conventional memory reading described above, since it is necessary to apply a RAS-CAS signal to read data using a random port, there is a problem that it takes more time than reading data using a serial port.
本発明の画像データ読みだし装置は、デュアルポート型
画像メモリと、シリアルデータの番地を示すカウンター
と、読みだそうとしているシリアルデータの先頭番地を
記憶するアドレスレジスタと、シリアルデータの番地と
読みだそうとしているシリアルデータの先頭番地を比較
する比較器とを有している。The image data reading device of the present invention includes a dual-port image memory, a counter that indicates the address of serial data, an address register that stores the first address of the serial data to be read, and a register that stores the address and read address of the serial data. It has a comparator that compares the starting address of the serial data that is being processed.
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は、本発明の一実施例のブロック図である。処理
装置１が、画像メモリ６に対して連続する番地のデータ
を読みだしたい場合、処理装置１はデータの先頭番地の
アドレス１１をレジスタ３に書き込む。このとき、カウ
ンタ２は画像メモリ６のシリアルボートから出力されて
いる表示データ８の番地を示す表示データアドレス１２
を比較器４と画像メモリ６とに圧力している。画像メモ
リ６は、表示データ８をＦＩＦ○５と表示回路７とに出
力している。比較器４は、表示アドレス１２と読みだそ
うとしているデータの先頭番地を記憶しているレジスタ
３の値とを常に比較している。比較器４で比較した結果
、カウンタ２とレジスタ３とが同じ番地になった場合、
比較器４よりＦＩＦＯ５に対してデータ書き込み制御信
号１４を出力し、表示データ８をＦＩＦ○５に書き込ん
でいく。同時に、比較器４から処理装置１に対し、ＦＩ
Ｆ○５にデータが書き込まれていることを示す比較信号
９を出力する。処理装置１は、比較信号９をうけてデー
タ１０をＦ Ｉ ＦＯ５より読み出す。必要なデータを
転送し終わったら処理装置１は、レジスタ３．ＰＩＦＯ
５をリセット信号１３、でリセットする。FIG. 1 is a block diagram of one embodiment of the present invention. When the processing device 1 wants to read data at consecutive addresses from the image memory 6, the processing device 1 writes the address 11 of the first address of the data into the register 3. At this time, the counter 2 counts the display data address 12 which indicates the address of the display data 8 output from the serial port of the image memory 6.
is applied to the comparator 4 and the image memory 6. The image memory 6 outputs display data 8 to the FIF○5 and the display circuit 7. The comparator 4 constantly compares the display address 12 with the value of the register 3 which stores the starting address of the data to be read. As a result of comparison by comparator 4, if counter 2 and register 3 are at the same address,
The comparator 4 outputs a data write control signal 14 to the FIFO 5, and the display data 8 is written to the FIFO 5. At the same time, the FI
A comparison signal 9 indicating that data has been written to F○5 is output. The processing device 1 receives the comparison signal 9 and reads data 10 from the FIFO 5. After transferring the necessary data, the processing device 1 transfers the register 3. PIFO
5 with a reset signal 13.
以上説明したように本発明は、画像メモリより表示デー
タ読み出しを利用することにより、連続した番地のデー
タを高速に読み出すことができる効果がある。As described above, the present invention has the advantage that data at consecutive addresses can be read out at high speed by using display data reading from an image memory.
第１図は、本発明の実施例のブロック図である。
１・・・処理装置、２・・・カウンタ、３・・・レジス
タ、４・・・比較器、５・・・ＦＩＦＯ２６・・・画像
メモリ、７・・表示回路、８・・・表示データ、９・・
・比較信号、１０・・・データ、１１・・・アドレス、
１２・・・表示データアドレス、１３・・・リセット信
号、１４・・・書き込み制御信号、１５・・・読み出し
先頭アドレス。FIG. 1 is a block diagram of an embodiment of the invention. DESCRIPTION OF SYMBOLS 1... Processing device, 2... Counter, 3... Register, 4... Comparator, 5... FIFO26... Image memory, 7... Display circuit, 8... Display data, 9...
・Comparison signal, 10...data, 11...address,
12... Display data address, 13... Reset signal, 14... Write control signal, 15... Read start address.
Claims (1)
を示すカウンターと、読みだそうとしているシリアルデ
ータの先頭番地を記憶するアドレスレジスタと、シリア
ルデータの番地と読みだそうとしているシリアルデータ
の先頭番地を比較する比較器とを有することを特徴とす
る画像データ読みだし装置。Compare the dual-port image memory, the counter that indicates the address of the serial data, the address register that stores the starting address of the serial data you are trying to read, and the address of the serial data and the starting address of the serial data you are trying to read. An image data reading device comprising: a comparator for reading out image data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26442690A JPH04140859A (en) | 1990-10-01 | 1990-10-01 | Image data reading-out device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26442690A JPH04140859A (en) | 1990-10-01 | 1990-10-01 | Image data reading-out device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04140859A true JPH04140859A (en) | 1992-05-14 |
Family
ID=17403016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26442690A Pending JPH04140859A (en) | 1990-10-01 | 1990-10-01 | Image data reading-out device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04140859A (en) |
-
1990
- 1990-10-01 JP JP26442690A patent/JPH04140859A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JPH04140859A (en) | Image data reading-out device | |
| JPH06103026A (en) | Memory system | |
| JP3094346B2 (en) | Image memory device | |
| KR950010615Y1 (en) | Data access device using dma cycle pause period | |
| JP2605058B2 (en) | Video processing system | |
| JP2982611B2 (en) | Image processing device | |
| JP2712414B2 (en) | Image storage circuit | |
| JPS61285556A (en) | Memory writing system | |
| JP3264316B2 (en) | Direct memory access controller | |
| TW445433B (en) | Synchronous image processing device of optical scanner | |
| JPH02292793A (en) | Memory controller | |
| JPS61120396A (en) | Microprocessor | |
| JPH01305769A (en) | Picture reducing device | |
| JPH1055317A (en) | Backup memory circuit | |
| JPH01199257A (en) | Data transfer controller | |
| JPH02105388A (en) | Picture memory | |
| JPH05181960A (en) | Image processing circuit | |
| JPH04291572A (en) | Page memory management equipment for video page printer | |
| JPH0830502A (en) | Circuit for continuous writing in flash memory | |
| JPH023853A (en) | Interface method for cpu | |
| JPH04171588A (en) | Picture memory writing device | |
| JP2000113182A (en) | Image processor | |
| JPH0675905A (en) | Bus conversion system | |
| Xin et al. | High speed SDRAM interface circuit |