JPH06224752A - 位相比較装置および位相比較方法 - Google Patents
位相比較装置および位相比較方法Info
- Publication number
- JPH06224752A JPH06224752A JP5027264A JP2726493A JPH06224752A JP H06224752 A JPH06224752 A JP H06224752A JP 5027264 A JP5027264 A JP 5027264A JP 2726493 A JP2726493 A JP 2726493A JP H06224752 A JPH06224752 A JP H06224752A
- Authority
- JP
- Japan
- Prior art keywords
- charging
- circuit
- current
- phase
- discharging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 利得変更の際において、過渡状態の発生を防
止することができる位相比較装置および位相比較方法を
提供する 【構成】 充電回路４Ａは、第１の電流源４１と充電用
スイッチＳ１との直列回路により構成され、放電回路４
Ｂは第２の電流源４２と放電用スイッチＳ２との直列回
路により構成され、これらの充電回路４Ａおよび放電回
路４Ｂにより充放電回路が形成される。このような充放
電回路が、充電電流および放電電流の値を異ならせて複
数組設けられる。選択回路２は、充放電回路の何れかの
動作を可能とすることができ、第１の電流源と第２の電
流源との電流値の比が各充放電回路で同一となるように
した場合には、充放電回路の後段に設けた積分器６の入
力電流が０のときに、過渡的変化を生じさせることな
く、比較信号の利得を変えることが可能となる。
止することができる位相比較装置および位相比較方法を
提供する 【構成】 充電回路４Ａは、第１の電流源４１と充電用
スイッチＳ１との直列回路により構成され、放電回路４
Ｂは第２の電流源４２と放電用スイッチＳ２との直列回
路により構成され、これらの充電回路４Ａおよび放電回
路４Ｂにより充放電回路が形成される。このような充放
電回路が、充電電流および放電電流の値を異ならせて複
数組設けられる。選択回路２は、充放電回路の何れかの
動作を可能とすることができ、第１の電流源と第２の電
流源との電流値の比が各充放電回路で同一となるように
した場合には、充放電回路の後段に設けた積分器６の入
力電流が０のときに、過渡的変化を生じさせることな
く、比較信号の利得を変えることが可能となる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）等における位相比較装置およ
び位相比較方法に係り、位相比較装置の利得を過渡的な
変化を生じさせることなく変更することができる上記装
置および方法に関する。
Ｌｏｃｋｅｄ Ｌｏｏｐ）等における位相比較装置およ
び位相比較方法に係り、位相比較装置の利得を過渡的な
変化を生じさせることなく変更することができる上記装
置および方法に関する。
【０００２】
【技術背景】従来、ＰＬＬにおいて、信号（基準信号電
圧制御発振器（ＶＣＯ）の出力信号）との位相を比較す
る場合、図３に示すような位相比較装置が使用されてい
る。同図において、位相比較器１０１は２つの信号（Ｉ
Ｎ１，ＩＮ２）を入力し、その比較結果を電流値ｉ０と
して出力している。ここでは、ＩＮ１は基準信号、ＩＮ
２はＶＣＯからの信号であるものとする。位相比較器１
０１の出力側には、抵抗Ｒ１とＲ２との並列回路が接続
されており、比較結果であるｉ０は、Ｒ１，Ｒ２の何れ
か一方を介してローパスフィルタ（ＬＰＦ１０２）に出
力される。なお、Ｒ１とＲ２の選択はスイッチＳ１１に
より行われる。
圧制御発振器（ＶＣＯ）の出力信号）との位相を比較す
る場合、図３に示すような位相比較装置が使用されてい
る。同図において、位相比較器１０１は２つの信号（Ｉ
Ｎ１，ＩＮ２）を入力し、その比較結果を電流値ｉ０と
して出力している。ここでは、ＩＮ１は基準信号、ＩＮ
２はＶＣＯからの信号であるものとする。位相比較器１
０１の出力側には、抵抗Ｒ１とＲ２との並列回路が接続
されており、比較結果であるｉ０は、Ｒ１，Ｒ２の何れ
か一方を介してローパスフィルタ（ＬＰＦ１０２）に出
力される。なお、Ｒ１とＲ２の選択はスイッチＳ１１に
より行われる。
【０００３】ローパスフィルタ１０２の出力側には抵抗
Ｒ３とＲ４との並列回路、および積分器１０３がそれぞ
れ接続されている。この積分器１０３は、オペアンプＡ
と、積分コンデンサＣｆと抵抗Ｒｆとの直列回路とによ
り構成されている。ローパスフィルタ１０２の出力ｉ１
の一部は、Ｒ３，Ｒ４の何れか一方を介し、さらにはお
よび直流電源Ｅを経てｉ２としてグランドに逃がされ
る。Ｒ３，Ｒ４の選択はスイッチＳ１２により、前述の
Ｓ１１の切り換えに動作に同期して行われる。また、ｉ
１とｉ２との差に相当する電流ｉ３は、積分器１０３の
コンデンサＣｆの充・放電に供される。
Ｒ３とＲ４との並列回路、および積分器１０３がそれぞ
れ接続されている。この積分器１０３は、オペアンプＡ
と、積分コンデンサＣｆと抵抗Ｒｆとの直列回路とによ
り構成されている。ローパスフィルタ１０２の出力ｉ１
の一部は、Ｒ３，Ｒ４の何れか一方を介し、さらにはお
よび直流電源Ｅを経てｉ２としてグランドに逃がされ
る。Ｒ３，Ｒ４の選択はスイッチＳ１２により、前述の
Ｓ１１の切り換えに動作に同期して行われる。また、ｉ
１とｉ２との差に相当する電流ｉ３は、積分器１０３の
コンデンサＣｆの充・放電に供される。
【０００４】ｉ３の平均電流が０であるときは、積分器
１０３の出力電圧Ｖｏｕｔは一定であり、ＰＬＬがロッ
ク状態となる。また、ｉ３の平均電流が０でないとき
は、Ｖｏｕｔは過渡的に変化し、ＰＬＬはアンロック状
態となる。ところで、図３に示す構成の位相比較装置で
は、比較動作中に比較出力の利得を変えたい場合が生じ
る。図３では、Ｓ１１がＲ１を、Ｓ１２がＲ３を選択し
ている場合と、Ｓ１１がＲ２を、Ｓ１２がＲ４を選択し
ている場合とで利得を変更することができる。
１０３の出力電圧Ｖｏｕｔは一定であり、ＰＬＬがロッ
ク状態となる。また、ｉ３の平均電流が０でないとき
は、Ｖｏｕｔは過渡的に変化し、ＰＬＬはアンロック状
態となる。ところで、図３に示す構成の位相比較装置で
は、比較動作中に比較出力の利得を変えたい場合が生じ
る。図３では、Ｓ１１がＲ１を、Ｓ１２がＲ３を選択し
ている場合と、Ｓ１１がＲ２を、Ｓ１２がＲ４を選択し
ている場合とで利得を変更することができる。
【０００５】ところで、積分器１０３に流入する電流ｉ
３が０（ＰＬＬがロック状態）において、Ｓ１１，Ｓ
１２の切り換えを行った場合、ｉ３の平均電流が０でな
くなると、Ｖｏｕｔが変化してしまい、ＰＬＬがアンロ
ック状態となってしまう。このため、Ｒ１，Ｒ２と、Ｒ
３，Ｒ４の値を適宜選択することにより（具体的にはＲ
１／Ｒ２＝Ｒ３／Ｒ４とすることにより）、Ｓ１１，Ｓ
１２の切り換え時におけるｉ３の平均電流の増減を防止
している。なお、Ｒ１＞Ｒ２，Ｒ３＞Ｒ４である場合、
Ｓ１１，Ｓ１２がＲ１，Ｒ２を選択している場合には利
得は小さく、Ｒ３，Ｒ４を選択している場合は利得は大
きい。
３が０（ＰＬＬがロック状態）において、Ｓ１１，Ｓ
１２の切り換えを行った場合、ｉ３の平均電流が０でな
くなると、Ｖｏｕｔが変化してしまい、ＰＬＬがアンロ
ック状態となってしまう。このため、Ｒ１，Ｒ２と、Ｒ
３，Ｒ４の値を適宜選択することにより（具体的にはＲ
１／Ｒ２＝Ｒ３／Ｒ４とすることにより）、Ｓ１１，Ｓ
１２の切り換え時におけるｉ３の平均電流の増減を防止
している。なお、Ｒ１＞Ｒ２，Ｒ３＞Ｒ４である場合、
Ｓ１１，Ｓ１２がＲ１，Ｒ２を選択している場合には利
得は小さく、Ｒ３，Ｒ４を選択している場合は利得は大
きい。
【０００６】しかし、実際上は、Ｓ１１，Ｓ１２のスイ
ッチングのタイミングのずれ、Ｓ１１，Ｓ１２のコント
ロール信号の混入、Ｓ１１，Ｓ１２の無接触状態などが
生じ、これらが、（ｉ３の平均電流）＝０の条件を崩
し、ＰＬＬに過渡状態（アンロック状態）を生じさせる
と言った問題がある。
ッチングのタイミングのずれ、Ｓ１１，Ｓ１２のコント
ロール信号の混入、Ｓ１１，Ｓ１２の無接触状態などが
生じ、これらが、（ｉ３の平均電流）＝０の条件を崩
し、ＰＬＬに過渡状態（アンロック状態）を生じさせる
と言った問題がある。
【０００７】
【発明の目的】本発明は、上記のような問題を解決する
ために提案されたものであって、利得変更の際におい
て、過渡状態の発生を防止することができる位相比較装
置および位相比較方法を提供することを目的とする。
ために提案されたものであって、利得変更の際におい
て、過渡状態の発生を防止することができる位相比較装
置および位相比較方法を提供することを目的とする。
【０００８】
【発明の概要】本発明は、２つの信号を位相比較器に入
力し、両信号の位相に応じて、該位相比較器の後段に設
けた積分器の積分コンデンサの充・放電を電流源が接続
されたスイッチにより行い、前記積分器の出力値に基づ
き両信号の位相差を検出する位相比較装置、および位相
比較方法に係るものである。
力し、両信号の位相に応じて、該位相比較器の後段に設
けた積分器の積分コンデンサの充・放電を電流源が接続
されたスイッチにより行い、前記積分器の出力値に基づ
き両信号の位相差を検出する位相比較装置、および位相
比較方法に係るものである。
【０００９】本発明装置では、第１の電流源と充電用ス
イッチとが直列接続された充電回路と、第２の電流源と
放電用スイッチとが直列接続された放電回路とからなる
充・放電回路が複数、積分器の前段に接続される。
イッチとが直列接続された充電回路と、第２の電流源と
放電用スイッチとが直列接続された放電回路とからなる
充・放電回路が複数、積分器の前段に接続される。
【００１０】第１の電流源の電流値、および第２の電流
源の電流値は、各充・放電回路でそれぞれ異ならせてあ
る（通常、両電流値の比は各充・放電回路で同一となる
ように設定してある）。どの充・放電回路を動作させる
かは、選択回路に与えられる選択信号により決定され
る。この選択回路は、通常、２つの信号の位相に基づく
信号と選択信号とを入力とするゲートにより構成され
る。
源の電流値は、各充・放電回路でそれぞれ異ならせてあ
る（通常、両電流値の比は各充・放電回路で同一となる
ように設定してある）。どの充・放電回路を動作させる
かは、選択回路に与えられる選択信号により決定され
る。この選択回路は、通常、２つの信号の位相に基づく
信号と選択信号とを入力とするゲートにより構成され
る。
【００１１】上述したように、通常、第１の電流源と第
２の電流源との電流値の比は、各充・放電回路で同一で
あるように設定されている。したがって、充・放電回路
の切り換えを積分器の入力電流の平均値が０のときに行
った場合、（積分器の入力電流の平均値）＝０は保証さ
れる。
２の電流源との電流値の比は、各充・放電回路で同一で
あるように設定されている。したがって、充・放電回路
の切り換えを積分器の入力電流の平均値が０のときに行
った場合、（積分器の入力電流の平均値）＝０は保証さ
れる。
【００１２】本発明方法は、基本的に上記プロセスを実
行するものである。しがたって、本発明装置および方法
を、例えばＰＬＬに適用した場合には、ロック状態にお
ける利得の変化を、過渡的状態を生ずることなく実現す
ることができる。
行するものである。しがたって、本発明装置および方法
を、例えばＰＬＬに適用した場合には、ロック状態にお
ける利得の変化を、過渡的状態を生ずることなく実現す
ることができる。
【００１３】以上述べたように、本発明では選択回路に
与えられる選択信号が、すべての電流源がＯＦＦ状態の
ときに移り変わるようにしているので、積分器に流入す
る電流の変化は利得変化に寄与するのみとなり、不必要
な過渡状態は一切生じない。
与えられる選択信号が、すべての電流源がＯＦＦ状態の
ときに移り変わるようにしているので、積分器に流入す
る電流の変化は利得変化に寄与するのみとなり、不必要
な過渡状態は一切生じない。
【００１４】
【実施例】図１は本発明の位相比較装置の一実施例を示
す図である。この装置の詳細とこの装置による本発明の
位相比較方法の一実施例の詳細とを以下に説明する。同
図は、セット入力付のＤ−フリップフロップ（以下、
「Ｄ−ＦＦ」と言う）を用いた位相比較装置を示してお
り、Ｄ−ＦＦ１１，Ｄ−ＦＦ１２のクロック端子には２
つの信号ＩＮ１，ＩＮ２が入力され、データ端子はグラ
ンドされている。ここで、ＩＮ１は基準信号であり、Ｉ
Ｎ２はＶＣＯからの信号であるものとする。
す図である。この装置の詳細とこの装置による本発明の
位相比較方法の一実施例の詳細とを以下に説明する。同
図は、セット入力付のＤ−フリップフロップ（以下、
「Ｄ−ＦＦ」と言う）を用いた位相比較装置を示してお
り、Ｄ−ＦＦ１１，Ｄ−ＦＦ１２のクロック端子には２
つの信号ＩＮ１，ＩＮ２が入力され、データ端子はグラ
ンドされている。ここで、ＩＮ１は基準信号であり、Ｉ
Ｎ２はＶＣＯからの信号であるものとする。
【００１５】Ｄ−ＦＦ１１の出力端子Ｑおよび反転出力
端子Ｑ′は、ＮＯＲゲート２１の一方の入力端子および
ＡＮＤゲート２２の一方の入力端子にそれぞれ接続され
ている。同様に、Ｄ−ＦＦ１２の出力端子Ｑおよび反転
出力端子Ｑ′は、ＮＯＲゲート２３の一方の入力端子お
よびＡＮＤゲート２４の一方の入力端子にそれぞれ接続
されている。
端子Ｑ′は、ＮＯＲゲート２１の一方の入力端子および
ＡＮＤゲート２２の一方の入力端子にそれぞれ接続され
ている。同様に、Ｄ−ＦＦ１２の出力端子Ｑおよび反転
出力端子Ｑ′は、ＮＯＲゲート２３の一方の入力端子お
よびＡＮＤゲート２４の一方の入力端子にそれぞれ接続
されている。
【００１６】また、Ｄ−ＦＦ１１の反転出力端子Ｑ′に
は、ＮＡＮＤゲート３１の一方の入力端子が接続されて
おり、Ｄ−ＦＦ１２の反転出力端子Ｑ′にはＮＡＮＤゲ
ート３１の他方の入力端子が遅れ時間をτとする時間遅
らせ素子３２を介して接続されている。そして、ＮＡＮ
Ｄゲート３１の出力端子はＤ−ＦＦ１１，１２のセット
端子Ｓ′（立ち下りエッジでセットされる）に接続され
ている。また、ＮＯＲゲート２１，２３、ＡＮＤゲート
２２，２４の他方の入力端子には利得制御信号Ｃｔｒｌ
（本発明の選択信号に相当する）が入力される。これら
のＮＯＲゲート２１，２３、ＡＮＤゲート２２，２４に
より選択回路２が構成される。
は、ＮＡＮＤゲート３１の一方の入力端子が接続されて
おり、Ｄ−ＦＦ１２の反転出力端子Ｑ′にはＮＡＮＤゲ
ート３１の他方の入力端子が遅れ時間をτとする時間遅
らせ素子３２を介して接続されている。そして、ＮＡＮ
Ｄゲート３１の出力端子はＤ−ＦＦ１１，１２のセット
端子Ｓ′（立ち下りエッジでセットされる）に接続され
ている。また、ＮＯＲゲート２１，２３、ＡＮＤゲート
２２，２４の他方の入力端子には利得制御信号Ｃｔｒｌ
（本発明の選択信号に相当する）が入力される。これら
のＮＯＲゲート２１，２３、ＡＮＤゲート２２，２４に
より選択回路２が構成される。
【００１７】選択回路２の後段には、２つの充・放電回
路４および５が接続されている。充・放電回路４は、第
１の電流源４１（電流値Ｉ１）と充電用スイッチＳ１と
が直列接続された充電回路４Ａと、第２の電流源４２
（電流値Ｉ２）と放電用スイッチＳ２とが直列接続され
た放電回路４Ｂとにより構成されている。また、充・放
電回路５も同様に、第１の電流源５１（電流値Ｉ３）と
充電用スイッチＳ３とが直列接続された充電回路５Ａ
と、第２の電流源５２（電流値Ｉ４）と放電用スイッチ
Ｓ４とが直列接続された放電回路５Ｂとにより構成され
ている。
路４および５が接続されている。充・放電回路４は、第
１の電流源４１（電流値Ｉ１）と充電用スイッチＳ１と
が直列接続された充電回路４Ａと、第２の電流源４２
（電流値Ｉ２）と放電用スイッチＳ２とが直列接続され
た放電回路４Ｂとにより構成されている。また、充・放
電回路５も同様に、第１の電流源５１（電流値Ｉ３）と
充電用スイッチＳ３とが直列接続された充電回路５Ａ
と、第２の電流源５２（電流値Ｉ４）と放電用スイッチ
Ｓ４とが直列接続された放電回路５Ｂとにより構成され
ている。
【００１８】そして、充電回路４Ａと放電回路４Ｂとの
接続点および充電回路５Ａと放電回路５Ｂとの接続点
は、積分器６の入力端子に接続されている（積分器６の
入力電流の瞬時値をＩで示す）。この積分器６は、オペ
アンプＡと、積分コンデンサＣｆと抵抗Ｒｆとの直列回
路とにより構成されており、入力電流の積分値に応じた
電圧Ｖｏｕｔを出力する。
接続点および充電回路５Ａと放電回路５Ｂとの接続点
は、積分器６の入力端子に接続されている（積分器６の
入力電流の瞬時値をＩで示す）。この積分器６は、オペ
アンプＡと、積分コンデンサＣｆと抵抗Ｒｆとの直列回
路とにより構成されており、入力電流の積分値に応じた
電圧Ｖｏｕｔを出力する。
【００１９】図１においては、Ｉ１＜Ｉ２としてあり、
Ｓ１がＯＮ，Ｓ２がＯＦＦでＣｆの充電が行われ、
Ｓ１，Ｓ２が共にＯＮでＣｆの放電が行われる。また、 Ｉ１／Ｉ３＝Ｉ２／Ｉ４＝１／ａ ・・・（１） となるようにＩ３，Ｉ４が設定されているので、Ｉ３＜
Ｉ４であり、Ｓ３がＯＮ，Ｓ４がＯＦＦでＣｆの充電が
行われ、Ｓ３，Ｓ４が共にＯＮでＣｆの放電が行われ
る。
Ｓ１がＯＮ，Ｓ２がＯＦＦでＣｆの充電が行われ、
Ｓ１，Ｓ２が共にＯＮでＣｆの放電が行われる。また、 Ｉ１／Ｉ３＝Ｉ２／Ｉ４＝１／ａ ・・・（１） となるようにＩ３，Ｉ４が設定されているので、Ｉ３＜
Ｉ４であり、Ｓ３がＯＮ，Ｓ４がＯＦＦでＣｆの充電が
行われ、Ｓ３，Ｓ４が共にＯＮでＣｆの放電が行われ
る。
【００２０】ここで、Ｓ１，Ｓ２は、ＮＯＲゲート２
１，２３のＨレベル信号，Ｌレベル信号出力によりそれ
ぞれＯＮ状態，ＯＦＦ状態となる。また、Ｓ３，Ｓ
４は、ＡＮＤゲート２２，２４のＨレベル信号，Ｌレベ
ル信号出力によりそれぞれＯＮ状態，ＯＦＦ状態とな
る。
１，２３のＨレベル信号，Ｌレベル信号出力によりそれ
ぞれＯＮ状態，ＯＦＦ状態となる。また、Ｓ３，Ｓ
４は、ＡＮＤゲート２２，２４のＨレベル信号，Ｌレベ
ル信号出力によりそれぞれＯＮ状態，ＯＦＦ状態とな
る。
【００２１】以下、上記の位相比較装置の動作を図２の
タイミングチャートに沿って説明する。同図は、ＩＮ１
とＩＮ２とが位相同期角度φでロック状態にある場合を
示している。なお、ここではＩ２＝（３／２）Ｉ１，Ｉ
３＝（３／２）Ｉ４であり、ａ＝２であるとする。ま
た、入力信号ＩＮ１およびＩＮ２の周期はＴであり、時
間遅らせ素子３２はτ＝（１／４）Ｔとなるように設定
してあるものとする。
タイミングチャートに沿って説明する。同図は、ＩＮ１
とＩＮ２とが位相同期角度φでロック状態にある場合を
示している。なお、ここではＩ２＝（３／２）Ｉ１，Ｉ
３＝（３／２）Ｉ４であり、ａ＝２であるとする。ま
た、入力信号ＩＮ１およびＩＮ２の周期はＴであり、時
間遅らせ素子３２はτ＝（１／４）Ｔとなるように設定
してあるものとする。
【００２２】まず利得制御信号ＣｔｒｌがＬレベルであ
る場合において、ＩＮ１の立ち上りエッジがＤ−ＦＦ１
１に入力されると、Ｑ出力はＬレベル（グランドされて
いるＤ端子の電圧レベル）となる。これと共に、ＮＯＲ
ゲート２１の出力はＨレベルとなりＳ１はＯＮ状態とな
る（図２の時刻ｔ１参照）。同様にして、ＩＮ２の立ち
上りエッジがＤ−ＦＦ１２に入力されると、ＮＯＲゲー
ト２３の出力はＨレベルとなり、Ｓ２はＯＮ状態となる
（図２の時刻ｔ２参照）。なお、ＩＮ１，ＩＮ２の立ち
上りエッジにより、Ｄ−ＦＦ１１，Ｄ−ＦＦ１２のＱ′
出力はＨレベルとなるが、利得制御信号ＣｔｒｌはＬレ
ベルなので、ＡＮＤゲート２２，２４の出力は常にＬレ
ベルである。したがって、Ｓ３，Ｓ４はＯＦＦ状態のま
まとなり、充・放電回路５は選択されていないことにな
る。
る場合において、ＩＮ１の立ち上りエッジがＤ−ＦＦ１
１に入力されると、Ｑ出力はＬレベル（グランドされて
いるＤ端子の電圧レベル）となる。これと共に、ＮＯＲ
ゲート２１の出力はＨレベルとなりＳ１はＯＮ状態とな
る（図２の時刻ｔ１参照）。同様にして、ＩＮ２の立ち
上りエッジがＤ−ＦＦ１２に入力されると、ＮＯＲゲー
ト２３の出力はＨレベルとなり、Ｓ２はＯＮ状態となる
（図２の時刻ｔ２参照）。なお、ＩＮ１，ＩＮ２の立ち
上りエッジにより、Ｄ−ＦＦ１１，Ｄ−ＦＦ１２のＱ′
出力はＨレベルとなるが、利得制御信号ＣｔｒｌはＬレ
ベルなので、ＡＮＤゲート２２，２４の出力は常にＬレ
ベルである。したがって、Ｓ３，Ｓ４はＯＦＦ状態のま
まとなり、充・放電回路５は選択されていないことにな
る。
【００２３】時間遅らせ素子３２は、ＩＮ１の立ち上り
の後（Ｄ−ＦＦ１２のＱ′出力がＨレベルとなった
後）、一定時間経過してＨレベル信号を出力する。この
とき、Ｄ−ＦＦ１１のＱ′出力は既にＨレベルとなって
いるので、Ｄ−ＦＦ１１，１２は、時間遅らせ素子３２
の出力の立ち上りエッジのタイミングでセットされる。
これにより、Ｄ−ＦＦ１１，１２の各Ｑ出力はＨレベル
となり、Ｓ１，Ｓ２はＯＦＦ状態となる（図２の時刻ｔ
３参照）。
の後（Ｄ−ＦＦ１２のＱ′出力がＨレベルとなった
後）、一定時間経過してＨレベル信号を出力する。この
とき、Ｄ−ＦＦ１１のＱ′出力は既にＨレベルとなって
いるので、Ｄ−ＦＦ１１，１２は、時間遅らせ素子３２
の出力の立ち上りエッジのタイミングでセットされる。
これにより、Ｄ−ＦＦ１１，１２の各Ｑ出力はＨレベル
となり、Ｓ１，Ｓ２はＯＦＦ状態となる（図２の時刻ｔ
３参照）。
【００２４】積分コンデンサＣｆは、Ｓ１のＯＮ状態に
おいてＩ１で充電され、Ｓ１およびＳ２のＯＮ状態にお
いてＩ２−Ｉ１で放電され、しかもＩＮ１とＩＮ２とは
ロックしているので、図２に示すように、積分器６の入
力電流Ｉの平均値は０となる。すなわち、この場合に
は、 Ｉ１×φ＝（Ｉ２−Ｉ１）×τ ・・・（２） が成立する。
おいてＩ１で充電され、Ｓ１およびＳ２のＯＮ状態にお
いてＩ２−Ｉ１で放電され、しかもＩＮ１とＩＮ２とは
ロックしているので、図２に示すように、積分器６の入
力電流Ｉの平均値は０となる。すなわち、この場合に
は、 Ｉ１×φ＝（Ｉ２−Ｉ１）×τ ・・・（２） が成立する。
【００２５】次に、ＣｔｒｌがＨレベルになったとする
（図２の時刻ｔ４参照）。この場合には、ＮＯＲゲート
２１，２３の出力は常にＬレベルとなるので、Ｓ１，Ｓ
２は動作しない（すなわち、充・放電回路２は選択され
ていない）ことになる。なお、Ｃｔｒｌは、ＩＮ１，Ｉ
Ｎ２が共にＬレベルのときにレベル変化するように制御
される。
（図２の時刻ｔ４参照）。この場合には、ＮＯＲゲート
２１，２３の出力は常にＬレベルとなるので、Ｓ１，Ｓ
２は動作しない（すなわち、充・放電回路２は選択され
ていない）ことになる。なお、Ｃｔｒｌは、ＩＮ１，Ｉ
Ｎ２が共にＬレベルのときにレベル変化するように制御
される。
【００２６】Ｓ３は、Ｃｔｒｌのレベル変化後の最初の
ＩＮ１の立ち上りエッジでＯＮ状態となり（図２の時刻
ｔ５参照）、Ｓ４は、同じくＣｔｒｌのレベル変化後の
最初のＩＮ２の立ち上りエッジでＯＮ状態となる（図２
の時刻ｔ６参照）。そして、Ｓ３，Ｓ４は共に、Ｓ４の
立ち上りから時間τを経過した時にＯＦＦ状態となる
（図２の時刻ｔ７参照）。この場合にも、積分器６の入
力電流Ｉの平均値は、 Ｉ３×φ−（Ｉ４−Ｉ３）×τ ・・・（３） である。上式に、（１）式から導かれるＩ３＝ａＩ１、
Ｉ４＝ａＩ２を代入すると、 ｛Ｉ１×φ−（Ｉ２−Ｉ１）×τ｝×ａ となるが、｛｝内は（２）式からわかるように０である
ので、この場合にもＩの平均値は０となる。
ＩＮ１の立ち上りエッジでＯＮ状態となり（図２の時刻
ｔ５参照）、Ｓ４は、同じくＣｔｒｌのレベル変化後の
最初のＩＮ２の立ち上りエッジでＯＮ状態となる（図２
の時刻ｔ６参照）。そして、Ｓ３，Ｓ４は共に、Ｓ４の
立ち上りから時間τを経過した時にＯＦＦ状態となる
（図２の時刻ｔ７参照）。この場合にも、積分器６の入
力電流Ｉの平均値は、 Ｉ３×φ−（Ｉ４−Ｉ３）×τ ・・・（３） である。上式に、（１）式から導かれるＩ３＝ａＩ１、
Ｉ４＝ａＩ２を代入すると、 ｛Ｉ１×φ−（Ｉ２−Ｉ１）×τ｝×ａ となるが、｛｝内は（２）式からわかるように０である
ので、この場合にもＩの平均値は０となる。
【００２７】以上述べたように、図１の位相比較装置で
は、比較出力の利得を変化させても、理論上積分回路に
は電流は流れず、積分器６の出力電圧Ｖｏｕｔは変化し
ない。したがって、ＰＬＬの過渡的な変化は殆ど生じな
い。具体的には、過渡期間は図３の回路に比較して１／
５〜１／１０程度に短縮することができる。
は、比較出力の利得を変化させても、理論上積分回路に
は電流は流れず、積分器６の出力電圧Ｖｏｕｔは変化し
ない。したがって、ＰＬＬの過渡的な変化は殆ど生じな
い。具体的には、過渡期間は図３の回路に比較して１／
５〜１／１０程度に短縮することができる。
【００２８】上記実施例では、２つの充・放電回路４，
５により利得を換える場合を説明したが、３以上の充・
放電回路により利得を換えることもできる。また、位相
比較器は、セット入力付のＤ−ＦＦに限らず、Ｊ−Ｋ−
フリップフロップを用いた位相周波数型等の各種タイプ
のものが採用される。
５により利得を換える場合を説明したが、３以上の充・
放電回路により利得を換えることもできる。また、位相
比較器は、セット入力付のＤ−ＦＦに限らず、Ｊ−Ｋ−
フリップフロップを用いた位相周波数型等の各種タイプ
のものが採用される。
【００２９】
【発明の効果】本発明では選択回路に与えられる選択信
号（利得制御信号）が、すべての電流源がＯＦＦ状態の
ときに移り変わるようにしているので、積分器に流入す
る電流の変化は利得変化に寄与するのみとなり、不必要
な過渡状態は一切生じない。すなわち、積分器の入力電
流の平均値を、利得変化の前後に亙り０とすることがで
き、入力信号が共に０であるときに選択信号の設定を変
更できる。したがって、利得を変えた場合の過渡期間を
従来に比べて大幅に短縮とすることができる。また、本
発明では、充電電流および放電電流の値を充・放電回路
ごとに異ならせているので、適切な利得設定が可能とな
る。
号（利得制御信号）が、すべての電流源がＯＦＦ状態の
ときに移り変わるようにしているので、積分器に流入す
る電流の変化は利得変化に寄与するのみとなり、不必要
な過渡状態は一切生じない。すなわち、積分器の入力電
流の平均値を、利得変化の前後に亙り０とすることがで
き、入力信号が共に０であるときに選択信号の設定を変
更できる。したがって、利得を変えた場合の過渡期間を
従来に比べて大幅に短縮とすることができる。また、本
発明では、充電電流および放電電流の値を充・放電回路
ごとに異ならせているので、適切な利得設定が可能とな
る。
【図１】本発明の一実施例を説明するための位相比較装
置を示す図である。
置を示す図である。
【図２】図１の回路の動作を説明するためのタイミング
チャートである。
チャートである。
【図３】従来の位相比較装置を示す図である。
１１，１２ Ｄ−フリップフロップ ２ 制御回路 ３２ 時間遅らせ素子 ４，５ 充・放電回路 ４Ａ，５Ａ 充電回路 ４Ｂ，５Ｂ 放電回路 ４１，５１ 第１の電流源 ４２，５２ 第２の電流源 Ｓ１〜Ｓ４ スイッチ ６ 積分器
Claims (4)
- 【請求項１】 ２つの信号を位相比較器に入力し、両信
号の位相に応じて、電流源が接続されたスイッチにより
該位相比較器の後段に設けた積分器の積分コンデンサの
充・放電を行い、前記積分器の出力値に基づき両信号の
位相差を検出する位相比較装置であって、 第１の電流源と充電用スイッチとが直列接続された充電
回路と、第２の電流源と放電用スイッチとが直列接続さ
れた放電回路とからなる、それぞれ充電電流および放電
電流の値が異なる充・放電回路が複数、前記積分器の入
力端に接続され、 前記複数の充・放電回路のうち何れかの動作を可能とす
る選択回路が設けられてなることを特徴とする位相比較
装置。 - 【請求項２】 第１の電流源と第２の電流源との電流値
の比が、各充・放電回路で同一であることを特徴とする
請求項１記載の位相比較装置。 - 【請求項３】 ２つの信号を位相比較器に入力し、両信
号の位相に応じて、該位相比較器の後段に設けた積分器
の積分コンデンサの充・放電を行い、該積分器出力値に
基づき両信号の位相差を検出する位相比較方法であっ
て、 充電回路と放電回路とからなる充・放電回路を複数、前
記積分器の入力端に接続すると共に、選択信号により何
れかの充・放電回路の動作を可能とし、 前記積分コンデンサの充電電流値および放電値を各充・
放電回路で異ならせておき、 前記積分器への入力電流瞬時値が０のときに充・放電回
路の前記選択信号による切り換えを行い、これにより位
相比較信号の利得を変更することを特徴とする位相比較
方法。 - 【請求項４】 充電電流と放電電流との比が、各充・放
電回路で同一であることを特徴とする請求項３記載の位
相比較方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027264A JPH06224752A (ja) | 1993-01-22 | 1993-01-22 | 位相比較装置および位相比較方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5027264A JPH06224752A (ja) | 1993-01-22 | 1993-01-22 | 位相比較装置および位相比較方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06224752A true JPH06224752A (ja) | 1994-08-12 |
Family
ID=12216221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5027264A Pending JPH06224752A (ja) | 1993-01-22 | 1993-01-22 | 位相比較装置および位相比較方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06224752A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031913A1 (de) * | 2004-06-21 | 2006-01-05 | Atmel Germany Gmbh | Ladungspumpe einer Phasenregelschleife mit umschaltbarer Systembandbreite und Verfahren zur Steuerung einer solchen Ladungspumpe |
-
1993
- 1993-01-22 JP JP5027264A patent/JPH06224752A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004031913A1 (de) * | 2004-06-21 | 2006-01-05 | Atmel Germany Gmbh | Ladungspumpe einer Phasenregelschleife mit umschaltbarer Systembandbreite und Verfahren zur Steuerung einer solchen Ladungspumpe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6970046B2 (en) | Digital phase-locked loop | |
| JP3232351B2 (ja) | デジタル回路装置 | |
| US5892380A (en) | Method for shaping a pulse width and circuit therefor | |
| EP0085615B1 (en) | Phase-locked loop circuit | |
| JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| EP1249936A2 (en) | Lock detection circuit | |
| KR950028348A (ko) | 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 | |
| JP2001007698A (ja) | データｐｌｌ回路 | |
| KR20040027924A (ko) | 소수 ｎ 주파수 합성기 및 이를 포함하는 장치 | |
| US20020037065A1 (en) | Clock signal reproduction device | |
| US7323942B2 (en) | Dual loop PLL, and multiplication clock generator using dual loop PLL | |
| US6133769A (en) | Phase locked loop with a lock detector | |
| EP0952669A1 (en) | Phase comparison circuit | |
| US6400932B1 (en) | Low offset automatic frequency tuning circuits for continuous-time filter | |
| JPH09270704A (ja) | 位相同期回路 | |
| JP4015254B2 (ja) | ロック検出回路及びｐｌｌ周波数シンセサイザ | |
| JP3459561B2 (ja) | 位相比較器 | |
| JPS5957530A (ja) | 位相同期回路 | |
| US6218907B1 (en) | Frequency comparator and PLL circuit using the same | |
| JPH06224752A (ja) | 位相比較装置および位相比較方法 | |
| JP3263621B2 (ja) | Ｐｌｌ回路 | |
| JPH08274635A (ja) | 位相ロック回路 | |
| JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
| US4345219A (en) | Frequency agile hold-sample-hold phase detector |