JPH06223591A

JPH06223591A - フラッシュｅｅｐｒｏｍアレイのクリーン・アップ方法

Info

Publication number: JPH06223591A
Application number: JP29382993A
Authority: JP
Inventors: Steven E Wells; スティーブン・イー・ウェルズ
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1992-10-30
Filing date: 1993-11-01
Publication date: 1994-08-12
Anticipated expiration: 2020-04-20
Also published as: US5341339A; JP3641280B2

Abstract

(57)【要約】【目的】フラッシュＥＥＰＲＯＭアレイの各部分すなわ
ち各ブロックで行なわれるスイッチング動作の回数の均
等化を図る。【構成】クリーン・アップの対象となるブロックの全
ての有効データを他のブロックに書込み、それから、そ
のブロック全体を消去して、フラッシュＥＥＰＲＯＭア
レイクリーン・アップする方法において、各ブロックに
含まれる無効セクタの数と、各ブロックが受けたスイッ
チング動作の数との比較に基いて、クリーン・アップす
るブロックを決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータ・メモリ
装置に関し、更に詳しくは、フラッシュ電気的消去可能
プログラム可能読出し専用メモリ（フラッシュＥＥＰＲ
ＯＭ）アレイの様々な部分で行なわれるスイッチング動
作の量を等しくする方法に関する。

【０００２】

【従来の技術】最近のコンピュータ・システムでは、長
期メモリが幅広く使用されている。代表的には、このメ
モリは、１つまたは複数のハード・ディスクから成る。
ハード・ディスクは、中心軸の回りを高速回転するよう
に固定された１つまたは複数の平坦な円形ディスクを含
んでいる電気機械式装置である。平坦なディスクのそれ
ぞれは、何らかの磁気材料でコートされた表裏の面を有
している。電気信号により駆動される機械アームは、デ
ィスク上の適所に対しての書込みや読出しを行うよう、
各ディスクの各面に磁気ヘッドを位置決めする。それら
位置はセクタ上にあり、複数（たとえば、１７個）のセ
クタで、ディスク片方面における１つの完全なトラック
を成している。各セクタは、一定数のバイト（代表的に
は５１２バイト）のデータを記憶することができる。フ
ォーマットにしたがって、ディスクの一方の面は６００
個以上のトラックを有している。今日のパーソナル・コ
ンピュータにおいて使用されている代表的なディスク・
ドライブは、４０メガバイトのデータを記憶することが
できる。

【０００３】このようなハード・ディスク・ドライブ
は、非常に有用で、パーソナル・コンピュータの操作に
ほとんど欠かせない。しかし、このような電気機械式ド
ライブには欠点がある。このようなドライブは比較的重
いので、コンピュータ、特にポータブル・コンピュータ
の重量をかなり増すことになる。また、サイズも比較的
大きいので、コンピュータにおいてかなりの空間を必要
とする。しかも、使用の際、かなりの電力を必要とし、
ポータブル・コンピュータにおいてはかなりのバッテリ
電力を消費する。さらに重要なことは、電気機械式ハー
ド・ディスク・ドライブは衝撃に対し非常に敏感なこと
である。ポータブル・コンピュータを落下させた場合、
そのハード・ドライブの機能が停止することもあり得、
これによりデータが壊滅的に失われる可能性がある。

【０００４】最近、電気機械式ハード・ディスクとは異
なる長期記憶の装置が、コンピュータにおいて使用でき
るようになってきた。その１つに、フラッシュＥＥＰＲ
ＯＭがある。フラッシュＥＥＰＲＯＭメモリは、行・列
のメモリ・セルに配列された極めて多数の浮遊ゲート電
界効果形トランジスタを有しており、各セルをアクセス
し、そのセルのメモリ・トランジスタを、２つのメモリ
状態の一方にセットする回路も備えている。フラッシュ
・メモリ・セルは、ＤＲＡＭメモリとは異なって典型的
なＥＰＲＯＭのように、電力を取り去っても情報を保持
している。フラッシュＥＥＰＲＯＭメモリは、長期メモ
リとして使用するのに適した数多くの特性を有してい
る。たとえば、軽量で、ほんのわずかな空間しか必要な
く、電気機械式ディスク・ドライブよりも消費電力が低
い。さらに重要なことは、極めて丈夫なことである。典
型的な電気機械式ハード・ディスク・ドライブであれば
１回の落下でも破壊されてしまうであろうが、そのよう
な落下を繰返しても、悪影響を受けることがない。

【０００５】しかし、フラッシュＥＥＰＲＯＭにおける
問題は、消去をしないと再プログラムできないという点
にある。フラッシュＥＥＰＲＯＭは、メモリに用いられ
ている全トランジスタ（セル）のソース端子に高電圧を
同時に与えることによって消去される。しかし、これら
のソース端子はアレイにおいて金属バスにより相互に接
続されているので、全アレイを一度に消去しなければな
らない。電気機械式ハード・ディスクは、ディスクの第
１領域に情報を記憶し、その後、情報の変化時には、デ
ィスクのその同じ領域を再書込みをするが、フラッシュ
・メモリ・アレイの場合には、無効（ｉｎｖａｌｉｄ）
情報すなわちダーティ（ｄｉｒｔｙ）情報とともにアレ
イに残っている有効（ｖａｌｉｄ）情報の全てが消去さ
れてしまう。１つのエントリの再書込みの度に全情報が
消去されるならば、消去された全ての有効情報も、更新
の度に再書込みしなければならない。データ変更にとも
なってエントリを更新するのに、このようなプロセスを
使用した場合には、電気機械式ハード・ディスクの代り
にフラッシュ・メモリを用いているコンピュータ・シス
テムの動作は、相当にスローになる。さらに、有効情報
の再書込みを要することもあって、フラッシュＥＥＰＲ
ＯＭの消去プロセスは極めて遅く、代表的には１〜２秒
かかる。このような消去時間が、高速で変化するデータ
に対してフラッシュＥＥＰＲＯＭを使用することを妨げ
ていると考えられる。

【０００６】電気機械式ハード・ディスクにより記憶さ
れる情報の場合のように高速で変更するデータのための
長期記憶装置としてフラッシュＥＥＰＲＯＭを使用する
場合には、電気機械式ハード・ディスクで通常使用され
ているものではない、システムの動作を遅らせることの
ない、フラッシュ・アレイを消去および再書込みを行な
う方法が必要とされている。

【０００７】フラッシュ・アレイを、チップ・レイアウ
トの際に、一緒に消去するセルのグループ（ブロック）
に物理的に分離しておくことによって、フラッシュ・メ
モリの一度に消去する量を減少できることがわかってい
る。このやり方はある程度まで再プログラミングの苦労
を減少できるが、ブロックを別々にフラッシュ消去でき
るようにするため、セルの各ブロックをシリコン上で物
理的に分離しなければならないので、限られた方法でし
か使用することができない。なお、必要とされる物理的
分離のために、フラッシュ・メモリのそのようなブロッ
クを保持するのに要する領域が増加してしまう。

【０００８】たとえば、フラッシュ・メモリを、分離さ
れたブロックに分割した新しい装置は、本願の出願人に
譲渡され、同日出願された、発明者エス・ウェルスによ
る米国特許願「半導体メモリ・ディスクに関する方法お
よび回路」に示されている。この装置において、代表的
な長期記憶アレイは、一連のブロックに配列されたフラ
ッシュ・メモリから成っている。実施例では、アレイは
多くのシリコン・チップに分割され、それぞれのチップ
は１６個のサブブロックに再分されている。各サブブロ
ックは、別のシリコン・チップ上のサブブロックと物理
的に対にされ、奇数のデータ・バイトが一方のチップの
サブブロックに記憶され、偶数のデータ・バイトが他方
のチップのサブブロックに記憶されるよう、アレイの論
理ブロックを形成している。フラッシュ・メモリの各論
理ブロックは、他の全ての同様の論理ブロックとは個別
に消去できる。しかし、アレイの各論理ブロックは、電
気機械式ハード・ディスク・ドライブのトラックに通常
に記憶される２５６セクタの情報を保持するのに十分な
１２８キロバイトのデータを保持する。したがって、１
チップ当り１６個の各々消去可能なサブブロックを備え
た３０チップのフラッシュ・アレイは、３０メガバイト
の電気機械式ハード・ディスクとほぼ同じ量のデータを
保持する。２４０個の各々消去可能な部分（論理ブロッ
ク）にデータを分割したとしても、１ブロックの消去
は、非常に沢山の情報を消去することになるので、その
沢山の情報の全データの消去後に、セクタ毎の再書込み
で正しいデータに置き換えることは実際に不可能であ
る。

【０００９】このような問題の解決のために、データ
は、フラッシュ・メモリ・アレイのまだ使用可能なスペ
ースが残っているブロックのいずれかに書込まれる。こ
のようにして、データは、ブロック上の物理アドレスま
たはデータのセクタ・アドレスに関係なく、アレイの空
き位置に書込まれる。たとえば、セクタ５に書込まれる
べきデータの一部は、ブロックの次の使用可能な空間
（スペース）に、それがどこであろうと、書込まれ、ル
ックアップ・テーブル（参照用テーブル）には、論理ア
ドレスの、ブロック上の物理位置（セクタ５）を記録さ
れる。アレイのこの構成により、第１ブロックにセクタ
ごとに書込めるようになり、第２ブロックにも同様の順
次操作で書込め、以下同じように書込めるようになる。
セクタのデータに変更がありセクタを再書込みする必要
が生じると、データは新しい物理位置に書込まれ、ルッ
クアップ・テーブルのデータが、論理セクタ番号に対し
ての新しい物理位置を記録するよう変更され、データが
書込まれていた最初の物理位置はダーティ（無効）とマ
ークされ、その物理位置を読出そうとするとエラー信号
が発生される。ある期間後、ブロックの相当数が一杯に
なると、特にダーティなブロックからその中の有効な情
報を他のブロックへと移し、有効な情報が読出された後
のブロック全体を消去することにより、空間を解放する
ことが望まれる。これは、「ブロックのクリーン・アッ
プ」と呼ばれ、消去されたブロック中でそれまでにダー
ティとマークされていたセクタの全数に等しい数のセク
タが開放されるという効果がある。

【００１０】この構成での特別な利点は、ブロックのを
消去を、バックグラウンドで行えることである。すなわ
ち、各無効エントリは、再書込みをする時には消去され
ず、アレイの機能が読出しおよび書込みのために占有さ
れていない時に、消去されるようにすることができるこ
とである。このようにして、外部のホストは、フラッシ
ュ・アレイに書込んだりまたフラッシュ・アレイからの
情報を受け取るに際して、たとえ消去に１〜２秒要して
も、消去が行なわれていることをほとんど認識しなくて
すむ。

【００１１】他の利点は、フラッシュ・メモリの各ブロ
ックが、電気機械式ハード・ディスクにより記憶される
一定の大きさのセクタではなく、物理領域に任意の大き
さのデータのセクタを記憶できることである。これによ
り、一定の大きさのセクタを備えたハードおよびフロッ
ピ・ディスクに特有な、スペース（空間）のロスをほと
んどなくすことができる。なぜならば、フラッシュ・メ
モリのブロックに置かれるにデータのセクタそれぞれ
が、データを記憶するのに要する空間と同じ長さを必要
とするだけだからである。したがって、セクタは、直前
のセクタの最後の有効バイトに、セクタ相互間のブラン
クのスペース（平均では１データ・バイト）を挟んで接
するよう、フラッシュ・メモリのブロックに配置でき
る。データが圧縮されると、５１２バイト・セクタの非
圧縮データを記憶するのに要する空間よりもかなり少な
い空間に記憶できる。一定の物理的寸法のセクタの最後
に通常残される空間は、データが圧縮される場合には排
除できる。上記のような構成の他の特性とこのような無
駄な記憶空間の排除とにより、圧縮率１．５のデータを
記憶するフラッシュ・メモリは、所与の大きさの代表的
な電気機械式ハード・ディスクにより記憶されるデータ
と同じ量のデータを約四分の三の物理的記憶空間で記憶
することができる。

【００１２】

【発明が解決しようとする課題】フラッシュ・メモリに
おける問題点には、使用できる寿命が制限されているこ
とがある。これは、スイッチング動作を繰り返すと、ア
レイの浮遊ゲート・トランジスタのスイッチング動作に
要する時間が長くなるためと思われる。そのような繰り
返しの回数はかなり大きな数ではある。約１０，０００
回のスイッチング動作の後に、スイッチング動作が遅く
なり始めたとして、スイッチング動作の長期化がシステ
ム・オペレーションに何らかの影響を与えるようになる
のは、約１００，０００回のスイッチング動作を行った
後であると見積られてきた。たとえそうでも、データを
記憶するセルを選択するための代表的なプロセスでは、
ブロック上のあるトランジスタ群およびあるトランジス
タのブロック群は、他のトランジスタよりも一層頻繁に
スイッチング動作をさせられる傾向がある。アプリケー
ション・プログラムが記憶されているブロックのような
フラッシュ・メモリ・アレイのある領域は、めったに再
書込みを受けないということがわかっている。一方、ア
プリケーション・プログラムにより特定の演算のためデ
ータが蓄積されるブロックは、非常に頻繁に変更され従
って再書込みされなければならない。さらに、すぐに変
更されるデータを記憶するブロックは他のブロックより
も多くのダーティ・セクタを有しているので、これらブ
ロックはより頻繁にクリーン・アップされることにな
る。一旦、ブロックは、動作中にクリーン・アップされ
ると、あまり変更されないデータを受けよりも、頻繁に
変更されるデータを受け取ることの方がはるかに多いで
あろう。したがって、迅速に変更されるデータを最初に
含んでいるブロックは、データ・アーキテクチャの特性
により、自動的に、頻繁に変更されるデータを更に受け
ることになる。データ変更は、そのようなブロックのク
リーン・アップを要求することになる。したがって、ア
レイ全体におけるスイッチングの量を等しくするために
何も行なわなかった場合、特定のブロックが、他のブロ
ックよりもかなり速く故障することになる。

【００１３】このため、フラッシュ・メモリの各ブロッ
クのスイッチング・サイクルの回数を制御する手段が大
変に要求されている。そのような手段は、フラッシュ・
メモリ・アレイのある部分が早期に故障することにつな
がってしまう統計学的むらを修正するのに、大いに効果
があるであろう。本発明の目的は、フラッシュ・メモリ
・アレイの寿命を大幅に延長する方法を提供することで
ある。本発明の他の目的は、フラッシュ・メモリ・アレ
イの様々な部分でのスイッチングが等しく生じるように
する方法を提供することである。

【００１４】

【課題を解決するための手段】上記の目的は、本発明に
よる、メモリ・セル・ブロックに分割されており、ブロ
ック毎に消去可能であるフラッシュＥＥＰＲＯＭアレイ
のクリーン・アップにおいて、全ての有効データをアレ
イの他のブロックに書込み、それから、そのブロック全
体を消去して、フラッシュＥＥＰＲＯＭアレイクリーン
・アップする方法において、各ブロックに含まれる無効
セクタの数と、各ブロックが受けたスイッチング動作の
数との比較に基いて、クリーン・アップするブロックを
決定する過程を有することを特徴とするフラッシュＥＥ
ＰＲＯＭアレイをクリーン・アップする方法により、解
決される。

【００１５】

【実施例】以下の詳細な説明において、コンピュータ・
メモリにおけるデータ・ビットの操作をアルゴリズムお
よび記号表示によって示している部分がある。これらの
アルゴリズム記述や表示は、当業者に技術の内容を最も
有効的に伝えるため、データ処理の分野における当業者
が用いている方法である。ここでは、また一般にも、ア
ルゴリズムは、目標結果に至る過程のシーケンスである
と考えられる。これらの過程は物理量の物理操作を要す
る過程である。一般に、必ずしも必要ではないが、これ
らの量は、記憶、転送、結合、比較または操作可能な電
気または磁気信号の形態である。これらの信号を、ビッ
ト、数値、エレメント、記号、文字、語句、数などで呼
称することが、主に共通使用のため、時に便利であるこ
とがわかっている。しかし、これらおよび同様の語句
は、いずれも、適切な物理量に関連しかつこれら量に用
いられる便利な単なる名称であることに留意されるべき
である。

【００１６】さらに、実行される操作は、一般に、ヒュ
ーマン・オペレータにより実行されるメンタル・オペレ
ーションに関連した、たとえば、加算または比較のよう
な言葉で呼ばれることがある。本発明の一部を成してい
るここで述べられているオペレーションのいずれにおい
ても、大抵の場合、ヒューマン・オペレータのこのよう
な能力は必要でもまたは要求されてもいない。オペレー
ションはマシン・オペレーションである。いずれの場合
も、コンピュータまたはその一部を操作する方法オペレ
ーションと計算方法自体との間の相違を心に留めておか
なければならない。本発明は、電気または他の（たとえ
ば、機械的、化学的）物理信号を、他の目標物理信号を
発生するよう処理する際のコンピュータを操作する装置
および方法に関する。

【００１７】図１は、本発明が実施されるフラッシュＥ
ＥＰＲＯＭメモリ・アレイ１０をブロックで示す。アレ
イ１０は、フラッシュＥＥＰＲＯＭメモリの複数のブロ
ックＢ０〜Ｂ１５を含む。各ブロックは、行および列に
配列された浮遊ゲート電界効果形トランジスタ・メモリ
・セル（図示せず）を含んでいる。これらのメモリ・セ
ルは、メモリの特定のブロックおよびそのブロックの特
定の行および列を選択するための回路を有しているの
で、特定の位置におけるメモリ・セルを読出したりまた
は書込みを行なうことができる。トランジスタ・メモリ
・アレイおよびそれに関連したアクセス回路の詳細は、
当業者には周知であるので、ここでは省略する。

【００１８】多くの出版物に示されているように、フラ
ッシュ・メモリは、基本的にはＥＰＲＯＭアレイであ
り、それの全メモリ・トランジスタのソース端子に同時
に高電圧値を与えることにより全アレイを消去できる機
能を備えたものである。このような消去により、各セル
は１の状態になる。その状態の時に、ゼロまたは１をセ
ルに書込むことができる。１はセルを同じ１の状態のま
まにし、一方、ゼロはセルをゼロ状態にスイッチング動
作をする。セルは、消去に必要とされる高い電圧値（代
表的には、１２ボルト）をソース端子に供給されなけれ
ば、ゼロ状態から１の状態へと逆のスイッチング動作を
することはない。１つのブロックにおけるメモリ・トラ
ンジスタの全ソース端子は相互に結合されているので、
ゼロ状態のセルは、アレイの全ブロックが再び消去され
るまで、その状態のままである。

【００１９】図１に示されたアレイ１０において、メモ
リのブロックＢ０〜Ｂ１５は、アレイ１０の第１チップ
１１に配置されている。別の（たとえば３０個の）シリ
コン・チップ１１は、アレイ１０の他のブロックをそれ
ぞれ保持し、実施例では合計２４０のブロックを与え
る。実施例では、前述したように、各ブロックは、隣接
するチップに位置する一対のサブブロックから構成され
ている。サブブロックは、入力と出力を有し、奇数のデ
ータ・バイトを一方のサブブロックに記憶させ且つ偶数
のデータ・バイトを他方のサブブロックに記憶させるた
めの選択導体をさらに有している。このことから、ブロ
ックは、一対のサブブロックを含んでいると考えること
ができる。

【００２０】ホストが、アレイに記憶すべきデータ（た
とえば、アプリケーション・プログラム）について、完
全に消去されたアレイのいずれかのブロックに対して、
その書込みを開始する際、記憶すべきデータは、ブロッ
クに、それがデータで一杯になるまで、セクタからセク
タへと順次に書込まれる。そして、書込みは、空きの空
間を有する次のブロックに進む。書込みが完了した後
は、いずれの時点においても、データが記憶されたブロ
ックおよびセクタを問合せることにより、情報をアレイ
１０から読出すことができる。

【００２１】上記の構成において、データは、セクタの
寸法が任意で良い（後述する）ことを除き、従来技術の
電気機械式ハード・ディスクにデータを記憶するのに使
用される物理セクタと同様のセクタに記憶される。アレ
イのセクタに記憶されたデータが変更されて、そのセク
タに既に書込まれた情報を変更すべき時には、新しい変
更後の情報は、アレイ１０の空き空間を有するブロック
のいずれかに位置する新しいセクタに書込まれ、古いセ
クタは無効（ダーティ、Ｄｉｒｔｙ）とマークされる。
古い情報に上書きするのではなく、このように行うの
は、古い情報を含むブロックの全てが消去されて初め
て、古い情報を再書込みできるからである。有効なデー
タを破壊することなく全ブロックを消去するには、有効
（Ｖａｌｉｄ）なデータの全てをアレイ１０の他のブロ
ックにコピーし、元のブロックを消去し、有効なデータ
を元のブロックに再書込みし、その後、元のブロックの
ダーティ・データが書込まれていたところに新しいデー
タを書込まなければならなかった。しかし、これは非常
に時間がかかる作業であるので、各エントリの再書込み
のためのこのようなプロセスを用いると、コンピュータ
の動作は遅くなり、動作停止といえるほどになる。した
がって、これは実用的ではない。その代わりに、新しい
情報を、別の空いているブロック（たとえば、ブロック
Ｂ７）の新しい位置に書込み、古い位置は、エントリの
セクタ番号とともに無効を示すゼロを書込むことによ
り、ダーティとマークされる。アレイのブロックを消去
することなく、ゼロの値をいずれのメモリ・セルにも書
込めることは認識されよう。

【００２２】この構成では、データが置き換えられるの
で、データがどこに記憶されているかを示すのに使用さ
れるセクタ番号には、物理セクタ番号ではなく論理セク
タ番号が用いられる。この点は、電気機械式ハード・デ
ィスクでデータを配置するのに物理セクタ番号が使用さ
れているのとは対照的である。論理セクタ番号を使用で
きるようにするため、アレイ１０とともに用いられるラ
ンダム・アクセス・メモリ１６に、物理セクタ番号と対
比して論理セクタ番号を表にしたルックアップ・テーブ
ル１７が記憶されている。このテーブル１７は、特定の
論理セクタが存在する、アレイ１０中の物理的位置を、
決定するのに使用される。

【００２３】データが置き換えられる、このような構成
では、しばらくすると、アレイの各ブロックは、ダーテ
ィとマークされて記憶には使用できない多くのエントリ
を、有することになる。その結果、アレイ１０がデータ
で一杯になると、新しい情報を記憶するための空間を作
るため、ブロックからダーティ情報をクリアしなけらば
ならなくなる。本発明の一実施例では、このクリアは、
ダーティな空間の合計量が、ダーティ空間と空き空間の
全合計の８０％になった時に行なわれる。典型的には、
アレイ１０の最もダーティなブロックが消去べきものと
して選択される。これにより、消去対象のブロックから
アレイの別のブロックに移動する有効なデータの量を最
少にすることができる。有効な情報が別のブロックに書
込まれ、新しいアドレスがルックアップ・テーブル１７
に記録されると、情報を読出し終えたブロックは消去さ
れる。その後、消去されたブロックは、全くきれいなブ
ロックとして動作に復帰する。このクリーン・アップ操
作を行えるようにしておくために、ブロックのいくつか
を、クリーン・アップの必要時のために確保しておかな
ければならない。本発明を用いた装置の一例では、使用
可能な２４０のブロックのうちの１４のブロックを使用
して、書込み動作の継続のため、および、クリーン・ア
ップ動作のために十分な空間を提供する。

【００２４】図２には、前述した利点を得るため個々の
ブロックで使用される論理構成が示されている。図２
は、アレイ１０の各ブロックにデータを記憶する方法を
理解するのに有効な理想化した図である。図２では、代
表的なブロックを方形で示している。この方形領域は、
各ブロックにより与えられる１２８Ｋバイトの記憶用に
配列された複数のトランジスタ・ディバイスを含んでい
る。前述したように、個々のブロックの領域は、実際に
は、２つの物理チップそれぞれのサブブロックに分けら
れ、一方のチップのサブブロックは奇数のデータ・バイ
トを保持し、他方のチップのサブブロックは偶数のデー
タ・バイトを保持する。トランジスタ・メモリ・ディバ
イス、ブロックを操作する線、行および列の選択線は、
図示されていないが、フラッシュ・メモリを設計する当
業者には周知である。

【００２５】図２に示すように、データは、上と下から
開始するブロック２０に記憶される（ブロックの一番下
の狭い領域２１は、ブロック構造データのために確保さ
れる）。ブロック２０の上部の、セクタ変換テーブル
（ヘッダ）と呼ばれる識別フィールドには、データのア
ドレスとしてオペレーティング・システムにより用いら
れる論理セクタ番号が記憶される。たとえば、第１セク
タ番号５８１１２は、上部の第１エントリのためのヘッ
ダに記憶される。セクタ番号に続いて、様々な属性ビッ
トおよびポインタ値が記憶される。一実施例に含まれて
いる属性には、エントリの妥当性（Ｖ）の表示、校正番
号（Ｒｅｖ＃）、データが圧縮されているかどうかの表
示、エントリがデータを含んでいる（ＷＤ）か否（ＷＯ
Ｄ）かを示すビットがある。エントリの妥当性（Ｖ）の
表示は、１ならば有効を意味し、ゼロならば無効を意味
する少なくとも１つのビットであり、このビットは、正
しい妥当性を確実に記憶しておくめに二重にしておくこ
とができる。校正番号（Ｒｅｖ＃）は４ビットの番号で
ある。エントリがデータを含んでいる（ＷＤ）か否（Ｗ
ＯＤ）かを示すビットが使用されているので、セクタを
データなしに作ることができる。

【００２６】ポインタ値（ブロックへのオフセット）
は、ブロック２０のデータ領域において論理セクタ（例
えば５８１１２）のデータが記憶されている物理アドレ
スを示す。図２の左側の矢印は、論理セクタ（例えば５
８１１２）のデータの第１ビットが記憶されている物理
位置を示している。記憶されるべきデータは、その量が
書込み動作の時点では知れているので、ブロック２０の
実施例において、データは、それまでに記憶されたデー
タの次に書込むことにより記憶される。ブロック２０の
第１セクタである論理セクタ５８１１２の場合、データ
は、セクタ番号５８１１２に関するポインタとして記憶
されたアドレスの最初から、データ領域の始まり（最下
部）まで書込まれる。最下部でデータが始まる位置は、
ブロックの上部における第１ヘッダ・エントリの前に記
憶された開始ポインタ値によりマークされる。ブロック
におけるこれらの２つの位置は、ブロック２０の左上の
隅から左下の隅まで延びている矢印により結合されて示
されている。

【００２７】論理セクタ５８１１２に書込まれるデータ
の量は、固定されておらず、変更できる。しかし、コン
ピュータ・システムと記憶装置との間の代表的なインタ
フェイスでは、データは、５１２バイトのセクタに記憶
するよう割当てられる。図２には、第２論理セクタ５
と、ブロック２０においてその論理セクタ５のデータの
第１ビットを記憶する物理位置に向けられたポインタも
模式的に示されている。セクタ５のデータは、その最後
の行がセクタ５８１１２のデータの第１行のすぐ上の行
に位置するよう、書き込み済みの最新のデータ・セクタ
（セクタ５８１１２）のすぐ上で開始しして下方へ延び
るデータ領域に記憶される。新しいセクタのデータは、
最後に書込まれたセクタのデータのすぐ上のすべての行
に書込まれるので、このブロック記憶構成において無駄
になるデータ空間の量はほんのわずかである（平均１バ
イト）。記憶のために供給されるデータが圧縮されてい
れば、固定のセクタ・サイズの記憶装置において、通
常、空のままにされる記憶空間の量は無視できる。これ
は、固定のセクタ・サイズを用いている外見上一杯にな
った電気機械式ハード・ディスクに代表される大量の未
使用空間とは著しく対照的である。

【００２８】前述したように、セクタ番号の物理位置
は、チップ番号、ブロック、データ検索に関する他情報
（たとえば、行および列アドレス）とともに、ルックア
ップ・テーブル１７（これは、アレイ１０の他の構成要
素を保持している回路板のスタティック・ランダム・ア
クセス・メモリに保持されているのが望ましい）に記憶
されている。ブロック２０のいずれかのセクタに記憶さ
れたデータは、次のようにして検索できる。すなわち、
ルックアップ・テーブル１７からセクタ番号の物理アド
レスを決定し、そのアドレスを用いてセクタ番号が記憶
されたブロック２０の物理位置を見つけ、そして、デー
タの開始位置のポインタと、検索されるセクタ番号のす
ぐ上に記憶されているセクタ番号を有するセクタの開始
位置のポインタと（これら２つの値は、データを探して
いるセクタの開始および終了位置を決定する。）を、検
索することにより、検索できる。

【００２９】フラッシュ・メモリ・アレイにより使用さ
れる、データの再書き込みを行なう一般的でない装置で
は、メモリ割当てシステムが、書込みおよび再書込みさ
れるデータ用に使用可能であるよう、メモリを継続的に
新しくするすなわち新たに消去する必要がある。前述し
たように、これには、無効データを保持しているブロッ
クをクリーン・アップして、そのダーティ・セクタを解
放するため、ブロックのいくつかを常に利用できるよう
にしておくことが必要である。

【００３０】いずれのメモリ・アレイの操作においても
生じる問題点は、そのメモリの読出し、書込みおよび消
去しようとする時、時々失敗があることである。フラッ
シュ・メモリにおいて非常に重大な問題は、長期間使用
した後、メモリ・トランジスタが、規定された期間内で
のスイッチング能力を失うことである。この能力損耗
は、実際には、信号がメモリ・セルから読出されて最終
値に整定するまでに必要な時間が延びることが分った。
データをセルに正しく記憶し、セルから読出すことはで
きるが、それに要する時間が長くなり、回路に要する規
定の範囲内にはない。フラッシュ・メモリがこの症状を
呈し始めると、整定時間が長くなり始め、結局、メモリ
は有用な範囲を超えてしまう。図４は、行なわれたスイ
ッチング動作の回数に対する、出力信号の整定時間をと
った、フラッシュ・メモリ・アレイの代表的な使用特性
を示している。図示のように、スイッチング動作が約１
０，０００回を超えると、フラッシュ・メモリのブロッ
クの整定時間は長くなり始める。この１０，０００回と
いうスイッチング動作の回数が、このようなアレイにお
ける代表的な寿命として選択されている。

【００３１】前述したように、アレイのダーティ・セク
タにより占められている記憶空間を解放する必要がある
場合に、最もダーティなブロックをクリーン・アップす
るようにするものとすると、あるブロックの使用が、ア
レイの他のブロックよりも多くなることになろう。そう
なるのは、あるブロックが、他のブロックに記憶された
データよりも頻繁に変更されるデータを、最初に受け取
るからである。たとえば、アプリケーション・プログラ
ムは、典型的には使用中には変更されないが、アプリケ
ーション・プログラムにより使用されるデータはしばし
ば変更される。頻繁に変更されるデータを受け取るブロ
ックは、アレイの他のブロックよりも速くクリーン・ア
ップされる。一旦、クリーン・アップされると、これら
ブロックは、おそらく、別のすぐに変更するデータを受
け取ることになる。なぜならば、スタティック・データ
を含んでいるアプリケーション・プログラムは記憶済み
であり、頻繁に変更されるデータは、通常、長期記憶装
置に書込まれるタイプのデータであるからである。結
局、これらブロックは、さらにクリーン・アップを受け
ることになろう。

【００３２】その結果は、あるブロックは、他のブロッ
クよりもかなり頻繁に使用されることになり、他のブロ
ックよりかなり頻繁にクリーン・アップされる、という
ことになろう。比較的短い期間では、頻繁に変更される
データを記憶する、僅かなブロックが、スイッチング動
作の通常の寿命に至るだけで、多くのブロックはそれ程
使用されない。わずかな数のブロックが著しく使用され
て故障しても、アレイ全体の故障となるので、アレイを
機能させるためには、多くのブロックが常にクリーン・
アップの対象とするようにしておく必要がある。

【００３３】本発明の動作を可能にするため、ブロック
が消去された回数のカウントが、他のデータから離れて
いる、ブロック中の小さなブロック状態部分２１に、保
持される。この部分２１は、図２おいて、ブロック２０
の下の方に示されている。

【００３４】フラッシュ・メモリ・アレイにおけるスイ
ッチング動作を均等化するため、本発明のプロセスは使
用される。代表的には、必要的ではないが、このプロセ
スは、制御回路１４のマイクロプロセッサにより実行さ
れるソフトウェア・プロセスであり、その制御回路１４
は、そのソフトウェアとともに読出し専用メモリに記憶
されている命令を使用する。図３は、フラッシュ・メモ
リ・アレイのブロック間でスイッチング動作の回数を均
等化するために実行される多くのオペレーションを示す
図である。この図は、状態図の形式で示されているが、
実際には操作のフローチャートに等しい。オペレーショ
ンは、読出し／書込み／消去の制御回路１４の読出し専
用メモリに記憶されたソフトウェアにより制御される。
本発明の説明のため、読出し／書込みの制御回路１４
は、上記マイクロプロセッサおよび読出し専用メモリの
他に、コマンド状態マシンおよび書込み状態マシンを含
んでいると考えられる。これらのマシンは、読出し、書
込み、消去のためのアレイ・チップのインタフェイスを
形成する。この回路は、本願の出願人に譲渡され、１９
９１年２月１１日に出願された、発明者フランドリッチ
他による米国特許願第０７／６５５，６４３号「コマン
ド状態マシン」と、本願の出願人に譲渡され、１９９１
年２月１１日に出願された、発明者キネット他による米
国特許願第０７／６５４，３７４号「不揮発性半導体メ
モリのプログラムおよび消去をする回路および方法」と
に述べられている。一実施例では、コマンド状態マシン
と書込み状態マシンは、物理的には、各チップ１１の一
部である。

【００３５】オペレーションは第１のステップ３０から
始まる。第１のステップ３０では、クリーン・アップ操
作が必要かどうかの決定のための評価が行なわれる。ク
リーン・アップが必要かどうかは、情報を書込みまたは
再書込みするために利用できる空間がブロックにあるか
どうかの問題に基く。一実施例では、フラッシュ・メモ
リの全アレイ（使用中の有効セクタをまない）の８０％
以上がダーティである場合、使用できる空間は十分でな
いと考えられ、クリーン・アップ操作を行なう必要があ
る。この決定は、アレイ１０に関連したスタティックＲ
ＡＭ１６における、小規模データ・ベース１２に空きス
ペース量を、小規模データ・ベース１３にダーティ空間
の量を保持することによって行なわれる。データ・ベー
ス１３は各ブロックにおけるダーティ空間の量と全ダー
ティ空間をリストし、一方、第２データ・ベース１２は
各ブロックにおける空き空間の量とアレイにおける全空
き空間をリストする。セクタがダーティであるとマーク
される度に、そのセクタのサイズが、全ダーティ空間に
加えられる。クリーンな未使用（空き）セクタが、書込
みのために割当てられる度に、そのサイズが空き空間の
全量から減算される。ブロックが不良であるとマークさ
れる度に、そのブロックから全ユーザ・データが他にコ
ピーされる。したがって、不良ブロックにおける空き空
間の量は、空き空間の総量から減算され、不良ブロック
におけるダーティ空間の量は、ダーティ空間の量から減
算される。データ・ベース１２，１３は、読出し／書込
み／消去制御回路１４のプロセッサにより、その読出し
専用メモリに記憶されたソフトウェアを用いて保持され
る。データ・ベースをルーチンとして保持することによ
り、ダーティと空きの合計の空間に対するダーティ空間
の比率は、ダーティである残りのアレイ空間のパーセン
テージの有効な尺度として常に使用できる。十分な空き
空間がある場合、クリーン・アップは必要とされない。
しかし、十分な空き空間がない場合には、クリーン・ア
ップが必要になる。

【００３６】クリーン・アップが必要であるとわかる
と、プログラムは、クリーン・アップに最も適したブロ
ックを選択するステップ３１に移動する。決定は、一組
の基準に基いて行なわれる。最初の基準は、どのブロッ
クが最もダーティであるかということである。最もダー
ティなブロックの決定は、データ・ベース１３に保持さ
れている各ブロックに関するダーティ空間の量を、デー
タ・ベース１３に保持されている他の各ブロックのダー
ティ空間に比較することによって行なわれる。第２基準
は、どのブロックが最も少ない回数のクリーン・アップ
操作（サイクル）を経過したかということである。どの
ブロックが最も少ない回数のクリーン・アップ操作を経
過したかの決定は、各ブロックの下に示された固定ブロ
ック構造領域に記憶された値を考察することにより行な
われる。示されているように、この領域は、ブロックが
何回クリーン・アップ操作を経過したかを示す値を含ん
でいる。この評価には他の要因も含められるだろうが、
本発明の目的に関しては意味がないので本明細書での検
討は省略する。

【００３７】各ブロックにおいて、ダーティ・セクタの
数を再調査することにより決定された値は、倍率（一実
施例では８０％）の重みを付けられ、一方、クリーン・
アップ操作の数は、（最も多くのサイクルを経験したブ
ロックと、当該のブロックとに関するクリーン・アップ
操作回数の差を見いだすことにより）他の倍率（同実施
例では２０％）の重みを付けられる。２つの結果は合計
され、最も高い値を持つブロックがクリーン・アップの
ため選択される。クリーン・アップされるブロックの選
択には、最もダーティなブロックの値が圧倒的な影響を
持つが、２つのブロックがほぼ等しくダーティな場合に
は、最も少なくサイクルを経験したブロックが選択され
る。このことは、少ないスイッチング動作のブロックを
クリーン・アップのために選択する効果がある。これ
は、最も頻繁に変更されると思われるデータが、クリー
ン・アップ後に書込まれるであろうブロックを選択する
という最終的効果を有している。全体的な効果は、ブロ
ックにおけるスイッチングが均等化され始めるというこ
とである。

【００３８】クリーン・アップに適したブロックが選択
されると、プロセスは、他のブロックにおける使用し得
る空きセクタ空間を見つけるステップ３２に移動する。
有効なセクタを記憶する空間が発見されると、プロセス
は、ステップ３３に移り、クリーン・アップ対象のブロ
ックのセクタから有効なデータを使用可能な空間に書込
む。図３は、使用可能な空間に有効なデータを書込む、
２０回繰り返されるプロセスを示している。これが生じ
るのは、現在使用されている本発明の一実施例において
は、ホストにより要求されたオペレーションを遂行でき
るよう、クリーン・アップの種々のステップが割り込み
可能であることが必要とされるからである。

【００３９】したがって、プロセスの様々なステップは
論理部分に分割され、それぞれの部分は、５００マイク
ロ秒で行なわれる。このように、図示されたプログラム
は、プロセスの各論理ブロックの間で、ホストのオペレ
ーションにより割り込み可能である。クリーン・アップ
操作の（たとえば、他のブロックの使用可能なセクタ空
間への有効なセクタの書込みのような）長い部分は、全
オペレーションが終わるまで、各５００マイクロ秒が割
込まれる。

【００４０】クリーン・アップ対象のブロックのセクタ
における有効なデータを他のブロックのセクタへの書込
むことが完了すると、プログラムは、アレイが保有する
様々なデータ・ベースを更新するステップ３４に移動す
る。これには、次が含まれている。すなわち、各ブロッ
クの上部にあって、書込み操作により影響されて古いヘ
ッダが無効にされているセクタ変換テーブル（ヘッダ）
を更新すること、フラッシュ・メモリに関連し、論理セ
クタをメモリのいずれかに配置させる、ＳＲＡＭ中のル
ックアップ・テーブル１７を、新しい物理アドレスで更
新すること、ダーティおよび空き空間の量をリストす
る、ＳＲＡＭに保持されたデータ・ベース１２，１３を
更新すること、が含まれている。

【００４１】データ・ベースが更新された後、有効なデ
ータを含んでいるセクタの書込みが継続され、クリーン
・アップされるブロックにおける全ての有効なセクタが
他のブロックに移動し終わるまでループされる。ヘッダ
部分にクリーン・セクタを含まないブロックにより示さ
れるようにこれが完了すると、プログラムはステップ３
５に移動する。ステップ３５では、ブロックの消去プロ
セスが開始される。消去プロセスは典型的に１〜２秒で
行なわれるので、消去のための待機を示している次のス
テップは、一実施例ではその期間中各５００マイクロ秒
で消去プロセスが割り込まれ得ることを示している。

【００４２】消去操作が行なわれたら、プログラムはス
テップ３７に移動する。このステップ３７において、デ
ータ・ベースが再び更新される。これらのデータ・ベー
スは、クリーン・アップされたブロックが経過したスイ
ッチング動作のカウント（サイクル・カウント）、メモ
リにおける空き空間およびダーティ空間の量、本発明に
は関係ない他のデータを含んでいる。

【００４３】データ・ベースが更新された後、プログラ
ムは、クリーン・アップが必要かどうかの評価を行う最
初のステップ３０に戻る。ダーティ・データに占有され
た記憶域を解放するためクリーン・アップがなお必要な
らば、全プロセスが繰り返される。これは、クリーン・
アップが必要とされなくなるまで継続される。クリーン
・アップがもう必要でなくなると、プログラムはステッ
プ３８に移動する。ステップ３８において、スイッチン
グ動作の均等化をする（「消耗レベリング（ｗｅａｒ
ｌｅｖｅｌｉｎｇ）」と呼ばれる）必要があるかどうか
の決定が行なわれる。この消耗レベリングのかなりの部
分は、プロセスの主要部分でクリーン・アップに最適な
ブロックを選択するステップにおいて、既に行なわれて
いることは明らかであろう。しかし、そうならない態様
でフラッシュ・メモリのプロセッサが動作している時、
アレイの様々なブロックにおけるスイッチング動作の総
数を近づけるよう、第２プロセスを用いることが有効で
あることがわかった。この目的のため、各ブロックが行
なったスイッチング動作の数を比較することにより評価
が行なわれ、アレイの最も多くサイクルされたブロック
より５００回少なくクリーン・アップされたブロックが
あるかどうかを決定する。このようなブロックが生じて
いない場合、プログラムはそのプロセスから出る。又、
このようなブロックがある場合には、消耗レベリング・
クリーン・アップ操作が開始される。

【００４４】この時点でクリーン・アップを開始するの
は、クリーン・アップされたブロックが、頻繁な変更を
受け易い新しいデータを受けるであろうと、言う点にあ
る。したがって、プログラムは、クリーン・アップに最
適なブロックであるかどうかの評価が消耗レベリングの
基準に基いて行なわれるステップ３９に進む。ダーティ
・セクタや、行なわれたスイッチング動作数など同じフ
ァクタについての考察がなされる。しかし、各値に与え
られる重みは、スイッチング動作の数に対してより高い
重みが与えられるように変えられる。たとえば、ある実
施例では、ダーティ・セクタの数には２０％の重みが付
けられ、一方、（最も多くサイクルされるブロックのク
リーン・アップ操作と、当該ブロックのクリーン・アッ
プ操作と間における差を見いだすことにより測定され
る）スイッチングの数には８０％の重みが付けられる。
これらの数は合計され、最高値のブロックがクリーン・
アップのために選択される。スイッチングの数が、クリ
ーン・アップ用のブロックの選択において、圧倒的な影
響力を持つことがわかるであろう。スイッチングの数が
少ない程、そのブロックが選択される可能性は高くな
る。しかし、同数のスイッチング数の２つのブロックが
あるとすると、最もダーティなブロックが、最高合計値
を有しかつ選択される。したがって、消耗レベリング・
クリーン・アップの一般的な効果は、これまでにクリー
ン・アップされた回数が最も少ないブロックをクリーン
・アップすることである。適切なブロックが消耗レベリ
ング・クリーン・アップ操作のために選択されると、プ
ログラムは、クリーン・アップを開始するステップ３２
に移動する。その後は、前述したようにクリーン・アッ
プのため同様のステップをたどる。

【００４５】本発明について、実施例に基づいて説明し
たが、本発明の思想から離れることなく様々に改変でき
ることは当業者には明白であろう。

【００４６】

【発明の効果】本発明のプロセスを用いることにより、
ブロック間での使用量が均等化されると同時に、継続的
に使用できるメモリのブロックが提供される。これによ
り、メモリ・アレイの寿命を延ばす効果がもたらされ、
通常の動作では寿命は約２８年と算定される。これは代
表的なコンピュータ・コンポーネントをはるかに超える
寿命である。

【図面の簡単な説明】

【図１】本発明が用いられるフラッシュ・メモリ・ア
レイの概要を示したブロック図である。

【図２】図１に示したようなフラッシュ・メモリ・ア
レイの１つのブロックにおける情報の記憶パターンを示
したブロック図である。

【図３】フラッシュ・メモリ・アレイにおけるスイッ
チング動作を均等化する、本発明にしたがった方法の一
部を示したフローチャートである。

【図４】フラッシュ・メモリ・アレイに関する損耗特
性を示したグラフである。

【符号の説明】

１０フラッシュＥＥＰＲＯＭメモリ・アレイ１４読出し／書込み／消去制御回路１６ランダム・アクセス・メモリ１７ルックアップ・テーブル２０ブロック

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/115 29/788 29/792 Ｈ０１Ｌ 29/78 ３７１

Claims

【特許請求の範囲】

【請求項１】有効データおよび無効データが含まれる
セクタとしてデータを格納するメモリ・セル・ブロック
に分割されており、ブロック毎に消去可能であるフラッ
シュＥＥＰＲＯＭアレイのクリーン・アップにおいて、
全ての有効データをアレイの他のブロックに書込み、そ
の後、そのブロック全体を消去して、フラッシュＥＥＰ
ＲＯＭアレイクリーン・アップする方法において、各ブロックに含まれる無効セクタの数と、各ブロックが
受けたスイッチング動作の数との比較に基いて、クリー
ン・アップするブロックを決定する過程を有することを
特徴とする、フラッシュＥＥＰＲＯＭアレイをクリーン
・アップする方法。