JPH0622313B2 - ロジカルフイルタ回路 - Google Patents
ロジカルフイルタ回路Info
- Publication number
- JPH0622313B2 JPH0622313B2 JP59158038A JP15803884A JPH0622313B2 JP H0622313 B2 JPH0622313 B2 JP H0622313B2 JP 59158038 A JP59158038 A JP 59158038A JP 15803884 A JP15803884 A JP 15803884A JP H0622313 B2 JPH0622313 B2 JP H0622313B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pattern
- circuit
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明はノイズ等を含む複数の信号が多重された信号
から、所望の信号を抽出するロジカルフイルター回路に
関する。
から、所望の信号を抽出するロジカルフイルター回路に
関する。
背景技術とその問題点 例えばテレビジヨン信号の場合、画像情報は水平周波数
の整数倍にエネルギーが集中しているので、この性質を
利用したクシ型フイルターで、テレビジヨン信号中に含
まれているノイズを分離したり、輝度信号と色信号とを
分離している。又更に高度な技術としては、放送機器等
の装置に使用されているアダマール変換による処理があ
げられる。
の整数倍にエネルギーが集中しているので、この性質を
利用したクシ型フイルターで、テレビジヨン信号中に含
まれているノイズを分離したり、輝度信号と色信号とを
分離している。又更に高度な技術としては、放送機器等
の装置に使用されているアダマール変換による処理があ
げられる。
しかし、これらの従来のフイルターは画像信号と、不要
な信号（例えばノイズ）のエネルギー比であるＳ／Ｎは
改善するものの、抽出された本来の信号のステツプの立
上がり、下がりがなまつてしまい画質劣化を生じる。
な信号（例えばノイズ）のエネルギー比であるＳ／Ｎは
改善するものの、抽出された本来の信号のステツプの立
上がり、下がりがなまつてしまい画質劣化を生じる。
このことは周波数空間上で所望の信号を分離、抽出する
従来フイルターの持つ原理的な問題点と言える。
従来フイルターの持つ原理的な問題点と言える。
ところで、本願発明者は先に論理フイルタと呼ばれる新
規な論理フイルタ装置を提案した（特願昭５７−９８３
７１号等）。すなわち従来のフイルタは時間の次元で変
化する信号をフーリエ変換によつて周波数の次元に変換
し、その周波数成分をフイルタリングしている。これに
対して論理フイルタでは、時間の次元で変化する信号を
パターンの集合と見なし、このパターンの変化によつて
フイルタリングを行うものである。
規な論理フイルタ装置を提案した（特願昭５７−９８３
７１号等）。すなわち従来のフイルタは時間の次元で変
化する信号をフーリエ変換によつて周波数の次元に変換
し、その周波数成分をフイルタリングしている。これに
対して論理フイルタでは、時間の次元で変化する信号を
パターンの集合と見なし、このパターンの変化によつて
フイルタリングを行うものである。
以下に図面を参照しながらそのような論理フイルタにつ
いて説明しよう。
いて説明しよう。
例えば、第４図に示す信号ｆ(t)において、サンプル値
ｆ(i)とその近傍値ｆ(i-1)，ｆ(i+1)の３点の値によ
り、パターンｐ(i)が構成される。同様にサンプル値ｆ
(i+1)とその近傍値ｆ(i)，ｆ(i+2)よりパターンｐ(i+1)
が構成される。信号ｆ(t)はこのようにして得られたパ
ターンｐ(t)の集合と見なすことができる。
ｆ(i)とその近傍値ｆ(i-1)，ｆ(i+1)の３点の値によ
り、パターンｐ(i)が構成される。同様にサンプル値ｆ
(i+1)とその近傍値ｆ(i)，ｆ(i+2)よりパターンｐ(i+1)
が構成される。信号ｆ(t)はこのようにして得られたパ
ターンｐ(t)の集合と見なすことができる。
また、３つのサンプル値例えばｆ(i-1)，ｆ(i)，ｆ(i+
1)で構成されるパターンｐ(i)は、第５図Ａに示すよう
に中心値ｆ(i)をＢ軸に、２つの近傍値ｆ(i-1)，ｆ(i+
1)をそれぞれＡ，Ｃ軸に取ることによつて、３次元空間
上の一点として表わすことができる。従つて信号ｆ(t)
の全てのパターンｐ(t)の集合は第５図Ｂに示すように
３次元空間上の点の分布として表される。なお図中の実
線の枠は各値の最大値の範囲を示す。
1)で構成されるパターンｐ(i)は、第５図Ａに示すよう
に中心値ｆ(i)をＢ軸に、２つの近傍値ｆ(i-1)，ｆ(i+
1)をそれぞれＡ，Ｃ軸に取ることによつて、３次元空間
上の一点として表わすことができる。従つて信号ｆ(t)
の全てのパターンｐ(t)の集合は第５図Ｂに示すように
３次元空間上の点の分布として表される。なお図中の実
線の枠は各値の最大値の範囲を示す。
そしてこの第５図Ｂにおいて、Ａ軸上のパターンｐ(t)
は３つの値が図中のａに示すようにステツプ状に推移し
たものであり、Ａ軸に対向するＡ′軸上のパターンｐ
(t)は３つの値がｂに示すようにステツプ状に推移した
ものである。またＢ軸上のパターンｐ(t)は３つの値が
ｃに示すようにパルス状に推移したものであり、Ｂ軸に
対向するＢ′軸上のパターンｐ(t)は３つの値がｄに示
すようにパルス状に推移したものである。またＣ軸上の
パターンｐ(t)は３つの値がｅに示すようにステツプ状
に推移したものであり、Ｃ軸に対向するＣ′軸上のパタ
ーンｐ(t)は３つの値がｆに示すようにステツプ状に推
移したものである。さらに原点Ｏと枠の対向する頂点
Ｏ′を結ぶ軸上のパターンｐ(t)は３つの値がｇに示す
ように直線的に推移したものであり、これらの間のパタ
ーンｐ(t)はそれぞれ間の形状に推移したものである。
は３つの値が図中のａに示すようにステツプ状に推移し
たものであり、Ａ軸に対向するＡ′軸上のパターンｐ
(t)は３つの値がｂに示すようにステツプ状に推移した
ものである。またＢ軸上のパターンｐ(t)は３つの値が
ｃに示すようにパルス状に推移したものであり、Ｂ軸に
対向するＢ′軸上のパターンｐ(t)は３つの値がｄに示
すようにパルス状に推移したものである。またＣ軸上の
パターンｐ(t)は３つの値がｅに示すようにステツプ状
に推移したものであり、Ｃ軸に対向するＣ′軸上のパタ
ーンｐ(t)は３つの値がｆに示すようにステツプ状に推
移したものである。さらに原点Ｏと枠の対向する頂点
Ｏ′を結ぶ軸上のパターンｐ(t)は３つの値がｇに示す
ように直線的に推移したものであり、これらの間のパタ
ーンｐ(t)はそれぞれ間の形状に推移したものである。
このようなパターンを表わす空間をパターン空間と呼
び、論理フイルタにおいては、上述のパターン空間上
で、特定の領域のパターン集合を別のパターン集合に変
換することによつてフイルタリング機能を得るものであ
る。
び、論理フイルタにおいては、上述のパターン空間上
で、特定の領域のパターン集合を別のパターン集合に変
換することによつてフイルタリング機能を得るものであ
る。
そして例えば画像信号では、近傍画素間の相関が非常に
強いために、そのパターンの大部分が第５図Ａに斜線で
示す直線あるいはステツプ状のパターン領域に分布する
と仮定できる。そしてステツプ状のパターンを含む、こ
の斜線領域のパターンは視覚上最も重要な領域である。
強いために、そのパターンの大部分が第５図Ａに斜線で
示す直線あるいはステツプ状のパターン領域に分布する
と仮定できる。そしてステツプ状のパターンを含む、こ
の斜線領域のパターンは視覚上最も重要な領域である。
これに対してノイズは全領域に等しく分布する。従つて
ノイズを含む画像信号からノイズを除去するには、パタ
ーン空間上で第６図Ａの斜線以外の領域のパルス状のパ
ターンを、第６図Ｂに示す様に直線あるいはステツプ状
のパターンに変換し抑圧すれば良い。このようなフイル
タリングを行なうことによつて画像信号のステツプ波形
を劣化させることなく、ノイズを除去、抑圧しようとす
るのが論理フイルタの考えである。
ノイズを含む画像信号からノイズを除去するには、パタ
ーン空間上で第６図Ａの斜線以外の領域のパルス状のパ
ターンを、第６図Ｂに示す様に直線あるいはステツプ状
のパターンに変換し抑圧すれば良い。このようなフイル
タリングを行なうことによつて画像信号のステツプ波形
を劣化させることなく、ノイズを除去、抑圧しようとす
るのが論理フイルタの考えである。
ところで、いわゆるデジタル論理（オン・オフ論理）に
おいて、正論理と負論理の２つの考え方があるのと同様
に、パターン空間の論理においても正、負２つの論理を
考える必要がある。
おいて、正論理と負論理の２つの考え方があるのと同様
に、パターン空間の論理においても正、負２つの論理を
考える必要がある。
例えば第７図において、ＡとＢとは全く同一の波形であ
る。しかし、Ａは２つのステップ状のパターンに見える
のに対しＢはパルス状のパターンに見える。また第７図
のＣ、Ｄについても、ＡとＢ間の違いと同様のことが生
じる。そこで以下の説明ではこれらを次のように定義す
る。
る。しかし、Ａは２つのステップ状のパターンに見える
のに対しＢはパルス状のパターンに見える。また第７図
のＣ、Ｄについても、ＡとＢ間の違いと同様のことが生
じる。そこで以下の説明ではこれらを次のように定義す
る。
すなわちローレベルを基準とした第７図Ａ、Ｃの見方を
正論理と言い、ハイレベルを基準とした第７図Ｂ、Ｄの
見方を負論理と言う。
正論理と言い、ハイレベルを基準とした第７図Ｂ、Ｄの
見方を負論理と言う。
従つて第５図におけるＣ−０軸上のパターンは第７図
Ｃ、Ｄと同一であり、正論理でパルスパターンと言え
る。これに対しＣ′−０軸上のパターンは負論理でパル
スパターンである。
Ｃ、Ｄと同一であり、正論理でパルスパターンと言え
る。これに対しＣ′−０軸上のパターンは負論理でパル
スパターンである。
ここでノイズを抑圧するには、これら両者のパルスパタ
ーンが抑圧されねばならない。図面を参照しながら説明
しよう。
ーンが抑圧されねばならない。図面を参照しながら説明
しよう。
まず、上述のｆ(i)とその近傍画素ｆ(i-1),f(i+1)をパ
ターンｐ(i)とする。
ターンｐ(i)とする。
Ｐ(i)＝｛f(i-1),f(i),f(i+1)｝ ……(1) このパターンＰ(i)を要素とする集合 は となり、正のパルスパターンを抑圧するには、第５図の
如く集合 を、関数 によつて、正のパルスパターンを含まない の部分集合 に変換すれば良いことになる。
如く集合 を、関数 によつて、正のパルスパターンを含まない の部分集合 に変換すれば良いことになる。
そこで変換された部分集合ＧのパターンＧ(i)の順序対
を Ｇ(i)＝（ａ，ｂ，ｃ） ……(3) a,b,c:それぞれA,B,C軸の値 とすると、関数 は次式で示される。
を Ｇ(i)＝（ａ，ｂ，ｃ） ……(3) a,b,c:それぞれA,B,C軸の値 とすると、関数 は次式で示される。
但し、MAXは以下のかつこ内で最大のものを取り出すこ
と、MINは最小のものを取り出すことを示す。
と、MINは最小のものを取り出すことを示す。
よつて Ｇ(i)＝{f(i-1),MAX〔MIN(f(i-1),f(i)),MIN(f(i),f(i+1)〕,f(i+1)} ……(5) このようにして変換されたパターンＧ(i)のＢ軸の値ｂ
をフイルタリングされた新たなビデオ信号をｆ(i)′と
すれば良い。
をフイルタリングされた新たなビデオ信号をｆ(i)′と
すれば良い。
ｆ(i)′＝MAX〔MIN(f(i-1),f(i)),MIN(f(i),f(i+1))〕
≡Ｘ1 ……(6) （第８図参照） 同様に負論理におけるパルスパターンを抑圧する関数を
ｒとし、変換されたパターンをＨ(i)；Ｈ(i)＝(a,b,c)
とし、パターンＨ(i)を要素とする集合を とすれば関数 は となり、よつて Ｈ(i)＝{f(i-1),MIN〔MAX(f(i-1),f(i)),MIN(f(i),f(i+1))〕,f(i+1)} ……(8) となる。
≡Ｘ1 ……(6) （第８図参照） 同様に負論理におけるパルスパターンを抑圧する関数を
ｒとし、変換されたパターンをＨ(i)；Ｈ(i)＝(a,b,c)
とし、パターンＨ(i)を要素とする集合を とすれば関数 は となり、よつて Ｈ(i)＝{f(i-1),MIN〔MAX(f(i-1),f(i)),MIN(f(i),f(i+1))〕,f(i+1)} ……(8) となる。
又出力ｆ″(i)は次式となる。
ｆ″(i)＝MIN(MAX(f(i-1),f(i)),MAX(f(i),f(i+1))〕≡
Ｘ2 ……(9) （第９図参照） 論理フイルターとはこのような論理処理の組み合せによ
つて所望のフイルター特性を得るものである。
Ｘ2 ……(9) （第９図参照） 論理フイルターとはこのような論理処理の組み合せによ
つて所望のフイルター特性を得るものである。
従つて、正論理処理系と負論理処理系に入力信号を供給
すれば、正論理処理系で正方向のノイズが抑圧され、負
論理処理系で負方向のノイズが抑圧されるから、これら
の出力を加算して1/2にレベルダウンすれば、ノイズは
両方向ともに６dB抑圧されることになる。
すれば、正論理処理系で正方向のノイズが抑圧され、負
論理処理系で負方向のノイズが抑圧されるから、これら
の出力を加算して1/2にレベルダウンすれば、ノイズは
両方向ともに６dB抑圧されることになる。
互いに隣り合う３個のサンプリング点の入力信号を用い
てロジカルフイルタ回路を構成する場合には第１０図の
ようになる。
てロジカルフイルタ回路を構成する場合には第１０図の
ようになる。
第１０図において、入力端子(1)からの信号が信号間の
時間差（サンプリング間隔）に相当する２個の遅延回路
(2)，(3)の直列回路に供給され、この入力端子(1)から
の信号及び遅延回路(2)，(3)の出力端の信号が正論理演
算回路(5P)と負論理演算回路(5M)とに供給される。
時間差（サンプリング間隔）に相当する２個の遅延回路
(2)，(3)の直列回路に供給され、この入力端子(1)から
の信号及び遅延回路(2)，(3)の出力端の信号が正論理演
算回路(5P)と負論理演算回路(5M)とに供給される。
正論理演算回路(5P)は、最小値(MIN)の論理演算手段
(6)，(7)と最大値(MAX)の論理演算手段(8)とで構成さ
れ、MIN手段(6)と(7)とで互いに隣接する２点〔f(i-1),
f(i)〕,〔f(i),f(i+1)〕でのMINが求められ、MAX手段
(8)でそれらのMINのうちのMAXが求められて、(6)式の演
算が実行される。
(6)，(7)と最大値(MAX)の論理演算手段(8)とで構成さ
れ、MIN手段(6)と(7)とで互いに隣接する２点〔f(i-1),
f(i)〕,〔f(i),f(i+1)〕でのMINが求められ、MAX手段
(8)でそれらのMINのうちのMAXが求められて、(6)式の演
算が実行される。
負論理演算回路(5M)は一対のMAX手段(11)，(12)とMIN手
段(13)とで構成され、(9)式の論理演算が実行される。
段(13)とで構成され、(9)式の論理演算が実行される。
正及び負論理演算回路(5P),(5M)の各出力Ｘ1，Ｘ2は合
成器(15)で合成されると共に、減衰器(16)で1/2にレベ
ルダウンされる。従つて、出力端子(17)には正及び負パ
ルスが夫々1/2に抑圧された出力信号が得られる。
成器(15)で合成されると共に、減衰器(16)で1/2にレベ
ルダウンされる。従つて、出力端子(17)には正及び負パ
ルスが夫々1/2に抑圧された出力信号が得られる。
このように、任意の画素の振幅ｆ(i)と、２つの近傍画
素の振幅f(i-1),f(i+1)の３つの振幅に対し、 Ｘ1＝(g(i)＝)MAX〔MIN(f(i-1),f(i)),MIN(f(i),f(i+
1))〕……(6) Ｘ2＝(h(i)＝)MIN〔MAX(f(i-1),f(i)),MAX(f(i),f(i+
1))〕……(9) Ｘ0＝(f0(i)＝)(g(i)＋h(i))／２……(10) なる処理を全画面について行なうことによつて、輝度信
号の周波数帯域を劣化させることなくノイズの抑圧され
た映像信号を得ることができる。
素の振幅f(i-1),f(i+1)の３つの振幅に対し、 Ｘ1＝(g(i)＝)MAX〔MIN(f(i-1),f(i)),MIN(f(i),f(i+
1))〕……(6) Ｘ2＝(h(i)＝)MIN〔MAX(f(i-1),f(i)),MAX(f(i),f(i+
1))〕……(9) Ｘ0＝(f0(i)＝)(g(i)＋h(i))／２……(10) なる処理を全画面について行なうことによつて、輝度信
号の周波数帯域を劣化させることなくノイズの抑圧され
た映像信号を得ることができる。
ところで、第１０図に示すロジカルフイルタ回路(10)を
デジタル化する場合には、上述のMIN手段及びMAX手段は
いずれもデジタルコンパレータとそのコンパレータ出力
によつていずれかのデジタル入力を選択するセレクタと
で構成しなければならないので、第１１図に示すように
構成する必要がある。
デジタル化する場合には、上述のMIN手段及びMAX手段は
いずれもデジタルコンパレータとそのコンパレータ出力
によつていずれかのデジタル入力を選択するセレクタと
で構成しなければならないので、第１１図に示すように
構成する必要がある。
この第１１図において、COMPはデジタルコンパレータを
示し、SWはセレクタを示す。
示し、SWはセレクタを示す。
従つて、デジタル信号処理を行なう場合、デジタルコン
パレータの数が多くなり、回路規模が増大する欠点があ
る。サンプル点を３以上にすれば、デジタルコンパレー
タの数がさらに増え、回路規模が一層増大してしまう。
パレータの数が多くなり、回路規模が増大する欠点があ
る。サンプル点を３以上にすれば、デジタルコンパレー
タの数がさらに増え、回路規模が一層増大してしまう。
発明の目的 そこで、この発明はロジカルフイルタ回路をデジタル的
に構成する場合でも、デジタルコンパレータの数を大幅
に削減できるようにしたものである。
に構成する場合でも、デジタルコンパレータの数を大幅
に削減できるようにしたものである。
発明の概要 この発明では、デジタル入力信号を互いに隣接するＮ個
の参照点のデジタル入力信号に変換してロジカル演算処
理を行なう場合には、Ｎ！個に振幅関係に分類すること
ができ、しかもそれらの振幅の大小関係から正及び負論
理演算出力Ｘ1,Ｘ2を求めるときには、Ｎ(N-1)／２個の
デジタルコンパレータと簡単なロジツク回路の組合せで
一義的に決めることができることに注目したものであ
る。
の参照点のデジタル入力信号に変換してロジカル演算処
理を行なう場合には、Ｎ！個に振幅関係に分類すること
ができ、しかもそれらの振幅の大小関係から正及び負論
理演算出力Ｘ1,Ｘ2を求めるときには、Ｎ(N-1)／２個の
デジタルコンパレータと簡単なロジツク回路の組合せで
一義的に決めることができることに注目したものであ
る。
そのため、この発明に係るロジカルフイルタ回路では、
例えば、第１図に示すように、直列に接続される（Ｎ−
１）個（第１図例では２個）の遅延回路(2)(3)と、これ
ら（Ｎ−１）個の遅延回路(2)(3)の入力点と出力点と各
接続点に現れるＮ個のデジタル信号（第１図例ではｆ
（ｉ＋１），ｆ（ｉ），ｆ（ｉ−１）の３個）の振幅の
大小関係を全て比較するためのＮ（Ｎ−１）／２個（し
たがって、３個）のデジタルコンパレータ(30)，(31)，
(32)と、上記Ｎ個のデジタル信号がそれぞれ供給され、
それぞれＮ個のスイッチング素子｛（(20)(21)(22)），
（(24)(25)(26)）｝を有する第１及び第２のスイッチン
グ手段(23)(27)と、上記Ｎ（Ｎ−１）／２個のデジタル
コンパレータの出力の基づいて、上記第１のスイッチン
グ手段のオン・オフを制御する第１の論理回路(34)を有
する正論理演算ロジック回路(5P)と、上記Ｎ（Ｎ−１）
／２個のデジタルコンパレータの出力に基づいて、上記
第２のスイッチング手段のオン・オフを制御する第２の
論理回路(35)を有する負論理演算ロジック回路(5M)と、
上記第１のスイッチング手段から出力される正極性のパ
ルス信号が抑圧された第１のデジタル出力信号Ｘ1と上
記第２のスイッチング手段から出力される負極性パルス
信号が抑圧された第２のデジタル出力信号Ｘ2とを合成
して、正及び負パルスの抑圧された出力信号Ｘ0を出力
する合成回路(15)(16)とを備えるものである。
例えば、第１図に示すように、直列に接続される（Ｎ−
１）個（第１図例では２個）の遅延回路(2)(3)と、これ
ら（Ｎ−１）個の遅延回路(2)(3)の入力点と出力点と各
接続点に現れるＮ個のデジタル信号（第１図例ではｆ
（ｉ＋１），ｆ（ｉ），ｆ（ｉ−１）の３個）の振幅の
大小関係を全て比較するためのＮ（Ｎ−１）／２個（し
たがって、３個）のデジタルコンパレータ(30)，(31)，
(32)と、上記Ｎ個のデジタル信号がそれぞれ供給され、
それぞれＮ個のスイッチング素子｛（(20)(21)(22)），
（(24)(25)(26)）｝を有する第１及び第２のスイッチン
グ手段(23)(27)と、上記Ｎ（Ｎ−１）／２個のデジタル
コンパレータの出力の基づいて、上記第１のスイッチン
グ手段のオン・オフを制御する第１の論理回路(34)を有
する正論理演算ロジック回路(5P)と、上記Ｎ（Ｎ−１）
／２個のデジタルコンパレータの出力に基づいて、上記
第２のスイッチング手段のオン・オフを制御する第２の
論理回路(35)を有する負論理演算ロジック回路(5M)と、
上記第１のスイッチング手段から出力される正極性のパ
ルス信号が抑圧された第１のデジタル出力信号Ｘ1と上
記第２のスイッチング手段から出力される負極性パルス
信号が抑圧された第２のデジタル出力信号Ｘ2とを合成
して、正及び負パルスの抑圧された出力信号Ｘ0を出力
する合成回路(15)(16)とを備えるものである。
実施例 続いて、この発明に係るロジカルフイルタ回路の一例を
第１図〜第３図を参照して詳細に説明するも、サンプル
値（参照点）Ｎとしては、上述したようにＮ＝３を例に
とつて説明することにする。
第１図〜第３図を参照して詳細に説明するも、サンプル
値（参照点）Ｎとしては、上述したようにＮ＝３を例に
とつて説明することにする。
サンプル値Ｎが３である場合、この３サンプル点の組合
せによつて得られる振幅関係、すなわちパターン集合 は第２図に示すように までの６種類（３！＝６）のパターンでそのすべてを表
現できる。そして、これらのパターン集合 の夫々について正論理演算（この出力はＸ1）、及び負
論理演算（その出力はＸ2）を行なうと、パターン集合 と出力Ｘ1、Ｘ2の関係は第３図に示すようになる。
せによつて得られる振幅関係、すなわちパターン集合 は第２図に示すように までの６種類（３！＝６）のパターンでそのすべてを表
現できる。そして、これらのパターン集合 の夫々について正論理演算（この出力はＸ1）、及び負
論理演算（その出力はＸ2）を行なうと、パターン集合 と出力Ｘ1、Ｘ2の関係は第３図に示すようになる。
さらに、パターン集合 を構成するサンプル点のうち特定の２サンプル点、すな
わち 〔f(i-1)とf(i)〕，〔f(i)とf(i-1)〕及び〔f(i-1)とf
(i+1)〕 の振幅関係を夫々のパターン集合 について比較すると、第３図のような出力関係が得られ
る。ここに、「１」は比較出力が大きいとき、「０」は
小さいときを示す。
わち 〔f(i-1)とf(i)〕，〔f(i)とf(i-1)〕及び〔f(i-1)とf
(i+1)〕 の振幅関係を夫々のパターン集合 について比較すると、第３図のような出力関係が得られ
る。ここに、「１」は比較出力が大きいとき、「０」は
小さいときを示す。
これらの振幅関係と、論理演算出力Ｘ1、Ｘ2との関係を
比較考量すると、正論理演算出力Ｘ1のうち、ｆ(i-1)は
ＩとIIの振幅の大小関係（破線領域）をみるだけでその
出力が得られ、ｆ(i+1)はIIとIIIの振幅の大小関係（破
線領域）をみるだけでその出力が得られ、残りの出力ｆ
(i)はｆ(i-1)とｆ(i+1)とから演算して簡単に求めるこ
とができる。
比較考量すると、正論理演算出力Ｘ1のうち、ｆ(i-1)は
ＩとIIの振幅の大小関係（破線領域）をみるだけでその
出力が得られ、ｆ(i+1)はIIとIIIの振幅の大小関係（破
線領域）をみるだけでその出力が得られ、残りの出力ｆ
(i)はｆ(i-1)とｆ(i+1)とから演算して簡単に求めるこ
とができる。
同様に、負論理演算出力Ｘ2も第３図実線領域の振幅関
係から演算して簡単に求めることができる。
係から演算して簡単に求めることができる。
従つて、６種類のパターン集合 の夫々について正及び負論理演算出力Ｘ1、Ｘ2を求める
には比較器として３個、Ｎ個のサンプル点を使用する場
合には の比較器と、簡単な論理回路で実現できる。すなわち、
(6)式あるいは(9)式の通りの論理演算を行なう場合より
もその回路規模を大幅に削減することができるものであ
る。
には比較器として３個、Ｎ個のサンプル点を使用する場
合には の比較器と、簡単な論理回路で実現できる。すなわち、
(6)式あるいは(9)式の通りの論理演算を行なう場合より
もその回路規模を大幅に削減することができるものであ
る。
第１図はこのような考えに基いて具体化されたロジツク
フイルタ回路(10)の要部の一例を示す。
フイルタ回路(10)の要部の一例を示す。
図において、遅延回路(2)及び(3)の遅延信号及び現信号
は夫々対応するスイツチング素子(20)〜(22)を介して加
算器(15)に供給され、同様に遅延回路(2)，(3)の各遅延
信号及び現信号は夫々対応するスイツチング素子(24)〜
(26)を介して加算器(15)に供給される。そして、遅延回
路(2)，(3)の各遅延信号が第１のデジタルコンパレータ
(30)に供給され、現信号と遅延回路(3)の遅延信号が第
２のデジタルコンパレータ(31)に供給され、現信号と遅
延回路(2)の遅延信号が第３のデジタルコンパレータ(3
2)に供給される。
は夫々対応するスイツチング素子(20)〜(22)を介して加
算器(15)に供給され、同様に遅延回路(2)，(3)の各遅延
信号及び現信号は夫々対応するスイツチング素子(24)〜
(26)を介して加算器(15)に供給される。そして、遅延回
路(2)，(3)の各遅延信号が第１のデジタルコンパレータ
(30)に供給され、現信号と遅延回路(3)の遅延信号が第
２のデジタルコンパレータ(31)に供給され、現信号と遅
延回路(2)の遅延信号が第３のデジタルコンパレータ(3
2)に供給される。
第１〜第３のコンパレータ出力は第１及び第２の論理回
路(34)，(35)に供給され、第１の論理回路(34)の出力で
第１のスイツチング素子群(23)がスイツチング制御さ
れ、また第２の論理回路(35)の出力で第２のスイツチン
グ素子群(27)がスイツチング制御される。従つて、デジ
タルコンパレータ群(33)と第１の論理回路(34)と第１の
スイツチング素子群(23)とで正論理演算手段(5P)が構成
され、デジタルコンパレータ群(33)と第２の論理回路(3
5)と第２のスイツチング素子群(27)とで負論理演算手段
(5M)が構成され、デジタルコンパレータ群(33)は共通に
使用される。
路(34)，(35)に供給され、第１の論理回路(34)の出力で
第１のスイツチング素子群(23)がスイツチング制御さ
れ、また第２の論理回路(35)の出力で第２のスイツチン
グ素子群(27)がスイツチング制御される。従つて、デジ
タルコンパレータ群(33)と第１の論理回路(34)と第１の
スイツチング素子群(23)とで正論理演算手段(5P)が構成
され、デジタルコンパレータ群(33)と第２の論理回路(3
5)と第２のスイツチング素子群(27)とで負論理演算手段
(5M)が構成され、デジタルコンパレータ群(33)は共通に
使用される。
第１の論理回路(34)は一対のアンド回路(40)，(41)とノ
ア回路(42)を有し、第２のコンパレータ出力とインバー
タ(43)を介した第３のコンパレータ出力がアンド回路(4
0)に供給され、そのアンド出力Ａ1でスイツチング素子
(20)がコントロールされる。また、第３のコンパレータ
出力とインバータ(44)を介した第２のコンパレータ出力
がアンド回路(41)に供給され、そのアンド出力Ａ2でス
イツチング素子(21)がコントロールされる。そして、こ
れらアンド出力Ａ1,Ａ2がノア回路(42)に供給され、そ
のノア出力Ｎ1でスイツチング素子(22)がコントロール
される。
ア回路(42)を有し、第２のコンパレータ出力とインバー
タ(43)を介した第３のコンパレータ出力がアンド回路(4
0)に供給され、そのアンド出力Ａ1でスイツチング素子
(20)がコントロールされる。また、第３のコンパレータ
出力とインバータ(44)を介した第２のコンパレータ出力
がアンド回路(41)に供給され、そのアンド出力Ａ2でス
イツチング素子(21)がコントロールされる。そして、こ
れらアンド出力Ａ1,Ａ2がノア回路(42)に供給され、そ
のノア出力Ｎ1でスイツチング素子(22)がコントロール
される。
従つて、例えばパターン集合 の場合、第１〜第３のデジタルコンパレータの出力は
「０」，「１」，「０」であるので、アンド出力Ａ1の
み「１」となり、スイツチング素子(20)のみオンして、遅
延回路(3)の遅延信号のみ出力される。
「０」，「１」，「０」であるので、アンド出力Ａ1の
み「１」となり、スイツチング素子(20)のみオンして、遅
延回路(3)の遅延信号のみ出力される。
パターン集合 の場合には、第１〜第３のコンパレータ出力は「０」，
「０」，「１」であるので、アンド出力Ａ2のみ「１」
となり、スイツチング素子(22)だけがオンして、現信号
のみ出力されることになる。
「０」，「１」であるので、アンド出力Ａ2のみ「１」
となり、スイツチング素子(22)だけがオンして、現信号
のみ出力されることになる。
その他の場合には、アンド出力Ａ1,Ａ2はいずれも
「０」であるから、このときはノア出力Ｎ1のみが
「１」になつてスイツチング素子(21)がオンして遅延回
路(21)の遅延信号が選択的に出力される。これらスイツ
チング素子群(23)の出力はいずれも各パターン集合 のときの正論理演算出力Ｘ1である。
「０」であるから、このときはノア出力Ｎ1のみが
「１」になつてスイツチング素子(21)がオンして遅延回
路(21)の遅延信号が選択的に出力される。これらスイツ
チング素子群(23)の出力はいずれも各パターン集合 のときの正論理演算出力Ｘ1である。
第２の論理回路(35)も一対のアンド回路(50)，(51)とノ
ア回路(52)とで構成され、一対のアンド回路(50)，(51)
には第１の論理回路(34)における場合と同様な信号関係
をもつて第１〜第３のコンパレータ出力か供給される
が、第３図から明らかなように論理値は逆になるので、
それに対応して極性をもつて一対のアンド回路(50)，(5
1)に第１〜第３のコンパレータ出力が供給される。従つ
て、アンド回路(50)には第１のコンパレータ出力と、イ
ンバータ(44)で位相反転されたものが供給され、他方の
アンド回路(51)には第２のコンパレータ出力と、インバ
ータ(53)で位相反転されたものが供給される。
ア回路(52)とで構成され、一対のアンド回路(50)，(51)
には第１の論理回路(34)における場合と同様な信号関係
をもつて第１〜第３のコンパレータ出力か供給される
が、第３図から明らかなように論理値は逆になるので、
それに対応して極性をもつて一対のアンド回路(50)，(5
1)に第１〜第３のコンパレータ出力が供給される。従つ
て、アンド回路(50)には第１のコンパレータ出力と、イ
ンバータ(44)で位相反転されたものが供給され、他方の
アンド回路(51)には第２のコンパレータ出力と、インバ
ータ(53)で位相反転されたものが供給される。
そして、アンド出力Ａaでスイツチング素子(24)が、ア
ンド出力Ａbでスイツチング素子(26)が、ノア出力Ｎaで
スイツチング素子(25)が夫々コントロールされる。
ンド出力Ａbでスイツチング素子(26)が、ノア出力Ｎaで
スイツチング素子(25)が夫々コントロールされる。
第２の論理回路(35)をこのように構成すると各パターン
集合 に対応して第３図に示すように負論理演算出力Ｘ2が夫
々得られることは明らかである。
集合 に対応して第３図に示すように負論理演算出力Ｘ2が夫
々得られることは明らかである。
なお、上述ではいずれもＮ＝３の場合について説明した
が、Ｎ＝５の場合には、例えば正論理演算は、 となり、デジタルコンパレータは、 使用すればよい。
が、Ｎ＝５の場合には、例えば正論理演算は、 となり、デジタルコンパレータは、 使用すればよい。
発明の効果 以上説明したようにこの発明によれば、正論理演算ロジ
ック回路と負論理演算ロジック回路とでデジタルコンパ
レータを共用することができ、特にＮ個のサンプル値を
使用した場合でも、 のデジタルコンパレータだけで済み、それだけ回路規模
を少なくできる。そのため、この発明ではロジカルフイ
ルタ回路の大幅なコストダウンを図ることができる。従
つて、この発明は輝度信号中に含まれるノイズの除去
や、Ｙ／Ｃ分離器などのロジカルフイルタ回路に適用し
て極めて好適である。
ック回路と負論理演算ロジック回路とでデジタルコンパ
レータを共用することができ、特にＮ個のサンプル値を
使用した場合でも、 のデジタルコンパレータだけで済み、それだけ回路規模
を少なくできる。そのため、この発明ではロジカルフイ
ルタ回路の大幅なコストダウンを図ることができる。従
つて、この発明は輝度信号中に含まれるノイズの除去
や、Ｙ／Ｃ分離器などのロジカルフイルタ回路に適用し
て極めて好適である。
第１図はこの発明に係るロジカルフイルタ回路の一例を
示す系統図、第２図はこの発明の動作説明に供するパタ
ーン集合の説明図、第３図はこの発明の説明に供する図
表、第４図〜第９図はこの発明の説明に供する図、第１
０図及び第１１図はこの発明の説明に供するロジカルフ
イルタ回路の系統図である。 (5P)は正論理演算手段、(5M)は負論理演算手段、(33)は
デジタルコンパレータ群、(23)，(27)はスイツチング素
子群、(34)，(35)は第１及び第２の論理回路である。
示す系統図、第２図はこの発明の動作説明に供するパタ
ーン集合の説明図、第３図はこの発明の説明に供する図
表、第４図〜第９図はこの発明の説明に供する図、第１
０図及び第１１図はこの発明の説明に供するロジカルフ
イルタ回路の系統図である。 (5P)は正論理演算手段、(5M)は負論理演算手段、(33)は
デジタルコンパレータ群、(23)，(27)はスイツチング素
子群、(34)，(35)は第１及び第２の論理回路である。
Claims (1)
- 【請求項１】直列に接続される（Ｎ−１）個の遅延回路
と、 これら（Ｎ−１）個の遅延回路の入力点と出力点と各接
続点に現れるＮ個のデジタル信号の振幅の大小関係を全
て比較するためのＮ（Ｎ−１）／２個のデジタルコンパ
レータと、 上記Ｎ個のデジタル信号がそれぞれ供給され、それぞれ
Ｎ個のスイッチング素子を有する第１及び第２のスイッ
チング手段と、 上記Ｎ（Ｎ−１）／２個のデジタルコンパレータの出力
の基づいて、上記第１のスイッチング手段のオン・オフ
を制御する第１の論理回路を有する正論理演算ロジック
回路と、 上記Ｎ（Ｎ−１）／２個のデジタルコンパレータの出力
に基づいて、上記第２のスイッチング手段のオン・オフ
を制御する第２の論理回路を有する負論理演算ロジック
回路と、 上記第１のスイッチング手段から出力される正極性のパ
ルス信号が抑圧された第１のデジタル出力信号と上記第
２のスイッチング手段から出力される負極性パルス信号
が抑圧された第２のデジタル出力信号とを合成して、正
及び負パルスの抑圧された出力信号を出力する合成回路
とを備えるロジカルフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59158038A JPH0622313B2 (ja) | 1984-07-27 | 1984-07-27 | ロジカルフイルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59158038A JPH0622313B2 (ja) | 1984-07-27 | 1984-07-27 | ロジカルフイルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6135607A JPS6135607A (ja) | 1986-02-20 |
| JPH0622313B2 true JPH0622313B2 (ja) | 1994-03-23 |
Family
ID=15662918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59158038A Expired - Fee Related JPH0622313B2 (ja) | 1984-07-27 | 1984-07-27 | ロジカルフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622313B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9071372B2 (en) | 2007-12-19 | 2015-06-30 | Rovi Guides, Inc. | Methods and devices for presenting an interactive media guidance application |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2840783B2 (ja) * | 1990-03-08 | 1998-12-24 | ソニー株式会社 | ロジカルコムフィルタ |
| JP2859526B2 (ja) * | 1992-10-30 | 1999-02-17 | 三星電子株式会社 | 映像信号のノイズ除去回路 |
| US8960129B2 (en) | 2007-11-19 | 2015-02-24 | United Pet Group, Inc. | Toothed pet grooming tool with fur ejecting mechanism |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215175A (ja) * | 1982-06-08 | 1983-12-14 | Sony Corp | フイルタ装置 |
-
1984
- 1984-07-27 JP JP59158038A patent/JPH0622313B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9071372B2 (en) | 2007-12-19 | 2015-06-30 | Rovi Guides, Inc. | Methods and devices for presenting an interactive media guidance application |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6135607A (ja) | 1986-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100388579B1 (ko) | 공통지연소자를갖는휘도/색차를분리시키기위한방법및장치 | |
| MXPA97008123A (en) | Luma / chrome separation filter with derressive element co | |
| GB2033190A (en) | Video noise reduction system | |
| EP0153757A2 (en) | Digital television signal processing circuit | |
| JP2571104B2 (ja) | ルミナンス成分とクロミナンス成分とを分離する装置 | |
| KR940011030B1 (ko) | 필터링 시스템을 갖는 합성 신호 처리 장치 | |
| US4212028A (en) | Processing pal color television signals | |
| JPS5850883A (ja) | 分離フイルタ | |
| US6437827B1 (en) | Filtering video signals containing chrominance information | |
| JPH0622313B2 (ja) | ロジカルフイルタ回路 | |
| CA2152660A1 (en) | Digital decoder for video signals and video signal digital decoding method | |
| KR0126472B1 (ko) | 색도 및 휘도 비디오 신호 분리용 적응성 콤필터 및 신호 분리 방법 | |
| US5659358A (en) | Image pickup device with digital signal processing for reducing signal distortion | |
| US4766487A (en) | Chrominance signal processing circuit | |
| JPH03297277A (ja) | 信号処理装置 | |
| JPH02113672A (ja) | 輝度信号処理回路 | |
| JP2621553B2 (ja) | ノイズ低減装置 | |
| KR950009655B1 (ko) | 하이비젼 텔레비젼 수상기의 주사선 변환회로 | |
| JPS61141294A (ja) | デジタルテレビジヨン回路 | |
| JPH0810944B2 (ja) | 適応型輝度信号，色信号分離フイルタ | |
| JPH0748867B2 (ja) | 垂直方向及び水平方向変化検出回路 | |
| JPS60134587A (ja) | 適応型輝度信号色信号分離フイルタ | |
| JPS60117909A (ja) | 論理フイルタ−装置 | |
| JPH08336154A (ja) | ディジタルカラーエンコーダ | |
| JPH02281888A (ja) | 動き検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |