JPH06217450A - 固体回路電力コントローラ - Google Patents

Abstract

(57)【要約】 【目的】 熱型回路ブレーカーの性能特性を有し、負荷
電流のトリップ条件を外部でプログラミングできる固体
回路電力コントローラを提供する。 【構成】 電流が過負荷になると、Ｉ² ＲＣ回路部３２
により、過負荷の大きさの自乗に逆比例する時間で負荷
電流を中断し、電力用ＭＯＳＦＥＴ（ＰＳ１〜ＰＳ７）
のドレイン〜ソース間抵抗値を制御することにより、負
荷電流を選定した最大レベルに制限する。ＭＯＳＦＥＴ
のジャンクション温度が許容最高温度に上昇すると、第
２次の中断を行う。熱型回路ブレーカーの特性を持たせ
る熱記憶機能は上記両中断信号に含まれている。制御特
性は、コントローラを含む密閉型パッケージ内部の部品
（Ｒ_cl1i、Ｒ_cl2i、Ｒ_ii、Ｃ_ii、Ｒ_mpi 、Ｃ_mpi ）の値
により初期値が決めれるが、これらの値を選定すること
により外部でプログラミングできる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一般に固体回路コントロ
ーラに関しているが、より詳細には、負荷に対する電力
をスイッチし、電力消費によるスイッチの毀損（damag
e）を防止する固体回路コントローラに関する。

【０００２】

【従来の技術】このコントローラは多くの用途で有用で
あるが、航空機の配電システムに対する使用などはその
好例である。従来このようなシステムは電気機械的な回
路ブレーカを使用して制御されていたが、これらの回路
ブレーカには、電流によって電線の抵抗で発生する熱を
感知するバイメタル素子が組み込まれていた。バイメタ
ル・センサに固有な性質は「熱記憶」（thermal memor
y）として知られている。バイメタルは電線と同様に熱
を蓄えかつ消費するので、以前の過負荷状態で上昇した
電線温度が残っている場合、回路ブレーカのトリップ時
間を短くする。このことは、トリップ時間対負荷電流の
ＭＳ３３２０標準に述べられている通り、電線に多数の
負荷がかかっていたりその直前の負荷状態になっている
とき、熱エネルギを電線の毀損に対するしきい値以下に
維持することにより電線を保護しているのである。ま
た、かかる回路ブレーカは、電動機負荷、ランプ負荷の
ような大きな突入電流が瞬間的に流れても厄介なトリッ
プが起こらないようになっている。たとえば、公称定格
の４倍から１５倍の突入電流が数秒間も継続することが
あるが、電動機、電源、白熱フィラメントの突入電流と
しては普通なのである。

【０００３】

【発明が解決しようとする課題】固体回路技術とコンピ
ュータ技術の進歩によって、全自動制御の可能性が提供
されているが、これによって重量をかなり軽減させると
共に航空機の搭乗員が過負荷になるのを低減し、保守性
と信頼性を向上させることになる。このような制御を実
現するときの１つの方法が、本発明の譲受人に譲渡され
た米国特許第４，８６６，５５９号に示されかつ説明さ
れている。その制御装置では電熱型センサが電流感知素
子として使用されている。電流感知素子の抵抗ビームの
中のＩ² ＲＣ電力消費は、その表面の温度勾配を電流と
時間の関数として測定できる。電子回路がこのビームの
中央と端の間の最大温度差に応答して、従来の電気機械
的、熱型回路ブレーカーと同様なトリップ時間対負荷電
流トリップ特性になる。

【０００４】この方法は有効であるが、電気機械的セン
サに必要なスペースは所望のスペースよりも大きく、要
求される最適な対温度性能を維持するために使用する製
造プロセスは高価である。

【０００５】したがって、本発明の目的は改良された固
体回路電力コントローラを提供することであるが、この
コントローラは従来の熱型回路ブレーカーの性能特性を
含んでおり、上述した先行技術における問題点を克服し
ている。別の目的は固体回路電力コントローラの正確性
を改善すると共に、複合製造方法と互換性があり、コン
ピュータ制御システムを使用し易い固体回路電力コント
ローラを提供することである。本発明の更に別の目的
は、各種時間・電流曲線、負荷電流曲線など、広範な用
途に容易に適合できることである。他の目的は、高電圧
の直流をスイッチするのに使用できる固体回路電力コン
トローラを提供することである。

【０００６】本発明の別の目的は、かかる電力コントロ
ーラに使用する固体回路スイッチ、たとえばＭＯＳＦＥ
Ｔ、を電力消費による熱的毀損から保護することであ
る。本発明の別の目的は、高電圧の直流をスイッチする
ことと共に、それを流れる電流を制限するために使用す
る固体回路スイッチを、スイッチの内部の電力消費から
の熱的毀損から保護するコントローラ装置を用意するこ
とである。

【０００７】本発明の更に別の目的は、電流の過負荷保
護、ＭＯＳＦＥＴの熱的保護、異なる各種用途に望まれ
る電流制限を含むある種の機能を調整するために固体回
路コントローラを外部でプログラミングできるような形
（in-situ)にすることである。

【０００８】以下に述べる本発明の実施例の説明から、
いろいろな別の目的と利点が現れてくるから、その斬新
な機能を添付の図面と請求の範囲と共に以下に明らかに
する。

【０００９】

【課題を解決する手段】簡潔に説明すると、本発明によ
れば、抵抗器、コンデンサ、変成器、ツェナーダオイー
ド、ＭＯＳＦＥＴ等を含む外部の離散的部品とともに、
電力供給ＡＳＩＣ（Supply ASIC)および制御ＡＳＩＣ
（Control ASIC）と呼称する２つの集積回路を含むコン
トローラが設けられている。

【００１０】電力供給ＡＳＩＣは電流源部（Current So
urce section）、絶縁型論理部（Logic With Isolation
section）および発振器部（Oscillator section）から
構成されている。

【００１１】絶縁型論理部は外部コントローラと制御Ａ
ＳＩＣ回路との間のインタフェースとなっていて、コマ
ンド入力ステージと完全にＴＴＬとコンパチブルなステ
ータス出力ステージおよびトリップ出力ステージとを有
している。。本発明によれば、入力コマンド信号はオン
／オフ機能とトリップ・リセット機能を制御する。本発
明の機構によれば、ハーネス電線が破損したため開放回
路になっているため外部コマンド信号が消失した場合、
コマンド入力を、通常閉じているピンあるいは通常開い
ているピンにそれぞれ接続することにより、初期値をコ
マンド・ハイ（コントローラ・オン）あるいはコマンド
・ロウ（コントローラ・オフ）状態に設定することがで
きる。出力ステータス信号は、選定された負荷電流状態
あるいは負荷電圧状態が存在しているかどうかを示し、
出力トリップ信号はトリップ状態が発生したかどうかを
表す。本発明の機構によれば、トリップ状態はＩ² ＲＣ
回路あるいはＭＯＳＦＥＴ保護回路のいずれかによって
発生するが、これについては以下に説明する。

【００１２】電流源部は、電力供給ＡＳＩＣの絶縁型論
理部と発振器部に対して、温度に対して安定な電流源を
提供する。バイアス電流は外部の抵抗器により設定され
る。

【００１３】発振器部が変成器の駆動信号を発生させる
と、つぎに絶縁されている制御ＡＳＩＣ回路に電力を供
給するためにこの変成器が使用される。発振器は、高速
の比較器出力のある改良されたエミッター結合発振器か
らつくられている。発振器の周波数は外部に搭載されて
いる抵抗器とコンデンサにより設定される。

【００１４】本発明によれば、制御ＡＳＩＣは、ＭＯＳ
ＦＥＴ駆動・電流制限部（MOSFET Drive and Current s
ection）、ＭＯＳＦＥＴ保護部（MOSFET Protection se
ction)、Ｉ² ＲＣ部、論理部、ステータス部（Status s
ection）、バンドギャップ電流／電圧基準部（Band Gap
Current/Voltage Reference section）、光アイソレー
ター駆動部、パワーアップ・リセット部から構成されて
いる。

【００１５】ＭＯＳＦＥＴ駆動・電流制限部は、ＭＯＳ
ＦＥＴのゲート〜ソース間の電圧を制御することにより
複数のＭＯＳＦＥＴをオンにしたりオフにしたりする。
さらに、本発明の機構によれば、このＭＯＳＦＥＴ駆動
・電流制限部は、それぞれゲート〜ソース電圧を大きく
したり小さくしたりして、ＭＯＳＦＥＴがオンのときの
抵抗（以下オン抵抗と呼ぶ）を小さくしたり大きくした
りすることにより、ＭＯＳＦＥＴを介して流れる電流を
制限する。この電流制限レベルの外部校正は、外部に搭
載されている一対の抵抗器をトリミングすることにより
実行される。ＮチャネルＭＯＳＦＥＴのオン抵抗は同程
度の大きさのＰチャネルＭＯＳＦＥＴよりも小さいの
で、このコントローラにはＮチャネルＭＯＳＦＥＴを使
用することが望ましい。

【００１６】ＭＯＳＦＥＴ保護部はＭＯＳＦＥＴの温度
上昇に比例したアナログ電圧を発生し、ＭＯＳＦＥＴ
が、基準電圧によってシミュレートされた（simulated)
許容温度上昇になった場合、電流制限中に大電力が消費
されることによりＭＯＳＦＥＴが熱的に毀損することを
防止するため、トリップ信号を与える。本発明の機構に
よれば、このＭＯＳＦＥＴ保護部には熱記憶が含まれて
いる。

【００１７】本発明によれば、ＭＯＳＦＥＴの両端の電
圧降下に比例した電流が発生し、この電流はこのＭＯＳ
ＦＥＴの内部で消費される電力に比例した第１の電気信
号に変換される。この信号は時間の関数として積分され
ＭＯＳＦＥＴのジャンクション温度の上昇に比例した第
２の信号となり、ジャンクションが所定の許容温度上昇
に達したときトリップ信号が発生する。

【００１８】Ｉ² ＲＣ部は、電線が、基準電圧によって
シミュレートされた最高温度上昇になった場合、電線の
温度上昇あるいは電線に蓄積された等価なエネルギに比
例したアナログ電圧を発生する。このＩ² ＲＣ部は、電
線を介して流れる電流を測定する線形回路を含み、電線
に加わる電流の熱衝撃を計算し、そして電線の温度が、
ＭＳ３３２０トリップ時間対負荷電流曲線を引用した選
ばれた１つの曲線によって決まる選定された温度に上昇
した場合、コントローラをトリップする信号を与える。
この回路が、電線に直列に接続されたシャント抵抗の両
端の電圧信号として電線の電流を読み取ると、この信号
は増幅器ステージにより拡大されて電流に変換され、つ
いで結果としてＲＣ回路網に流れる電流によって２乗さ
れる。ＲＣ回路網からの出力電圧は比較器によりモニタ
ーされるが、この比較器は、エネルギ方程式にしたがっ
て基準電圧により設定されたしきい値を有している。Ｒ
Ｃ回路網の出力電圧がしきい値に到達した場合、比較器
の出力は反対の状態に遷移し、ＭＯＳＦＥＴをオフにす
ることによって電線内の電流を中断させるためトリップ
状態の論理部に信号を送る。本発明の機構によれば、Ｉ
² ＲＣ部には熱記憶が含まれている。

【００１９】論理部は、コマンド入力に基づいてＭＯＳ
ＦＥＴ駆動・電流制限部、ＭＯＳＦＥＴ保護部、光アイ
ソレーター駆動部に対する内部制御信号とＩ² ＲＣ部お
よびＭＯＳＦＥＴ保護部からのトリップ信号を発生す
る。本発明の機構によれば、論理部には、コマンド入力
信号によりリセットが与えられるまでトリップ状態を維
持するトリップラッチも含まれている。トリップラッチ
には、誘起された電圧スパイクあるいは電流スパイクか
ら誤ってトリップしたりリセットしたりすることを防止
するため、一組のセット遅延時間およびリセット遅延時
間が含まれている。この遅延時間は外部に搭載されたコ
ンデンサにより調整できる。

【００２０】ステータス部は、電圧が選定された場合、
所定のレベルを越える電圧が負荷端子にあることを示す
信号を与え、電流が選定された場合、所定のレベルを越
える電流が負荷端子にあることを示す信号を与える。ノ
イズ耐力（noise immunity）を向上するために電圧ステ
ータスと電流ステータスのしきい値にヒステリシスが採
用されている。ヒステリシスを備えた電圧ステータスし
きい値は外部抵抗器により設定されるが、ヒステリシス
を備えた電流ステータスしきい値は内部で設定される。

【００２１】バンドギャップ電流／電圧基準部は、制御
ＡＳＩＣ回路の他部を動作するため、温度に対して安定
した電圧基準と電流源を供給する。またバンドギャップ
電流／電圧基準部はＡＳＩＣ内部の抵抗器に比例した値
の電流源を与える。抵抗器に比例した電流源（ratioed
resistor current sources）は、基準電圧とは別に制御
ＡＳＩＣの内部で温度に安定な電圧を確定するために使
用される。電圧基準および電流源は、本質的に温度に対
して安定な「バンドギャップ電圧」基準の使用によって
確定される。バンドギャップ電流源の値は外部抵抗器に
より設定される。またバンドギャップ電圧基準は、この
ＡＳＩＣの他の部で使用される約７．５ボルトの供給電
圧を確定するために使用される。

【００２２】光アイソレータ駆動部は、光アイソレータ
の光ダイオードに対して駆動信号を与え、電力供給ＡＳ
ＩＣに対してステータス表示およびトリップ表示を送
る。光ダイオードをオンにしてステータス状態あるいは
トリップ状態を指示すれば、この回路は光アイソレータ
の光ダイオードを介して７．５ボルトの供給電流の行き
先を変更する。

【００２３】パワーアップ・リセット部は、制御ＡＳＩ
Ｃを動作させる供給電圧が十分に立ち上がるまで、制御
回路の各機能部を、ＭＯＳＦＥＴオフ、トリップラッチ
・オフ、トリップおよびステータス光アイソレータ・オ
フ、ＭＯＳＦＥＴ保護ディスエーブルなど、所定の状態
に設定する。

【００２４】本発明によれば、コントローラの選ばれた
機構は、外部でプログラミングでき、特定の用途に対し
てコントローラを正常にカスタマイズできるようになっ
ている。これらの機構には、機能を初期設定値のレベル
に校正し、かつコントローラを内蔵する密閉型パッケー
ジから外部の接続点に延びる線を追加することにより、
Ｉ² ＲＣ回路、電流制限回路、ＭＯＳＦＥＴ保護回路、
ＭＯＳＦＥＴ保護回路が含まれている。Ｉ² ＲＣ回路の
動作は集積回路（ＩＣｓ）の外に配置されたある種の部
品により設定されるが、これらの部品は抵抗器Ｒ_i およ
びコンデンサＣ _i を含むコントローラ回路を構成してお
り、抵抗器Ｒ_i およびコンデンサＣ_i はトリップ時間対
負荷電流曲線の形を設定するために使用され、ここでＲ
_i は最終のトリップレベルを設定するのに使用され、Ｒ
_i およびＣ_i により時定数が決定される。本発明の機構
によれば、Ｒ_i およびＣ_i は、（パッケージの内部に配
置されている）Ｒ_ii、Ｃ_iiと（パッケージの外部に配置
されている）Ｒ_ie、Ｃ_ieとに分割される。Ｒ_ieとＣ_ieは
Ｒ_iiとＣ_iiに並列に接続されている。内部のＩＣ以外部
品Ｒ_iiとＣ_iiは無効値を与え、かつ低い限界あるいはプ
ログラミング可能性を決めるように選択される。

【００２５】本発明の別の機構によれば、電流レベルも
外部でプログラミング可能である。電流制限レベルはＩ
Ｃ外部の抵抗器Ｒ_s 、Ｒ_c11 、Ｒ_c12 によって影響を受
ける。抵抗器Ｒ_cl1 は、密閉型パッケージから外部に延
びている電流パスの外部接続点の間で、パッケージの内
部に配置されているＲ_cl1iとパッケージの外部に配置さ
れているＲ_cl1eにより２つの並列抵抗器に分割されてい
る。抵抗器Ｒ_cl1iとＲ _cl2 の値は初期値、即ち望ましい
範囲の最低電流制限値に選択されている。外部の抵抗器
Ｒ_cl1eを内部の抵抗器Ｒ_cl1i並列に配置することはＲ
_cl1 の実効値を小さくすることになり電流制限レベルを
大きくすることになる。

【００２６】本発明の別の機構によれば、ＭＯＳＦＥＴ
保護回路は、Ｉ² ＲＣ回路と同様に外部でプログラミン
グすることができる。ＭＯＳＦＥＴ保護回路の動作はＩ
Ｃ以外の部品、抵抗器Ｒ_mv、Ｒ_mpおよびコンデンサＣ_mp
により設定される。部品Ｒ_mpおよびＣ_mpはトリップ時間
対ライン〜負荷間の電圧の形を設定するために使用さ
れ、抵抗器Ｒ_mpは最終トリップレベルを設定するために
使用され、部品Ｒ_mpおよびＣ_mpにより時定数が決定され
る。抵抗器Ｒ_mpおよびコンデンサＣ_mpはパッケージの内
部に配置されているＲ_mpi 、Ｃ_mpi とパッケージの外部
に配置されているＲ_mpe 、Ｃ_mpe とに分割される。Ｒ
_mpe とＣ_mpe はＲ_mpi とＣ_mpi に並列に接続されてお
り、Ｒ_mpi とＣ_mpi は初期値を与え、かつプログラミン
グ可能性を低い限界に固定するように選択される。

【００２７】Ｉ² ＲＣ部について上に参照したシャント
抵抗器は、同じ日付で出願した同時係属出願に示されか
つ説明されているが、ここでこの出願に言及することに
より、この出願の開示内容は本願に明確に組み入れるこ
とにする。

【００２８】本発明によるコントローラに使用するため
に特に適した安全ヒューズは、同じ日付で出願した同時
係属出願に示され、かつ開示されているが、ここでこの
出願に言及することにより、この出願の開示内容は本願
に明確に組み入れることにする。

【００２９】

【実施例】図１を注意して参照すると、このコントロー
ラは第１の電力供給部分を含み、、この第１の電力供給
部分には絶縁型論理部１６、発振器部１８、電流源部２
０の機能ブロックが含まれている。このコントローラの
第２の制御部分には、ＭＯＳＦＥＴ駆動・電流制限部４
０、ＭＯＳＦＥＴ保護部４２、Ｉ² ＲＣ部３２、論理部
４４、ステータス部３４、バンドギャップ電流／電圧部
３０、光アイソレータ駆動部３８、パワーアップ・リセ
ット部３６が含まれている。

【００３０】以下に述べる説明を参照し、全ての電流源
は理想的電流源ではないということに注意すべきであ
る。電流源のマイナスの端子は、プラス側の端子よりお
よそ１つのダイオードの電圧降下（one diode voltage
drop：以下「１ダイオード電圧降下」とする）分だけマ
イナス側に高くなっているという条件で機能しているだ
けの電流源なのである。もし１ダイオード電圧降下より
も低いとすれば、出力電流は実効的にゼロである。特に
注意しない限り、各論理ゲートと比較器の出力はオープ
ン・コレクタ・トランジスタ（ＮＰＮ）であり、したが
って論理ロウ電圧は出力トランジスタの飽和電圧（約
０．２ボルト）に等しい。全論理ゲートの入力は非理想
的な電流源であるから、電流源の非理想的な能力のため
に、論理ハイ電圧は、電流源のマイナス側端子における
電圧マイナス１ダイオード電圧降下に等しい。特に説明
しない限り、ＡＳＩＣ内部の全電圧は、ローカルなある
いは個々のＡＳＩＣのグラウンドを基準としている。書
かれている電圧の値は公称値とする。

【００３１】本発明の好適実施例によれば、図２、図
３、図４から判るように、このコントローラは、電力供
給ＡＳＩＣ１２および制御ＡＳＩＣ１４と呼ぶ２つの集
積回路（ＩＣｓ）と、ＩＣ外部の各種の離散的な部品と
から構成されている。なお、図３と図４とは対応する矢
印部で結合してひとつの回路図となる。

【００３２】図２から判るように、電力供給回路は電力
供給ＡＳＩＣ１２と、コンデンサ、抵抗器、光トランジ
スタ／ＬＥＤ、変成器、ダイオードブリッジを含むＩＣ
外部の各種の部品とからつくられている。電力供給ＡＳ
ＩＣ１２は絶縁型論理部１６、発振器１８、電流源２０
の機能部からつくられている。

【００３３】絶縁型論理部１６の機能は、コマンド・ラ
インに対するＴＴＬコンパチブル入力ステージ、ステー
タス・ラインおよびトリップ・ラインに対するＴＴＬコ
ンパチブル出力ステージ、ステータス・ラインおよびト
リップ・ラインの光アイソレータＳと光アイソレータＴ
に対してそれぞれ光トランジスタ受信器、を提供するこ
とである。２つの回路の間の絶縁性を確保するために、
ＡＳＩＣ１２とＡＳＩＣ１４との間で通信される制御信
号はすべて光アイソレータを介して転送される。

【００３４】入力／出力規格は以下の通りである： 入力 ＴＴＬ論理ハイ入力電圧 最高 ２．０ボルト ＴＴＬ論理ロウ入力電圧 最高 ０．８ボルト ＴＴＬ論理ハイ入力電流 最大 ２０ マイクロアンペア ＴＴＬ論理ロウ出力電流 最大 ４００ マイクロアンペア 出力 ＴＴＬ論理ハイ出力電圧 最低 ２．４ボルト ＴＴＬ論理ロウ出力電圧 最低 ０．４ボルト ＴＴＬ論理ハイ出力電流 最小 ４００ マイクロアンペア ＴＴＬ論理ロウ入力電流 最小 ８ ミリアンペア

【００３５】コマンド入力ラインは、ＡＳＩＣ１２に対
する過渡的な毀損を保護するため、ＩＣ外部のフィルタ
ー・コンデンサＣｃｄに接続され、回路のノイズ耐力を
改善するヒステリシスを備えたインバータＩＮＶ１の入
力に接続されている。このコントローラを使用すべき負
荷の特殊性に依存して、通常閉じている１０マイクロア
ンペアの電流源Ｉ１あるいは通常オープンになっている
１０マイクロアンペアの電流源Ｉ２のいずれかをコマン
ド・ピンに接続することにより、ＩＮＶ１の入力は、コ
マンド・ラインが開路すなわち断線になっているとき、
それぞれ（バイアスより１ダイオードの電圧降下分低
い）ハイか（バイアス・グラウンドより１ダイオードの
電圧降下分高い）ロウに引かれる。

【００３６】電流源Ｉ３、Ｉ４はそれぞれトランジスタ
Ｑ１のベースとコレクタに接続されるが、トランジスタ
Ｑ１のコレクタは光アイソレータＣに接続されている。
インバータＩＮＶ１の入力がロウの場合、インバータＩ
ＮＶ１の出力はオープンコレクタＮＰＮトランジスタで
あり、２００マイクロアンペアのＩ３はトランジスタＱ
１にベース電流を供給する。トランジスタＱ１はＩ４に
よって供給された２ミリアンペアのコレクタ電流により
飽和しているので、コマンド光アイソレータＣのＬＥＤ
を介して電流は流れず、ＬＥＤはオフとなっている。

【００３７】インバータＩＮＶ１の入力がハイの場合イ
ンバータＩＮＶ１の出力はロウであり、Ｉ３からの２０
０マイクロアンペアの電流源により飽和したＮＰＮトラ
ンジスタとトランジスタＱ１はオフ（オープンコレク
タ）となっているので、電流源Ｉ４はコマンド光アイソ
レータＣのＬＥＤに電流を供給してＬＥＤをオンにす
る。

【００３８】回路のノイズ耐力を改善するため、インバ
ータＩＮＶ２、ＩＮＶ３は共にヒステリシスが組み込ま
れた入力ステージを備えている。ＩＣ外部のコンデンサ
Ｃ_tr、Ｃ_stは、ＡＳＩＣ１２に対する過渡的毀損を防ぐ
ためそれぞれトリップ出力およびステータス出力に接続
されている。

【００３９】トリップ光アイソレータＴの光トランジス
タの状態がオープンコレクタ（ＬＥＤはオフ）の場合、
インバータＩＮＶ２の入力はＩ５（２００マイクロアン
ペア）により高位しきい値以上に引かれて、インバータ
ＩＮＶ２の出力はロウになり、飽和したＮＰＮトランジ
スタ、即ちトリップ状態ではないことを示している。ト
リップ光アイソレータＴの光トランジスタが飽和（ＬＥ
Ｄはオン）している場合、インバータＩＮＶ２の入力は
低位しきい値以下となり、インバータＩＮＶ２の出力は
オープンコレクタのＮＰＮトランジスタとなり８００マ
イクロアンペアのＩ８によりハイに引かれ、トリップ状
態であることを示している。

【００４０】同様に、ステータス光アイソレータＳの状
態がオープンコレクタ（ＬＥＤはオフ）の場合、インバ
ータＩＮＶ３の入力はＩ６（２００マイクロアンペア）
により高位しきい値以上に引かれて、インバータＩＮＶ
３の出力はロウになり、飽和したＮＰＮトランジスタ、
即ちステータス状態ではないことを示している。ステー
タス光アイソレータの光トランジスタが飽和（ＬＥＤは
オン）している場合、インバータＩＮＶ３の入力は低位
しきい値以下となり、インバータＩＮＶ３の出力はオー
プンコレクタのＮＰＮトランジスタとなり８００マイク
ロアンペアのＩ７によりハイに引かれ、ステータス状態
であることを示している。

【００４１】発振器部１８の機能は変成器を駆動する信
号を発生することであり、この変成器駆動信号は、絶縁
変成器２２、全波整流ブリッジＢＲ１、平滑用コンデン
サＣ _vs1 により、ＡＳＩＣ１４のコントローラ回路に電
力を供給するために使用される。

【００４２】発振器２６は、トランジスタＱ２、Ｑ３を
駆動するように高速出力比較器により改良された標準の
エミッター結合発振器である。発振器の周波数はＡＳＩ
Ｃの外部に搭載されたコンデンサＣ_OSC と抵抗器Ｒ_OSC
により設定される。発振器２６は２つの出力信号、Ａ、
Ｂを発生するが、これらは２５０キロヘルツの方形波で
相互に１８０°移相している。発振器は、トランジスタ
Ｑ２、Ｑ３を駆動してハイの場合飽和させ、ロウの場合
オープンコレクタにする。トランジスタＱ２、Ｑ３のコ
レクタは変成器２２の１次巻線の両端子に接続され、変
成器２２の１次巻線のセンタータップはバイアスライン
に接続されている。トランジスタＱ２、Ｑ３によって駆
動されると、変成器は２つの同期した１：４の比の変成
器（１次対２次の比は１／２：２）として動作する。変
成器の実際の効率によりトランジスタＱ２、Ｑ３の飽和
電圧は０．２ボルトに、バイアス電圧は５ボルト等しい
が、変成器の２次巻線の両端にピーク・ピーク電圧１
６．５ボルトの方形波が発生する。全波整流器ＢＲ１は
１５．１ボルトの直流出力を生成するため、変成器の２
次巻線の両端に配置される。コンデンサＣ_vs1 は整流器
の直流出力の両端に配置されて、ＡＳＩＣ１４の制御回
路に電力を供給するＶＳ１とＧＮＤの間に接続される出
力を平滑化する。

【００４３】電流源部２０の機能は、ＡＳＩＣの他部に
電力を供給するため温度に対して安定な電流源を提供す
ることである。他の全電流源を誘導するために使用され
る基準電流レベルは、ＩＣ外部に接続されている抵抗器
Ｒ_sbias により設定される。電流源部２０とＡＳＩＣ１
２の他の機能部位は５ボルトの公称電圧レベルで動作す
る。ＩＣ外部のコンデンサＣ_biasは、ＡＳＩＣ１２の機
能ブロックのスイッチングにより発生するノイズを最小
にし、かつＡＳＩＣ１２の過渡的毀損を保護するため、
バイアス・ラインおよびバイアスＧＮＤラインの間に取
り付けられている。

【００４４】制御回路の機能は、ａ）ＭＯＳＦＥＴでつ
くられた固体回路スイッチによりＡＳＩＣ１２からのＣ
_com 入力に対応して、負荷電流をオンにしたりオフにし
たりし、ｂ）選定したトリップ時間対負荷電流曲線にし
たがって負荷から負荷電流を除く１次トリップ機構を与
え、ｃ）所定の校正レベル（電流限界）に最高負荷電流
を制限し、ｄ）ＭＯＳＦＥＴを毀損から保護する２次ト
リップ機構を与え、ｅ）ＡＳＩＣ１２からのＣ_com 入力
によりリセットされるまでコントローラをオフとして、
トリップを保持するトリップ・ラッチ機能を与え、ｆ）
規定のしきい値を越える負荷電流あるいは負荷電圧のい
ずれかが存在していることを反映するステータス表示を
ＡＳＩＣ１２に連絡するため、光アイソレータＬＥＤに
必要な駆動信号を与え、ｇ）ＡＳＩＣ１２にトリップ表
示を連絡するため、光アイソレータＬＥＤに必要な駆動
信号を与える、ことである。

【００４５】図３と図４から判るように、制御回路は制
御ＡＳＩＣ１４と抵抗器、コンデンサ、光トランジスタ
／ＬＥＤ、ＭＯＳＦＥＴ、半導体過渡電圧サプレッサー
を含むＩＣ外部の各種の部品とからつくられている。制
御ＡＳＩＣ１４は次の機能部、バンドギャップ電流／電
圧基準部３０、Ｉ² ＲＣ部３２、ステータス部３４、パ
ワーアップ・リセット部３６、光アイソレーター基準駆
動部３８、ＭＯＳＦＥＴ駆動・電流制限部４０、ＭＯＳ
ＦＥＴ保護部４２、論理部４４から構成されている。

【００４６】バンドギャップ電流／電圧基準部３０は、
ＡＳＩＣ１４の他の機能部によって使用される、温度に
対して安定な電圧基準、温度に対して安定な電流源、抵
抗器に比例した電流源を提供する。

【００４７】バンドギャップ電圧基準Ｖ_ref は標準バン
ドギャップ基準回路から引き出されるが、この標準バン
ドギャップ基準回路は、約１．２５ボルトの本質的に温
度に対して安定な電圧を生成する。そしてこの電圧は内
部の抵抗器による比例動作を使用して拡大され、ＡＳＩ
Ｃ１４の他の機能部に対する基準電圧の役目をする３．
２５ボルトのＶ_ref を得る。またＶ_ref はＲ_cbias とと
もに使用されて、ＡＳＩＣ１４の他の機能部に電力を供
給するために使用される、温度に対して安定なバンドギ
ャップ（ＢＧ）電流源を生成する。また、抵抗器に比例
した（ＲＲ）電流源はこの機能部の中に生じる（develo
ped)が、これらの電流源の値は、ＲＲ電流源の値を確定
するために使用される電流源に一致したＡＳＩＣの内部
の抵抗器を介してＲＲ電流源を与えることにより、Ｖ
_ref 以外の値の温度に対して安定な電圧基準、即ちＡＳ
ＩＣ１４の他の機能部位に必要な電圧基準を生成するた
め、ＡＳＩＣの内部の抵抗器により比例する。

【００４８】Ｉ² ＲＣ回路３２は、電線を流れる電流に
よる発熱の関数として電線の温度の電子的アナログ値を
生成し、トリップ時間対負荷電流曲線をシミュレートし
て、該電線温度が所定の大きさに上昇したことを示すト
リップ信号を出力する。さらに、回路３２は「熱記憶」
として知られる機能を備えている。熱記憶とは、前に電
線に蓄積されたエネルギ、あるいは前の負荷電流のため
に電線の温度が当初から高いことにより、所与の負荷電
流レベルのトリップ時間を短くする機構を指す用語であ
る。この機構がなければ、所与の負荷電流レベルに対す
るトリップ時間は一定の値のままとなり、電線温度が室
温に戻ることができない間隔で負荷電流を反復して使用
すると、電線は最高規定レベルを超過してしまうことに
なる。

【００４９】電線温度を選定した大きさに上昇する電力
量を消費するのに必要な時間を決定するために、電線の
熱的模型を使用することができる。以下に示す１階微分
方程式は、電線に蓄積されるエネルギを、時間の関数で
表した電線の温度上昇に比例する時間の関数（Ｅ
_w （ｔ））模型である。即ち、

【数２】 ここに、 Ｒ_w 電線の抵抗 Ｉ_w （ｔ） 時間の関数としての電線を流れる電流 Ｒ_w Ｉ_w2（ｔ） 電線内で消費される電力 Ｋ １／電線の熱時定数

【００５０】この解は次の通りである。

【数３】

【００５１】Ｉ² ＲＣ回路部３２は、電線の温度上昇を
シミュレートし、電線の温度が規定値に上昇した場合ト
リップ信号を発生する。回路３２は電圧の形をした電気
信号を発生するが、この電気信号は、以下に説明するよ
うに、上記エネルギ／温度方程式に比例している。

【００５２】シャントＲ_s を介して流れる負荷電流Ｉ_w
（ｔ）により、シャントＲ_S の両端に次の電圧が生じ
る。

【数４】 グラウンド感知オペ・アンプＯＰ２の非反転端子は６０
０オームの抵抗器Ｒ２４を介してシャントＲＳのプラス
側に接続されている。オペ・アンプＯＰ２の出力はＮＰ
ＮトランジスタＱ２９のベースおよび安定化コンデンサ
Ｃ_t1とそれに直列に接続されている抵抗器Ｒ_ivを介して
接地に接続されている。トランジスタＱ２９のエミッタ
ーは、コンデンサＣ_t1と抵抗器Ｒ_ivの接続点と、６００
オームの抵抗器Ｒ２５を介してオペ・アンプＯＰ２の反
転端子に接続されている。このオペ・アンプＯＰ２のフ
ィードバック回路の配列により、オペ・アンプＯＰ２の
反転端子の電圧はその非反転端子の電圧、即ちＲ_s の電
圧と強制的に等しくさせられることになる。トランジス
タＱ２９のベース電流は無視できるとすると、

【数５】 トランジスタＱ３０、Ｑ３１、Ｑ３２は標準「ウィルソ
ン」電流ミラー構成をつくっており、ベース電流の誤差
を最小にすることによりコレクタ電流の整合を改善して
いる。ＩＣ外部のトランジスタＱ３０、Ｑ３１のエミッ
ター抵抗Ｒ_t １、Ｒ_t ２はそれぞれ電流ｉ２（ｔ）の外
部校正用手段となっている。即ち、

【数６】 電流ｉ２（ｔ）の校正は、極めて正確にそして迅速かつ
低コストで、コントローラ・トリップ時間対負荷電流曲
線の最終トリップを調整する手段になる。最終トリップ
の校正は、以下に説明するようにして行われる。即ち、
コンデンサＣ_i を回路から外して回路の時定数を０に等
しくし、コントローラを介して選定した最終トリップ電
流を流し、それぞれ比較器ＣＭＰ７の反転および非反転
入力に接続されているピンＣ_al１とＣ_al２（Ｐ２９、Ｐ
３０）の間の電圧差が０ボルトになるまで抵抗器Ｒ
_t １、Ｒ_t ２を微調整（trimming）するのである。つい
でコンデンサＣ_i を接続して回路を完成する。

【００５３】レーザートリミングのような抵抗器の調整
方法は抵抗器の値を大きくするだけであることから、電
流ｉ２（ｔ）の調整には２つの抵抗器が必要である。ト
ランジスタＱ３０に接続されているＲ_t １の値を大きく
するとｉ２（ｔ）が大きくなり、トランジスタＱ３１に
接続されているＲ_t ２の値を大きくすると電流ｉ２
（ｔ）の値が小さくなる。

【００５４】ＮＰＮトランジスタＱ３３、Ｑ３４、Ｑ３
５、Ｑ３６と３００マイクロアンペアのバンドギャップ
電流源、Ｉ_ref により、以下に示すように近似的に電流
を自乗する機能が形成される。

【数７】

【００５５】自乗される電流ｉ２はダイオード接続トラ
ンジスタ（diode connected transistor）Ｑ３３、Ｑ３
４に供給される。トランジスタＱ３６は相対的に大きい
電流源（３００マクロアンペア）により電流が供給され
る。ｉ３に比較して大きい電流源Ｉ_ref のためにトラン
ジスタＱ３６の両端のダイオード降下電圧は常に一定で
あり、トランジスタＱ３３、Ｑ３４の両端に発生する２
つのＶ_bes の合計はトランジスタＱ３５のベース〜エミ
ッター間に印加され、これによってＱ３３、Ｑ３４のコ
レクタ電流を自乗する。

【００５６】トランジスタＱ３７、Ｑ３８、Ｑ３９と抵
抗器Ｒ２６、Ｒ２７は標準ウィルソン電流ミラー構成を
つくっており、トランジスタＶ_beの不一致による誤差を
最小にするエミッター抵抗器によりベース電流の誤差を
最小にすることによりコレクタ電流の整合を改善してい
るが、この結果

【数８】 になる。

【００５７】電流ｉ４（ｔ）はダイオード接続のＮＰＮ
トランジスタＱ４０を介して流れ、抵抗器Ｒ_i とコンデ
ンサＣ_i からつくられる並列Ｒ−Ｃ回路網を充電する。
抵抗器Ｒ_i とコンデンサＣ_i の両端の電圧は次に示すと
おりである。

【数９】

【数１０】

【００５８】Ｅ_w （ｔ）に対する数式（２）と、Ｖ
_W （ｔ）に対する数式（８）と（９）とを比較すること
により、この２つは以下の条件のもとでは比例関係にあ
ることが判る。即ち、

【数１１】 ２つの方程式の相互に等しい時定数を設定しており、前
に方程式Ｎｏ．６、Ｎｏ．７で示した通りＩ４（ｔ）は
Ｉ_w ² （ｔ）に比例しており、１／Ｃ_i ＊Ｙ（定数）は
Ｒ_w と正比例するように選ばれている。

【００５９】例を挙げると、Ｉ_w （ｔ）をステップ関数
（ｔ＞０に対してＩ_w （ｔ）＝Ｉ_w、ｔ＜０に対してＩ
_w （ｔ）＝０）としかつＶ_w （ｔ＝０）＝０とすると、
Ｖ_w（ｔ）に対する解は、

【数１２】 となり、この方程式が図６の曲線をつくるために使用さ
れることに注意されたい。

【００６０】ダイオード接続トランジスタＱ４０はＲＣ
回路網のＲ_i 、Ｃ_i に接続されており、比較器ＣＭＰ７
など、他の回路を介してＲＣ回路網が放電することを防
止し、たとえ電力を取り去っても熱記憶を保存している
ので、電気機械的熱型回路ブレーカーと同じ記憶機能を
提供している。

【００６１】電流／電圧回路３０から誘導されたＶ_REF
と比較器ＣＭＰ７の非反転入力との間に接続されたダイ
オード接続トランジスタＱ４１は、トランジスタＱ４０
の両端の電圧降下に関する温度の影響を補償する。

【００６２】ＣＭＰ７の反転端子における電圧（Ｖ_cmp
７−）は、

【数１３】 に等しい。ただしＶＱ４０はＱ４０の両端の電圧降下で
ある。

【００６３】ＣＭＰ７の非反転端子における電圧（Ｖ
_CMP ７＋）は、

【数１４】 に等しい。ただしＶＱ４１はＱ４１の両端の電圧降下で
ある。ダイオードＱ４１は電流源Ｉ１５により準方向に
バイアスされている。

【００６４】ＶＱ４０とＶＱ４１の両端の電圧降下の間
の差は無視できるものとすると、Ｖ _w （ｔ）がＶ_ref よ
りも低くてＶ_cmp ７−はＶ_cmp ７＋よりも低く、かつ比
較器ＣＭＰ７の出力がハイで、電線温度が選定した大き
さ以上に上昇していなかったことを示す場合、トリップ
状態は生じない。

【００６５】再びＶＱ４０とＶＱ４１の両端の電圧降下
の間の差は無視できるものとすると、Ｖ_w （ｔ）がＶ
_ref よりも高くてＶ_cmp ７−はＶ_cmp ７＋よりも高く、
かつ比較器ＣＭＰ７の出力がロウで、電線温度が選定し
た大きさに上昇したことを示す場合、トリップ状態が生
じる。比較器ＣＭＰ７の出力は、Ｉ² ＲＣトリップ・ラ
インを介してＮＡＮＤゲートＮＡＮＤ４の入力Ｃに接続
されている。

【００６６】一例として、図６に示すＭＳ３２２０によ
るトリップ時間対負荷電流曲線２を得るために使用され
るＩＣ外部の部品の値は次に示すとおりである。

【数１５】 Ｒ_S ＝１０ミリオーム（定格１０．０アンペアの負荷電
流） Ｒ_iv＝１５．８キロオーム Ｃ_t ＝１０００ピコファラッド Ｒ_i ＝１５．１メグオーム Ｃ_i ＝１マイクロファラッド Ｒ_t １およびＲ_t ２＝公称最終トリップ負荷電流パーセ
ント（定格電流の１２６．５パーセント）に調整された
値。Ｒ_t １およびＲ_t ２の近似値はそれぞれ２０キロオ
ームである。

【００６７】図６に示す点線の曲線４、６はそれぞれ最
長トリップ時間対負荷電流曲線および最短トリップ時間
対負荷電流曲線を表している。

【００６８】Ｖ_w （ｔ）の方程式（Ｎｏ．８あるいはＮ
ｏ．９）を使用すると、回路３２のＩＣ外部の１つある
いはそれ以上の部品を調整して回路の性能を調整すれ
ば、その用途に特定する条件を満足させることができる
ことが判る。１つあるいはそれ以上の外部の部品を調整
することにより変更できる電流性能特性は、トリップ時
間対負荷電流曲線の時定数、負荷電流の定格（即ち、
２．５アンペア、５．０５アンペア、１０．０アンペア
等）、最終トリップ負荷電流である。たとえば、所与の
負荷電流定格に対する別のトリップ時間対負荷電流曲線
の時定数はコンデンサＣ_i と抵抗器Ｒ_i を調整すること
により求めることができ、所与のトリップ時間対負荷電
流曲線の時定数に対する別の負荷電流定格はＲ_s を調整
することにより使用でき、最終トリップ負荷電流は抵抗
器Ｒ_t １、Ｒ_t ２、Ｒ_ivにより調整することができる。

【００６９】望ましくは、シャントＲ_s の抵抗値は、１
００％定格電流、ＲＩ、によりシャントの両端に１００
ミリボルト（１００％定格電流あたり１００ミリボル
ト）発生するように選定した。即ち、１０アンペアの定
格電流を持ったコントローラは１０ミリオームのシャン
トを使用できる。このようにシャントを選ぶことによ
り、所与の定格電流に対してシャントの両端に生じる電
圧は定格電流の値とは独立に同一、たとえば、ＲＩのＸ
％＝Ｒ_s の両端にＸミリボルト、になる。しかし、希望
するならば、別のスケール要因を備えた別のシャント抵
抗値を選んでも良いのである。

【００７０】ステータス回路３４の機能は、負荷電流あ
るいは負荷電圧がそれぞれ所定のしきい値を越えた場
合、選定した電流のステータス表示あるいは電圧のステ
ータス表示のいずれかを出力することである。電流ステ
ータス表示はピン２５をピン２４に接続することにより
選ばれ、電圧ステータス表示はピン２６をピン２４に接
続することにより選ばれる。電流ステータスについて言
及すれば、接地感知比較器ＣＭＰ３の反転端子に接続さ
れた１８ミリボルトの基準電圧は、３０マイクロアンペ
アの抵抗比電流源Ｉ４と６００オームの抵抗器Ｒ２によ
って設定される。比較器ＣＭＰ３は、回路のノイズ耐力
を向上するため約４ミリボルトのヒステリシスを持つよ
うに設計されている。比較器ＣＭＰ３の非反転端子は６
００オームの抵抗器Ｒ１を介して抵抗器Ｒ_s に接続され
ている。シャントＲ_s の両端の電圧がＣＭＰ３のしきい
値（１８ミリボルト）よりも小さい場合、Ｉステータス
ピンＰ２５に接続されているこの比較器の出力はロウで
あり、シャントＲ_s の両端の電圧が上位しきい値（２２
ミリボルト）を越える場合は、出力はハイである。

【００７１】電圧ステータスについて言及すれば、比較
器ＣＭＰ４の反転ピンは、５０マイクロアンペアのバン
ドギャップ電流源Ｉ５のプラス端子と、ダイオード接続
のＮＰＮトランジスタの陰極と、ピンＰ２７を介してＲ
_vstat とに接続され、ついでライン・グラウンドＧＮＤ
に接続されている。比較器ＣＭＰ４の非反転ピンは、電
流／電圧回路３０から誘導された基準電圧Ｖ_ref に接続
されている。比較器ＣＭＰ４は、ノイズ耐力を向上する
ため約０．５ミリボルトのヒステリシスを持つように設
計されている。抵抗器Ｒ_vstat は上位負荷電圧しきい値
Ｖ_upと下位負荷電圧しきい値Ｖ_loが次に示すような値に
なるように選ばれている。即ち、

【数１６】 負荷の両端の電圧がＶ_loよりも低い場合、比較器ＣＭＰ
４の反転端子における電圧は非反転端子よりも高く、Ｖ
ステータスピンＰ２６に接続されている出力はロウであ
る。負荷の両端の電圧がＶ_upよりも高い場合、比較器Ｃ
ＭＰ４の反転端子における電圧は非反転端子よりも低
く、出力はハイである。ダイオードＱ１は、比較器ＣＭ
Ｐ４の反転端子における電圧が、接地より１ダイオード
電圧降下分以上低くなることを防止することにより、電
圧定格を越えた場合に生じるであろう毀損からＡＳＩＣ
１４を保護する。

【００７２】パワーリセット回路３６の機能は、ＶＳ１
（ピンＰ２１）と接地（ピンＰ２３）との間に十分な動
作電圧が現れるまでＡＳＩＣ１４の回路の重要部位をリ
セット／ディスエーブルすることである。

【００７３】出力信号ＭＰに対する電流ミラーＰＮＰト
ランジスタＱ９、電流ミラー・コレクタの抵抗器Ｒ２
９、２つのＮＰＮトランジスタＱ７、Ｑ８、ベースの抵
抗器Ｒ５は他の出力信号、ＣＭＤ、ＴＲＰ、ＳＴＳ、Ｌ
ＡＴのそれぞれにに対して全く同じになっているので、
ＭＰ出力信号の動作の詳細だけを説明する。

【００７４】回路３６は、ＡＳＩＣ１４内の他の全ての
電流源の前にＱ２、Ｑ３、Ｑ６、Ｒ６からつくられ共通
ベースＰＮＰ電流ミラーに電流が流れるように動作す
る。トランジスタＱ４のコレクタ電圧が、Ｑ４のコレク
タに接続されているＱ６のＮＰＮツェナーダイオード
（Ｖ_q ６＝６．８ボルト）プラス、温度補償のために追
加されているダイオードＱ５の１ダイオード電圧降下
（Ｖ_q ５＝０．７ボルト）、よりも低い場合、Ｑ４のコ
レクタ電流は流れないので、トランジスタＱ７に対する
ベース電流は得られない。このトランジスタＱ７はベー
スの抵抗器Ｒ５と共通抵抗器Ｒ４によりロウに引かれる
ので、トランジスタＱ７はオフとなりトランジスタＱ８
はオン（コレクタ〜エミッター間は、トランジスタＱ９
と抵抗器Ｒ２９からつくられた電流ミラーの部分から供
給されるベース電流のため飽和になっている）になる。
トランジスタＱ８が飽和電圧の時の出力信号ＭＰによ
り、抵抗器Ｒ_mv（ピンＰ４８）からの電流がすべてトラ
ンジスタＱ８により接地に短絡されるので、後で説明す
るように、ＭＯＳＦＥＴ保護回路４２は動作不能にな
る。

【００７５】トランジスタＱ４のコレクタ電圧が、Ｖ_q
６＋Ｖ_q ５より高い場合、Ｑ４のコレクタからの電流は
トランジスタＱ７のベースに流れ込み、トランジスタＱ
７のコレクタ〜エミッターを飽和させ、トランジスタＱ
８をオフにすることにより、トランジスタＱ８はＭＯＳ
ＦＥＴ保護回路４２に何も影響しないようになる。トラ
ンジスタＱ４のコレクタ電圧は、ＶＳ１がおよそもう１
つのダイオード降下分高い場合（８．２ボルト）、Ｖ_q
６＋Ｖ_q ５に等しい。

【００７６】光アイソレータ駆動部３８の機能は主電流
源を再接続する手段となることであり、この主電流源
は、必要な場合、トリップＴとステータスＳの光アイソ
レータのＬＥＤ部分を介してＡＳＩＣの大部分に電流を
供給する。また回路部３８が電圧源ＶＳ２を確定する
と、ＶＳ２からＡＳＩＣ１４の大部分の部品に電流が供
給される。

【００７７】電圧源ＶＳ２はＮＰＮトランジスタＱ１０
のツェナー電圧（６．８ボルト）プラス、準方向にバイ
アスされたトランジスタＱ１１のダイオード降下（０．
７ボルト）により確定するが、このＱ１１は約７．５ボ
ルトの総計に対する温度補償のために追加されている。

【００７８】ステータス光ドライブとトリップ光ドライ
ブの動作は同じなので、ステータス光ドライブについて
だけ説明する。

【００７９】インバータＩＮＶ４の入力がロウで、電流
あるいは負荷電圧がしきい値よりも低いことを示してる
場合、インバータＩＮＶ４の出力はハイ（オープンコレ
クタ）である。バンドギャップ電流源Ｉ６（２００マイ
クロアンペア）によりトランジスタＱ１４は飽和になる
が、したがってトランジスタＱ１４のコレクタはバンド
ギャップ電流源Ｉ７（２ミリアンペア）に接続されてい
る。Ｑ１４のコレクタ電流、電流Ｉ７、とベース電流、
Ｉ６はＶＳ２に流入し、ＡＳＩＣ１４の電子回路の大部
分に電力を供給する。

【００８０】インバータＩＮＶ４の入力がハイの場合、
インバータの出力はロウで、電流源Ｉ６からの電流はす
べてなくなり、ツェナーダイオードＱ１２にツェナー降
伏を起こさせる。ツェナーダイオードＱ１２は、トラン
ジスタＱ１４のベースをエミッターよりも約１つのダイ
オード降下分低い電位に引き、Ｑ１４をオフにする。ト
ランジスタＱ１４がオフになると、電流源Ｉ７はステー
タス光アイソレータＳのＬＥＤ部分（ピンＰ１９）を介
して流れ、ピンＰ２０を介してＶＳ２に流入し、ＡＳＩ
Ｃ１４の電子回路の大部分に電力を供給するとともに、
電流あるいは負荷電圧がしきい値以上であることを表示
する。

【００８１】ＭＯＳＦＥＴ駆動・電流制限回路部４０の
機能は、ＭＯＳＦＥＴのゲート〜ソース間の電圧を操作
することにより、ＭＯＳＦＥＴのドレイン〜ソース間抵
抗値を制御することである。ＭＯＳＦＥＴ制御機能はＭ
ＯＳＦＥＴをオンにしたりオフにしたりするように、か
つＭＯＳＦＥＴを流れるピーク電流を校正レベルあるい
は選定レベルに制限するように設計されている。電流を
制限することにより過電流状態によりＭＯＳＦＥＴが毀
損されることを防止している。

【００８２】図にＰＳ１〜ＰＳ７と示されている複数の
ＭＯＳＦＥＴは、６００オームの抵抗器Ｒ８〜Ｒ１４に
それぞれ接続されているゲートにより、並列に接続され
ているソースとドレインを持っている。抵抗器Ｒ８〜Ｒ
１４は、ピンＰ３８を介してＩＣ外部に搭載されている
コンデンサＣ_T （必要な場合はピン３８のＣ_t の代わり
に、８番目のＭＯＳＦＥＴと１５ボルトのツェナーダイ
オードを取り付けることができる）に接続されている別
の６００オームの抵抗器Ｒ１５とともに電流源Ｉ１２と
Ｉ１１の間の接続点およびピンＰ４７に接続されてい
る。電流源Ｉ１２、Ｉ１１は、ＶＳ１とオペ・アンプＯ
Ｐ１の出力との間に接続されているＩ１０と共に、ＶＳ
１と接地との間に接続されており、オペ・アンプＯＰ１
の出力は、電流源Ｉ１１が電流を流す（energization）
状態を制御するようになっている。

【００８３】オペ・アンプＯＰ１のイネーブルがロウの
場合、この比較器の出力は、１００マイクロアンペアの
電流源Ｉ１０によりハイに引かれて２．２ミリアンペア
のバンドギャップ電流源Ｉ１１をオンにする。バンドギ
ャップ電流源Ｉ１２は６００マイクロアンペアを給電
し、電流源Ｉ１１は、ＭＯＳＦＥＴのゲートおよびコン
デンサＣ_T を放電して、６００オームのゲート抵抗器Ｒ
８〜Ｒ１５を介してＭＯＳＦＥＴのゲートおよびコンデ
ンサＣ_T から流れる１．６ミリアンペアの正味電流と共
に、２．２ミリアンペアを吸い込む(sink)。完全に放電
が終わると電流源Ｉ１１のマイナス側端子の電圧、また
電流源Ｉ１２のプラス側端子も、接地ＧＮＤよりおよそ
１つのダイオード降下分高くなる。各ゲートは完全に放
電しているので、Ｒ８とＲ１５を介して流れる電流はな
く、したがってＭＯＳＦＥＴのゲートの電圧も接地ＧＮ
Ｄよりおよそ１つのダイオード降下分高くなり、ＭＯＳ
ＦＥＴがオフであること、即ち、ＭＯＳＦＥＴのドレイ
ン〜ソース間領域は高インピーダンスの状態にあること
が保証される。ＡＳＩＣ１４には８つのＭＯＳＦＥＴを
直接駆動する出力が含まれている。即ち８つのＭＯＳＦ
ＥＴのゲートを抵抗器Ｒ８からＲ１５の出力に直接接続
することができる。ＭＯＳＦＥＴの追加を希望するので
あれば、出力ＣＧとＩＣ外部のゲート抵抗器が必要にな
る。出力ＣＧ、即ちピンＰ４７はコンデンサＣ_compに接
続され、ついでピンＰ４５を介してオペ・アンプＯＰ１
の非反転端子に接続されている。

【００８４】オペ・アンプＯＰ１のイネーブルがハイ
で、６００オームの抵抗器Ｒ１９を介してシャント抵抗
器Ｒ_S に接続されているＯＰ１の非反転端子がＯＰ１の
反転端子よりも低い場合、オペ・アンプＯＰ１の出力で
ある電流制限電圧はロウで、１００マイクロアンペアの
電流源からの全電流をオペ・アンプＯＰ１の出力に迂回
させ、電流源Ｉ１１の入力から外す。これによって電流
源Ｉ１１、即ち、２２Ｘ乗算電流源（22X multiplying
current source）はオフになる。電流源Ｉ１２からの６
００マイクロアンペアが流れてＭＯＳＦＥＴのゲートを
充電しＭＯＳＦＥＴをオン（ドレイン〜ソース間を低抵
抗値）にする。ゲートが完全に充電すると、抵抗器Ｒ８
〜Ｒ１５を介して流れる電流はなく、したがってＭＯＳ
ＦＥＴのゲートの電圧はＶＳ１よりおよそ１ダイオード
電圧降下分低くなり、ＭＯＳＦＥＴがオフになることを
保証する。ＩＣ外部の１５ボルトのツェナーダイオード
Ｚ１〜Ｚ７は、ゲート〜ソース間の過電圧による毀損か
らＭＯＳＦＥＴを保護するため、ＭＯＳＦＥＴのゲート
とソースの間に接続されている。普通のＭＯＳＦＥＴは
２０ボルトのゲート〜ソース間最大電圧定格を持ってい
る。

【００８５】シャント抵抗器Ｒ_S の両端の電圧降下（Ｏ
Ｐ１の非反転端子）が電流制限電圧（ＯＰ１の反転端
子）を越えるような負荷電流が流れると、ＯＰ１の出力
は飽和から戻り始め、電流源Ｉ１０からの１００マイク
ロアンペアの幾分かを電流源Ｉ１１の入力に迂回させ、
電流源Ｉ１１をオンにする。注意すべきことは、ＯＰ１
の出力電圧は電流源Ｉ１１の値に対して、線形効果を有
していることである。たとえば、ＯＰ１の出力＝０ボル
トのときＩ１１＝０ミリアンペア、ＯＰ１の出力＝ＶＳ
２／２のときＩ１１＝１．１ミリアンペア、ＯＰ１の出
力＝ＶＳ２のときＩ１１＝２．２ミリアンペアである。
ＯＰ１の出力がプラスになりＩ１１をオンにするのに伴
い、Ｉ１２からの電流はＭＯＳＦＥＴのゲートから外れ
電流源Ｉ１１に迂回する。別の電流もＭＯＳＦＥＴのゲ
ートからＩ１１に流れるので、ＭＯＳＦＥＴのゲート〜
ソース間電圧は低くなり、ソース〜ドレイン間抵抗値を
大きくし、つぎに負荷電流を小さくしてシャントＲ_S の
両端の電圧を低くする。平衡した定状状態に達するの
は、シャントＲ_S の両端に生じた電圧（ＯＰ１の非反転
端子）が電流制限電圧（ＯＰ１の反転端子）に等しい場
合である。

【００８６】電流制限レベルを越える負荷電流は異なる
２つの時刻で発生しても良い。第１に、コントローラは
負荷電流中にオンになり、この場合、オンになっている
あいだ回路は負荷電流を電流制限レベルに制限できる。
第２に、コントローラが完全にオン、即ち、ＭＯＳＦＥ
Ｔのドレイン〜ソース間が低抵抗値のあいだ、過負荷電
流をコントローラに流すことができる。この場合高度の
電流のオーバーシュートが発生し、一方、回路はＭＯＳ
ＦＥＴのゲート〜ソース間の電圧を低くしてドレイン〜
ソース間の抵抗値を高くする。このピーク・オーバーシ
ュートを制限しかつオーバーシュートの継続時間を短く
するために、ダイオード接続のＮＰＮトランジスタＱ１
７、Ｑ１８を介して、ＮＰＮトランジスタＱ１６とエミ
ッターの抵抗器Ｒ１６がＭＯＳＦＥＴのゲートと接地の
間に接続されている。シャントの両端電圧が、３つの準
方向バイアスのダイオード降下、即ち約２．１ボルトに
等しければ、ベース電流がトランジスタＱ１６に流入し
このトランジスタをオンにしてＭＯＳＦＥＴのゲートか
ら電荷を急速に取り除く。シャント電圧がそのレベル以
下に降下すると、シャントの両端の電圧が電流制限電圧
に等しくなるまで、電流源Ｉ１１、１１２からつくられ
た普通の出力ゲート・ドライブ回路がＭＯＳＦＥＴの放
電を引き受ける。

【００８７】オペ・アンプＯＰ１の反転端子はＣＬ１ピ
ンＰ４６に接続されている。上に説明した通り、１００
ミリボルト／１００％定格電流のシャントが選ばれた場
合、電流制限レベル・パーセントはＣＬ１のミリボルト
の電圧にほぼ等しい。たとえば、ＣＬ１が８００ミリボ
ルトであるとすれば、回路は定格負荷の約８００％に電
流を制限する。異なる抵抗値のシャントを選んだとすれ
ば、ＣＬ１の電圧によって設定された電流制限パーセン
トはそれに合わせて調整しなければならない。電流制限
電圧は、３０マイクロアンペアの抵抗器比電流源Ｉ１
３、７．２キロオームの抵抗器Ｒ１７、１４．４キロオ
ームの抵抗器Ｒ１８、Ｒ_cl１、Ｒ_cl２によって設定され
る。抵抗器Ｒ_cl１、Ｒ_cl２はそれぞれピンＰ４４、Ｐ４
３でＩＣ外部に接続されており、ウィルソン電流ミラー
Ｑ１９、１２０、Ｑ２１のエミッター抵抗器となってお
り、トランジスタＱ１９のコレクタとトランジスタＱ２
１のベースは電流源Ｉ１３に、トランジスタＱ２１のコ
レクタはオペ・アンプＯＰ１の反転端子および直列に接
続された抵抗器Ｒ１７、Ｒ１８に、接続されている。

【００８８】ＣＬ１における電圧（Ｖ_cl１）は次の式に
よって与えられる。

【数１７】

【００８９】上に述べたように、レーザートリミングの
ような抵抗器の調整方法は抵抗器の値を大きくするだけ
であるから、ＣＬ１の電圧の調整には２つの抵抗器が必
要である。トランジスタＱ３０に接続されているＲ_cl２
の値を大きくするとＣＬ１の電圧が高くなり、Ｒ_cl１の
値を大きくするとＣＬ１の電圧が低くなる。

【００９０】コンデンサＣ_t は、ＭＯＳＦＥＴのゲート
〜ソース間の電圧の立ち上がり、立ち下がりの速度を調
整することによって、ＭＯＳＦＥＴのターンオン、ター
ンオフ時間を調整するために回路に含まれている。安定
化コンデンサＣ_compは、電流を制限している間負荷電流
の発振を最小にするため、ＯＰ１のフィードバック回路
に接続されている。

【００９１】抵抗器Ｒ１７、Ｒ１８の接続点は比較器Ｃ
ＭＰ５の反転端子に接続されているが、比較器ＣＭＰ５
の非反転端子は抵抗器Ｒ１９を介してシャントＲ_S に接
続され、出力はＭＰ ＥＮＡという名前のラインを介し
て論理回路４４に接続されている。抵抗器Ｒ１７、Ｒ１
８によって形成される分圧器は比較器ＣＭＰ５の反転端
子の電圧（ＣＭＰ５−）を電流制限電圧Ｖ_cl１に等しく
している。

【００９２】シャントの両端の電圧がＶ_cl１の２／３よ
りも低い場合、比較器ＣＭＰ５の出力はロウである。シ
ャントの両端の電圧がＶ_cl１の２／３を越える場合、比
較器ＣＭＰ５の出力はハイである。上述の通り、比較器
ＣＭＰ５の出力は論理回路４４に接続され、以下に説明
するように、ＭＯＳＦＥＴ保護回路４２を動作可能にす
るのに必要な信号の１つとして使用される。

【００９３】過渡状態抑制器ＶＴＲ１、ＶＴＲ２はそれ
ぞれラインからライン・グラウンドおよび負荷からライ
ン・グラウンドの両端に追加され、ラインおよび負荷電
圧のラインの過渡状態による毀損および誘導性負荷をス
イッチすることによって生じる負荷電圧の過渡状態によ
る毀損からＭＯＳＦＥＴとある種の回路を保護してい
る。

【００９４】ＭＯＳＦＥＴ保護回路４２の機能は、第２
のトリップ信号を与えることであるが、この信号はＭＯ
ＳＦＥＴのジャンクション温度が高レベルの電力消費に
より選定された大きさに上昇した時を示す信号であり、
このことが発生するのは電流制限を行っているときであ
る。またこの回路には、ＭＯＳＦＥＴのジャンクション
温度が周囲温度に戻れないような時間間隔で電流制限を
反復使用することを防止するために熱記憶機能が含まれ
ていて、ＭＯＳＦＥＴが最高ジャンクション温度を越え
ないようにしている。

【００９５】電流制限手続きのあいだは、上に説明した
通り、ＭＯＳＦＥＴのドレイン〜ソース間の抵抗値が大
きくなり電流を所定のレベルに制限する。実際に負荷の
両端の電圧が、電流制限レベルだけが負荷を通過してい
てライン電圧の残りはコントローラのライン〜負荷（LO
AD）端子にわたって降下するようになっている場合は、
コントローラと負荷が分圧器を形成していることにな
る。電流制限中、ＭＯＳＦＥＴ内部で消費中の電力によ
る過熱からＭＯＳＦＥＴを保護するためには、ジャンク
ション温度を選定された高さに上昇させる所与の電力を
消費するのに必要な時間を決定するＭＯＳＦＥＴ、パッ
ケージ材料、付属材料を含んだ熱的模型が使用された。
この熱的模型の結果を近似するためには、次に示す１階
微分方程式が使用され、この微分方程式はＭＯＳＦＥＴ
に蓄積されたエネルギを時間の関数として模型化する
が、この時間の関数は、時間の関数として表したＭＯＳ
ＦＥＴの温度上昇に比例している。

【数１８】 ここに、Ｐ（ｔ）＝１つのＭＯＳＦＥＴの内部で消費さ
れる電力の時間の関数 ａ＝１／ＭＯＳＦＥＴパッケージシステムの熱的時定数 この解は次に示す式により与えられる。

【数１９】 Ｖ（ｔ）＝ＭＯＳＦＥＴの両端の電圧の時間の関数（Ｖ
ｌｉｎｅ−Ｖｌｏａｄ） Ｉ（ｔ）＝１つのＭＯＳＦＥＴを流れる電流の時間の関
数 Ｉ（ｔ）＝負荷電流／ＭＯＳＦＥＴの数（ＭＯＳＦＥＴ
を流れる負荷電流は等しいものとする） Ｖ（ｔ）＊Ｉ（ｔ）＝１つのＭＯＳＦＥＴの内部で消費
される電力時間の関数 ＥＭＰ（ｔ＝０）ｅ^-at ＝この方程式の熱記憶であっ
て、ＥＭＰ（ｔ＝０）は時間＝０のときにＭＯＳＦＥＴ
に蓄積されているエネルギー

【００９６】回路はＭＯＳＦＥＴの温度をシミュレート
して、ＭＯＳＦＥＴの温度が選定された大きさに上昇し
た場合トリップする。許容温度上昇は、単純にＭＯＳＦ
ＥＴの最高許容ジャンクション温度（たとえば１５０
℃）マイナス、コントローラの最高動作温度（たとえば
８０℃）である。回路部分４２は電圧のかたちで電気信
号を発生するが、この電圧は、次に説明するように上記
エネルギ／温度方程式に比例している。

【００９７】抵抗器Ｒｍｖは直列に接続されたＱ２２、
Ｒ２０を介してラインおよび接地ＧＮＤに接続されてい
る。

【数２０】

【００９８】トランジスタＱ２２、Ｑ２３および抵抗器
Ｒ２０、Ｒ２１は、トランジスタのＶ_be不整合による誤
差を最小化するエミッターの抵抗器のある標準「ウイル
ソン」電流ミラー構成を形成しており、

【数２１】 としている。

【００９９】トランジスタＱ２４、Ｑ２５、Ｑ２６およ
び抵抗器Ｒ２２、Ｒ２３は、標準「ウイルソン」電流ミ
ラー構成を形成し、トランジスタのＶ_be不整合による誤
差を最小化するエミッターの抵抗器を使ってベース電流
の誤差を最小にすることにより、コレクタ電流の整合を
改善しており、

【数２２】 としている。

【０１００】電流ｉ６（ｔ）はダイオード接続のＮＰＮ
トランジスタＱ２８を介して流れ、抵抗器Ｒ_mpとコンデ
ンサＣ_mpで構成された並列Ｒ−Ｃ回路網を充電する。

【０１０１】Ｒ_mpとＣ_mpの両端の電圧は次の式に示すと
おりである。

【数２３】

【０１０２】Ｖ_mp（ｔ）の数式（１７）とＥ_mp（ｔ）の
数式（１６）から判ることは、Ｖ_mp（ｔ）は次に示す条
件のもとではＥ_mp（ｔ）に比例しているということであ
る。即ち、

【数２４】 のとき、２つの方程式の時定数を相互に等しく設定す
る。ｉ６（ｔ）はＶ（ｔ）＊Ｉ（ｔ）に比例する。この
ことは次のように知ることができる。（Ｉ（ｔ）＝Ｉと
する）電流制限中はＩ（ｔ）は定数であり、ｉ６（ｔ）
の方程式で判るように、ｉ６（ｔ）はＶ（ｔ）に比例す
る項に等しいという事実により、ｉ６（ｔ）はＶ（ｔ）
＊Ｉ（ｔ）にほぼ比例しているのである。即ち、

【数２５】 になる。実際には、Ｒ_mv、Ｃ_mp、Ｒ_mpを選ぶことにより
誤差項は部分的に補償される。

【０１０３】ダイオードＱ２８は、Ｒ_mpとＣ_mpの回路網
が他の回路（即ち、比較器ＣＭＰ６）を介して放電する
ことを防止し、たとえＡＳＩＣ１４から電力が取り去ら
れた場合でも熱記憶を保存する。比較器ＣＭＰ６の非反
転端子とＶＲＥＦとのあいだに接続されているダイオー
ド接続トランジスタＱ２７はダイオードＱ２８の両端の
電圧降下に対する温度効果を補償する。

【０１０４】比較器ＣＭＰ６の反転端子の電圧（Ｖ_cmp
６−）は次式に等しい。即ち、

【数２６】 ここに、ＶＱ２８はダイオードＱ２８の両端の電圧降下
である。

【０１０５】比較器ＣＭＰ６の非反転端子の電圧（Ｖ
_cmp ６＋）は次式に等しい。即ち、

【数２７】 ここに、ＶＱ２７はダイオードＱ２７の両端の電圧降下
である。ダイオードＱ２７は電流源Ｉ１４によって準方
向にバイアスされている。

【０１０６】ダイオード両端の電圧降下ＶＱ２７とＶＱ
２８の間の差は無視できるものとすると、Ｖ_mp（ｔ）が
Ｖ_ref よりも低い場合、Ｖ_cmp ６−はＶ_cmp ６＋よりも
低く、比較器ＣＭＰ６の出力はハイでありＭＯＳＦＥＴ
のジャンクション温度は許容量に上昇しておらず、した
がってトリップ状態が生じていないことを示している。
再び、ダイオード両端の電圧降下ＶＱ２７とＶＱ２８の
間の差は無視できるものとすると、Ｖ_mp（ｔ）がＶ_ref
よりも高い場合、Ｖ_cmp ６−はＶ_cmp ６＋よりも高く、
比較器ＣＭＰ６の出力はロウでありＭＯＳＦＥＴのジャ
ンクション温度は許容量に上昇しており、したがってト
リップ状態が生じていることを示している。

【０１０７】ＭＰがロウの場合（即ち、次に説明する論
理回路４４のインバータＩＮＶ１の飽和トランジスタ出
力）、電流ｉｍｖ（ｔ）はＭＰラインを介して他部へ迂
回し回路部４２を流れなくなるから、回路部４２は動作
不能になる。しかし、ＭＰがハイの場合（オープンコレ
クタ）、ｉｍｖ（ｔ）電流は全くＭＰラインに流れない
ので、回路部４２は上に説明した通り動作する。

【０１０８】論理回路４４は各種の入力信号、即ち、Ｍ
Ｐ ＥＮＡ、ＭＰ ＴＲＩＰ、Ｉ²ＲＣ ＴＲＩＰ、Ａ
ＳＩＣ１２からの入力Ｃ_com を使用し、ＡＳＩＣ１４の
他の機能回路部の動作を調整するために必要な適切な出
力信号、即ち、ＣＭＤ、ＭＰ、ＴＲＰを供給する。また
論理回路４４はトリップラッチ機能を備えているが、こ
の機能ではトリップ表示が発生すると、ラッチが設定さ
れてコントローラをオフにし、リセット信号が使用され
るまでラッチは設定されたままになる。

【０１０９】上に説明した通り、Ｃ_com 入力はＡＳＩＣ
１２によって駆動される入力信号のうち、オペレータが
制御できる唯一の入力信号である。Ｃ_com 入力には次に
示す３つの機能がある。即ち、 １）Ｃ_com ＝ハイ（光トランジスタのオープンコレク
タ）：コントローラはオフになる。 ２）Ｃ_com ＝ハイ：トリップの後コントローラはリセッ
トする。 ３）Ｃ_com ＝ロウ（光トランジスタ飽和電圧）：コント
ローラはオンになる。

【０１１０】Ｃ_com 信号はバンドギャップ電流源Ｉ１と
ともに、Ｖ_ref に接続されている非反転入力を持つ比較
器ＣＭＰ１の反転入力に接続されている。比較器ＣＭＰ
１はその中に約０．５ボルトのヒステリシスを持つよう
に設計されているので、低位しきい値はＶ_ref で、高位
しきい値はＶ_ref ＋０．５ボルトである。光トランジス
タのコレクタＣはＣ_com ピンＰ１７に接続されている。
光アイソレータのＬＥＤ部分がオフの場合、光トランジ
スタを介してコレクタ電流が流れず、比較器ＣＭＰ１の
反転端子は、電流源Ｉ１によってＶＳより約１ダイオー
ド電圧降下分低い電圧に引き上げられる。ＣＭＰ１の反
転端子の電圧が非反転端子の電圧（Ｖ_{re f} ＋０．５ボル
ト）よりも高い場合、ＣＭＰ１の出力はロウである。光
アイソレータのＬＥＤ部分がオンの場合、光トランジス
タは１５０マイクロアンペアのコレクタ電流により飽和
し、比較器ＣＭＰ１の反転入力を非反転入力の低位しき
い値電圧（Ｖ_ref ）以下に引き、ＣＭＰ１の出力を強制
的にハイにする。ＣＭＰ１の出力は、ゲートＮＡＮＤ２
のＢ入力とゲートＮＡＮＤ３のＡ入力に接続されてい
る。

【０１１１】コンデンサＣｌａｔはバンドギャップ電流
源Ｉ２のプラス側端子、バンドギャップ電流源Ｉ３のマ
イナス側端子、比較器ＣＭＰ２の反転端子に接続されて
いる。ゲートＮＡＮＤ４の出力がロウの場合、電流源Ｉ
２はオフとなり、電流源Ｉ３はコンデンサＣｌａｔを放
電して、ＣｌａｔをＧＮＤよりも約１ダイオード電圧降
下分上に引く。コンデンサＣｌａｔの電圧、即ち比較器
ＣＭＰ２の反転端子、が非反転端子の電圧（Ｖ_ref ）以
下に降下した場合、比較器ＣＭＰ２の出力はハイにな
る。ゲートＮＡＮＤ４の出力がハイの場合、電流源Ｉ２
はオンとなり、Ｉ２〜Ｉ３の正味電流はコンデンサＣｌ
ａｔを充電して、ＣｌａｔをＶＳよりも約１ダイオード
電圧降下分下に引く。コンデンサＣｌａｔの電圧、即ち
比較器ＣＭＰ２の反転端子、が非反転端子の電圧（Ｖ
_ref ）以上に上昇した場合、比較器ＣＭＰ２の出力はロ
ウになる。コンデンサＣｌａｔは定電流源によって充電
かつ放電しているので、コンデンサＣｌａｔの両端に電
圧の微小変化（ｄＶ）を起こさせるために必要な微小時
間（ｄＴ：delta time）は次の通りである。ゲートＮＡ
ＮＤ４の出力＝ロウ（Ｃｌａｔ放電）のとき、

【数２８】 ゲートＮＡＮＤ４の出力＝ハイ（Ｃｌａｔ充電）のと
き、

【数２９】

【０１１２】コンデンサＣｌａｔの両端の電圧がＧＮＤ
より約１ダイオード電圧降下分高い電圧（０．７ボル
ト）に完全に放電すると、ゲートＮＡＮＤ４の出力がハ
イになった場合にこの電圧をＶ_ref （３．２５ボルト）
に上昇させるために必要な時間は次に示すとおりであ
る。

【数３０】

【０１１３】コンデンサＣｌａｔの両端の電圧がＶＳ２
より約１ダイオード電圧降下分低い電圧（６．８ボル
ト）に完全に充電すると、ゲートＮＡＮＤ４の出力がロ
ウになった場合、コンデンサＣｌａｔをＶ_ref に放電す
るために必要な時間は次に示すとおりである。

【数３１】

【０１１４】このように、論理回路４４の中のトリップ
・ラッチの遅延時間の設定およびリセットは、ＩＣ外部
に搭載されているコンデンサＣｌａｔによりおこなわれ
る。遅延時間の設定およびリセットすることは、設定お
よびリセットされた遅延時間よりも短い継続時間のノイ
ズ・スパイクがトリップ・ラッチの状態を変化できない
ようにすることにより、ノイズ耐力を向上しているので
ある。

【０１１５】オフ状態のとき、比較器ＣＭＰ１の反転端
子は電流源Ｉ１によってハイに引かれているので、ＣＭ
Ｐ１の出力とゲートＮＡＮＤ２の入力ＢとゲートＮＡＮ
Ｄ３の入力Ａはロウである。これによってＮＡＮＤ２と
ゲートＮＡＮＤ３の出力はハイになる。ＮＡＮＤ２を注
目するとインバータＩＮＶ２の出力はロウになるであろ
う。この出力がオペ・アンプＯＰ１のイネーブルに接続
されてコントローラはオフになる。

【０１１６】ＮＡＮＤ３に注目すると、コントローラが
オフ状態にある以上、Ｉ² ＲＣ部３２の比較器ＣＭＰ７
の出力（Ｉ² ＲＣ ＴＲＩＰ）とＭＯＳＦＥＴ保護部４
２の出力（ＭＰ ＴＲＩＰ）はハイで、トリップ状態で
はないことを表しているので、ＮＡＮＤ４の出力はロウ
で電流源Ｉがオフになっている。電流源Ｉ３は比較器Ｃ
ＭＰ２の反転端子を接地より１ダイオード電圧降下分上
に引き、比較器ＣＭＰ２の出力をハイにし、インバータ
ＩＮＶ３の出力をロウにする。ＩＮＶ３の出力のロウ
は、光アイソレータ駆動部３８のＴＲＰラインに接続さ
れており、電力供給ＡＳＩＣ１２に送るべきトリップ信
号がないことを示している。またインバータＩＮＶ３の
出力はＮＡＮＤ３の入力Ｂに接続されている。

【０１１７】また、比較器ＣＭＰ２の出力（ハイ）はＮ
ＡＮＤ１とＮＡＮＤ２のＡ入力に接続されている。上に
説明した通り、ＮＡＮＤ２の入力Ｂはロウなので、入力
Ａはこの状態に影響を与えない。ゲートＮＡＮＤ１に注
目すると、コントローラはオフなのであるからシャント
の両端に電圧は発生しないので、比較器ＣＭＰ５の出力
はロウである。ついでＮＡＮＤ１の出力はハイになる
が、ＩＮＶ１を介してロウに反転され、この結果ＭＯＳ
ＦＥＴ保護部４２は動作不能になる。

【０１１８】オフ状態ではラッチはリセットされ、ＭＯ
ＳＦＥＴ駆動・電流制限部はオフになり、ＴＲＩＰ信号
はロウでＭＯＳＦＥＴ保護部は動作不能になる。

【０１１９】コントローラがオンになる場合２つの明確
な状態が存在する。第１は電流制限レベルの３分の２よ
り小さい負荷電流がある状態で、第２は電流制限レベル
の３分の２より大きい負荷電流がある状態である。ＭＯ
ＳＦＥＴがオンになっている間は厄介なトリップの発生
の可能性を回避するため、ＭＯＳＦＥＴ保護部が動作可
能になるのは負荷電流が電流制限レベルの３分の２より
大きい場合だけである。

【０１２０】コントローラがオンになった場合、比較器
ＣＭＰ１の出力はハイになるため、ＮＡＮＤ２の入力Ｂ
とＮＡＮＤ３の入力Ａはハイである。ＮＡＮＤ２につい
て言及すると、上に説明した通り、ＮＡＮＤ２の入力Ａ
はハイであるから、その出力はロウになり、インバータ
ＩＮＶ２によりハイに反転されて、オペ・アンプＯＰ１
を動作可能にしてコントローラをオンにする。

【０１２１】ＮＡＮＤ３について言及すると、オフ状態
の説明で述べた通り、入力Ｂはロウであるから、その入
力Ａはハイで、出力はハイになったままである。

【０１２２】ＮＡＮＤ１の入力について注目すると、ラ
ッチ部では状態がひとつも変化していない。つまり比較
器ＣＭＰ２の出力はハイになったままであるから、コン
トローラがしきい値の３分の２以下の電流を流している
とすれば、比較器ＣＭＰ５の出力はＮＡＮＤ１の入力Ｂ
とともにロウである。ＮＡＮＤ１の出力がハイである
と、これはインバータＩＮＶ１によりロウに反転され、
ＭＯＳＦＥＴ保護部は動作不能になる。コントローラが
しきい値の３分の２以上の電流を流しているとすれば、
比較器ＣＭＰ５の出力はＮＡＮＤ１の入力Ｂとともにハ
イである。ＮＡＮＤ１の出力はロウとなり、このロウ出
力はインバータＩＮＶ１によりハイに反転され、ＭＯＳ
ＦＥＴ保護部４２は動作可能になる。

【０１２３】上に説明した通り、コントローラをオンに
するとＮＡＮＤ３の入力Ａをオンにする。トリップ状態
が発生しない場合、ＮＡＮＤ４の入力Ａ、Ｂ、Ｃはすべ
てハイである。トリップが発生するとＮＡＮＤ４の入力
Ａ、Ｃの１つがロウになりＮＡＮＤ４の出力はハイにな
る。このことは、電流源Ｉ２をオンにしてコンデンサＣ
ｌａｔを充電する。ＣｌａｔがＶ_ref 以上の電圧になる
と比較器ＣＭＰ２の出力はロウになる。比較器ＣＭＰ２
の出力はＮＡＮＤ１とＮＡＮＤ２の入力Ａに接続されて
おり、この２つのゲートの出力をハイにするが、これら
の出力はそれぞれインバータＩＮＶ１、ＩＮＶ２により
ロウに反転される。インバータＩＮＶ２の出力がロウに
なるとコントローラは停止し、インバータＩＮＶ２の出
力がロウになると、ＭＯＳＦＥＴ保護部は動作不能にな
る。

【０１２４】比較器ＣＭＰ２の出力がロウになると、イ
ンバータＩＮＶ３の出力はハイになり、光アイソレータ
駆動部を介してトリップ用光アイソレータＴのＬＥＤ部
分をオンにして、電力供給ＡＳＩＣ１２にトリップ信号
を送る。同じハイ信号はＮＡＮＤ３の入力Ｂに送り返さ
れ、その出力をロウにし、ラッチを設定する。トリップ
状態のためコントローラがオフになるとＮＡＮＤ４の入
力Ａ、Ｃのどちらかの前のトリップ信号は除かれるが、
ＮＡＮＤ４の入力Ｂがロウなのでコントローラはラッチ
状態を続ける。

【０１２５】コントローラをリセットするためには、Ｎ
ＡＮＤ３の入力ＡをロウにしＮＡＮＤ４の入力Ｂをハイ
にするＣ_com 入力を介して、ＣＭＰの出力をロウに変え
なければならない。両信号、Ｉ² ＲＣ ＴＲＩＰ、ＭＰ
ＴＲＩＰがハイの状態に戻って、トリップ状態がない
ことを示しているという条件で、ＮＡＮＤ４の出力はロ
ウになりラッチをリセットする。

【０１２６】上に説明した通り、固体回路電力コントロ
ーラは、隔離された固体回路のハイ側スイッチ（high s
ide switch）によりコマンド入力ラインを介して負荷電
流を（オン、オフ）制御する手段を提供する。このコン
トローラは、規定されたトリップ時間対負荷電流曲線に
したがってトリップし、負荷を流れる電流を制限し、電
流制限中の電力の過剰消費による毀損から固体回路スイ
ッチを保護する手段を提供する。トリップ状態はラッチ
され、コマンド入力ラインを介してリセット信号が加え
られるまでコントローラをオフにする。また本コントロ
ーラは、負荷電圧あるいは負荷電流を反映するステータ
ス出力信号と、コントローラと負荷の状態を表示するト
リップ出力信号を提供する。

【０１２７】コマンド信号、ステータス信号、トリップ
信号は表１に示す真理値表にしたがって動作するが、本
表中，１＝ＴＴＬハイで、０＝ＴＴＬロウである。

【表１】

【０１２８】本発明によってつくられたコントローラに
は、集積回路の論理に結合した固体回路センサ、固体回
路スイッチが含まれているが、このコントローラは密閉
型パッケージ内に配置され、負荷の近くに離して搭載で
きるので、これらのコントローラは、電力ラインケーブ
ルの重量と容積をかなり減少させることに役立ってい
る。固体回路部品は、従来の回路ブレーカーに比較して
スイッチングの寿命をかなり延ばしている。また、この
種コントローラは、機械的な方法を使用することができ
ない高電圧固体回路スイッチング部品を使用することに
より、高電圧の直流をスイッチングする手段を提供す
る。かかるコントローラは、コンピュータ制御により電
流の過負荷を保護しながら負荷をスイッチングできるの
である。つまりこれらのコントローラは、ＭＳ３３２０
標準のような選出したトリップ時間対負荷電流曲線の関
係にしたがって、電線のサイズと電流定格を最適にでき
るのである。ステータス信号およびトリップ信号のフィ
ードバックにより、たとえば、コンピュータを介して、
各コントローラ回路を連続してモニターすることが可能
になる。負荷端子における電圧あるいはコントローラを
流れる電流をモニターするように、ステータス信号を構
成しても良い。

【０１２９】本発明によれば、ここに述べた機能（feat
ures）のいくつかについて密閉型パッケージの外部か
ら、使用方法（in-application）を容易に調整する手段
（プログラミング可能性）が提供されている。上に説明
した通り、これらの機能にはＩ ² ＲＣ回路、電流制限回
路、ＭＯＳＦＥＴ保護回路が含まれているが、これらに
限定されているわけではない。特定の用途に対するこれ
らの機能の性能を校正する手段は上に説明した。以下に
述べることは、密閉型パッケージの外部に接続されてい
る外部の部品を使用して機能の性能を改良することに関
係した説明である。これは、各種の異なる回路のどれか
らの要求に対しても１つのユニットに対する保護機能を
カスタマイズすることを可能としている。

【０１３０】図１、図７を参照すると、図７の回路には
４つのＩ／Ｏラインが追加され外部プログラミングが容
易になっていることが判る。これらのＩ／Ｏラインには
ＤＴＡ、ＣＬＡ１、ＣＬＡ２、ＭＰＡという名称が付け
られている。制御信号、コマンド、ステータス、トリッ
プとは異なり、これらのラインはＴＴＬとコンパチブル
でなく、電気的にはＡＳＩＣ１４を基準としている。Ｉ
／ＯラインＤＴＡは負荷端子とともに使用されＩ² ＲＣ
回路の外部プログラミングを容易にしており、Ｉ／Ｏラ
インＣＬＡ１、ＣＬＡ２は電流制限レベルの外部プログ
ラミングに使用され、ラインＭＰＡは負荷端子と共にＭ
ＯＳＦＥＴ保護回路の外部調整に使用される。

【０１３１】上に説明した通り、Ｉ² ＲＣ回路の動作は
ＩＣ外部の部品Ｒ_S 、Ｒ_iv、Ｃ_t 、Ｒ_i 、Ｃ_i により設
定される。さらに、Ｒ_t1、Ｒ_t2は性能を公称設定点に校
正するために使用される（図４を参照）。これらの部品
のＲ_i 、Ｃ_i は、図６と同様、トリップ時間対負荷電流
曲線の形を設定するために使用される。抵抗器Ｒ_i は最
終トリップレベルを設定し、Ｒ_i はＣ_i と共に時定数を
決定する。上に説明した通り、部品の値は、回路の電線
の温度上昇と類似の曲線をつくるように決められてい
る。ある用途では、負荷の電力消費や電源の電流出力能
力のような別の要因のために、トリップが発生する前に
過負荷電流が流れる時間を短くすることが望ましい。ま
た、標準の装置定格よりも僅かに上か下の定状電流が要
求条件となっている特定の負荷に対しては、最終トリッ
プレベルを再配置することが有利である。Ｉ² ＲＣの性
能はＲ_i とＣ_i を適切に選ぶことにより改良することが
可能である。

【０１３２】密閉型パッケージに対して、上記のことを
外部からおこなうために、Ｒ_i とＣ _i は（パッケージの
内部の）Ｒ_ii、Ｃ_iiと（パッケージの外部の）Ｒ_ie、Ｃ
_ieに分割されている。Ｒ_ieとＣ_ieをＩ／ＯラインＤＴＡ
と負荷端子の間に接続することにより、Ｒ_ieとＣ_ieはＲ
_iiとＣ_iiに並列に接続されている。ＤＴＡラインは、図
８と図９による回路図に示す通り、Ｐ３１でＲ_iiとＣ_ii
に接続されている。（図８と図９とは対応する矢印部分
で結合して１つの回路図を示す。）Ｒ_iiとＣ_iiの接地側
は電気的に負荷端子に接続されているので、負荷端子
は、必要なＩ／Ｏピンの総数を少なくするためＲ_ieとＣ
_ieの帰路（return）として使用されている。このように
製造された場合、パッケージ内のＩＣ外部の部品Ｒ_iiと
Ｃ_iiは初期値として使用され、プログラム可能性の下限
を決める。Ｒ_iiは最終トリップの下限を決め、Ｃ_iiはＲ
_iiとともにトリップ遅延時間の下限を決める。

【０１３３】さらに回路の性能は、方程式１０で上に示
した方法と同じ方法により決定される。しかし、ここで
は「実効的」なＲ_i とＣ_i を内部の初期値部品Ｒ_ii、Ｃ
_iiとともに使用し、望ましいＩ² ｔ性能に対して、外部
でプログラミングする部品の値Ｒ_ie、Ｃ_ieを計算する。
ここに、

【数３２】

【０１３４】例として、Ｉ² ｔ性能に対して望ましい動
作範囲を図１０の曲線により説明するが、この曲線は公
称動作範囲を説明するものである。最終トリップのプロ
グラマブル範囲は装置の電流定格の１００％から１２５
％であり、示されている各制限曲線に対する時定数はそ
れぞれ１．５５秒と９．７５秒である。曲線Ａの下限性
能は、方程式１０にしたがって初期値、即ち内部部品の
値を決定する。

【数３３】

【０１３５】上部の曲線Ｂの限界によって決まる性能を
得るために、方程式１０から次に示す値が得られた。

【数３４】

【０１３６】これは、外部でプログラミングする値にな
る。即ち、

【数３５】

【０１３７】Ｒ_ie≧４３．６メグオーム、Ｃ_ie≦５６
１．２ナノファラッドの値は図１０に示す限界の間のＩ
² ＲＣ性能になる。Ｒ_i ＝Ｒ_ii（Ｒ_ie＝オープン）と
し、Ｃ_ieの値を次の通り変えることにより、図１０に示
す曲線群、ＡからＡ３が生成される。即ち、Ａ）Ｃ_ie＝
オープン、Ａ１）Ｃ_ie＝８６．２ナノファラッド、Ａ
２）Ｃ_ie＝２３６．２ナノファラッド、Ａ３）Ｃ_ie＝５
６１．２ナノファラッド、である。

【０１３８】電流制限レベルも同様に外部でプログラミ
ングできる。電流制限レベルは、上に示したようにＩＣ
外部の部品Ｒ_S 、Ｒ_cl1 、Ｒ_cl2 （図４を参照）により
影響される。Ｒ_cl1 とＲ_cl2 は校正処理中に電流制限レ
ベルを設定するために使用される。校正は、厚膜フィル
ム抵抗器のレーザトリミングにより行われるのが普通で
ある。抵抗器のレーザトリミングは抵抗値を大きくする
ことができるだけであるから、抵抗器Ｒ_cl1 、Ｒ_cl2 は
電流制限レベル大きくするか小さくするかを考慮するた
めに使用されている。

【０１３９】上に示した通り、電流制限設定電圧は次式
で近似される。

【数３６】

【０１４０】シャント抵抗器Ｒ_S が１００ミリボルト／
１００％の定格電流を生じるように決められている場
合、電流制限レベルは次式で近似される。

【数３７】

【０１４１】外部プログラミングは抵抗器Ｒ_cl1 を２つ
の並列抵抗器に分割することにより達成される。パッケ
ージの内部の抵抗器はＲ_cl1i、パッケージの外部の抵抗
器はＲ_cl1eである。抵抗器Ｒ_cl1eはＩ／ＯラインＣＬＡ
１、ＣＬＡ２の間にに接続される。ＣＬＡ１は、図９に
示す通り、Ｐ４４でＲ_cl1iの１端とＡＳＩＣ１４に接続
される。ＣＬＡ２は、ＶＳ２の第２次電力供給レベル
（Ｐ５１）でＲ_cl1iの他端とＡＳＩＣ１４に接続され
る。ＡＳＩＣ１４の実用的な制限事項によると、
Ｒ _cl1 、Ｒ_cl2 は４０キロオームを越えないことが必要
である。また、装置の安全性のために、希望範囲におけ
る最低値になる（外部部品のない）電流制限初期値をつ
くっておくことが望ましい。したがって、Ｒ_cl1iはその
最大値４０キロオームに設定され、Ｒ_cl2 は、希望する
最低電流制限レベルを得るように適切な値に設定され
る。内部の抵抗器Ｒ_cl1iと並列に、外部の抵抗器Ｒ_cl1e
を取り付けると、Ｒ_cl1 の「実効」値は低くなり、電流
制限レベルを大きくすることになる。

【数３８】

【０１４２】例として、望ましい電流制限範囲を、装置
の電流定格の４００％から１２００％にすると、

【０１４３】４００％の電流制限に対して、

【数３９】

【０１４４】１２００％の電流制限に対して、

【数４０】

【０１４５】ＭＯＳＦＥＴ保護回路の外部プログラミン
グは、Ｉ² ＲＣ回路に対する方法と非常に良く似た方法
で達成される。上に説明した通り、ＭＯＳＦＥＴ保護回
路の動作は、ＩＣ外部の部品Ｒ_mv、Ｒ_mp、Ｃ_mpにより設
定される（図６を参照）。これらの部品のＲ_mp、Ｃ_mpは
トリップ時間対ライン〜負荷間の電圧曲線の形を設定す
るために使用される。抵抗器Ｒ_mpは最終トリップレベル
を設定し、Ｒ_mpはＣ _mpと共に時定数を決定する。上に説
明した通り、部品の値は、ＭＯＳＦＥＴの温度上昇に類
似した曲線で、ＭＯＳＦＥＴのジャンクション温度が最
高許容動作温度に達するとトリップする曲線をつくるよ
うに決められる。上につくられた通り、電流制限中のラ
イン〜負荷間の電圧降下がステップ関数の形をとる場
合、ＭＯＳＦＥＴ保護回路の動作は方程式１３から導か
れる。

【数４１】

【０１４６】ここにＩ_mvは次式で近似される。

【数４２】

【０１４７】この機構は、電力コントローラがリアクタ
ンス性の負荷回路で動作する場合その能力を最大にする
ために重要である。しかしいくつかの用途では、負荷特
性はリアクタンスでは低く、あるいは純粋に抵抗性であ
るから、したがって、トリップが発生する前に装置が電
流を制限できる時間を短くすることが望ましい。また、
電流制限レベルをプログラミングにより調整した場合、
ＭＯＳＦＥＴ保護の最終トリップレベルを修正すること
が必要である。ＭＯＳＦＥＴ保護の最終トリップレベル
は、電流制限レベルに等しい電流により生じた電圧より
少し上に設定されることが望ましい。このことは、電流
制限レベルがプログラミングされると、ＭＰの最終トリ
ップレベルは上下に移動する必要が生じることになる。

【０１４８】ＭＯＳＦＥＴ保護性能はＲ_mpとＣ_mpを適切
に選ぶことにより改良できる。密閉型パッケージに対し
て外部からこれをおこなうために、Ｒ_mpとＣ_mpは（パッ
ケージの内部の）Ｒ_mpi 、Ｃ_mpi と（パッケージの外部
の）Ｒ_mpe 、Ｃ_mpe に分割されなければならない。Ｒ
_mpe とＣ_mpe をＩ／ＯラインＭＰＡと負荷端子の間に接
続することにより、Ｒ_mpe とＣ_mpe はＲ_mpi とＣ_mpi に
並列に接続されている。ＭＰＡラインは、図８に示す通
り、Ｐ４９でＲ_mpi とＣ_mpi に接続されている。Ｒ_mpi
とＣ_mpi の接地側は電気的に負荷端子に接続されている
ので、負荷端子は、必要なＩ／Ｏピンの総数を少なくす
るためＲ_mpe とＣ_mpe の帰路（return）として使用され
ている。

【０１４９】このように製造された場合、パッケージ内
のＩＣ外部の部品Ｒ_mpi とＣ_mpi は初期値として使用さ
れ、プログラム可能性の下限を決める。Ｒ_mpi は最終ト
リップの下限を決め、Ｃ_iiはＲ_iiとともにトリップ遅延
時間の下限を決める。より高い電流制限レベルは、より
高い電力消費（より急速なジャンクション温度の上昇）
に関連しているのであるから、初期値に設定されている
ことが同時に使用されることはありそうにない。電流制
限レベルが高いと最終トリップの設定を高くし、トリッ
プ遅延時間（時定数）を短くする必要があり、電流制限
レベルが低いと最終トリップの設定を低くする必要があ
るが、トリップ遅延時間は長くしても良い。

【０１５０】さらに回路の性能は、上に示した方法と同
じ方法により決定される。しかし、ここでは「実効的」
なＲ_mpとＣ_mpを内部の初期値部品Ｒ_mpi 、Ｃ_mpi ととも
に使用し、希望するＭＯＳＦＥＴ保護の性能を得るため
に、外部でプログラミングする部品の値Ｒ_mpe 、Ｃ_mpe
を計算する。ここに、

【数４３】

【０１５１】例として、ＭＯＳＦＥＴ保護性能に対して
望ましい動作範囲を図１１に示す２つの曲線により説明
する。曲線Ｃは電流制限レベルが定格電流の４００％に
プログラムされた装置に使用され、曲線Ｄは、電流制限
レベルが定格電流の１２００％にプログラムされた同じ
装置に使用されている。４００％の電流の場合ラインか
ら負荷への電圧降下は２ボルトであり、１２００％の場
合は６ボルトであることが決められている。したがっ
て、曲線Ｃに対する最終トリップレベルは２．５ボルト
に設定され、曲線Ｄに対しては７ボルトに設定される。
これらの曲線に対する最大時定数はＭＯＳＦＥＴとパッ
ケージ環境の熱的特性の関数である。この例に対して
は、曲線Ｃの最大時定数は５２ミリ秒であり、曲線Ｄに
対しては４．３ミリ秒である。

【０１５２】数式（１８）から、上の内部初期値は次の
通りである。

【数４４】

【０１５３】曲線Ｃによって決まる性能を得るために
は、Ｒ_mpとＣ_mpの値は次の通りである。

【数４５】

【０１５４】これは、外部でプログラミングする値にな
る。即ち、

【数４６】

【０１５５】曲線Ｄによって決まる性能を得るために
は、Ｒ_mpとＣ_mpの値は次の通りである。

【数４７】

【０１５６】これは、外部でプログラミングする値にな
る。即ち、

【数４８】

【０１５７】上に示した両時定数は、各電流制限レベル
において許容された最大トリップ遅延時間を表している
ので、対応するＣ_mpe は使用することのできる最大値で
ある。各電流制限値において最大値より小さいＣ_mpe の
値ならば、どれでもより短いトリップ遅延時間を得るの
に使用できる。このことは図１１の曲線群、ＣからＣ２
によって示されている。固体回路電力スイッチングの熱
的制限事項によって決まっているとおり、電流制限が４
００％の場合、曲線Ｃは最長許容トリップ遅延時間を表
す。リアクタンス性の負荷条件が最小であると判ってい
れば、この電流制限レベルに対しては、もっと慎重なト
リップ遅延時間をプログラムすることもできる。２つの
曲線Ｃ１、Ｃ２に対して、Ｒ_mp＝Ｒ_mpi （Ｒ_mpe ＝オー
プン）である。外部コンデンサＣ_mpe を次に示すように
小さくすると、示されている曲線になる。即ち、Ｃ１）
Ｃ_mpe ＝３０ナノファラッド、Ｃ２）Ｃ_mpe ＝オープン
（Ｃ_mp＝Ｃ_mpi ）である。

【０１５８】また、本発明によってつくられたコントロ
ーラは電流を制限すると共に電力スイッチを保護する。
たとえば短絡など、負荷が高レベルのあいだ、コントロ
ーラは回路電流を現在のレベルに制限しながら維持し
て、電力スイッチのジャンクション温度が選定された量
に上昇したときにだけトリップして、瞬間的な過渡状態
により早すぎるトリップが起こることを回避している。

【０１５９】本発明の特定の好適実施例について本発明
を説明してきたが、当業者ならば多数の変形と改良を直
ちに行うことができることは明白であろう。たとえば、
上に説明したＮチャネルと同様に、ＭＯＳＦＥＴにＰチ
ャネル技術を採用することは本発明の範囲内のことであ
る。ＭＯＳＦＥＴは電力スイッチとして説明されている
が、バイポーラー・ジャンクション・トランジスタ（Ｂ
ＪＴｓ）、絶縁ゲート・バイポーラー・ジャンクション
・トランジスタ（ＩＧＢＴｓ）、あるいは大電流の用途
にある種の利点があるＭＯＳ制御サイリスタ（ＭＣＴ
ｓ）を使用することも本発明の範囲内のことである。し
たがって、先行技術を考慮して、かかる変形と改良の全
てを含むように添付の請求の範囲は可能な限り広く解釈
されることを意図するものである。

【０１６０】１９９２年１２月４日出願の米国特許出
願、第９８５，４１１号、及び第９８５，４０６号は本
出願と同一譲受人に譲渡されているが、これらの特許出
願は、本発明の基礎となっている電力コントローラに関
係している。

【図面の簡単な説明】

【図１】本発明によりつくられた固体回路コントローラ
のブロック図。

【図２】本発明によって使用されている電力供給ＡＳＩ
Ｃと関連するＩＣ外部の部品を示す回路図。

【図３】図４と結合して、本発明によって使用されてい
る制御ＡＳＩＣと関連するＩＣ外部の部品を示す回路
図。

【図４】図３と結合して、本発明によって使用されてい
る制御ＡＳＩＣと関連するＩＣ外部の部品を示す回路
図。

【図５】従来使用されているいくつかの記号とその等価
図。

【図６】本発明により使用されているトリップ時間対負
荷電流曲線の図。

【図７】図１と同様な固体回路コントローラのブロック
図であるが、コントローラをプログラムするために使用
される追加ラインを示す図。

【図８】図３と同様な回路図であるが、図９と結合し、
内部の初期値部品プログラミングポイント、外部のプロ
グラミング部品を示す図。

【図９】図４と同様な回路図であるが、図８と結合し、
内部の初期値部品プログラミングポイント、外部のプロ
グラミング部品を示す図。

【図１０】図６と同様であるが、トリップ時間対負荷電
流値に対するプログラミング範囲を示す図。

【図１１】ライン〜負荷電圧対トリップ時間スイッチ保
護曲線を示す図。

【符号の説明】

１２ 電力供給ＡＳＩＣ １４ 制御ＡＳＩＣ １６ 絶縁型論理部 １８ 発振器部 ２０ 電流源部 ２２ 変成器 ２６ 発振器 ３０ バンドギャップ電流／電圧基準部 ３２ Ｉ² ＲＣ部 ３４ ステータス部 ３６ パワーアップ・リセット部 ３８ 光アイソレータ駆動部 ４０ ＭＯＳＦＥＴ駆動・電流部 ４２ ＭＯＳＦＥＴ保護部 ４４ 論理部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エリック ケイ．ラーソン アメリカ合衆国ロード アイランド州ナラ ガンセット，キング フィリップ ロード 42 (72)発明者 トーマス アール．マハー アメリカ合衆国マサチューセッツ州プレイ ンビル，メッセンジャー ストリート 73，アパートメント 136 (72)発明者 セピデ エィチ．ノット アメリカ合衆国マサチューセッツ州フォー ル リバー，ユニット ナンバー 17，ウ ィルソン ロード 1170 (72)発明者 ケイス ダブリュ．カワテ アメリカ合衆国マサチューセッツ州アトル ボロ フォールズ，バージニア ストリー ト 12

Claims (10)

【特許請求の範囲】
1. 【請求項１】 負荷を流れる負荷電流によって消費され
   る電力のため、電線が選定された温度上昇に到達する
   と、この温度を代表する電気的トリップ信号を与える装
   置であって、 前記電線に直列に接続されているシャント抵抗器と、 電流ミラーを介して一緒に接続されている第１と第２の
   電流経路であって、該第１の電流経路は前記シャント抵
   抗器に接続され、かつ前記シャント抵抗器の両端の電圧
   に応答して電流を導くようになっている第１と第２の電
   流経路と、 電流を自乗する手段を介して前記第２の電流経路に接続
   されている第３の電流経路であって、該第３の電流経路
   は電流ミラーを介して第４の電流経路に接続されてお
   り、第４の電流経路は、電線の温度上昇を代表する電圧
   を与えるようになっているＲＣ回路網を充電するため、
   前記回路網に接続されている第３の電流経路と、 前記ＲＣ回路網に結合しているしきい値レベルを有し、
   前記回路網の両端の電圧が前記しきい値に達した時にト
   リップ信号を与えるため、前記回路網の両端の電圧を基
   準電圧と比較する電圧応答手段と、 を含むことを特徴とする装置。
2. 【請求項２】 請求項１記載の固体回路コントローラで
   あって、電線の温度上昇に比例する電気信号をつくり出
   す前記手段は、第１と第２のダイオード接続トランジス
   タと、前記第１と第２のトランジスタを介して供給され
   自乗される電流と、第３と第４のダイオード接続トラン
   ジスタと、相対的に一定のＶ_beを生成して、前記第１と
   第２のトランジスタの両端と前記第３のトランジスタの
   ベース−エミッターに生起する２つのＶ_beに変化を生じ
   させる前記第４のトランジスタに接続されている比較的
   大きい電流源とを含むことを特徴とする固体回路コント
   ローラ。
3. 【請求項３】 入力ラインを介して固体回路スイッチに
   より電線を流れる負荷電流を制御する固体回路コントロ
   ーラであって、 前記電線を介して前記負荷に直列に接続されている固体
   回路スイッチ手段と、 前記電線内で消費される電力に比例する第１の電気信号
   を発生させる手段と、 時間の関数としての前記第１の電気信号を積分して、前
   記電線の温度上昇に比例する第２の電気信号を与える手
   段と、 所定の電線最高温度上昇に達したとき、トリップ信号を
   与える手段と、 を含むことを特徴とする固体回路コントローラ。
4. 【請求項４】 請求項３記載の固体回路コントローラで
   あって、前記固体回路コントローラが具備する密閉型パ
   ッケージには、 前記固体回路スイッチ手段と、 前記第１の電気信号を発生させる手段と、 前記第１の電気信号を積分する手段と、 が配置され、 前記第１の電気信号を積分する手段はＲＣ回路網を含
   み、 前記コントローラを外部でプログラミングするため追加
   ＲＣ回路網を接続することができるように、前記ＲＣ回
   路網と並列に接続され、かつ前記パッケージの外部の外
   部接続点に延びている電流経路、 を更に含むことを特徴とする固体回路コントローラ。
5. 【請求項５】 少なくとも１つのＭＯＳＦＥＴを流れる
   電流を選定されたレベルに制限する装置であって、 それぞれドレイン、ソース、ゲートを有する、少なくと
   も１つのＭＯＳＦＥＴと、 各ＭＯＳＦＥＴの前記ドレイン−ソースと直列に接続さ
   れているシャント抵抗器と、 反転端子、非反転端子、出力、前記非反転端子に接続さ
   れているシャント抵抗器、前記反転端子に接続されてい
   る基準電圧を有する比較器と、 供給電圧と各ＭＯＳＦＥＴのゲートとの間に接続されて
   いる第１の電流源と、各ＭＯＳＦＥＴのゲートと接地と
   の間に接続されている第２の電流源であって、第３の電
   流源に接続されている前記比較器の出力は、前記比較器
   の出力がロウであるため、第１の電流源から各ゲートに
   電流が導かれる場合、前記第２の電流源の値がゼロにな
   る１つの極値と、反対側の極値、即ち、前記比較器の出
   力がハイであるため、前記比較器の非反転端子における
   電圧が反転端子における電圧を越える場合、前記比較器
   の出力が大きくなって各ゲートから電流を流し、前記ソ
   ース〜ドレイン間の抵抗値を大きくし、前記負荷電流と
   前記シャントの両端の電圧を低下させる場合、前記第１
   の電流源から電流が流れかつ各ゲートから第２の電流源
   に電流が流れる、反対側の極値との間の第２の電流源の
   値との間で線形関係となり、前記反転端子は、第１と第
   ２の経路を有する電流ミラーを介して、前記基準電圧に
   結合しており、該当する校正用抵抗器が各経路に接続さ
   れており、前記抵抗器の値は選定された電流レベル電圧
   が得られるように選ばれている、第１と第２の電流源
   と、 を含むことを特徴とする装置。
6. 【請求項６】 請求項５記載の装置であって、前記固体
   回路コントローラが具備する密閉型パッケージには、 前記ＭＯＳＦＥＴと、 前記シャント抵抗器と、 比較器と、 第１、第２、第３の電流源と、 が配置され、 該当する抵抗器の値は最低の望ましい限流レベルになる
   ように選ばれ、追加電流経路は前記第１の経路の抵抗器
   と並列に接続され、前記追加電流経路は前記パッケージ
   から外部接続点に延びている、 ことを特徴とする装置。
7. 【請求項７】 電力消費による熱的被害から固体回路ス
   イッチ手段を保護する装置であって、 負荷に直列に接続されているジャンクションを有する固
   体回路スイッチ手段と、 前記固体回路スイッチ手段内で消費される電力に比例す
   る電流を発生させる手段と、 前記固体回路スイッチ手段のジャンクションの温度上昇
   に比例する電気信号を与える時間の関数としての前記比
   例電流を積分するＲＣ回路網を含んだ手段と、 ジャン
   クションの温度上昇が所定の温度に達した場合トリップ
   信号を与える手段と、 を含むことを特徴とする装置。
8. 【請求項８】 請求項７記載の装置であって、熱記憶手
   段をさらに含み、前記熱記憶手段の中で、前記固体回路
   スイッチ手段がオフになった場合、前記固体回路スイッ
   チ手段のジャンクションの冷却に比例して、ＲＣ回路網
   の両端の電圧が自然に減衰することができることを特徴
   とする装置。
9. 【請求項９】 請求項７記載の装置であって、前記装置
   が具備する密閉型パッケージには、 前記固体回路スイッチ手段と、 前記固体回路スイッチ手段内で消費され電力に比例する
   電流を発生させる手段と、 前記固体回路スイッチ手段のジャンクションの温度上昇
   に比例する電気信号を与える時間の関数としての前記比
   例電流を積分する手段と、 が配置され、 前記比例電流を積分する前記手段はＲＣ回路網を含み、 前記密閉型パッケージの外部方外部接続点に延びてお
   り、前記装置を外部でプログラミングするため追加ＲＣ
   回路網を外部接続点に接続することができるように、前
   記ＲＣ回路網と並列に接続されている回路経路、 を更に含むことを特徴とする装置。
10. 【請求項１０】 請求項２記載の固体回路コントローラ
    であって、それぞれ前記第１と第２の電流経路に接続さ
    れている第１と第２の校正用抵抗器、前記電圧応答手段
    のしきい値に比較して現在のリードのレベルを調整する
    ように選定された第１と第２の抵抗器、オペレーション
    増幅器、前記オペレーション増幅器を介して前記シャン
    ト抵抗器に接続されている前記第１の電流経路、前記オ
    ペレーション増幅器のフィードバック電流に接続されて
    いるフィードバック抵抗器を更に含んでいて、前記第１
    の電流は前記シャント抵抗器の両端の電圧に比例して発
    生し、前記トリップ信号は次に示す式にしたがって近似
    的に発生することを特徴とする固体回路コントローラ。 【数１】 Ｒ_s シャント抵抗器 Ｒ_i ＲＣ回路網の抵抗器 Ｃ_i ＲＣ回路網のコンデンサ Ｒ_t １ 第１の抵抗器 Ｒ_t ２ 第２の抵抗器 Ｒ_iv フィードバック抵抗器 である。