JPH0621737A - Ａｌｃ回路 - Google Patents
Ａｌｃ回路Info
- Publication number
- JPH0621737A JPH0621737A JP19481192A JP19481192A JPH0621737A JP H0621737 A JPH0621737 A JP H0621737A JP 19481192 A JP19481192 A JP 19481192A JP 19481192 A JP19481192 A JP 19481192A JP H0621737 A JPH0621737 A JP H0621737A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- input
- amplifier
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 歪率が低減された良好な定レベル特性を得
る。 【構成】 オペアンプＡ10では、抵抗Ｒ5，Ｒ6を介して
オペアンプＡ10の非反転入力側に供給された入力信号Ｅ
iに、抵抗Ｒ7，Ｒ8を介して反転入力側に供給された信
号が加算される。オペアンプＡ10の出力は、増幅回路Ａ
12による増幅の後、整流・制御電圧発生回路Ａ14に供給
され、ここで出力信号に応じた制御電圧が生成されて電
圧制御型可変出力増幅器Ａ16に供給される。電圧制御型
可変出力増幅器Ａ16では、入力信号が制御電圧に応じて
増幅されてオペアンプＡ10に出力される。このため、入
力電圧Ｅiが増大しても、電圧制御型可変出力増幅器Ａ
16による入力信号Ｅiの可変出力分も増大し、出力電圧
ＥOは一定に制御されるとともに歪率も低減される。
る。 【構成】 オペアンプＡ10では、抵抗Ｒ5，Ｒ6を介して
オペアンプＡ10の非反転入力側に供給された入力信号Ｅ
iに、抵抗Ｒ7，Ｒ8を介して反転入力側に供給された信
号が加算される。オペアンプＡ10の出力は、増幅回路Ａ
12による増幅の後、整流・制御電圧発生回路Ａ14に供給
され、ここで出力信号に応じた制御電圧が生成されて電
圧制御型可変出力増幅器Ａ16に供給される。電圧制御型
可変出力増幅器Ａ16では、入力信号が制御電圧に応じて
増幅されてオペアンプＡ10に出力される。このため、入
力電圧Ｅiが増大しても、電圧制御型可変出力増幅器Ａ
16による入力信号Ｅiの可変出力分も増大し、出力電圧
ＥOは一定に制御されるとともに歪率も低減される。
Description
【０００１】
【産業上の利用分野】本発明は テレビジョン受像機，
カラオケ装置，あるいはマイクロホンなどに用いられる
音声信号処理回路にかかり、更に具体的には、入力信号
レベルの変化にかかわりなく出力信号レベルを一定に保
つＡＬＣ（Auto Lebel Control）回路の改良に関する。
カラオケ装置，あるいはマイクロホンなどに用いられる
音声信号処理回路にかかり、更に具体的には、入力信号
レベルの変化にかかわりなく出力信号レベルを一定に保
つＡＬＣ（Auto Lebel Control）回路の改良に関する。
【０００２】
【従来の技術】従来のＡＬＣ回路としては、図３に示す
ものがある。同図において、信号の入力端子ＴＡは抵抗
Ｒ1に接続されており、抵抗Ｒ1は抵抗Ｒ2，オペアンプ
Ａ1の反転入力側，及びＦＥＴＱ1のドレインに各々接続
されている。オペアンプＡ1の非反転入力側はアースさ
れており、出力側は前記抵抗Ｒ2，Ｒ3，出力端子ＴＢ，
及び増幅回路Ａ2に各々接続されている。抵抗Ｒ3は、Ｆ
ＥＴＱ1のソース及び抵抗Ｒ4に接続されており、増幅回
路Ａ2の出力側は電流バイアス回路Ａ3に接続されてい
る。そして、電流バイアス回路Ａ3の出力側は、ＦＥＴ
Ｑ1のゲートに接続されている。
ものがある。同図において、信号の入力端子ＴＡは抵抗
Ｒ1に接続されており、抵抗Ｒ1は抵抗Ｒ2，オペアンプ
Ａ1の反転入力側，及びＦＥＴＱ1のドレインに各々接続
されている。オペアンプＡ1の非反転入力側はアースさ
れており、出力側は前記抵抗Ｒ2，Ｒ3，出力端子ＴＢ，
及び増幅回路Ａ2に各々接続されている。抵抗Ｒ3は、Ｆ
ＥＴＱ1のソース及び抵抗Ｒ4に接続されており、増幅回
路Ａ2の出力側は電流バイアス回路Ａ3に接続されてい
る。そして、電流バイアス回路Ａ3の出力側は、ＦＥＴ
Ｑ1のゲートに接続されている。
【０００３】すなわち、オペアンプＡ1は直列帰還増幅
回路として構成されており、帰還抵抗Ｒ2にＦＥＴＱ1の
ドレインーソースが抵抗Ｒ3を介して接続されている。
オペアンプＡ1の出力は、増幅回路Ａ2で増幅された後電
流バイアス回路Ａ3で直流電圧に変換され、更にＦＥＴ
Ｑ1のゲートに直流バイアスとして印加されている。こ
のＦＥＴＱ1のソース電位は、バイアス抵抗Ｒ4によって
固定されている。
回路として構成されており、帰還抵抗Ｒ2にＦＥＴＱ1の
ドレインーソースが抵抗Ｒ3を介して接続されている。
オペアンプＡ1の出力は、増幅回路Ａ2で増幅された後電
流バイアス回路Ａ3で直流電圧に変換され、更にＦＥＴ
Ｑ1のゲートに直流バイアスとして印加されている。こ
のＦＥＴＱ1のソース電位は、バイアス抵抗Ｒ4によって
固定されている。
【０００４】以上のようなＡＬＣ回路の信号入力側から
信号出力側に至る利得（伝達特性）は、次の（１）式で
表わされる。 ＧV＝（１／Ｒ1）・｛１／Ｒ2＋１／（Ｒ3＋ＲDS）｝ ………（１） ここで、ＲDSはＦＥＴＱ1のドレイン−ソース間抵抗で
あり、この値はＦＥＴＱ1のゲートの直流バイアスによ
って変化する。入力信号Ｅiと出力信号ＥOの関係は、前
記ＧVを用いて、 ＥO＝ＧV・Ｅi ………（２） となる。
信号出力側に至る利得（伝達特性）は、次の（１）式で
表わされる。 ＧV＝（１／Ｒ1）・｛１／Ｒ2＋１／（Ｒ3＋ＲDS）｝ ………（１） ここで、ＲDSはＦＥＴＱ1のドレイン−ソース間抵抗で
あり、この値はＦＥＴＱ1のゲートの直流バイアスによ
って変化する。入力信号Ｅiと出力信号ＥOの関係は、前
記ＧVを用いて、 ＥO＝ＧV・Ｅi ………（２） となる。
【０００５】ここで、入力信号ＥiがΔＥi増加してＥi1
となったとすると、出力信号ＥO1は、 ＥO1＝ＧV・Ｅi1 ＝ＧV・（Ｅi＋ΔＥi） ＝ＧV・（１＋Δ）・Ｅi ………（３） となる。この（３）式の関係を更にＥO1＝ＧV1・Ｅiと
表わすと、入力信号がＥi 1となったときに利得がＧVか
ら、 ＧV1＝ＧV／（１＋Δ） ………（４） となれば、出力信号ＥO1＝ＥOとなって一定に保たれる
ことになり、ＡＬＣ回路を構成することができる。
となったとすると、出力信号ＥO1は、 ＥO1＝ＧV・Ｅi1 ＝ＧV・（Ｅi＋ΔＥi） ＝ＧV・（１＋Δ）・Ｅi ………（３） となる。この（３）式の関係を更にＥO1＝ＧV1・Ｅiと
表わすと、入力信号がＥi 1となったときに利得がＧVか
ら、 ＧV1＝ＧV／（１＋Δ） ………（４） となれば、出力信号ＥO1＝ＥOとなって一定に保たれる
ことになり、ＡＬＣ回路を構成することができる。
【０００６】図３のＡＬＣ回路では、次の（５）式で示
す範囲で前記（４）式の条件が満たされており、また、
（５）式の条件が満たされるように増幅回路Ａ2と整流
バイアス回路Ａ3が設計されている。 Ｒ1／（１／Ｒ2＋１／Ｒ3）＜ＧV＜Ｒ2／Ｒ1 ………（５）
す範囲で前記（４）式の条件が満たされており、また、
（５）式の条件が満たされるように増幅回路Ａ2と整流
バイアス回路Ａ3が設計されている。 Ｒ1／（１／Ｒ2＋１／Ｒ3）＜ＧV＜Ｒ2／Ｒ1 ………（５）
【０００７】
【発明が解決しようとする課題】以上のように、従来技
術では、ＦＥＴＱ1のゲートバイアスをオペアンプＡ1の
出力で変化させてドレイン−ソース間抵抗ＲDSを変化さ
せることで、入出力間の利得ＧVが制御されている。し
かしながら、ドレイン−ソース間抵抗ＲDSは、ドレイン
−ソース間電圧ＶDSによっても変化する。前記従来技術
例では、ソース側の電位が抵抗Ｒ4によって固定されて
おり、入力電圧Ｅiが抵抗Ｒ1を介してドレインに印加さ
れているため、結果的にＶDSが入力電圧Ｅiによって影
響を受け、ドレイン−ソース間抵抗ＲD Sが変化すること
になる。このため、信号振幅に非直線が生じ、出力電圧
ＥOが歪んでしまうという不都合が生ずる。
術では、ＦＥＴＱ1のゲートバイアスをオペアンプＡ1の
出力で変化させてドレイン−ソース間抵抗ＲDSを変化さ
せることで、入出力間の利得ＧVが制御されている。し
かしながら、ドレイン−ソース間抵抗ＲDSは、ドレイン
−ソース間電圧ＶDSによっても変化する。前記従来技術
例では、ソース側の電位が抵抗Ｒ4によって固定されて
おり、入力電圧Ｅiが抵抗Ｒ1を介してドレインに印加さ
れているため、結果的にＶDSが入力電圧Ｅiによって影
響を受け、ドレイン−ソース間抵抗ＲD Sが変化すること
になる。このため、信号振幅に非直線が生じ、出力電圧
ＥOが歪んでしまうという不都合が生ずる。
【０００８】図４（Ａ）には、以上のような従来技術の
入出力特性が示されており、同図（Ｂ）には入力電圧と
出力電圧の歪率との関係が示されている。これらのグラ
フ中、領域Ｌ１はＡＬＣ領域で前記（５）式が満たされ
れている範囲である。また、領域Ｌ２では、 ＧV＝Ｒ2／Ｒ1 ………（６） となっており、領域Ｌ３では、 ＧV＝Ｒ1／（１／Ｒ2＋１／Ｒ3） ………（７） となっている。これらのグラフに示すように、Ｌ１のＡ
ＬＣ領域では急激に歪率が増大している。 本発明は、こ
れらの点に着目したもので、歪率が低減された良好な定
レベル特性を得ることができるＡＬＣ回路を提供するこ
とを、その目的とする。
入出力特性が示されており、同図（Ｂ）には入力電圧と
出力電圧の歪率との関係が示されている。これらのグラ
フ中、領域Ｌ１はＡＬＣ領域で前記（５）式が満たされ
れている範囲である。また、領域Ｌ２では、 ＧV＝Ｒ2／Ｒ1 ………（６） となっており、領域Ｌ３では、 ＧV＝Ｒ1／（１／Ｒ2＋１／Ｒ3） ………（７） となっている。これらのグラフに示すように、Ｌ１のＡ
ＬＣ領域では急激に歪率が増大している。 本発明は、こ
れらの点に着目したもので、歪率が低減された良好な定
レベル特性を得ることができるＡＬＣ回路を提供するこ
とを、その目的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、オペアンプによって入力信号に加算され
る加算信号レベルをオペアンプの出力信号に基づいて制
御することによって、前記入力信号レベルの変化に対し
ても出力信号レベルを一定に保つＡＬＣ回路において、
前記出力信号レベルに対応して変化する制御電圧を発生
する制御電圧発生手段と、これによって発生した制御電
圧に相当する増幅率で前記加算信号レベルを増幅して可
変出力する電圧制御型可変出力増幅手段とを備えたこと
を特徴とする。
め、本発明は、オペアンプによって入力信号に加算され
る加算信号レベルをオペアンプの出力信号に基づいて制
御することによって、前記入力信号レベルの変化に対し
ても出力信号レベルを一定に保つＡＬＣ回路において、
前記出力信号レベルに対応して変化する制御電圧を発生
する制御電圧発生手段と、これによって発生した制御電
圧に相当する増幅率で前記加算信号レベルを増幅して可
変出力する電圧制御型可変出力増幅手段とを備えたこと
を特徴とする。
【００１０】
【作用】本発明によれば、出力信号レベルに対応して変
化する制御電圧が生成され、これに基づいて電圧制御型
可変出力増幅手段の増幅率が変化する。オペアンプによ
って入力信号に加算される加算信号は、この電圧制御型
可変出力増幅手段で増幅されてオペアンプに入力され
る。このため、入力信号のレベル変化に応じて加算信号
のレベルが変化するようになり、オペアンプの出力信号
は一定レベルに制御される。非線形素子が用いられてい
ないため、信号ひずみが低減される。
化する制御電圧が生成され、これに基づいて電圧制御型
可変出力増幅手段の増幅率が変化する。オペアンプによ
って入力信号に加算される加算信号は、この電圧制御型
可変出力増幅手段で増幅されてオペアンプに入力され
る。このため、入力信号のレベル変化に応じて加算信号
のレベルが変化するようになり、オペアンプの出力信号
は一定レベルに制御される。非線形素子が用いられてい
ないため、信号ひずみが低減される。
【００１１】
【実施例】以下、本発明によるＡＬＣ回路の一実施例に
ついて、添付図面参照しながら詳細に説明する。図１に
は、本実施例の回路構成が示されている。同図におい
て、入力端ＴＡは、抵抗Ｒ5に接続されている。抵抗Ｒ5
は、一方においてオペアンプＡ10の非反転入力端子に接
続されており、他方において抵抗Ｒ6を介してアースさ
れている。オペアンプＡ10の出力側は、出力端子ＴＢの
他に増幅回路Ａ12にも接続されており、更に抵抗Ｒ7に
よって反転入力側に接続されている。増幅回路Ａ12の出
力側は整流・制御電圧発生回路Ａ14に接続されており、
この整流・制御電圧発生回路Ａ14の出力側は電圧制御型
可変出力増幅器（ＶＣＡ）Ａ16の制御入力側に接続され
ている。また、電圧制御型可変出力増幅器Ａ16の入力側
は入力端子ＴＡに接続されており、その出力側は抵抗Ｒ
8によってオペアンプＡ10の反転入力側に接続されてい
る。
ついて、添付図面参照しながら詳細に説明する。図１に
は、本実施例の回路構成が示されている。同図におい
て、入力端ＴＡは、抵抗Ｒ5に接続されている。抵抗Ｒ5
は、一方においてオペアンプＡ10の非反転入力端子に接
続されており、他方において抵抗Ｒ6を介してアースさ
れている。オペアンプＡ10の出力側は、出力端子ＴＢの
他に増幅回路Ａ12にも接続されており、更に抵抗Ｒ7に
よって反転入力側に接続されている。増幅回路Ａ12の出
力側は整流・制御電圧発生回路Ａ14に接続されており、
この整流・制御電圧発生回路Ａ14の出力側は電圧制御型
可変出力増幅器（ＶＣＡ）Ａ16の制御入力側に接続され
ている。また、電圧制御型可変出力増幅器Ａ16の入力側
は入力端子ＴＡに接続されており、その出力側は抵抗Ｒ
8によってオペアンプＡ10の反転入力側に接続されてい
る。
【００１２】以上の各部のうち、抵抗Ｒ5，Ｒ8は信号レ
ベル調整用であり、抵抗Ｒ6はバイアス用である。抵抗
Ｒ7は、帰還抵抗である。また、整流・制御電圧発生回
路Ａ1 4は、増幅回路Ａ12から入力された信号を整流し
て、出力信号ＥOの実効値に比例した電圧制御型可変出
力増幅器Ａ16の直流制御電圧を生成する回路である。更
に、電圧制御型可変出力増幅器Ａ16は、入力信号の増幅
率Ｋが、整流・制御電圧発生回路Ａ14の出力制御電圧に
よって制御される増幅器である。
ベル調整用であり、抵抗Ｒ6はバイアス用である。抵抗
Ｒ7は、帰還抵抗である。また、整流・制御電圧発生回
路Ａ1 4は、増幅回路Ａ12から入力された信号を整流し
て、出力信号ＥOの実効値に比例した電圧制御型可変出
力増幅器Ａ16の直流制御電圧を生成する回路である。更
に、電圧制御型可変出力増幅器Ａ16は、入力信号の増幅
率Ｋが、整流・制御電圧発生回路Ａ14の出力制御電圧に
よって制御される増幅器である。
【００１３】次に、以上のように構成された実施例の動
作について説明する。入力端子ＴＡには電圧Ｅiが入力
されるとする。この入力信号Ｅiは、抵抗Ｒ5，Ｒ6を介
してオペアンプＡ10の非反転入力側に供給される。ま
た、入力電圧Ｅiは、電圧制御型可変出力増幅器Ａ16に
も入力されており、その増幅出力が抵抗Ｒ8を介してオ
ペアンプＡ10の反転入力側に供給されている。この反転
入力側には、オペアンプＡ10の出力が抵抗Ｒ7を介して
帰還されている。
作について説明する。入力端子ＴＡには電圧Ｅiが入力
されるとする。この入力信号Ｅiは、抵抗Ｒ5，Ｒ6を介
してオペアンプＡ10の非反転入力側に供給される。ま
た、入力電圧Ｅiは、電圧制御型可変出力増幅器Ａ16に
も入力されており、その増幅出力が抵抗Ｒ8を介してオ
ペアンプＡ10の反転入力側に供給されている。この反転
入力側には、オペアンプＡ10の出力が抵抗Ｒ7を介して
帰還されている。
【００１４】更に、オペアンプＡ10の出力は、一方で出
力端子ＴＢに出力されており、他方で増幅回路Ａ12によ
る増幅の後、整流・制御電圧発生回路Ａ14に供給され
る。整流・制御電圧発生回路Ａ14では、入力信号に応じ
た制御電圧が生成され、電圧制御型可変出力増幅器Ａ16
に供給されている。
力端子ＴＢに出力されており、他方で増幅回路Ａ12によ
る増幅の後、整流・制御電圧発生回路Ａ14に供給され
る。整流・制御電圧発生回路Ａ14では、入力信号に応じ
た制御電圧が生成され、電圧制御型可変出力増幅器Ａ16
に供給されている。
【００１５】この場合において、オペアンプＡ10のオー
プンループゲインをａ1，電圧制御型可変出力増幅器Ａ
16の利得をＫとして、入力電圧Ｅiと出力電圧ＥOとの間
の関係を求めてみる。オペアンプＡ10の出力，すなわち
出力電圧Ｅ0は、基本的には非反転入力から反転入力を
減算したものである。非反転入力は入力電圧をＥiを抵
抗Ｒ5，Ｒ6で分圧したものであり、反転入力は出力電圧
ＥOの抵抗Ｒ7による帰還分と電圧制御型可変出力増幅器
Ａ16の出力分の加算されたものである。これらから
Ｅi，ＥOの関係を求めると、 ＥO＝ａ1・｛Ｒ6・Ｅi／（Ｒ5＋Ｒ6）−Ｒ8・ＥO／（Ｒ7＋Ｒ8） −Ｒ7・Ｋ・Ｅi／（Ｒ7＋Ｒ8）｝ ………（８） となる。この（８）式を変形すると、 ｛１／ａ1＋Ｒ8／（Ｒ7＋Ｒ8）｝・ＥO ＝｛Ｒ6／（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝・Ｅi ………（９） となる。
プンループゲインをａ1，電圧制御型可変出力増幅器Ａ
16の利得をＫとして、入力電圧Ｅiと出力電圧ＥOとの間
の関係を求めてみる。オペアンプＡ10の出力，すなわち
出力電圧Ｅ0は、基本的には非反転入力から反転入力を
減算したものである。非反転入力は入力電圧をＥiを抵
抗Ｒ5，Ｒ6で分圧したものであり、反転入力は出力電圧
ＥOの抵抗Ｒ7による帰還分と電圧制御型可変出力増幅器
Ａ16の出力分の加算されたものである。これらから
Ｅi，ＥOの関係を求めると、 ＥO＝ａ1・｛Ｒ6・Ｅi／（Ｒ5＋Ｒ6）−Ｒ8・ＥO／（Ｒ7＋Ｒ8） −Ｒ7・Ｋ・Ｅi／（Ｒ7＋Ｒ8）｝ ………（８） となる。この（８）式を変形すると、 ｛１／ａ1＋Ｒ8／（Ｒ7＋Ｒ8）｝・ＥO ＝｛Ｒ6／（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝・Ｅi ………（９） となる。
【００１６】ここで、ループゲインａ1が十分大きく、
１／ａ1《Ｒ8／（Ｒ7＋Ｒ8）であるとすると、（９）式
は、 Ｒ8・ＥO／（Ｒ7＋Ｒ8） ＝｛Ｒ6／（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝・Ｅi ……（１０） となる。従って、利得は ＥO／Ｅi＝｛Ｒ6（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝ ／｛Ｒ8／（Ｒ7＋Ｒ8）｝ ＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8 ………（１１） となる。ここで、ＥO／Ｅi＝ＧVとすると、 ＥO＝ＧV・Ｅi ………（１２） で表わされ、ＧVは（１１）に示す通りとなる。
１／ａ1《Ｒ8／（Ｒ7＋Ｒ8）であるとすると、（９）式
は、 Ｒ8・ＥO／（Ｒ7＋Ｒ8） ＝｛Ｒ6／（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝・Ｅi ……（１０） となる。従って、利得は ＥO／Ｅi＝｛Ｒ6（Ｒ5＋Ｒ6）−Ｒ7・Ｋ／（Ｒ7＋Ｒ8）｝ ／｛Ｒ8／（Ｒ7＋Ｒ8）｝ ＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8 ………（１１） となる。ここで、ＥO／Ｅi＝ＧVとすると、 ＥO＝ＧV・Ｅi ………（１２） で表わされ、ＧVは（１１）に示す通りとなる。
【００１７】次に、このような動作状態で入力電圧Ｅi
がΔＥi増加してＥi1となったとすると、出力信号ＥO1
は、 ＥO1＝ＧV1・Ｅi1 ＝ＧV1・（１＋Δ）・Ｅi ………（１３） の関係となる。このとき、ＡＬＣ動作を行うためには、
上述した従来例と同様にＥO＝ＥO1となればよい。従っ
て、 ＧV1＝ＧV／（１＋Δ） ………（１４） となる。これに、前記（１１）式を代入すると、 ＧV1＝１／（１＋Δ）・ ［Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8］ ………（１５） となる。
がΔＥi増加してＥi1となったとすると、出力信号ＥO1
は、 ＥO1＝ＧV1・Ｅi1 ＝ＧV1・（１＋Δ）・Ｅi ………（１３） の関係となる。このとき、ＡＬＣ動作を行うためには、
上述した従来例と同様にＥO＝ＥO1となればよい。従っ
て、 ＧV1＝ＧV／（１＋Δ） ………（１４） となる。これに、前記（１１）式を代入すると、 ＧV1＝１／（１＋Δ）・ ［Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8］ ………（１５） となる。
【００１８】他方、入力電圧Ｅiが変化すると、オペア
ンプＡ10の出力が変化する。すると、増幅回路Ａ12の出
力も変化して整流・制御電圧発生回路Ａ14から出力され
ている制御電圧も変化することになる。このため、電圧
制御型可変出力増幅器Ａ16の利得Ｋも変化してＫ1とな
る。これを前記（１１）式に代入すると、 ＧV1＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ1／Ｒ8 ………（１６） となる。これら（１５）式，（１６）式は等しいから、 Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ1／Ｒ8 ＝１／（１＋Δ）・ ［Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8］ ………（１７）
ンプＡ10の出力が変化する。すると、増幅回路Ａ12の出
力も変化して整流・制御電圧発生回路Ａ14から出力され
ている制御電圧も変化することになる。このため、電圧
制御型可変出力増幅器Ａ16の利得Ｋも変化してＫ1とな
る。これを前記（１１）式に代入すると、 ＧV1＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ1／Ｒ8 ………（１６） となる。これら（１５）式，（１６）式は等しいから、 Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ1／Ｒ8 ＝１／（１＋Δ）・ ［Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7・Ｋ／Ｒ8］ ………（１７）
【００１９】 これを展開すると、 （Ｒ7／Ｒ8）・｛Ｋ1−Ｋ／（１＋Δ）｝ ＝Ｒ6（Ｒ7＋Ｒ8）・｛１−１／（１＋Δ）｝／｛（Ｒ5＋Ｒ6）・Ｒ8｝ となり、 Ｋ1−Ｋ／（１＋Δ） ＝Ｒ6・（Ｒ7＋Ｒ8）・｛１−１／（１＋Δ）｝／｛（Ｒ5＋Ｒ6）・Ｒ7｝ 更に、 Ｋ1＝Ｋ／（１＋Δ） ＋Ｒ6・（Ｒ7＋Ｒ8）・｛１−１／（１＋Δ）｝／｛（Ｒ5＋Ｒ6）・Ｒ7｝ ………（１８） となる。
【００２０】ここで、ＡＬＣが成立する条件は、０＜Ｋ
＜１として前記（１１）式から、 Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7／Ｒ8 ＜ＧV＜Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝ ………（１９） となる。この範囲で前記（１８）式が成立するように電
圧制御型可変出力増幅器Ａ16の利得Ｋを制御すれば、出
力電圧ＥOは入力電圧Ｅiの如何にかからわず一定とな
り、ＡＬＣ動作が行われることになる。すなわち、入力
電圧Ｅiが増大したとすると、オペアンプＡ10の非反転
入力側の電圧も増大する。このため、オペアンプＡ10の
出力は増大しようとするが、この増大分は、帰還抵抗Ｒ
7による帰還分と、増幅回路Ａ12から電圧制御型可変出
力増幅器Ａ16に至るループによる入力電圧の可変出力分
とによって相殺され、ＡＬＣが実現される。
＜１として前記（１１）式から、 Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7／Ｒ8 ＜ＧV＜Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝ ………（１９） となる。この範囲で前記（１８）式が成立するように電
圧制御型可変出力増幅器Ａ16の利得Ｋを制御すれば、出
力電圧ＥOは入力電圧Ｅiの如何にかからわず一定とな
り、ＡＬＣ動作が行われることになる。すなわち、入力
電圧Ｅiが増大したとすると、オペアンプＡ10の非反転
入力側の電圧も増大する。このため、オペアンプＡ10の
出力は増大しようとするが、この増大分は、帰還抵抗Ｒ
7による帰還分と、増幅回路Ａ12から電圧制御型可変出
力増幅器Ａ16に至るループによる入力電圧の可変出力分
とによって相殺され、ＡＬＣが実現される。
【００２１】図２には、以上のような実施例の入出力特
性が示されている。このグラフ中、領域ＬＡはＡＬＣ領
域で前記（１９）式が満たされれている範囲である。ま
た、領域ＬＢでは、 ＧV＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝ ………（２０） となっており、領域ＬＣでは、 ＧV＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7／Ｒ8 ……（２１） となっている。
性が示されている。このグラフ中、領域ＬＡはＡＬＣ領
域で前記（１９）式が満たされれている範囲である。ま
た、領域ＬＢでは、 ＧV＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝ ………（２０） となっており、領域ＬＣでは、 ＧV＝Ｒ6・（Ｒ7＋Ｒ8）／｛（Ｒ5＋Ｒ6）・Ｒ8｝−Ｒ7／Ｒ8 ……（２１） となっている。
【００２２】このように、本実施例では、従来技術のよ
うにオペアンプの帰還抵抗値を可変とするのではなく、
電圧制御型可変出力増幅器による信号レベルの可変とオ
ペアンプによる加算によってＡＬＣ動作が行われてい
る。このため、従来技術のような非直線素子による歪発
生が良好に防止され、回路動作もきわめて安定となる。
本発明に関して試作した実験回路による実測によれば、
ＡＬＣ領域を含むほぼ全領域にわたってほぼ０．１％以
下の歪率であることが確認された。なお、本発明は、何
ら上記実施例に限定されるものではなく、回路設計は同
様の作用を奏する種々変更可能であり、これらのものも
本発明に含まれる。
うにオペアンプの帰還抵抗値を可変とするのではなく、
電圧制御型可変出力増幅器による信号レベルの可変とオ
ペアンプによる加算によってＡＬＣ動作が行われてい
る。このため、従来技術のような非直線素子による歪発
生が良好に防止され、回路動作もきわめて安定となる。
本発明に関して試作した実験回路による実測によれば、
ＡＬＣ領域を含むほぼ全領域にわたってほぼ０．１％以
下の歪率であることが確認された。なお、本発明は、何
ら上記実施例に限定されるものではなく、回路設計は同
様の作用を奏する種々変更可能であり、これらのものも
本発明に含まれる。
【００２３】
【発明の効果】以上説明したように、本発明によるＡＬ
Ｃ回路によれば、出力信号に基づいて制御電圧が設定さ
れている電圧制御型可変出力増幅器を利用してオペアン
プにおける加算信号を制御することとしたので、歪が低
減された良好なＡＬＣ動作を行うことができるという効
果がある。
Ｃ回路によれば、出力信号に基づいて制御電圧が設定さ
れている電圧制御型可変出力増幅器を利用してオペアン
プにおける加算信号を制御することとしたので、歪が低
減された良好なＡＬＣ動作を行うことができるという効
果がある。
【図１】本発明によるＡＬＣ回路の一実施例の構成を示
す回路ブロック図である。
す回路ブロック図である。
【図２】前記実施例の入出力特性を示すグラフである。
【図３】従来のＡＬＣ回路の一例を示す回路ブロック図
である。
である。
【図４】前記従来例の入力と出力及びその歪率との関係
を示すグラフである。
を示すグラフである。
Ａ10…オペアンプ、Ａ12…増幅回路、Ａ14…整流・制御
電圧発生回路（制御電圧発生手段）、Ａ16…電圧制御型
可変出力増幅器（ＶＣＡ，電圧制御型可変出力増幅手
段）、Ｅi…入力電圧、ＥO…出力電圧、ＬＡ…ＡＬＣ領
域、Ｒ5〜Ｒ8…抵抗、ＴＡ…入力端子、ＴＢ…出力端
子。
電圧発生回路（制御電圧発生手段）、Ａ16…電圧制御型
可変出力増幅器（ＶＣＡ，電圧制御型可変出力増幅手
段）、Ｅi…入力電圧、ＥO…出力電圧、ＬＡ…ＡＬＣ領
域、Ｒ5〜Ｒ8…抵抗、ＴＡ…入力端子、ＴＢ…出力端
子。
Claims (1)
- 【請求項１】 オペアンプによって入力信号に加算され
る加算信号レベルをオペアンプの出力信号に基づいて制
御することによって、前記入力信号レベルの変化に対し
ても出力信号レベルを一定に保つＡＬＣ回路において、
前記出力信号レベルに対応して変化する制御電圧を発生
する制御電圧発生手段と、これによって発生した制御電
圧に相当する増幅率で前記加算信号レベルを増幅して可
変出力する電圧制御型可変出力増幅手段とを備えたこと
を特徴とするＡＬＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19481192A JPH0621737A (ja) | 1992-06-29 | 1992-06-29 | Ａｌｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19481192A JPH0621737A (ja) | 1992-06-29 | 1992-06-29 | Ａｌｃ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621737A true JPH0621737A (ja) | 1994-01-28 |
Family
ID=16330656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19481192A Pending JPH0621737A (ja) | 1992-06-29 | 1992-06-29 | Ａｌｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621737A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106268A (ja) * | 1985-11-05 | 1987-05-16 | 三洋電機株式会社 | 吸収冷凍機 |
-
1992
- 1992-06-29 JP JP19481192A patent/JPH0621737A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62106268A (ja) * | 1985-11-05 | 1987-05-16 | 三洋電機株式会社 | 吸収冷凍機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3300836B2 (ja) | Ｒｆ増幅器バイアス制御方法および装置 | |
| JP2948054B2 (ja) | 送受信機 | |
| US7592869B2 (en) | Variable gain amplifier having dual gain control | |
| US5327101A (en) | Distortion-free limiter for a power amplifier | |
| JPH11163650A (ja) | 可変要素として電圧制御抵抗器を備えた線形リミタ回路を使用した自動ゲイン制御方法及び装置 | |
| US5936470A (en) | Audio amplifier having linear gain control | |
| JPH0621737A (ja) | Ａｌｃ回路 | |
| JP2734244B2 (ja) | 高周波電力増幅器の出力レベル制御回路 | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| JP2002208823A (ja) | 増幅回路 | |
| JPH05235646A (ja) | 非線形歪補償回路 | |
| JP2981953B2 (ja) | 線形送信回路 | |
| JP4337737B2 (ja) | アナログコンプレッサ | |
| JP3447350B2 (ja) | 高周波増幅器 | |
| JP2707581B2 (ja) | スイッチング安定化電源 | |
| JP2574706B2 (ja) | 送信機 | |
| JP3438593B2 (ja) | 振幅調整装置、振幅圧縮装置および振幅伸長装置 | |
| JPH03175709A (ja) | 高周波増幅器の電力制御回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JPS6380631A (ja) | ノイズリダクシヨン回路 | |
| JPH01179510A (ja) | 電子ボリューム回路 | |
| JP2644774B2 (ja) | 増幅回路 | |
| JP2590914B2 (ja) | 歪発生回路 | |
| JPH06153113A (ja) | ビデオ信号処理装置及び自動利得制御回路 | |
| JPH03222508A (ja) | 増幅器回路 |