JP4337737B2 - アナログコンプレッサ - Google Patents
アナログコンプレッサ Download PDFInfo
- Publication number
- JP4337737B2 JP4337737B2 JP2004379015A JP2004379015A JP4337737B2 JP 4337737 B2 JP4337737 B2 JP 4337737B2 JP 2004379015 A JP2004379015 A JP 2004379015A JP 2004379015 A JP2004379015 A JP 2004379015A JP 4337737 B2 JP4337737 B2 JP 4337737B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output signal
- output
- input
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
本発明は、音声信号のレベルをアナログ回路を用いて圧縮して出力するアナログコンプレッサに関するものである。
従来、放送スタジオや録音スタジオにおいて、アナログコンプレッサが使用されている（非特許文献１参照）。
図８は、従来の一般的なコンプレッサの入出力特性図である。横軸は入力レベル［dBu］、縦軸は出力レベル［dBu］であり、３１は入出力特性曲線である。
入力レベルが「スレッショルド」以下のときは、所定のゲイン（利得）で増幅されて出力信号が出力され、入力レベルが「スレッショルド」を超えると、利得を下げることにより出力レベルを圧縮する。圧縮比は「レシオ」と呼ばれ、入力レベル（ａ）に対する出力レベル（ｂ）の比（ａ：ｂ）として表わされる。
「スレッショルド」を下げると聴感上の音量が低下する。これを補償するため、「スレッショルド」を下げると同時に、入出力特性曲線３２に示すように、コンプレッサの出力利得を全入力レベルについて上げる場合もある。
図８は、従来の一般的なコンプレッサの入出力特性図である。横軸は入力レベル［dBu］、縦軸は出力レベル［dBu］であり、３１は入出力特性曲線である。
入力レベルが「スレッショルド」以下のときは、所定のゲイン（利得）で増幅されて出力信号が出力され、入力レベルが「スレッショルド」を超えると、利得を下げることにより出力レベルを圧縮する。圧縮比は「レシオ」と呼ばれ、入力レベル（ａ）に対する出力レベル（ｂ）の比（ａ：ｂ）として表わされる。
「スレッショルド」を下げると聴感上の音量が低下する。これを補償するため、「スレッショルド」を下げると同時に、入出力特性曲線３２に示すように、コンプレッサの出力利得を全入力レベルについて上げる場合もある。
また、コンプレッサにおいては、「アタックタイム」、「リリースタイム」を手動調整する場合もある。「アタックタイム」は、入力レベルが「スレッショルド」を超えたときに、圧縮動作を開始するまでの遅延時間を表すパラメータである。一方、「リリースタイム」は、入力レベルが「スレッショルド」よりも下がったときに、圧縮動作の停止するまでの遅延時間を表すパラメータである。
上述したコンプレッサは、単に入力信号の過大入力を圧縮する効果だけではなく、低レベルの信号が高レベルの信号に対して相対的に大きく増幅されることになるために、音の厚みが増すという効果を奏する。また、「リリースタイム」を長くすれば、弦振動の減衰期間が延びたように感じられる効果を奏する。
このように、コンプレッサは、楽器用においては、エフェクタの一種としても用いられている。
上述したコンプレッサは、単に入力信号の過大入力を圧縮する効果だけではなく、低レベルの信号が高レベルの信号に対して相対的に大きく増幅されることになるために、音の厚みが増すという効果を奏する。また、「リリースタイム」を長くすれば、弦振動の減衰期間が延びたように感じられる効果を奏する。
このように、コンプレッサは、楽器用においては、エフェクタの一種としても用いられている。
しかし、上述した一般的なコンプレッサでは、調整すべきパラメータが多数あるため、オーディオミキサにおいて、複数のチャンネルのそれぞれにコンプレッサを搭載しようとすると、操作子の数が余りにも多くなってしまうという問題がある。また、調整すべきパラメータが多数あると調整が難しくなるという問題がある。
また、アナログコンプレッサにおいては、特性のばらつきの問題がある。
アナログコンプレッサは、制御信号（制御電圧あるいは制御電流）の大きさに応じて利得が制御される可変利得増幅器を用いることにより実現される。
このような可変利得増幅器には、例えば、専用のIC（半導体集積回路）、例えば、RCA社の製品「CA3080」を用いたものや、電界効果トランジスタ（ＦＥＴ：Field-effect Transistor）を用いたものがある。
しかし、ＦＥＴを用いた場合はもちろん、専用のICを用いた場合でも、特性のばらつきがあるために、個々の部品の特性に応じて調整しなければ製品を出荷できない。
また、専用のICは品種が少ないので、音質のチューニングが余りできないという問題もある。
「Guitar Magazine Mooks エフェクター・ブック」（雑誌コード 69771-25），株式会社リットーミュージック，（平成6年10月1日），p.52−55
アナログコンプレッサは、制御信号（制御電圧あるいは制御電流）の大きさに応じて利得が制御される可変利得増幅器を用いることにより実現される。
このような可変利得増幅器には、例えば、専用のIC（半導体集積回路）、例えば、RCA社の製品「CA3080」を用いたものや、電界効果トランジスタ（ＦＥＴ：Field-effect Transistor）を用いたものがある。
しかし、ＦＥＴを用いた場合はもちろん、専用のICを用いた場合でも、特性のばらつきがあるために、個々の部品の特性に応じて調整しなければ製品を出荷できない。
また、専用のICは品種が少ないので、音質のチューニングが余りできないという問題もある。
「Guitar Magazine Mooks エフェクター・ブック」（雑誌コード 69771-25），株式会社リットーミュージック，（平成6年10月1日），p.52−55
本発明は、上述した問題点を解決するためになされたもので、「スレッショルド」、「レシオ」を適切な関係で連動させて１個の操作子で調整できるとともに、利得可変増幅手段の特性のばらつきの影響を受けにくいアナログコンプレッサを提供することを目的とするものである。
本発明は、請求項１に記載の発明においては、アナログコンプレッサにおいて、入力信号を可変利得で増幅する可変利得増幅手段と、操作子の操作により抵抗値が変化する可変抵抗器と、前記入力信号を入力し、前記入力信号の少なくとも一方の極性において、前記入力信号の絶対値が小さいときは急な傾きであり、前記入力信号の絶対値が大きくなるにつれて前記可変抵抗器の抵抗値に応じた傾きに近づく入出力特性を有する非線形増幅手段と、前記入力信号の少なくとも一方の極性において、前記可変利得増幅手段の出力信号と前記非線形増幅手段の出力信号とを比較する比較手段と、該比較手段の出力に応じて充電および放電を繰り返すことにより制御信号を発生し、該制御信号を前記可変利得増幅手段に供給することにより、前記入力信号の少なくとも一方の極性において、前記可変利得増幅手段の出力信号の絶対値が前記非線形増幅手段の出力信号の絶対値よりも大きくなるときに、前記可変利得増幅手段の利得を下げる方向に制御する制御信号発生手段、を有し、前記入力信号の少なくとも一方の極性において前記可変利得増幅手段の出力信号の絶対値と前記非線形増幅手段の出力信号の絶対値とが等しくなるときの前記入力信号の絶対値が当該アナログコンプレッサのスレッショルドとなり、前記操作子の操作により前記スレッショルドが変化し、前記スレッショルドが低くなるほど当該アナログコンプレッサの圧縮比が大きくなることを特徴とするものである。
従って、入力レベルがスレッショルドを超えると、入力信号を圧縮した出力信号を出力するアナログコンプレッサであって、単一の操作子の操作により抵抗値が変化する可変抵抗器により、スレッショルドを変化させるとともに、このスレッショルドが低くなるほど圧縮比が大きくなる構成を実現できる。
スレッショルドが低くなるほど圧縮比が大きくなるという関係は、コンプレッサ効果を付加するのに適している。
また、可変利得増幅手段の出力信号と非線形増幅手段の出力信号との比較結果に応じて可変利得増幅手段の利得を制御していることから、可変利得増幅手段にフィードバックによる自己調整機能が働くので、可変利得増幅手段の特性のばらつきの影響を受けにくい。
さらに、抵抗値が変化する第２の可変抵抗器と、この第２の可変抵抗器により利得が調整される増幅手段を設け、この増幅手段を上述した可変利得増幅手段に接続し、上述した可変抵抗器と第２の可変抵抗器とを、スレッショルドが低くなるほど増幅手段の利得が大きくなるように、共通の操作子により連動して操作されるようにしてもよい。
このようにすれば、圧縮処理による出力信号の聴感上の音量低下を補償できる。
従って、入力レベルがスレッショルドを超えると、入力信号を圧縮した出力信号を出力するアナログコンプレッサであって、単一の操作子の操作により抵抗値が変化する可変抵抗器により、スレッショルドを変化させるとともに、このスレッショルドが低くなるほど圧縮比が大きくなる構成を実現できる。
スレッショルドが低くなるほど圧縮比が大きくなるという関係は、コンプレッサ効果を付加するのに適している。
また、可変利得増幅手段の出力信号と非線形増幅手段の出力信号との比較結果に応じて可変利得増幅手段の利得を制御していることから、可変利得増幅手段にフィードバックによる自己調整機能が働くので、可変利得増幅手段の特性のばらつきの影響を受けにくい。
さらに、抵抗値が変化する第２の可変抵抗器と、この第２の可変抵抗器により利得が調整される増幅手段を設け、この増幅手段を上述した可変利得増幅手段に接続し、上述した可変抵抗器と第２の可変抵抗器とを、スレッショルドが低くなるほど増幅手段の利得が大きくなるように、共通の操作子により連動して操作されるようにしてもよい。
このようにすれば、圧縮処理による出力信号の聴感上の音量低下を補償できる。
本発明によれば、スレッショルドと圧縮比とを１つの操作子で操作できるとともに、スレッショルドと圧縮比とを適切な関係で連動して調整できることから、操作子の数を１個削減できるとともに、難しい調整操作が簡単になるという効果がある。
また、可変利得増幅手段の特性のばらつきの影響を受けにくいという効果がある。例えば、可変利得増幅手段にＦＥＴを用いた場合、ＦＥＴの動作点を調整する必要がない。
また、可変利得増幅手段の特性のばらつきの影響を受けにくいという効果がある。例えば、可変利得増幅手段にＦＥＴを用いた場合、ＦＥＴの動作点を調整する必要がない。
図１は、本発明の実施の一形態のアナログコンプレッサを説明するための回路図である。
このアナログコンプレッサは、入力信号電圧（以下、単に入力信号という）Ｖｉのレベルがスレッショルドを超えると、入力信号Ｖｉのレベルを圧縮した出力信号電圧（以下、単に出力信号という）Ｖｏを出力するアナログコンプレッサであって、操作子の操作により抵抗値が変化する可変抵抗器ＶＲ２を有し、この可変抵抗器ＶＲ２の抵抗値の変化により、スレッショルドを変化させるとともに、このスレッショルドが低くなるほど、圧縮比が大きくなるように制御する手段を有する。
加えて、上述した可変抵抗器ＶＲ２と出力利得を調整する可変抵抗器ＶＲ１とを２連ボリュームにして、両者の抵抗値の変化を連動させることによって、スレッショルドの低下による音量の低下を補償する。
図１に示した回路では、両者とも同方向に抵抗値が変化するようにする。操作量（回転角）に対する抵抗値の変化は、直線特性（Ｂカーブ）とするとよい。
このアナログコンプレッサは、入力信号電圧（以下、単に入力信号という）Ｖｉのレベルがスレッショルドを超えると、入力信号Ｖｉのレベルを圧縮した出力信号電圧（以下、単に出力信号という）Ｖｏを出力するアナログコンプレッサであって、操作子の操作により抵抗値が変化する可変抵抗器ＶＲ２を有し、この可変抵抗器ＶＲ２の抵抗値の変化により、スレッショルドを変化させるとともに、このスレッショルドが低くなるほど、圧縮比が大きくなるように制御する手段を有する。
加えて、上述した可変抵抗器ＶＲ２と出力利得を調整する可変抵抗器ＶＲ１とを２連ボリュームにして、両者の抵抗値の変化を連動させることによって、スレッショルドの低下による音量の低下を補償する。
図１に示した回路では、両者とも同方向に抵抗値が変化するようにする。操作量（回転角）に対する抵抗値の変化は、直線特性（Ｂカーブ）とするとよい。
第１反転増幅部１は、オペアンプ（演算増幅器）Ｏｐ１、信号入力端子とオペアンプＯｐ１の反転入力端子とに直列に接続された抵抗器Ｒ１，Ｒ２、この抵抗器Ｒ１，Ｒ２の接続点とアースとの間にソース，ドレインが接続されたＦＥＴ，このＦＥＴのゲート，ソース間に接続されたダイオードＤ５、オペアンプＯｐ１の負帰還路に並列的に挿入されたコンデンサＣ１，抵抗器Ｒ３、からなる。ＦＥＴとして接合型の電界効果トランジスタを用いる。図示の例では、全てのオペアンプＯｐ１〜Ｏｐ５として、正負２電源型のものを用いている。
第１反転増幅部１は、入力信号Ｖｉを反転増幅し、出力信号Ｖ１を出力する。ＦＥＴのゲートには、後述する制御信号電圧（以下、単に制御信号という）Ｖ５が供給される。この制御信号Ｖ５の電圧は、非圧縮動作時には、負電源電圧であるが、この電圧が０［Ｖ］に向かって上昇すると、ＦＥＴのドレイン−ソース間の等価抵抗が小さくなるので、第１反転増幅部１の利得が低下し、出力信号Ｖ１の出力レベルが圧縮される。
ＦＥＴは、ソースドレイン間に印加される直流電圧が0［Ｖ］で使用されている。ゲートに印加される制御信号Ｖ５の電圧がゲート−ソース間遮断電圧（ピンチオフ電圧）よりも負側において抵抗値は∞［Ω］であり、0［Ｖ］に近づくにつれて抵抗値が下がる。ゲート−ソース間遮断電圧は、直流電圧が0［Ｖ］のとき、約−0.3［Ｖ］であって、個々の製品によってばらつきがある。
ＦＥＴは、ソースドレイン間に印加される直流電圧が0［Ｖ］で使用されている。ゲートに印加される制御信号Ｖ５の電圧がゲート−ソース間遮断電圧（ピンチオフ電圧）よりも負側において抵抗値は∞［Ω］であり、0［Ｖ］に近づくにつれて抵抗値が下がる。ゲート−ソース間遮断電圧は、直流電圧が0［Ｖ］のとき、約−0.3［Ｖ］であって、個々の製品によってばらつきがある。
第２反転増幅部２は、オペアンプＯｐ２、第１反転増幅部１の出力端子とこのオペアンプＯｐ２の反転入力端子とに接続された抵抗器Ｒ４、オペアンプＯｐ２の負帰還路に直列に挿入された抵抗器Ｒ５と可変抵抗器ＶＲ１、からなる。
第２反転増幅部２は、出力信号Ｖ１を入力し、反転増幅して出力端子に出力信号Ｖｏを出力する。その利得は、入力路の抵抗器Ｒ４と帰還路の抵抗器Ｒ５，可変抵抗器ＶＲ１の各値に応じて決まる。
第２反転増幅部２は、出力信号Ｖ１を入力し、反転増幅して出力端子に出力信号Ｖｏを出力する。その利得は、入力路の抵抗器Ｒ４と帰還路の抵抗器Ｒ５，可変抵抗器ＶＲ１の各値に応じて決まる。
第３反転増幅部３は、初段と、この初段の出力を全波整流する全波整流部、からなる。
初段は、オペアンプＯｐ３、入力端子とオペアンプＯｐ３の反転入力端子との間に直列接続された可変抵抗器ＶＲ２と抵抗器Ｒ６、オペアンプＯｐ３の第１の負帰還路に挿入されたダイオードＤ１、第２の負帰還路に直列に挿入されたダイオードＤ２と抵抗器Ｒ７、からなる。ダイオードＤ１のアノードとダイオードＤ２のカソードとは、オペアンプの反転入力端子側になる。
反転増幅の利得は、入力信号Ｖｉが正のとき、入力路の可変抵抗器ＶＲ２，抵抗器Ｒ６と第１の帰還路のダイオードＤ１により決定され、入力信号Ｖｉが負のとき、入力路の可変抵抗器ＶＲ２，抵抗器Ｒ６と第２の帰還路のダイオードＤ２，抵抗器Ｒ７により決定される。
ダイオードＤ１，Ｄ２は、順方向電圧に対する順方向電流が指数関数となることから、非線形特性を有している。
初段は、オペアンプＯｐ３、入力端子とオペアンプＯｐ３の反転入力端子との間に直列接続された可変抵抗器ＶＲ２と抵抗器Ｒ６、オペアンプＯｐ３の第１の負帰還路に挿入されたダイオードＤ１、第２の負帰還路に直列に挿入されたダイオードＤ２と抵抗器Ｒ７、からなる。ダイオードＤ１のアノードとダイオードＤ２のカソードとは、オペアンプの反転入力端子側になる。
反転増幅の利得は、入力信号Ｖｉが正のとき、入力路の可変抵抗器ＶＲ２，抵抗器Ｒ６と第１の帰還路のダイオードＤ１により決定され、入力信号Ｖｉが負のとき、入力路の可変抵抗器ＶＲ２，抵抗器Ｒ６と第２の帰還路のダイオードＤ２，抵抗器Ｒ７により決定される。
ダイオードＤ１，Ｄ２は、順方向電圧に対する順方向電流が指数関数となることから、非線形特性を有している。
図２は、図１に示した第３反転増幅部３の初段において、入力信号Ｖｉ（瞬時値）に対する出力信号Ｖ２（瞬時値）の特性を示すグラフである。
入力信号Ｖｉが正のとき、出力信号Ｖ２が−0.6［Ｖ］付近までは傾き（利得）が急で、その後は入力信号Ｖｉが大きくなるほど傾き（利得）が緩やかになる。
一方、入力信号Ｖｉが負のとき、出力信号Ｖ２が0.6［Ｖ］付近までは傾き（利得）が急で、その後は、入力信号Ｖｉの絶対値が大きくなるほど、可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく。すなわち、初段の利得（傾き）は、抵抗器ＶＲ２，Ｒ６，Ｒ７の抵抗値、および、入力信号Ｖｉで決まる次の値
[R7/（R6＋VR2）＋0.6/Vi]
に近づく。
従って、可変抵抗器ＶＲ２の抵抗値が大きくなるほど、出力信号Ｖ２の傾きが小さくなる。
その結果、初段は、入力信号の一方の極性（図示の例では、負極性）において、入力信号の絶対値が小さいときは急な傾きであり、入力信号の絶対値が大きくなるにつれて可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく非線形入出力特性（ノンリニア特性）を有している。
入力信号Ｖｉが正のとき、出力信号Ｖ２が−0.6［Ｖ］付近までは傾き（利得）が急で、その後は入力信号Ｖｉが大きくなるほど傾き（利得）が緩やかになる。
一方、入力信号Ｖｉが負のとき、出力信号Ｖ２が0.6［Ｖ］付近までは傾き（利得）が急で、その後は、入力信号Ｖｉの絶対値が大きくなるほど、可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく。すなわち、初段の利得（傾き）は、抵抗器ＶＲ２，Ｒ６，Ｒ７の抵抗値、および、入力信号Ｖｉで決まる次の値
[R7/（R6＋VR2）＋0.6/Vi]
に近づく。
従って、可変抵抗器ＶＲ２の抵抗値が大きくなるほど、出力信号Ｖ２の傾きが小さくなる。
その結果、初段は、入力信号の一方の極性（図示の例では、負極性）において、入力信号の絶対値が小さいときは急な傾きであり、入力信号の絶対値が大きくなるにつれて可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく非線形入出力特性（ノンリニア特性）を有している。
第３反転増幅部３の全波整流部は、初段の出力信号Ｖ２の負極性の出力を極性反転することにより、全波整流した出力信号Ｖ３を出力する。
この実施の形態では、入力信号Ｖｉの一方の極性（負極性）の瞬時値に応じてコンプレッサを制御するものである。従って、入力信号Ｖｉが他方の極性（図示の例では、正極性）であるときには、望ましくない制御がなされないように、全波整流部が設けられている。
この実施の形態では、入力信号Ｖｉの一方の極性（負極性）の瞬時値に応じてコンプレッサを制御するものである。従って、入力信号Ｖｉが他方の極性（図示の例では、正極性）であるときには、望ましくない制御がなされないように、全波整流部が設けられている。
全波整流部は、オペアンプＯｐ４を有し、初段の出力端子と全波整流部の出力端子間に抵抗器Ｒ８が接続され、初段の出力端子とオペアンプＯｐ４の反転入力端子との間に抵抗器Ｒ９が接続され、オペアンプＯｐ４の第１の負帰還路にダイオードＤ３が挿入され、第２の負帰還路に直列にダイオードＤ４と抵抗器Ｒ１０が挿入されている。
ダイオードＤ３のカソードとダイオードＤ４のアノードとはオペアンプＯｐ４の出力端子側にある。ダイオードＤ４と抵抗器Ｒ１０との接続点と、全波整流部の出力端子との間に抵抗器Ｒ１１が接続されている。また、全波整流部の出力端子とアース間にコンデンサＣ２が接続されている。
ダイオードＤ３のカソードとダイオードＤ４のアノードとはオペアンプＯｐ４の出力端子側にある。ダイオードＤ４と抵抗器Ｒ１０との接続点と、全波整流部の出力端子との間に抵抗器Ｒ１１が接続されている。また、全波整流部の出力端子とアース間にコンデンサＣ２が接続されている。
出力信号Ｖ２が正のとき、ダイオードＤ３がオンとなる。出力信号Ｖ３は、次のとおりである。
V3＝[（15k＋15k）／（15k＋15k＋15k）]×V2＝0.667×V2
一方、出力信号Ｖ２が負のとき、ダイオードＤ４がオンとなる。ダイオードＤ４のカソード側の電圧Ｖｄ４は、次のとおりである。
Vd4＝−（15k／12k）×V2
出力信号Ｖ３は、図示の具体例（抵抗器Ｒ８と抵抗器Ｒ１１の抵抗値が等しい）では、次のとおりである。
V3＝（V2＋Vd4）／２＝−0.125×V2となる。
従って、出力信号Ｖ２に対し正負で利得が異なる全波整流が行われている。
V3＝[（15k＋15k）／（15k＋15k＋15k）]×V2＝0.667×V2
一方、出力信号Ｖ２が負のとき、ダイオードＤ４がオンとなる。ダイオードＤ４のカソード側の電圧Ｖｄ４は、次のとおりである。
Vd4＝−（15k／12k）×V2
出力信号Ｖ３は、図示の具体例（抵抗器Ｒ８と抵抗器Ｒ１１の抵抗値が等しい）では、次のとおりである。
V3＝（V2＋Vd4）／２＝−0.125×V2となる。
従って、出力信号Ｖ２に対し正負で利得が異なる全波整流が行われている。
コンパレータ部（比較器）４は、出力信号Ｖ１が入力される反転入力端子と、出力信号Ｖ３が入力される非反転入力端子を有し、出力信号Ｖ１と出力信号Ｖ３の瞬時値同士を比較するオペアンプＯＰ５である。
コンパレータ部４は、入力信号Ｖｉの一方の極性（図示の例では負極性）において、出力信号Ｖ１と出力信号Ｖ３とを比較し、比較結果信号Ｖ４を出力する。この実施の形態では、比較結果信号Ｖ４の電圧値そのものは重要ではなく、どちらが大きいかがわかればよい。以下の説明では、出力信号Ｖ１の方が小さいとき比較結果信号Ｖ４を「１」、出力信号Ｖ１の方が大きいとき比較結果信号Ｖ４を「０」であるとしている。
コンパレータ部４は、入力信号Ｖｉの一方の極性（図示の例では負極性）において、出力信号Ｖ１と出力信号Ｖ３とを比較し、比較結果信号Ｖ４を出力する。この実施の形態では、比較結果信号Ｖ４の電圧値そのものは重要ではなく、どちらが大きいかがわかればよい。以下の説明では、出力信号Ｖ１の方が小さいとき比較結果信号Ｖ４を「１」、出力信号Ｖ１の方が大きいとき比較結果信号Ｖ４を「０」であるとしている。
図３は、図１に示したコンパレータ部４によるスレッショルド決定動作を説明するためのグラフである。
第１反転増幅部１の利得は制御信号Ｖ５によって可変制御されるため、その出力信号Ｖ１は制御信号Ｖ５によって変化する。図３に示す出力信号Ｖ１は、第１反転増幅部１において圧縮処理が行われていない非圧縮時における出力信号、すなわち、第１反転増幅部１の利得が最大の状態を維持していると仮定したときの出力信号である。
第１反転増幅部１の利得は制御信号Ｖ５によって可変制御されるため、その出力信号Ｖ１は制御信号Ｖ５によって変化する。図３に示す出力信号Ｖ１は、第１反転増幅部１において圧縮処理が行われていない非圧縮時における出力信号、すなわち、第１反転増幅部１の利得が最大の状態を維持していると仮定したときの出力信号である。
入力信号Ｖｉの入力レベルが十分小さいとき、出力信号Ｖ１（瞬時値）の方が出力信号Ｖ３（瞬時値）よりも小さい。その結果、コンパレータ部４の比較結果信号Ｖ４は、「１」を出力する。
このとき、入力信号Ｖｉの入力レベルが小さくなってから十分な時間が経過していれば、後述する制御信号Ｖ５により、ＦＥＴの等価抵抗は∞［Ω］になっており、第１反転増幅部１の利得は、入力路の抵抗器Ｒ１，Ｒ２と帰還路の抵抗器Ｒ３の各抵抗値で決まる最大の利得、図示の例では約O［dB］である。
このとき、入力信号Ｖｉの入力レベルが小さくなってから十分な時間が経過していれば、後述する制御信号Ｖ５により、ＦＥＴの等価抵抗は∞［Ω］になっており、第１反転増幅部１の利得は、入力路の抵抗器Ｒ１，Ｒ２と帰還路の抵抗器Ｒ３の各抵抗値で決まる最大の利得、図示の例では約O［dB］である。
入力信号Ｖｉの入力レベルを上げて行くと、入力信号Ｖｉの負のピーク近傍で、出力信号Ｖ１と出力信号Ｖ３とが等しくなる。すなわち、出力信号Ｖ１の特性曲線と出力信号Ｖ３の特性曲線とが交差する。
交差するときの入力信号Ｖｉの瞬時値が、コンパレータ部４の出力する比較結果信号Ｖ４が反転する「スレッショルド」となる。
比較結果信号Ｖ４が、「１」から「０」に反転すると、後続の制御信号発生部５が出力する制御信号Ｖ５によって、第１反転増幅部１の利得を下げる圧縮動作が開始される。入力信号Ｖｉの入力レベルが大きくなるにつれて、出力信号Ｖ３よりも出力信号Ｖ１の方が大きくなる時間の比率が増すので、比較結果信号Ｖ４が「０」になる期間が長くなる。
図２を参照して説明したように、可変抵抗器ＶＲ２の抵抗値に応じて出力信号Ｖ３の傾きが変化している。従って、「スレッショルド」は、可変抵抗器ＶＲ２の抵抗値を大きくすると低くなり、可変抵抗器ＶＲ２の抵抗値を小さくすると高くなる。
交差するときの入力信号Ｖｉの瞬時値が、コンパレータ部４の出力する比較結果信号Ｖ４が反転する「スレッショルド」となる。
比較結果信号Ｖ４が、「１」から「０」に反転すると、後続の制御信号発生部５が出力する制御信号Ｖ５によって、第１反転増幅部１の利得を下げる圧縮動作が開始される。入力信号Ｖｉの入力レベルが大きくなるにつれて、出力信号Ｖ３よりも出力信号Ｖ１の方が大きくなる時間の比率が増すので、比較結果信号Ｖ４が「０」になる期間が長くなる。
図２を参照して説明したように、可変抵抗器ＶＲ２の抵抗値に応じて出力信号Ｖ３の傾きが変化している。従って、「スレッショルド」は、可変抵抗器ＶＲ２の抵抗値を大きくすると低くなり、可変抵抗器ＶＲ２の抵抗値を小さくすると高くなる。
なお、図１において、全波整流部は、正負で非対称な全波整流を行っていた。全波整流部は、出力信号Ｖ２が負のとき、出力信号Ｖ３が負にならないようにするものであるので、正負対称な全波整流を行ってもよい。
また、整流部に代えて、出力信号Ｖ２に正のオフセット電圧を加えたものを出力信号Ｖ３として（図２においては、入出力特性をｙ軸の正方向にシフトさせる）、出力信号Ｖ３の値が常に正になるようにして、コンパレータ部４に供給し、入力信号Ｖｉの正側における望ましくないコンパレータ部４の反転を防止することも可能である。
しかし、上述した代替回路では、スレッショルドの可変範囲が狭まったり、制御動作がうまく行かないなどの不具合が生じたりする場合がある。なお、コンデンサＣ２も不具合が生じないように設けている。
また、整流部に代えて、出力信号Ｖ２に正のオフセット電圧を加えたものを出力信号Ｖ３として（図２においては、入出力特性をｙ軸の正方向にシフトさせる）、出力信号Ｖ３の値が常に正になるようにして、コンパレータ部４に供給し、入力信号Ｖｉの正側における望ましくないコンパレータ部４の反転を防止することも可能である。
しかし、上述した代替回路では、スレッショルドの可変範囲が狭まったり、制御動作がうまく行かないなどの不具合が生じたりする場合がある。なお、コンデンサＣ２も不具合が生じないように設けている。
制御信号発生部５は、トランジスタＱ、コンパレータ部４とトランジスタＱのベース間に接続された抵抗器Ｒ１２、トランジスタＱのベース−エミッタ（正電源）間に接続された抵抗器Ｒ１３、トランジスタＱのコレクタにその一端が接続された抵抗器Ｒ１４、抵抗器Ｒ１４の他端と負電源との間に並列接続されたコンデンサＣ３，抵抗器Ｒ１５、からなる。
この並列回路の一端が、制御信号発生部５の出力端子となる。
比較結果信号Ｖ４を入力し、この比較結果信号の「１」，「０」に応じて、放電および充電を繰り返すことにより制御信号Ｖ５を発生し、第１反転増幅器１のＦＥＴのゲートに供給する。入力信号Ｖｉ（瞬時値）の負側において、出力信号Ｖ１（瞬時値）が出力信号Ｖ３（瞬時値）よりも大きいときに、動作の時間遅れを伴って第１反転増幅部１の利得を圧縮する。
この並列回路の一端が、制御信号発生部５の出力端子となる。
比較結果信号Ｖ４を入力し、この比較結果信号の「１」，「０」に応じて、放電および充電を繰り返すことにより制御信号Ｖ５を発生し、第１反転増幅器１のＦＥＴのゲートに供給する。入力信号Ｖｉ（瞬時値）の負側において、出力信号Ｖ１（瞬時値）が出力信号Ｖ３（瞬時値）よりも大きいときに、動作の時間遅れを伴って第１反転増幅部１の利得を圧縮する。
コンパレータ部４の出力が「１」の状態を続けているとき、トランジスタＱは「オフ」であるから、コンデンサＣ３は抵抗器Ｒ１５により放電されており、制御信号Ｖ５は負の電源電圧である。その結果、ＦＥＴの等価抵抗値は∞［Ω］であり、第１反転増幅器１は最大の利得を維持している。
一方、コンパレータ部４の出力が「０」になると、トランジスタＱは「オン」となり、コンデンサＣ３は正負の電源電圧が抵抗器Ｒ１４，Ｒ１５で分圧された電圧になる方向に充電され、制御信号Ｖ５が上昇する。ただし、ダイオードＤ５によりクランプされるので、ダイオードの順方向電圧を超えない。
ＦＥＴの等価抵抗値は、制御信号Ｖ５が、直流電圧の印加されていないときのゲート−ソース間遮断電圧（約−0.3［Ｖ］）まで上昇すると低下し始め、その結果、第１反転増幅器１の利得も低下し始めて圧縮動作が開始される。
コンパレータ部４の出力が「１」から「０」に反転し始めるようになった時点から、圧縮動作が開始されるまでに時間がかかる。この時間（アタックタイム）は、上述した抵抗器Ｒ１４，Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。
一方、コンパレータ部４の出力が「０」になると、トランジスタＱは「オン」となり、コンデンサＣ３は正負の電源電圧が抵抗器Ｒ１４，Ｒ１５で分圧された電圧になる方向に充電され、制御信号Ｖ５が上昇する。ただし、ダイオードＤ５によりクランプされるので、ダイオードの順方向電圧を超えない。
ＦＥＴの等価抵抗値は、制御信号Ｖ５が、直流電圧の印加されていないときのゲート−ソース間遮断電圧（約−0.3［Ｖ］）まで上昇すると低下し始め、その結果、第１反転増幅器１の利得も低下し始めて圧縮動作が開始される。
コンパレータ部４の出力が「１」から「０」に反転し始めるようになった時点から、圧縮動作が開始されるまでに時間がかかる。この時間（アタックタイム）は、上述した抵抗器Ｒ１４，Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。
再び、コンパレータ部４の出力が「０」に反転しなくなり、「１」の状態を続けるようになると、トランジスタＱは「オフ」となり、コンデンサＣ３は抵抗器Ｒ１５により放電され、制御信号Ｖ５は負の電源電圧に向かって徐々に下降し、制御信号Ｖ５がＦＥＴのゲートソース間遮断電圧よりも低くなると、第１反転増幅器１は再び最大の利得となり、圧縮動作が停止する。
コンパレータ部４の出力が「１」の状態を続けるようになった時点から、圧縮動作が停止するまでに時間がかかる。この時間（リリースタイム）も、上述した抵抗器Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。リリースタイムは、通常、上述したアタックタイムより長くなるよう設定される。
コンパレータ部４の出力が「１」の状態を続けるようになった時点から、圧縮動作が停止するまでに時間がかかる。この時間（リリースタイム）も、上述した抵抗器Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。リリースタイムは、通常、上述したアタックタイムより長くなるよう設定される。
図３に示したように、入力信号Ｖｉが負で、入力信号Ｖｉの絶対値がスレッショルドよりも小さい場合、出力信号Ｖ１よりも出力信号Ｖ２の方が大きくなり、コンパレータ部４の比較結果信号Ｖ４は、「１」（＋15V）を出力する。
入力信号Ｖｉの入力レベルが大きくなると、一時的に、出力信号Ｖ１の方が、出力信号Ｖ３よりも大きくなる。すなわち、通常は、出力信号Ｖ３の方が大きいが、波形のピークの近傍で、時々、出力信号Ｖ１の方が大きくなる。その結果、コンパレータ部４の出力電圧Ｖ４は、通常は「１」を出力しているが、出力信号Ｖ１が一時的に大きくなったとき「０」を出力する。
このように、一時的に出力信号Ｖ１の方が大きくなる場合における、各部の出力電圧の関係を図４に示す。
入力信号Ｖｉの入力レベルが大きくなると、一時的に、出力信号Ｖ１の方が、出力信号Ｖ３よりも大きくなる。すなわち、通常は、出力信号Ｖ３の方が大きいが、波形のピークの近傍で、時々、出力信号Ｖ１の方が大きくなる。その結果、コンパレータ部４の出力電圧Ｖ４は、通常は「１」を出力しているが、出力信号Ｖ１が一時的に大きくなったとき「０」を出力する。
このように、一時的に出力信号Ｖ１の方が大きくなる場合における、各部の出力電圧の関係を図４に示す。
図４は、図１に示したコンパレータにおいて、出力信号Ｖ１，出力信号Ｖ３，比較結果信号Ｖ４，制御信号Ｖ５の波形図である。
比較結果信号Ｖ４のチャンネルの電圧レンジは１０［Ｖ／ｄｉｖ］、その他のチャンネルの電圧レンジは１［Ｖ／ｄｉｖ］である。時間レンジは、２００［μｓ／ｄｉｖ］である。
図示の例では、出力信号Ｖ１の正のピーク近傍で、比較結果信号Ｖ４が一時的に「０」を出力する。比較結果信号Ｖ４が「０」になる期間の割合は、図示していない入力信号Ｖｉの入力レベルが大きくなるにつれて大きくなる。
なお、比較結果信号Ｖ４は、負の電源電圧（−15［Ｖ］）までは下がっていない。しかし、制御信号発生部５において、トランジスタＱでスイッチング動作をしているために、制御信号Ｖ５の出力電圧には影響を与えない。
比較結果信号Ｖ４の「０」，「１」に応じて、制御信号発生部５のコンデンサＣ３が充放電を繰り返し、図示の例では、約＋0.2［Ｖ］の制御信号Ｖ５を発生している。この制御信号Ｖ５に応じて、ＦＥＴが制御されて、第１反転増幅部１の利得を低下させ、入力信号Ｖｉが圧縮された出力信号Ｖ１が得られる。
比較結果信号Ｖ４のチャンネルの電圧レンジは１０［Ｖ／ｄｉｖ］、その他のチャンネルの電圧レンジは１［Ｖ／ｄｉｖ］である。時間レンジは、２００［μｓ／ｄｉｖ］である。
図示の例では、出力信号Ｖ１の正のピーク近傍で、比較結果信号Ｖ４が一時的に「０」を出力する。比較結果信号Ｖ４が「０」になる期間の割合は、図示していない入力信号Ｖｉの入力レベルが大きくなるにつれて大きくなる。
なお、比較結果信号Ｖ４は、負の電源電圧（−15［Ｖ］）までは下がっていない。しかし、制御信号発生部５において、トランジスタＱでスイッチング動作をしているために、制御信号Ｖ５の出力電圧には影響を与えない。
比較結果信号Ｖ４の「０」，「１」に応じて、制御信号発生部５のコンデンサＣ３が充放電を繰り返し、図示の例では、約＋0.2［Ｖ］の制御信号Ｖ５を発生している。この制御信号Ｖ５に応じて、ＦＥＴが制御されて、第１反転増幅部１の利得を低下させ、入力信号Ｖｉが圧縮された出力信号Ｖ１が得られる。
この実施の形態のアナログコンプレッサは、入力信号Ｖｉの入力レベル（実効値あるいはエンベロープ（包絡線））を検出するのではなく、入力信号Ｖｉの瞬時値を検出することにより、入力レベルの圧縮動作をするものである。
従って、圧縮動作中でも、コンパレータ部４の出力は、入力信号Ｖｉの瞬時値の１周期毎に「０」と「１」とを交互に出力して、コンデンサＣ３の充放電を繰り返している。
そして、その１周期内で「０」である時間（充電時間）と「１」である時間（放電時間）がバランスするように、制御信号Ｖ５の電圧が自動調整される。すなわち、充電時間の充電量が放電時間の放電量より大きければ、制御信号Ｖ５の電圧が徐々に上昇し、小さければ下降する。制御電圧Ｖ５の電圧の変化に応じて第１反転増幅部１の利得が変化し、充電時間の充電量と放電時間の放電量とが一致したところで、制御信号Ｖ５の変化が停止する。
従って、圧縮動作中でも、コンパレータ部４の出力は、入力信号Ｖｉの瞬時値の１周期毎に「０」と「１」とを交互に出力して、コンデンサＣ３の充放電を繰り返している。
そして、その１周期内で「０」である時間（充電時間）と「１」である時間（放電時間）がバランスするように、制御信号Ｖ５の電圧が自動調整される。すなわち、充電時間の充電量が放電時間の放電量より大きければ、制御信号Ｖ５の電圧が徐々に上昇し、小さければ下降する。制御電圧Ｖ５の電圧の変化に応じて第１反転増幅部１の利得が変化し、充電時間の充電量と放電時間の放電量とが一致したところで、制御信号Ｖ５の変化が停止する。
再び、コンパレータ部４の出力が「０」から「１」になると、トランジスタＱは「オフ」となり、コンデンサＣ３は抵抗器Ｒ１５により放電され、制御信号Ｖ５は負の電源電圧に向かって徐々に下降し、制御信号Ｖ５がＦＥＴのゲートソース間遮断電圧よりも低くなると、第１反転増幅器１は再び最大の利得となり、圧縮動作が停止する。
コンパレータ部４の出力が「０」から「１」に反転したタイミングから、圧縮動作が停止するまでに時間がかかる。この時間も、上述した抵抗器Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。
コンパレータ部４の出力が「０」から「１」に反転したタイミングから、圧縮動作が停止するまでに時間がかかる。この時間も、上述した抵抗器Ｒ１５の抵抗値、コンデンサＣ３の静電容量値などで変化する。
第１反転増幅部１は、コンパレータ部４，制御信号発生部５、ＦＥＴという経路で負帰還路が形成されているから、その出力信号Ｖ１の瞬時値が、出力信号Ｖ３の瞬時値を超えるときは、出力信号Ｖ３の瞬時値にほぼ一致するように利得を小さくするという負帰還制御がなされる。すなわち、出力信号Ｖ１のピークが、出力信号Ｖ３のピークをわずかに超えるように、出力信号Ｖ１の波形全体を圧縮する負帰還制御をしている。
このような負帰還制御により、制御信号Ｖ５による特性のばらつき、例えば、図１に示したＦＥＴのゲートソース間遮断電圧のばらつき、などの影響を受けにくい。
なお、出力信号Ｖ３の入出力特性は、ダイオードＤ２の非線形特性により実現されているので特性のばらつきが非常に小さい。
このような負帰還制御により、制御信号Ｖ５による特性のばらつき、例えば、図１に示したＦＥＴのゲートソース間遮断電圧のばらつき、などの影響を受けにくい。
なお、出力信号Ｖ３の入出力特性は、ダイオードＤ２の非線形特性により実現されているので特性のばらつきが非常に小さい。
その結果、第１反転増幅部１の可変利得制御機能を実現するために、特性のばらつきの大きいＦＥＴを用いることができる。可変利得制御機能を有する専用の半導体集積回路を用いた場合でも、特性のばらつきの影響を少なくすることができる。
なお、上述した可変利得制御機能を有するICを用いた場合に生じる歪は、奇数次高調波歪になることが知られている。これに対し、ＦＥＴを用いた場合は、偶数次高調波歪になる。
従って、第１反転増幅部１に、ＦＥＴの等価抵抗値の変化で利得を制御する回路を用いれば、このＦＥＴのばらつきの影響を受けることなく、聴感上好ましくない奇数次高調波歪みの発生を防止することができる。
なお、上述した可変利得制御機能を有するICを用いた場合に生じる歪は、奇数次高調波歪になることが知られている。これに対し、ＦＥＴを用いた場合は、偶数次高調波歪になる。
従って、第１反転増幅部１に、ＦＥＴの等価抵抗値の変化で利得を制御する回路を用いれば、このＦＥＴのばらつきの影響を受けることなく、聴感上好ましくない奇数次高調波歪みの発生を防止することができる。
図５は、図１に示した実施の形態のアナログコンプレッサの入出力特性を示すグラフである。
図５（ａ）は、入力信号Ｖｉの入力レベル（実効値）［dBu］（１dBu＝0.7745Vrms）に対する出力信号Ｖ１の出力レベル［dBu］の特性を示すグラフである。
可変抵抗器ＶＲ２を右回転させ、その抵抗値を最小値（ＭＩＮ）から最大値（ＭＡＸ）まで変化させたときの特性変化を示している。中間の抵抗値を示す代わりに、回転式ボリュームの角度を時計の文字盤の時刻で表している。
圧縮の効果を効かせるために、可変抵抗器ＶＲ２を９時，１２時，３時の角度にして、その抵抗値を上げて行くと、スレッショルドが低下し、その抵抗値がＭＡＸになったとき、入力信号Ｖｉのスレッショルドは約−10［dBu］となる。
図５（ａ）は、入力信号Ｖｉの入力レベル（実効値）［dBu］（１dBu＝0.7745Vrms）に対する出力信号Ｖ１の出力レベル［dBu］の特性を示すグラフである。
可変抵抗器ＶＲ２を右回転させ、その抵抗値を最小値（ＭＩＮ）から最大値（ＭＡＸ）まで変化させたときの特性変化を示している。中間の抵抗値を示す代わりに、回転式ボリュームの角度を時計の文字盤の時刻で表している。
圧縮の効果を効かせるために、可変抵抗器ＶＲ２を９時，１２時，３時の角度にして、その抵抗値を上げて行くと、スレッショルドが低下し、その抵抗値がＭＡＸになったとき、入力信号Ｖｉのスレッショルドは約−10［dBu］となる。
一方、抵抗値をＭＩＮにすると、図３に示した出力信号Ｖ１と出力信号Ｖ３の入出力特性曲線とは交差しなくなるので「スレッショルド」がなくなる。
しかし、入力信号Ｖｉが約20［dBu］以上では、約20［dB］に圧縮される。この理由は、図１に示した全波整流部の出力電圧が、電源電圧になる前に飽和してしまうことによる。
なお、可変抵抗器ＶＲ２が９時の角度においても、同じ圧縮特性が現れている。
一般に、入力レベルが過大になると、その出力信号のピーク部分が電源電圧の限界によって瞬時にクリップされて、大きな飽和歪みを発生する。上述した入力レベルが大きくなったときの圧縮特性は、このようなクリップを防止する作用を奏する。
しかし、入力信号Ｖｉが約20［dBu］以上では、約20［dB］に圧縮される。この理由は、図１に示した全波整流部の出力電圧が、電源電圧になる前に飽和してしまうことによる。
なお、可変抵抗器ＶＲ２が９時の角度においても、同じ圧縮特性が現れている。
一般に、入力レベルが過大になると、その出力信号のピーク部分が電源電圧の限界によって瞬時にクリップされて、大きな飽和歪みを発生する。上述した入力レベルが大きくなったときの圧縮特性は、このようなクリップを防止する作用を奏する。
図５（ａ）に示されるように、図１に示した実施の形態のコンプレッサは、「スレッショルド」が低いほど、「スレッショルド」を超えた後の、出力信号Ｖ１の出力レベルの傾きが小さくなる（言い替えれば、圧縮比が大きくなる）特性を有している。
図３に示したように、入力信号Ｖｉの負側において、可変抵抗器ＶＲ２の抵抗値を大きくすると、出力信号Ｖ３は入力信号Ｖｉよりも鈍った形状となる。この場合、コンパレータ部４の反転が急に発生するので、圧縮比は大きくなる。出力信号Ｖ３が鈍っていない場合は、コンパレータ部４の反転が徐々に増えて行くので、圧縮比は小さくなる。
別の見方をすれば、可変抵抗器ＶＲ２の抵抗値を大きくすると、出力信号Ｖ１の負帰還制御の目標値である出力信号Ｖ３と、入力信号Ｖｉとの差が大きくなるから、コンパレータ部４が「０」に反転している期間が長くなり、利得を抑圧する負帰還制御の期間が増すので、圧縮率が大きくなるといえる。
図３に示したように、入力信号Ｖｉの負側において、可変抵抗器ＶＲ２の抵抗値を大きくすると、出力信号Ｖ３は入力信号Ｖｉよりも鈍った形状となる。この場合、コンパレータ部４の反転が急に発生するので、圧縮比は大きくなる。出力信号Ｖ３が鈍っていない場合は、コンパレータ部４の反転が徐々に増えて行くので、圧縮比は小さくなる。
別の見方をすれば、可変抵抗器ＶＲ２の抵抗値を大きくすると、出力信号Ｖ１の負帰還制御の目標値である出力信号Ｖ３と、入力信号Ｖｉとの差が大きくなるから、コンパレータ部４が「０」に反転している期間が長くなり、利得を抑圧する負帰還制御の期間が増すので、圧縮率が大きくなるといえる。
従って、「スレショルドレベル」を下げて、入力信号Ｖｉを圧縮する効果を強くかける場合は、圧縮比（レシオ）を強くし、「スレショルドレベル」を上げて、入力信号Ｖｉを圧縮する効果を弱くかける場合は、圧縮比（レシオ）も弱くすることになるから、「コンプレッサ」効果を付加する際の、２つのパラメータの適切な調整が、１個の可変抵抗器ＶＲ２の手動調整だけで可能となっている。
図５（ｂ）は、入力信号Ｖｉの入力レベル［dBu］に対する出力信号Ｖｏの出力レベル［dBu］の特性を示すグラフである。図５（ａ）と同様に、可変抵抗器ＶＲ２の抵抗値をＭＩＮからＭＡＸまで変化させたときの特性を示している。
既に説明したように、可変抵抗器ＶＲ２と可変抵抗器ＶＲ１とを連動させて、コンプレッサの出力する出力信号Ｖｏの音量が、「スレッショルド」の低下によって小さくなることを補償する。図示の例では、可変抵抗器ＶＲ２の抵抗値がＭＡＸのとき、約６［dB］だけ利得を上げている。
既に説明したように、可変抵抗器ＶＲ２と可変抵抗器ＶＲ１とを連動させて、コンプレッサの出力する出力信号Ｖｏの音量が、「スレッショルド」の低下によって小さくなることを補償する。図示の例では、可変抵抗器ＶＲ２の抵抗値がＭＡＸのとき、約６［dB］だけ利得を上げている。
上述したように、コンパレータ部４は、常時、第１反転増幅部１の出力信号Ｖ１と第３反転増幅部３の出力信号Ｖ３とを比較している。しかし、実質的には、入力信号Ｖｉが負のときにのみ、出力信号Ｖ１と出力信号Ｖ３との比較を行っている。
従って、上述した実施の形態では、入力信号Ｖｉの一方の極性において、第１反転増幅部１の出力信号Ｖ１と第３反転増幅部３の出力信号Ｖ３の出力信号とを比較し、比較出力に応じて充電および放電を繰り返すことにより制御信号Ｖ５を発生し、この制御信号Ｖ５を第１反転増幅部１に供給することにより、入力信号Ｖｉの一方の極性において、第１反転増幅部１の出力信号Ｖ１の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御している。
制御信号Ｖ５は、入力信号Ｖｉの周期に比べて十分長い期間にわたって充放電して得られる信号であり、かつ、音声信号である入力信号Ｖｉに直流成分は含まれていないから、上述した実施の形態のように、入力信号Ｖｉが負のときにのみ実質的な比較動作を行っても問題がない。
従って、上述した実施の形態では、入力信号Ｖｉの一方の極性において、第１反転増幅部１の出力信号Ｖ１と第３反転増幅部３の出力信号Ｖ３の出力信号とを比較し、比較出力に応じて充電および放電を繰り返すことにより制御信号Ｖ５を発生し、この制御信号Ｖ５を第１反転増幅部１に供給することにより、入力信号Ｖｉの一方の極性において、第１反転増幅部１の出力信号Ｖ１の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御している。
制御信号Ｖ５は、入力信号Ｖｉの周期に比べて十分長い期間にわたって充放電して得られる信号であり、かつ、音声信号である入力信号Ｖｉに直流成分は含まれていないから、上述した実施の形態のように、入力信号Ｖｉが負のときにのみ実質的な比較動作を行っても問題がない。
これに代えて、図１に示した回路構成を変更することにより、入力信号Ｖｉが正の極性のときにのみ実質的な比較動作を行ってもよい。例えば、図１において、ダイオードＤ１，Ｄ２，Ｄ３、Ｄ４のそれぞれを、その極性を逆にして接続するとともに、コンパレータ部４において、出力信号Ｖ１，出力信号Ｖ３を入力する入力端子の極性を逆にすればよい。
あるいは、入力信号Ｖｉがいずれの極性であっても、常に、第１反転増幅部１の出力信号と第３反転増幅部の出力信号との比較動作を行うようにすることもできる。その実施の一形態を次に説明する。
あるいは、入力信号Ｖｉがいずれの極性であっても、常に、第１反転増幅部１の出力信号と第３反転増幅部の出力信号との比較動作を行うようにすることもできる。その実施の一形態を次に説明する。
図６は、本発明の第２の実施の形態のアナログコンプレッサを説明するための回路図である。
図中、図１と同様な部分には同じ符号を付して説明を省略する。
第３反転増幅部３の初段の非線形特性を正側と負側で対称形にし、入力信号Ｖｉの両極性において、入力信号Ｖｉの絶対値が小さいときは急な傾きであり、入力信号Ｖｉの絶対値が大きくなるにつれて可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく非線形入出力特性を有している。第３反転増幅部３の全波整流部（以後、第１全波整流部という）では正負対称の全波整流を行う。
第１反転増幅部１の出力信号Ｖ１は、第２全波整流部１１で全波整流して、出力信号Ｖ６とする。第２全波整流部１１は、第３反転増幅部（第１全波整流部）３に対応するものであり、第１反転増幅部１の出力段となる。
図中、図１と同様な部分には同じ符号を付して説明を省略する。
第３反転増幅部３の初段の非線形特性を正側と負側で対称形にし、入力信号Ｖｉの両極性において、入力信号Ｖｉの絶対値が小さいときは急な傾きであり、入力信号Ｖｉの絶対値が大きくなるにつれて可変抵抗器ＶＲ２の抵抗値に応じた所定の傾きに近づく非線形入出力特性を有している。第３反転増幅部３の全波整流部（以後、第１全波整流部という）では正負対称の全波整流を行う。
第１反転増幅部１の出力信号Ｖ１は、第２全波整流部１１で全波整流して、出力信号Ｖ６とする。第２全波整流部１１は、第３反転増幅部（第１全波整流部）３に対応するものであり、第１反転増幅部１の出力段となる。
具体的には、第３反転増幅部３の初段にあるダイオードＤ１のアノードとオペアンプＯｐ３の出力端子との間に、抵抗器Ｒ７と等しい抵抗値とした抵抗器Ｒ１６を挿入した。第１全波整流部の抵抗器Ｒ８の抵抗値をＲ８’（30kΩ）に変更することにより、第１全波整流部の正側と負側の利得を同じ（0.5）にした。
その結果、第３反転増幅部３の利得が元の3／4に減少する。また、第２全波整流部１１を通した後の第１反転増幅部１の利得は元の1／2に減少する。そのため、第１反転増幅部１の抵抗器Ｒ３の抵抗値をＲ３’（抵抗値76kΩ）に変更することにより、第１反転増幅部１の利得を3／2倍して、第２全波整流部１１を通した後の第１反転増幅部１の利得と第３反転増幅部の利得とを一致させた。
その結果、第３反転増幅部３の利得が元の3／4に減少する。また、第２全波整流部１１を通した後の第１反転増幅部１の利得は元の1／2に減少する。そのため、第１反転増幅部１の抵抗器Ｒ３の抵抗値をＲ３’（抵抗値76kΩ）に変更することにより、第１反転増幅部１の利得を3／2倍して、第２全波整流部１１を通した後の第１反転増幅部１の利得と第３反転増幅部の利得とを一致させた。
コンパレータ部４では、それらの全波整流された出力信号Ｖ６と出力信号Ｖ３とを比較することにより、入力信号Ｖｉの負側に加えて正側でも、第２全波整流部１１の出力信号Ｖ６と第３反転増幅部３の出力信号Ｖ３とを実質的に比較して、利得制御を行う。
原理的には、図１に示した実施の形態と同様である。入力信号Ｖｉの両極性において、
第２全波整流部１１の出力信号Ｖ６と第３反転増幅部３の出力信号Ｖ３とを比較し、比較出力に応じて充電および放電を繰り返すことにより制御信号Ｖ５を発生し、この制御信号Ｖ５を第１反転増幅部１に供給することにより、入力信号Ｖｉの両極性において、第２全波整流部１１の出力信号Ｖ６の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御している。
原理的には、図１に示した実施の形態と同様である。入力信号Ｖｉの両極性において、
第２全波整流部１１の出力信号Ｖ６と第３反転増幅部３の出力信号Ｖ３とを比較し、比較出力に応じて充電および放電を繰り返すことにより制御信号Ｖ５を発生し、この制御信号Ｖ５を第１反転増幅部１に供給することにより、入力信号Ｖｉの両極性において、第２全波整流部１１の出力信号Ｖ６の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御している。
以下、上述した各実施の形態のアナログコンプレッサを、アナログオーディオミキサに実装する具体例について説明する。
図７は、本発明のアナログコンプレッサを実装したオーディオミキサのブロック構成図である。
図中、２１1〜２１nは、内部構成を同じくする第１〜第n入力チャンネル部である。各入力チャンネル部は、個別に音声信号を入力し、独立してパラメータ値を制御する。
入力信号は、トリム部２２、コンプレッサ部２３、イコライザ部２４、フェーダ部２５を経由する。フェーダ部２５の出力は、パン部２６およびAUXセンド部２７に分岐される。
図７は、本発明のアナログコンプレッサを実装したオーディオミキサのブロック構成図である。
図中、２１1〜２１nは、内部構成を同じくする第１〜第n入力チャンネル部である。各入力チャンネル部は、個別に音声信号を入力し、独立してパラメータ値を制御する。
入力信号は、トリム部２２、コンプレッサ部２３、イコライザ部２４、フェーダ部２５を経由する。フェーダ部２５の出力は、パン部２６およびAUXセンド部２７に分岐される。
トリム部２２では、図示しない操作子の操作に応じて、入力信号のレベルを当該チャンネルでの処理に適したレベルとするための利得調整が行われ、コンプレッサ部２３では、本発明の実施の形態を用いてコンプレッサ効果を付加する。イコライザ部２４では、図示しない操作子の操作に応じて、周波数特性を調整する。フェーダ部２５では、フェーダ型操作子の操作に応じて、バスでのミキシングのためのレベル調整を行う。
パン部２６は、図示しない操作子でＬチャンネルとＲチャンネルの分配比が調整された２本の出力を、ステレオバスに出力し、このバス上で、その他の入力チャンネル部のパン部２６の出力とミキシングして「ステレオ出力」として出力する。
一方、各入力チャンネル部２１1〜２１nのAUXセンド部２７は、図示しない操作子で送り量が個別に調整された２本の出力を、それぞれ、第１，第２のAUXバスに出力し、これらのAUXバス上で、その他の入力チャンネル部のAUXセンド部２７の出力とミキシングして、「AUX１」，「AUX2」として出力する。
なお、各入力チャンネルのパン部２６とＡＵＸセンド部２７では、それぞれ、ステレオバスと各ＡＵＸバスへの出力をオンオフすることが可能である。
パン部２６は、図示しない操作子でＬチャンネルとＲチャンネルの分配比が調整された２本の出力を、ステレオバスに出力し、このバス上で、その他の入力チャンネル部のパン部２６の出力とミキシングして「ステレオ出力」として出力する。
一方、各入力チャンネル部２１1〜２１nのAUXセンド部２７は、図示しない操作子で送り量が個別に調整された２本の出力を、それぞれ、第１，第２のAUXバスに出力し、これらのAUXバス上で、その他の入力チャンネル部のAUXセンド部２７の出力とミキシングして、「AUX１」，「AUX2」として出力する。
なお、各入力チャンネルのパン部２６とＡＵＸセンド部２７では、それぞれ、ステレオバスと各ＡＵＸバスへの出力をオンオフすることが可能である。
本発明の実施の形態のアナログコンプレッサは、単一の操作子で単一の可変抵抗器ＶＲ２を調整することにより、「スレッショルド」と「レシオ」とを同時に適切な関係で手動調整したり、これに加えて「レベル」も適切な関係で手動調整したりすることができることから、パラメータを調整する操作子の数と可変抵抗器の数を減らすことができる。
そのため、本発明の実施の形態のアナログコンプレッサを、上述した各入力チャンネル部２１1〜２１nのコンプレッサ部２３に採用することにより、限られた面積のコントロールパネルに、アナログコンプレッサの操作子を配置することが容易になり、また部品数も削減できる。
そのため、本発明の実施の形態のアナログコンプレッサを、上述した各入力チャンネル部２１1〜２１nのコンプレッサ部２３に採用することにより、限られた面積のコントロールパネルに、アナログコンプレッサの操作子を配置することが容易になり、また部品数も削減できる。
上述した各実施の形態において具体的に示した回路図は、単なる一具体例であり、種々変更が可能である。
第１反転増幅部１において、ＦＥＴの配置は、図１に示したとおりの配置でなくてもよい。第１反転増幅部１は、既に説明したように、利得を制御信号で変化させる専用のICを用いてもよい。
第３反転増幅部３において、可変抵抗器ＶＲ２を固定抵抗とし、帰還路に挿入されている抵抗器Ｒ７を可変抵抗器にしてもよい。第２反転増幅部２においても、抵抗器Ｒ４の方を可変抵抗器としてもよい。
ダイオードＤ１，Ｄ２の順方向電圧対順方向電流の非線形特性を得る素子として、ダイオードそのものに代えて、トランジスタ（ベース−エミッタ間のＰＮ接合）を用いてもよい。ダイオードの非線形特性に代えて、同様な特性を有する非線形抵抗素子を用いてもよい。
コンパレータ部４を差動増幅器に置き換えて、制御信号発生部５を差電圧に応じて制御信号Ｖ５の大きさを変化させるようにしてもよい。
制御信号発生部５は、制御信号を第１反転増幅部１に供給することにより、入力信号Ｖｉの少なくとも一方の極性において、第１反転増幅部１の出力信号Ｖ１（あるいは第２全波整流部１１の出力信号Ｖ６）の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御するものであれば、異なる接続形態の充放電回路を用いてもよい。
また、抵抗器を可変抵抗器として、入力信号Ｖｉの瞬時値がスレッショルドを超えてから圧縮動作が開始されるまでの時間や、入力信号Ｖｉの瞬時値がスレッショルドを超えなくなってから圧縮動作が停止されるまでの時間を操作子で調整できるようにしてもよい。
第１反転増幅部１において、ＦＥＴの配置は、図１に示したとおりの配置でなくてもよい。第１反転増幅部１は、既に説明したように、利得を制御信号で変化させる専用のICを用いてもよい。
第３反転増幅部３において、可変抵抗器ＶＲ２を固定抵抗とし、帰還路に挿入されている抵抗器Ｒ７を可変抵抗器にしてもよい。第２反転増幅部２においても、抵抗器Ｒ４の方を可変抵抗器としてもよい。
ダイオードＤ１，Ｄ２の順方向電圧対順方向電流の非線形特性を得る素子として、ダイオードそのものに代えて、トランジスタ（ベース−エミッタ間のＰＮ接合）を用いてもよい。ダイオードの非線形特性に代えて、同様な特性を有する非線形抵抗素子を用いてもよい。
コンパレータ部４を差動増幅器に置き換えて、制御信号発生部５を差電圧に応じて制御信号Ｖ５の大きさを変化させるようにしてもよい。
制御信号発生部５は、制御信号を第１反転増幅部１に供給することにより、入力信号Ｖｉの少なくとも一方の極性において、第１反転増幅部１の出力信号Ｖ１（あるいは第２全波整流部１１の出力信号Ｖ６）の絶対値が第３反転増幅部３の出力信号Ｖ３の絶対値よりも大きくなるときに、第１反転増幅部１の利得を下げる方向に制御するものであれば、異なる接続形態の充放電回路を用いてもよい。
また、抵抗器を可変抵抗器として、入力信号Ｖｉの瞬時値がスレッショルドを超えてから圧縮動作が開始されるまでの時間や、入力信号Ｖｉの瞬時値がスレッショルドを超えなくなってから圧縮動作が停止されるまでの時間を操作子で調整できるようにしてもよい。
抵抗、静電容量、電源電圧などの回路定数は、各機能ブロックを実現するための単なる一実施例であり、これらの値に限定されるものではない。当業者であれば、各機能ブロックを実現する回路定数として多数のバリエーションを作ることができる。
１…第１反転増幅部、２…第２反転増幅部、３…第３反転増幅部、４…コンパレータ部、５…制御信号発生部、１１…第２全波整流部、ＶＲ１，ＶＲ２…可変抵抗器、Ｏｐ１〜Ｏｐ５…オペアンプ
Claims (1)
- 入力信号を可変利得で増幅する可変利得増幅手段と、
操作子の操作により抵抗値が変化する可変抵抗器と、
前記入力信号を入力し、前記入力信号の少なくとも一方の極性において、前記入力信号の絶対値が小さいときは急な傾きであり、前記入力信号の絶対値が大きくなるにつれて前記可変抵抗器の抵抗値に応じた傾きに近づく入出力特性を有する非線形増幅手段と、
前記入力信号の少なくとも一方の極性において、前記可変利得増幅手段の出力信号と前記非線形増幅手段の出力信号とを比較する比較手段と、
該比較手段の出力に応じて充電および放電を繰り返すことにより制御信号を発生し、該制御信号を前記可変利得増幅手段に供給することにより、前記入力信号の少なくとも一方の極性において、前記可変利得増幅手段の出力信号の絶対値が前記非線形増幅手段の出力信号の絶対値よりも大きくなるときに、前記可変利得増幅手段の利得を下げる方向に制御する制御信号発生手段、を有し、
前記入力信号の少なくとも一方の極性において前記可変利得増幅手段の出力信号の絶対値と前記非線形増幅手段の出力信号の絶対値とが等しくなるときの前記入力信号の絶対値が当該アナログコンプレッサのスレッショルドとなり、前記操作子の操作により前記スレッショルドが変化し、前記スレッショルドが低くなるほど当該アナログコンプレッサの圧縮比が大きくなることを特徴とするアナログコンプレッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004379015A JP4337737B2 (ja) | 2004-12-28 | 2004-12-28 | アナログコンプレッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004379015A JP4337737B2 (ja) | 2004-12-28 | 2004-12-28 | アナログコンプレッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006186741A JP2006186741A (ja) | 2006-07-13 |
| JP4337737B2 true JP4337737B2 (ja) | 2009-09-30 |
Family
ID=36739496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004379015A Active JP4337737B2 (ja) | 2004-12-28 | 2004-12-28 | アナログコンプレッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4337737B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7785760B2 (en) | 2006-01-18 | 2010-08-31 | Ricoh Company Limited | Toner and method of preparing the toner |
| US8034526B2 (en) | 2006-09-07 | 2011-10-11 | Ricoh Company Limited | Method for manufacturing toner and toner |
-
2004
- 2004-12-28 JP JP2004379015A patent/JP4337737B2/ja active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7785760B2 (en) | 2006-01-18 | 2010-08-31 | Ricoh Company Limited | Toner and method of preparing the toner |
| US8034526B2 (en) | 2006-09-07 | 2011-10-11 | Ricoh Company Limited | Method for manufacturing toner and toner |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006186741A (ja) | 2006-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8054129B2 (en) | Class D amplifier | |
| US5909145A (en) | Variable control of electronic power supplies | |
| JP2009049671A (ja) | 出力制限回路、ｄ級パワーアンプ、音響機器 | |
| JP2807853B2 (ja) | 出力回路 | |
| US20040138769A1 (en) | Digital amplifier and method for adjusting gain of same | |
| US8059834B2 (en) | Automatic gain control circuit | |
| WO1997018627A9 (en) | Variable control of electronic power supplies | |
| EP0473166B1 (en) | Amplifying circuit | |
| JP4337737B2 (ja) | アナログコンプレッサ | |
| JPS62202608A (ja) | コンプレツサ | |
| US6788792B1 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| KR101235433B1 (ko) | 신호 처리 회로 | |
| US7868693B2 (en) | Class-D amplifier | |
| US6791416B2 (en) | Variable gain amplifier with adjustable gain slope | |
| EP2659586B1 (en) | Method for forming an electric signal representing a sound and a device therefor | |
| KR100215394B1 (ko) | 3중 부궤환 d급 음향증폭기 | |
| US7215191B2 (en) | Device for amplitude adjustment and rectification made with MOS technology | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| JP2020076928A (ja) | 歪付与装置および歪付与方法 | |
| GB2446614A (en) | A valve audio power amplifier with desirable dynamic compression and harmonic distortion effects at reduced output power levels | |
| US20060055462A1 (en) | Amplifier circuit and gain control method | |
| JP3322555B2 (ja) | 電子ボリューム回路 | |
| JPH071893Y2 (ja) | テレビジョン受像機の音量コントロール装置 | |
| JP4285507B2 (ja) | オートゲインコントロール回路 | |
| TW202215774A (zh) | 放大電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090609 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090622 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4337737 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120710 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130710 Year of fee payment: 4 |