JPH06216648A - 歪補正回路 - Google Patents

歪補正回路

Info

Publication number
JPH06216648A
JPH06216648A JP5005104A JP510493A JPH06216648A JP H06216648 A JPH06216648 A JP H06216648A JP 5005104 A JP5005104 A JP 5005104A JP 510493 A JP510493 A JP 510493A JP H06216648 A JPH06216648 A JP H06216648A
Authority
JP
Japan
Prior art keywords
linear
distortion
signal
attenuator
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5005104A
Other languages
English (en)
Other versions
JP3250579B2 (ja
Inventor
Katsumi Kamisaka
勝己 上坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP00510493A priority Critical patent/JP3250579B2/ja
Publication of JPH06216648A publication Critical patent/JPH06216648A/ja
Application granted granted Critical
Publication of JP3250579B2 publication Critical patent/JP3250579B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplitude Modulation (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

(57)【要約】 【目的】 電気的な行路長の整合のために大規模な手段
を必要しない、歪補正回路を提供する。 【構成】 外部から入力する電気信号を第1の経路への
第1の信号と第2の経路への第2の信号とに分配する分
配器110と、第1の経路に設置された第1の信号に対
して強度に関する奇数次の非線形歪を付与する歪発生器
211と、第2の経路に設置された第2の信号に対して
強度に関する偶数次の非線形歪を発生するとともに第1
の歪発生器と同一の電気的な行路長を有する歪発生器2
12と、歪発生手段211の出力信号と歪発生手段21
2の出力信号との和をとって合波し、外部へ電気信号を
出力する合波手段310と、から構成される。第1の経
路と第2の経路との回路構成は略同一なので、電気的な
行路長は略同一となり大規模な位相整合器を使用せずに
位相整合が図られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、非線形デバイスの入力
信号に対する出力信号に含まれる非線形歪を補正する回
路に関するものである。
【0002】
【従来の技術】アナログ伝送方式はパルスコード変調
(PCM)などデジタル伝送方式に比べて、はるかに狭
い帯域幅で同等量の情報を伝送することが可能である。
また、有線光伝送方式は有線電気伝送方式に比べて、は
るかに広帯域で情報を伝送することが可能であり、伝送
媒体の設置周囲環境から受ける外乱の影響もはるかに小
さい。そこで、光ファイバを伝送媒体に使用して動画像
のような大量な情報を伝送を行う光アナログ伝送が注目
されている。
【0003】アナログ伝送では、情報をアナログ波形と
して担った信号を送信側装置から受信側装置へ伝送した
結果、受信側装置で送信側装置が送信を意図した情報を
担ったアナログ波形を忠実に再現できる必要がある。し
たがって、アナログ電気信号からアナログ光信号への変
換器(EO変換器)とアナログ光信号の伝送媒体とアナ
ログ光信号からアナログ電気信号への変換器(OE変換
器)とからなる光伝送系を、情報を担ったアナログ信号
の強度に関して非線形歪を極力抑制するとともに周波数
依存性を抑制した伝送特性を有するように構成する点
に、アナログ伝送の技術的な困難性がある。このために
は、光伝送系を構成する、EO変換器、光伝送媒
体、およびOE変換器、の各要素について、光伝送系
として求められる、 入力信号の強度に対して非線形歪の少ない出力信号の
生成 入力信号の含む各周波数成分に対して周波数依存性の
無い出力信号の生成 を実現することが理想的であり、これらの各要素に関し
て開発・試作が行われている。
【0004】上記の要素の内、EO変換器に関しては情
報を担ったアナログ電気信号による直接変調によりアナ
ログ光信号に変換する方式が構成上最も簡単であり、実
現性が高い。また、遠距離伝送に対応するために、この
EO変換器の出力光は高い強度を有することが望まし
い。しかしながら、現状で使用可能な発光素子であるL
EDあるいは半導体レーザ素子は電気−光変換特性が非
線形成分を含み、特に発光強度が高くなると非線形成分
の占める割合が高くなるので、直接変調を行うと出力信
号に歪が生じる。したがって、単に発光素子を情報を担
ったアナログ電気信号で直接変調しても高品質の光アナ
ログ伝送を実現できない。そこで、発光素子で電気−光
変換の実施の前に、この電気−光変換で生じる非線形歪
に相当する量と逆の歪を情報を担った電気信号に電気的
な予変調を施すことで付与し、この予変調された電気信
号で発光素子を駆動することにより、情報を担ったアナ
ログ電気信号と出力光信号との間の線形性を維持する手
法が知られている。
【0005】この手法を採用した予変調回路である歪補
正回路として、特開平3−179807に開示の回路が
ある。図9に、この回路のブロック構成を示す。この回
路では、情報を担ったアナログ電気信号が入力信号とし
て方向性結合器910に入力される。方向性結合器91
0は、この信号を第1の経路と第2の経路とに分配す
る。このとき、第1の経路へ分配される信号の電力を第
2の経路に分配される信号の電力よりもはるかに大きく
する(例えば、11dBの分配比とする)。第2の経路
に分配された信号に対応して、歪発生器915で2次以
上の入力周波数の相互変調歪が発生し、振幅調整ブロッ
ク917で相互変調歪信号の振幅が調整される。ここ
で、振幅は発光素子の有する固有の非線形性歪と大きさ
が等しく符号が逆であるように調整される。振幅調整ブ
ロック917の出力信号は周波数調整ブロック919に
入力され、発光素子の固有の歪の周波数依存性と整合す
るように振幅および位相が調節される。周波数調整ブロ
ック919の出力信号は、位相微調整ブロック921に
入力され、更に位相が調整される。一方、第1の経路に
分配された信号は外部遅延手段(例えば、所定長の同軸
ケーブル等)による位相整合ブロック923を介するこ
とにより、波形はそのままで単に遅延が施され、第2の
経路を経由した信号との位相整合が図られる。最終的な
第1の経路を経由する信号の位相と第2の経路を経由す
る信号の位相との整合は、位相微調整ブロック921を
操作することにより達成される。こうして、互いに位相
が整合した信号同士を方向性結合器911で合成して、
発光素子に固有の駆動電流量に対する発光量での非線形
性および周波数依存性を補償した電気信号を発光素子へ
出力する。この結果、発光素子は、情報を担ったアナロ
グ電気信号の波形を忠実に反映した光信号を出力する。
【0006】この回路で採用している歪発生器915で
は大電力信号が入力されると、この歪発生器915で発
生を意図する歪信号以外に高次の歪が生じるので、入力
信号が大電力信号である場合に対応するために、第1の
経路に入力信号そのままの波形で大部分の電力を伝送
し、第2の経路における歪の発生には電力を十分に低減
させた分配信号を使用している。
【0007】
【発明が解決しようとする課題】従来の歪補正回路は以
上のように構成されるので、予変調にあたって、分配さ
れた信号をそのままの波形で透過させる第1の経路と歪
波形信号を発生させる第2の経路との回路構成が全く異
なるので、双方の信号の合波にあたって、第1の経路と
第2の経路との電気的な行路長を整合させるために第1
の経路に設置する遅延回路が大規模なものとなってしま
い、回路の小型化が困難である、という問題点があっ
た。
【0008】
【課題を解決するための手段】本発明の歪補正回路は、
(a)外部から入力する電気信号を第1の経路への第1
の信号と第2の経路への第2の信号とに分配する第1の
分配手段と、(b)第1の経路に設置された、第1の信
号に対して強度に関する奇数次の非線形歪を付与する第
1の歪発生手段と、(c)第2の経路に設置された、第
2の信号に対して強度に関する偶数次の非線形歪を発生
するとともに、第1の歪発生手段と同一の電気的な行路
長を有する第2の歪発生手段と、(d)第1の歪発生手
段の出力信号と第2の歪発生手段の出力信号との和をと
って合波し、外部へ電気信号を出力する第1の合波手段
と、から構成されることを特徴とする。ここで、第1の
歪発生手段は、第1の信号を、互いに反転した波形を
有する2つの信号に分配する第2の分配手段と、第2
の分配手段の出力信号の一方を入力する歪信号を発生す
る第1の非線形減衰器と、第1の非線形減衰器と略同
一の回路構成を有し、第2の分配手段の出力信号の他方
を入力する第2の非線形減衰器と、第1の非線形減衰
器の出力信号と第2の非線形減衰器の出力信号との差を
とって合波する第2の合波手段と、から構成され、第2
の歪発生手段は、第2の信号を、互いに反転した波形
を有する2つの信号に分配する第3の分配手段と、第
1の非線形減衰器と略同一の回路構成を有し、第3の分
配手段の出力信号の一方を入力する第3の非線形減衰器
と、第1の非線形減衰器と略同一の回路構成を有し、
第3の分配手段の出力信号の他方を入力する第4の非線
形減衰器と、第3の非線形減衰器の出力信号と第4の
非線形減衰器の出力信号との和をとって合波する第3の
合波手段と、から構成されることを特徴としてもよい。
また、第1ないし第4の非線形減衰器は、非線形素子
と、非線形素子の動作特性を制御するバイアスを非線
形素子に与えるバイアス手段と、電気的な線形受動素
子を複数使用した減衰器と、から構成されることを特徴
としてもよい。
【0009】また、本発明に係る他の歪補正回路は、
(a)外部から入力する電気信号を第1の経路への第1
の信号と第2の経路への第2の信号とに分配する第4の
分配手段と、(b)第1の経路に設置された、第1の信
号に対して強度に関する奇数次の周波数依存性を有する
非線形歪を付与する第3の歪発生手段と、(c)第1の
経路に設置された、第3の歪発生手段の出力信号の強度
に関する1次成分の周波数依存性を補償するスロープ補
償手段と、(d)第2の経路に設置された、第2の信号
に対して強度に関する偶数次の周波数依存性を有する非
線形歪を発生するとともに、第3の歪発生手段と同一の
電気的な行路長を有する第4の歪発生手段と、(e)第
2の経路に設置された、第4の歪発生手段の出力信号を
遅延させる位相整合手段と、(f)スロープ補償手段の
出力信号と前記位相整合手段の出力信号との和をとって
合波し、外部へ電気信号を出力する第4の合波手段と、
から構成されることを特徴とする。ここで、第3の歪発
生手段は、第1の信号を、互いに反転した波形を有す
る2つの信号に分配する第5の分配手段と、第5の分
配手段の出力信号の一方を入力する第5の非線形減衰器
と、第5の非線形減衰器と略同一の回路構成を有し、
第5の分配手段の出力信号の他方を入力する第6の非線
形減衰器と、第5の非線形減衰器の出力信号と第6の
非線形減衰器の出力信号との差をとって合波する第5の
合波手段と、から構成され、第4の歪発生手段は、第
2の信号を、互いに反転した波形を有する2つの信号に
分配する第6の分配手段と、第5の非線形減衰器と略
同一の回路構成を有し、第6分配手段の出力信号の一方
を入力する第7の非線形減衰器と、第5の非線形減衰
器と略同一の回路構成を有し、第6分配手段の出力信号
の他方を入力する第8の非線形減衰器と、第7の非線
形減衰器の出力信号と第8の非線形減衰器の出力信号と
の和をとって合波する第6の合波手段と、から構成され
ることを特徴としてもよい。また、第5ないし第8の非
線形減衰器は、非線形素子と、非線形素子の動作特
性を制御するバイアスを前記非線形素子に与えるバイア
ス手段と、電気的な線形受動素子を複数使用した減衰
器と、周波数依存歪の発生手段と、から構成されるこ
とを特徴としてもよい。ここで、周波数依存歪の発生手
段は、複数の電気的な線形受動素子を組み合わせて構成
される、ことを特徴としてもよい。
【0010】なお、第1ないし第8の非線形減衰器で使
用する非線形素子は、ダイオードおよびトランジスタの
いずれか一方であり、バイアス手段は、可変電圧源であ
る、ことを特徴としてもよい。
【0011】
【作用】本発明の歪補正回路は上記のように構成され、
まず、入力信号である情報を担ったアナログ電気信号を
所定の割合で2つの信号に分配する。分配された第1の
信号は、第1の歪発生回路に入力され、更に2つの信号
に分配される。この更に分配された2つの信号は、それ
ぞれ略同一の回路構成を有する2つの非線形減衰器に入
力され非線形歪が付与されて出力され、これらの出力信
号の差をとって合波される。この合波の結果、その波形
は元の信号波形に奇数次の非線形相互変調歪が付与され
たものとなる。また、分配された第2の信号は、第2の
歪発生回路に入力され、更に互いに反転した2つの信号
に分配される。この更に分配された2つの信号は、それ
ぞれ第1の歪発生回路における2つの非線形減衰器と略
同一の回路構成を有する2つの非線形減衰器に入力され
非線形歪が生成されて出力され、これらの出力信号の和
をとって合波される。この合波の結果、その波形は偶数
次の非線形相互変調歪の波形そのものとなる。
【0012】第1の歪発生回路と第2の歪発生回路と
は、ほぼ対称的に構成されており信号にとっての電気的
な行路長さが略同一となるように構成されているので、
第1および第2の歪発生回路の出力は、遅延手段を用い
ずに位相整合が施されて合波され、所定の歪が付与され
た駆動信号が生成される。
【0013】また、本発明の他の歪補正回路は、まず、
入力信号である情報を担ったアナログ電気信号を所定の
割合で2つの信号に分配する。分配された第1の信号
は、第3の歪発生回路に入力され、更に互いに反転した
2つの信号に分配される。この更に分配された2つの信
号は、それぞれ略同一の回路構成を有する非線形減衰器
に入力され強度に対する周波数依存性を有する非線形歪
が付与されて出力され、これらの出力信号の差をとって
合波後、強度に対する1次の成分に付与された周波数依
存性が補償されて出力される。この補償結果の波形は、
元の信号波形に強度に対する奇数次の周波数依存性を有
する非線形歪が付与されたものとなる。また、分配され
た第2の信号は、第4の歪発生回路に入力され、更に互
いに反転した2つの信号に分配される。この更に分配さ
れた2つの信号は、それぞれ第3の歪発生回路における
非線形減衰器と略同一の回路構成を有する非線形減衰器
に入力され強度に対する周波数依存性を有する非線形歪
が付与されて出力され、これらの出力信号の和をとって
合波される。この合波の結果、その波形は強度に対する
偶数次の周波数依存性を有する非線形歪の波形そのもの
となる。
【0014】第3の歪発生回路と第4の歪発生回路と
は、ほぼ対称的に構成されており信号にとっての電気的
な行路長さが略同一となるように構成されているので、
第1の経路および第2の経路の出力は、従来のような大
規模な遅延手段を用いずに、第2の経路に設置された小
規模の位相整合手段のみによって位相整合が施され、合
波され所定の歪が付与された駆動信号が生成される。
【0015】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。なお、図面の説明において同一の要素には同
一の符号を付し、重複する説明を省略する。
【0016】(第1実施例)本実施例は、入力信号であ
る情報を担ったアナログ電気信号に対して、この入力信
号の強度による非線形歪を付与した非線形素子の駆動信
号を出力する歪補正回路であり、入力信号強度をXとし
たときに出力信号強度を−A(X+αX2 +βX3 +・
・・)とする歪補正回路である。図1は本実施例に係る
歪補正回路の構成図であり、図2はその詳細な回路構成
である。
【0017】この歪補正回路は、(a)入力信号を第1
の経路への第1の信号と第2の経路への第2の信号とに
所定の割合で分配する分配器110と、(b)第1の経
路に設置された、第1の信号を反転した上で、この反転
信号に駆動対象となる非線形素子で発生する3次以上の
奇数次の非線形相互変調歪と同一の大きさを有し、符号
が反対の歪を付与する歪発生器211と、(c)第2の
経路に設置された駆動対象となる非線形素子で発生する
2次以上の偶数次の非線形相互変調歪と同一の大きさを
有し、符号が反対の歪を生成する歪発生器212と、
(d)歪発生器211の出力信号と歪発生器212の出
力信号を所定の割合で合波する合波器310と、から構
成される。
【0018】分配器110は、配線と抵抗分配器とで構
成される。第1の経路へは素子を介さず歪発生器211
へ接続される。第2の経路へは抵抗分配器を介して歪発
生器212へ接続される。本実施例では、抵抗分配器は
図2に示すように抵抗R81と抵抗R82とを直列に接
続して構成され、第1の経路に分岐される信号の約1/
8の振幅の信号を第2の経路へ分岐している。
【0019】歪発生器211は、同一の電力を有し互
いに反転した2つの信号に分配する、反転トランス(図
2のT11)から成る分配器411と、一方の信号に
非線形歪を付与する非線形素子としてのダイオード(図
2のD11)とπ型減衰器(図2のR11、R12、R
13で構成)と直流成分を除去するコンデンサ群(図2
のC11、C12、C13)とから成る非線形減衰器5
11と、他方の信号に非線形歪を付与する非線形減衰
器511と同様の要素(図2のD21、R21、R2
2、R23、C21、C22、C23)から成る非線形
減衰器512と、各ダイオードの動作点を調整するバ
イアス電圧を給電する可変電源VB1およびVB2と、
非線形減衰器511の出力信号と非線形減衰器512
の出力信号との差をとって合波し、奇数次の成分のみを
取り出す、反転トランス(図2のT12)から成る合波
器611と、から構成される。
【0020】歪発生器212は、同一の電力を有し互
いに反転した2つの信号に分配する、反転トランス(図
2のT21)から成る分配器412と、一方の信号に
非線形歪を付与する非線形減衰器511と同様に構成さ
れた非線形減衰器513(図2のD31、R31、R3
2、R33で構成)と直流成分を除去するコンデンサ群
(図2のC31、C32、C33)とから成る非線形減
衰器513と、他方の信号に非線形歪を付与する非線
形減衰器511と同様の要素(図2のD41、R41、
R42、R43、C41、C42、C43)から成る非
線形減衰器514と、各ダイオードの動作点を調整す
るバイアス電圧を給電する可変電源VB3およびVB4
と、非線形減衰器513の出力信号と非線形減衰器5
14の出力信号との和をとって合波し、2次以上の偶数
次の成分のみを取り出し反転を施す、配線と反転トラン
ス(図2のT22)とから成る合波器612と、から構
成される。
【0021】合波器310は、配線と抵抗群で構成さ
れ、第1の経路からの信号は素子を介さずに、第2の経
路からの信号は抵抗分配器を介した後、双方を合波して
いる。本実施例では、抵抗分配器は図2に示すように抵
抗R91と抵抗R92とを直列に接続して構成し、第2
の経路から入力する信号の振幅を約1/8とした後、第
1の経路から入力した信号との和をとって合波してい
る。
【0022】なお、非線形減衰器511〜514は、図
2に示すようにダイオードと減衰器とを並列に接続して
構成しているので、大電力信号が入力されても意図しな
い歪成分の発生を抑制できる。また、信号伝送路の各要
素はインピーダンスが整合するように定数が選択されて
おり、本実施例の回路では75Ωに設定されている。
【0023】この歪補正回路に入力した情報を担ったア
ナログ電気信号は、分配器110によって、第1の経路
への信号と第2の経路への信号とに分配される。第1の
経路に分岐した信号は、まず、分配器411によって更
に同一電力を有した互いに反転した2つの信号に分配さ
れる。夫々の信号は、各信号ごとに設置された同様の動
作特性を有するようにバイアス電圧(VB1およびVB
2)が設定された非線形減衰器511および非線形減衰
器512へ入力し非線形歪が付与されて出力される。し
たがって、非線形減衰器511と非線形減衰器512と
から出力された2つの信号は、奇数次成分が互いに反対
の符号で同一の大きさを有し、偶数次成分は同一の符号
と大きさを有している。これらの信号を合波器611で
差をとって合波することにより、奇数次の成分(−A
(X+βX3 +・・))のみを取り出す。ここで、係数
βは非線形減衰器511および非線形減衰器512に印
加されるバイアス電圧(VB1およびVB2)で調整さ
れる。
【0024】第2の経路に分岐した信号は、まず、分配
器412によって更に同一電力を有した互いに反転した
2つの信号に分配される。夫々の信号は、各信号ごとに
設置された同様の動作特性を有するようにバイアス電圧
(VB3およびVB4)が設定された非線形減衰器51
3および非線形減衰器514へ入力し非線形歪が付与さ
れて出力される。したがって、非線形減衰器513と非
線形減衰器514とから出力された2つの信号は、奇数
次成分が互いに反対の符号で同一の大きさを有し、偶数
次成分は同一の符号と大きさを有している。これらの信
号を合波器612で和をとって合波することにより、偶
数次の成分(α′X2 +・・)のみを取り出す。ここ
で、係数αは非線形減衰器513および非線形減衰器5
14に印加されるバイアス電圧(VB3およびVB4)
で調整される。
【0025】こうして、生成した2つの非線形歪を有し
た信号を合波器310で合波して、駆動対象である非線
形素子の非線形な相互変調歪を抑制する駆動信号(−A
(X+αX2 +βX3 +・・))を得る。
【0026】なお、本実施例では非線形減衰器を,図3
(a)のダイオードとπ型減衰器とを組み合わせて構成
したが、図3(b)のトランジスタとT型減衰器、ある
いは図3(c)のダイオードとT型減衰器、で構成して
もよい。
【0027】(第2実施例)本実施例は、入力信号であ
る情報を担ったアナログ電気信号に対して、この入力信
号の強度による非線形歪を付与した非線形素子の駆動信
号を出力する歪補正回路であり、入力信号強度をXとし
たときに出力信号強度を−A(X−αX2 +βX3 −・
・・)とする歪補正回路である。図4は本実施例に係る
歪補正回路のブロック構成図であり、図5はその詳細な
回路構成である。この歪補正回路は、第1実施例の歪補
正回路とほぼ同様の構成を有し、偶数次の歪発生器の分
配器と合波器の構成のみが異なる。
【0028】すなわち、本実施例の歪補正回路は、
(a)入力信号を第1の経路への第1信号と第2の経路
への第2の信号とに所定の割合で分配する分配器110
と、(b)第1の経路に設置された、第1の信号を反転
した上で、この反転信号に駆動対象となる非線形素子で
発生する3次以上の奇数次の非線形相互変調歪と同一の
大きさを有し、符号が反対の歪を付与する歪発生器21
1と、(c)第2の経路に設置された駆動対象となる非
線形素子で発生する2次以上の偶数次の非線形相互変調
歪と同一の大きさを有し、符号が反対の歪を生成する歪
発生器222と、(d)歪発生器211の出力信号と歪
発生器222の出力信号を所定の割合で合波する合波器
310と、から構成される。
【0029】分配器110、歪発生器211および合波
器310は、第1実施例と同一に構成される。
【0030】歪発生器222は、同一の電力を有し互
いに反転した2つの信号に分配する、第1の反転トラン
ス(図5のT21)と第2の反転トランス(図5のT2
5)とから成る分配器422と、一方の信号に非線形
歪を付与する第1実施例と同一の非線形減衰器513
と、他方の信号に非線形歪を付与する第1実施例と同
一の非線形減衰器514と、各ダイオードの動作点を
調整するバイアス電圧を給電する第1実施例と同一の可
変電源VB3およびVB4と、非線形減衰器513の
出力信号と非線形減衰器514の出力信号との和をとっ
て合波し、2次以上の偶数次の成分のみを取り出す、配
線から成る合波器622と、から構成される。ここで、
分配器422の第2の反転トランスは、第1の経路との
電気的な行路長を整合させるために設置されている。
【0031】この歪補正回路に入力した情報を担ったア
ナログ電気信号は、第1実施例の回路と同様に、分配器
110によって第1の経路への信号と第2の経路への信
号とに分配され、第1の経路に分岐した信号には、分配
器411、非線形減衰器511、非線形減衰器512、
および合波器611によって、奇数次の成分(−A(X
+βX3 +・・))のみを取り出す。
【0032】第2の経路に分岐した信号は、まず、分配
器422によって更に同一電力を有した互いに反転した
2つの信号に分配される。夫々の信号は、各信号ごとに
設置された同様の動作特性を有するようにバイアス電圧
(VB3およびVB4)が設定された非線形減衰器51
3および非線形減衰器514へ入力し非線形歪が付与さ
れて出力される。したがって、非線形減衰器513と非
線形減衰器514とから出力された2つの信号は、奇数
次成分が互いに反対の符号で同一の大きさを有し、偶数
次成分は同一の符号と大きさを有している。これらの信
号を合波器612で和をとって合波することにより、偶
数次の成分(−α′X2 −・・)のみを取り出す。ここ
で、係数α′は非線形減衰器513および非線形減衰器
514に印加されるバイアス電圧(VB3およびVB
4)で調整される。
【0033】こうして、生成した2つの非線形歪を有し
た信号を第1実施例と同様に、合波器310で合波し
て、駆動対象である非線形素子の非線形な相互変調歪を
抑制する駆動信号(−A(X−αX2 +βX3 −・
・))を得る。
【0034】なお、本実施例では第1実施例と同様に、
非線形減衰器を図3(a)のダイオードとπ型減衰器と
を組み合わせて構成したが、図3(b)のトランジスタ
とT型減衰器、あるいは図3(c)のダイオードとT型
減衰器、で構成してもよい。
【0035】(第3実施例)本実施例は、第1実施例と
同様に、入力信号である情報を担ったアナログ電気信号
に対して、この入力信号の強度による非線形歪を付与し
た非線形素子の駆動信号を出力する歪補正回路であり、
入力信号強度をXとしたときに出力信号強度を−A(X
+γX2 +βX3 +・・・)とする歪補正回路である
が、偶数次の非線形歪、特に2次の非線形歪が第1実施
例でのバイアス電圧の調整では生成できないほど大きく
しなければならない場合の回路構成例である。図6は、
本実施例に係る歪補正回路の構成図である。
【0036】この回路構成は、第1実施例の回路に対し
て、奇数次の歪発生器の合波器の後段に増倍率=1の低
歪増幅器731を配置して第1の歪発生器561を構成
するとともに、偶数次の歪発生器の分配器の前段に所定
の増倍率を有する低歪増幅器732を配置して第2の歪
発生器562を構成したものである。ここで、低歪増幅
器731は、第1の経路の電気的な行路長と第2の経路
の電気的な行路長とを整合させるために設置される。
【0037】この歪補正回路に入力した情報を担ったア
ナログ電気信号は、第1実施例の回路と同様に、分配器
110によって第1の経路への信号と第2の経路への信
号とに分配され、第1の経路に分岐した信号には、分配
器411、非線形減衰器511、非線形減衰器512、
および合波器611によって、奇数次の成分(−A(X
+βX3 +・・))のみを取り出す。合波器611の出
力信号は、低歪増幅器731に入力し、波形は変化せず
に位相のみが変化して出力される。
【0038】第2の経路に分岐した信号は、まず、低歪
増幅器732によって所定の増幅率で増幅された後、分
配器412によって更に同一電力を有した互いに反転し
た2つの信号に分配される。夫々の信号は、各信号ごと
に設置された同様の動作特性を有するようにバイアス電
圧(VB3およびVB4)が設定された非線形減衰器5
13および非線形減衰器514へ入力し非線形歪が付与
されて出力される。これらの信号を合波器612で和を
とって合波することにより、偶数次の成分(α″X2
・・)のみを取り出す。ここで、係数α″は第1実施例
の係数α′に対して低歪増幅器732の増幅率倍とな
る。
【0039】こうして、生成した2つの非線形歪を有し
た信号を第1実施例と同様に、合波器310で合波し
て、駆動対象である非線形素子の非線形な相互変調歪を
抑制する駆動信号(−A(X+γX2 +βX3 +・
・))を得る。
【0040】なお、この実施例では第1の経路の低歪増
幅器731を合波器611の後段に設置したが、分配器
411の前段に設置してよい。また、第2の経路の低歪
増幅器732を分配器412の前段に設置したが、合波
器611の後段に設置してよい。また、分配器110に
おける分配比と合波器310における合波時の偶数次歪
波形の増幅率とを調整して、第1の経路の信号と第2の
経路の信号の混合比を調節すれば、低歪増幅器を使用し
ないで相対的に偶数次歪成分の混合比の大きな出力駆動
信号を得ることもできる。
【0041】(第4実施例)本実施例は、入力信号であ
る情報を担ったアナログ電気信号に対して、この入力信
号の強度による非線形歪を付与した非線形素子の駆動信
号を出力する歪補正回路であり、入力信号強度をXとし
たときに出力信号強度を−A(X+α(ω)X2 +β
(ω)X3 +・・・)とする歪補正回路である。図7
は、本実施例に係る歪補正回路の構成図である。図8
は、この実施例の回路で使用する非線形減衰器の回路構
成図であり、図8(a)はダイドードとπ型減衰器とL
CR共振器とを組み合わせて構成した例であり、図8
(b)はトランジスタとT型減衰器とLCR共振器とを
組み合わせて構成した例である。以下、図8(a)の回
路を採用した場合に関して説明する。
【0042】この歪補正回路は、(a)入力信号を第1
の経路への第1信号と第2の経路への第2の信号とに所
定の割合で分配する分配器110と、(b)第1の経路
に設置された、第1の信号を反転した上で、この反転信
号に駆動対象となる非線形素子で発生する3次以上の奇
数次の周波数依存性を有する非線形相互変調歪と同一の
大きさを有し、符号が反対の歪を付与する歪発生器27
1と、(c)第1の経路に設置された、歪発生器271
の出力信号を入力して、この入力信号の1次成分の周波
数依存性を補償するスロープ補償器751と、(d)第
2の経路に設置された、駆動対象となる非線形素子で発
生する2次以上の偶数次の周波数依存性を有する非線形
相互変調歪と同一の大きさを有し、符号が反対の歪を生
成する歪発生器272と、(e)第2の経路に設置され
た、歪発生器272の出力信号を入力して、第1の経路
のスロープ補償器751による位相不整合分を補償する
位相整合器752と、(f)スロープ補償器751の出
力信号と位相整合器752との出力信号を所定の割合で
合波する合波器310と、から構成される。
【0043】分配器110と合波器310とは、第1実
施例と同様に構成される。
【0044】歪発生器271は、同一の電力を有し互
いに反転した2つの信号に分配する、反転トランスから
成る分配器411と、一方の信号に非線形歪を付与す
る非線形素子としてのダイオードと、π型減衰器と、直
流成分を除去するコンデンサ群と、周波数依存の非線形
歪を生成する電気的な線形受動素子群からなる共振器と
から成る非線形減衰器571と、他方の信号に非線形
歪を付与する非線形減衰器571と同様の要素から成る
非線形減衰器572と、各ダイオードの動作点を調整
するバイアス電圧を給電する可変電源VB1およびVB
2と、非線形減衰器571の出力信号と非線形減衰器
572の出力信号との差をとって合波し、奇数次の成分
のみを取り出す、反転トランスから成る合波器611
と、から構成される。
【0045】歪発生器272は、同一の電力を有し互
いに反転した2つの信号に分配する、反転トランスから
成る分配器412と、一方の信号に非線形歪を付与す
る非線形減衰器571と同様に構成された、非線形減衰
器と、直流成分を除去するコンデンサ群と、周波数依存
の非線形歪を生成する電気的な線形受動素子群からなる
共振器とから成る非線形減衰器573と、他方の信号
に非線形歪を付与する非線形減衰器571と同様の要素
から成る非線形減衰器574と、各ダイオードの動作
点を調整するバイアス電圧を給電する可変電源VB3お
よびVB4と、非線形減衰器573の出力信号と非線
形減衰器574の出力信号との和をとって合波し、2次
以上の偶数次の成分のみを取り出し反転を施す、配線と
反転トランスとから成る合波器612と、から構成され
る。
【0046】この歪補正回路に入力した情報を担ったア
ナログ電気信号は、分配器110によって、第1の経路
への信号と第2の経路への信号とに分配される。第1の
経路に分岐した信号は、まず、分配器411によって更
に同一電力を有した互いに反転した2つの信号に分配さ
れる。夫々の信号は、各信号ごとに設置された同様の動
作特性を有するようにバイアス電圧(VB1およびVB
2)が設定されるとともに、周波数依存性を有する非線
形歪を付与する非線形減衰器571および非線形減衰器
572へ入力し非線形歪が付与されて出力される。非線
形減衰器571と非線形減衰器572とから出力された
2つの信号は、奇数次成分が互いに反対の符号で同一の
大きさを有し、偶数次成分は同一の符号と大きさを有し
ている。これらの信号を合波器611で差をとって合波
後、スロープ補償器751を介することにより、周波数
依存性を有する非線形歪が付与された奇数次の成分(−
A(X+βX3 +・・))を取り出す。ここで、係数β
は非線形減衰器571および非線形減衰器572に印加
されるバイアス電圧(VB1およびVB2)で調整さ
れ、また周波数依存度は可変コンデンサの値で調整され
る。
【0047】第2の経路に分岐した信号は、まず、分配
器412によって更に同一電力を有した互いに反転した
2つの信号に分配される。夫々の信号は、各信号ごとに
設置された同様の動作特性を有するようにバイアス電圧
(VB3およびVB4)が設定されるとともに、周波数
依存性んを有する非線形歪を付与する非線形減衰器57
3および非線形減衰器574へ入力し非線形歪が付与さ
れて出力される。非線形減衰器573と非線形減衰器5
74とから出力された2つの信号は、奇数次成分が互い
に反対の符号で同一の大きさを有し、偶数次成分は同一
の符号と大きさを有している。これらの信号を合波器6
12で和をとって合波後、位相整合器752を介して、
偶数次の成分(α′X2 +・・)のみを取り出す。ここ
で、係数αは非線形減衰器573および非線形減衰器5
74に印加されるバイアス電圧(VB3およびVB4)
で調整され、また周波数依存度は可変コンデンサの値で
調整される。
【0048】こうして、生成した2つの非線形歪を有し
た信号を合波器310で合波して、駆動対象である非線
形素子の非線形な相互変調歪を抑制する駆動信号(−A
(X+αX2 +βX3 +・・))を得る。
【0049】なお、本実施例では非線形減衰器は、図8
(a)のようにダイオードとπ型減衰器とLCR共振器
とを組み合わせて構成したが、図8(b)のトランジス
タとT型減衰器とLCR共振器とを組み合わせて構成し
てもよい。また、歪発生器中にはLCR共振器を1つの
み設置して、2つの非線形減衰器で共有して構成しても
よい。
【0050】また、本実施例においても、第1実施例に
対する第2実施例および第3実施例と同様に変形して、
2次の非線形歪の符号を変化させたり、偶数次の非線形
歪の相対的な混合比を大きくさせたりすることが可能で
ある。
【0051】
【発明の効果】以上詳細に説明した通り、本発明の歪補
正回路によれば、入力信号である情報を担ったアナログ
電気信号を2つの経路に分配し、一方の経路では入力信
号の波形に所定の3次以上の奇数次の歪を付与し、他方
の経路では2次以上の偶数次の歪を発生後に、2つ信号
を合波するようにしたので、夫々の経路の電気的な行路
長は略同一とすることができ、遅延回路を使用せずに、
後段の非線形素子の特性に合わせた歪を付与したこの非
線形素子を駆動するアナログ電気信号を発生することが
できる。この結果、駆動の対象である非線形素子の出力
信号の波形を情報を担ったアナログ電気信号に対して精
度良く線形な信号とできる。
【0052】また、本発明の他の歪補正回路によれば、
入力信号である情報を担ったアナログ電気信号を2つの
経路に分配し、一方の経路では入力信号の波形に所定の
3次以上の奇数次の周波数依存性を有する非線形歪を付
与し、他方の経路では2次以上の偶数次の周波数依存性
を有する非線形歪を発生した後に、2つ信号を合波する
ようにしたので、夫々の経路の電気的な行路長は略同一
とすることができ、大規模な遅延回路を使用せずに、後
段の非線形素子の特性に合わせた歪を付与したこの非線
形素子を駆動するアナログ電気信号を発生することがで
きる。この結果、駆動の対象である非線形素子の出力信
号の波形を情報を担ったアナログ電気信号に対して更に
精度良く線形な信号とできる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る歪補正回路の構成図
である。
【図2】本発明の第1実施例に係る歪補正回路の詳細構
成図である。
【図3】非線形減衰器の回路構成図である。
【図4】本発明の第2実施例に係る歪補正回路の構成図
である。
【図5】本発明の第2実施例に係る歪補正回路の詳細構
成図である。
【図6】本発明の第3実施例に係る歪補正回路の構成図
である。
【図7】本発明の第4実施例に係る歪補正回路の構成図
である。
【図8】非線形減衰器の回路構成図である。
【図9】従来の歪補正回路のブロック構成図である。
【符号の説明】
110…分配器、211,212,222,261,2
62,271,272…歪発生器、310…合波器、4
11,412,422…分配器、511,512,51
3,514,571,572,573,574…非線形
減衰器、611,612,622…合波器、731,7
32…低歪増幅器、751…スロープ補償器、752…
位相整合回路、910,911…方向性結合器、915
…歪発生器、917…振幅調整ブロック、919…周波
数調整ブロック、921…位相微調整ブロック、923
…位相整合ブロック。

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 外部から入力する電気信号を第1の経路
    への第1の信号と第2の経路への第2の信号とに分配す
    る第1の分配手段と、 前記第1の経路に設置された、前記第1の信号に対して
    強度に関する奇数次の非線形歪を付与する第1の歪発生
    手段と、 前記第2の経路に設置された、前記第2の信号に対して
    強度に関する偶数次の非線形歪を発生するとともに、前
    記第1の歪発生手段と同一の電気的な行路長を有する第
    2の歪発生手段と、 前記第1の歪発生手段の出力信号と前記第2の歪発生手
    段の出力信号との和をとって合波し、外部へ電気信号を
    出力する第1の合波手段と、 から構成されることを特徴とする歪補正回路。
  2. 【請求項2】 前記第1の歪発生手段は、 前記第1の信号を、反転した波形を有する2つの信号に
    分配する第2の分配手段と、 前記第2の分配手段の出力信号の一方を入力し、歪信号
    を発生する第1の非線形減衰器と、 前記第1の非線形減衰器と略同一の回路構成を有し、前
    記第2の分配手段の出力信号の他方を入力する第2の非
    線形減衰器と、 第1の非線形減衰器の出力信号と第2の非線形減衰器の
    出力信号との差をとって合波する第2の合波手段と、 から構成され、 前記第2の歪発生手段は、 前記第2の信号を、互いに反転した波形を有する2つの
    信号に分配する第3の分配手段と、 前記第1の非線形減衰器と略同一の回路構成を有し、前
    記第3の分配手段の出力信号の一方を入力する第3の非
    線形減衰器と、 前記第1の非線形減衰器と略同一の回路構成を有し、前
    記第3の分配手段の出力信号の他方を入力する第4の非
    線形減衰器と、 前記第3の非線形減衰器の出力信号と前記第4の非線形
    減衰器の出力信号との和をとって合波する第3の合波手
    段と、 から構成されることを特徴とする請求項1記載の歪補正
    回路。
  3. 【請求項3】 前記第1ないし第4の非線形減衰器は、 非線形素子と、 前記非線形素子の動作特性を制御するバイアスを前記非
    線形素子に与えるバイアス手段と、 電気的な線形受動素子を複数使用した減衰器と、 から構成されることを特徴とする請求項2記載の歪補正
    回路。
  4. 【請求項4】 外部から入力する電気信号を第1の経路
    への第1の信号と第2の経路への第2の信号とに分配す
    る第4の分配手段と、 前記第1の経路に設置された、前記第1の信号に対して
    強度に関する奇数次の周波数依存性を有する非線形歪を
    付与する第3の歪発生手段と、 前記第1の経路に設置された、前記第3の歪発生手段の
    出力信号の強度に関する1次成分の周波数依存性を補償
    するスロープ補償手段と、 前記第2の経路に設置された、前記第2の信号に対して
    強度に関する偶数次の周波数依存性を有する非線形歪を
    発生するとともに、前記第3の歪発生手段と同一の電気
    的な行路長を有する第4の歪発生手段と、 前記第2の経路に設置された、前記第4の歪発生手段の
    出力信号を遅延させる位相整合手段と、 前記スロープ補償手段の出力信号と前記位相整合手段の
    出力信号との和をとって合波し、外部へ電気信号を出力
    する第4の合波手段と、 から構成されることを特徴とする歪補正回路。
  5. 【請求項5】 前記第3の歪発生手段は、 前記第1の信号を、互いに反転した波形を有する2つの
    信号に分配する第5の分配手段と、 前記第5の分配手段の出力信号の一方を入力する第5の
    非線形減衰器と、 前記第5の非線形減衰器と略同一の回路構成を有し、前
    記第5の分配手段の出力信号の他方を入力する第6の非
    線形減衰器と、 前記第5の非線形減衰器の出力信号と前記第6の非線形
    減衰器の出力信号との差をとって合波する第5の合波手
    段と、 から構成され、 前記第4の歪発生手段は、 前記第2の信号を、互いに反転した波形を有する2つの
    信号に分配する第6の分配手段と、 前記第5の非線形減衰器と略同一の回路構成を有し、前
    記第6分配手段の出力信号の一方を入力する第7の非線
    形減衰器と、 前記第5の非線形減衰器と略同一の回路構成を有し、前
    記第6分配手段の出力信号の他方を入力する第8の非線
    形減衰器と、 前記第7の非線形減衰器の出力信号と第8の非線形減衰
    器の出力信号との和をとって合波する第6の合波手段
    と、 から構成されることを特徴とする請求項4記載の歪補正
    回路。
  6. 【請求項6】 前記第5ないし第8の非線形減衰器は、 非線形素子と、 前記非線形素子の動作特性を制御するバイアスを前記非
    線形素子に与えるバイアス手段と、 電気的な線形受動素子を複数使用した減衰器と、 周波数依存歪の発生手段と、 から構成されることを特徴とする請求項5記載の歪補正
    回路。
  7. 【請求項7】 前記周波数依存歪の発生手段は、複数の
    電気的な線形受動素子を組み合わせて構成される、こと
    を特徴とする請求項6記載の歪補正回路。
  8. 【請求項8】 前記非線形素子は、ダイオードおよびト
    ランジスタのいずれか一方であり、 前記バイアス手段は、可変電圧源である、 ことを特徴とする請求項3または請求項6記載の歪補正
    回路。
  9. 【請求項9】 前記第2または第4の歪発生手段は、2
    次の非線形歪量が正である、ことを特徴とする請求項1
    または請求項4記載の歪補正回路。
  10. 【請求項10】 前記第2または第4の歪発生手段は2
    次の非線形歪量が負である、ことを特徴とする請求項1
    または請求項4記載の歪補正回路。
JP00510493A 1993-01-14 1993-01-14 歪補正回路 Expired - Lifetime JP3250579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00510493A JP3250579B2 (ja) 1993-01-14 1993-01-14 歪補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00510493A JP3250579B2 (ja) 1993-01-14 1993-01-14 歪補正回路

Publications (2)

Publication Number Publication Date
JPH06216648A true JPH06216648A (ja) 1994-08-05
JP3250579B2 JP3250579B2 (ja) 2002-01-28

Family

ID=11602063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00510493A Expired - Lifetime JP3250579B2 (ja) 1993-01-14 1993-01-14 歪補正回路

Country Status (1)

Country Link
JP (1) JP3250579B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002037719A1 (fr) * 2000-11-06 2002-05-10 Mitsubishi Denki Kabushiki Kaisha Circuit de compensation de distorsion pour transducteur electro-optique
US6964741B2 (en) 1995-08-11 2005-11-15 Zenon Environmental Inc. Apparatus for withdrawing permeate using an immersed vertical skein of hollow fiber membranes
JP2007067341A (ja) * 2005-09-02 2007-03-15 Nippon Mektron Ltd 回路基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964741B2 (en) 1995-08-11 2005-11-15 Zenon Environmental Inc. Apparatus for withdrawing permeate using an immersed vertical skein of hollow fiber membranes
WO2002037719A1 (fr) * 2000-11-06 2002-05-10 Mitsubishi Denki Kabushiki Kaisha Circuit de compensation de distorsion pour transducteur electro-optique
JP2007067341A (ja) * 2005-09-02 2007-03-15 Nippon Mektron Ltd 回路基板の製造方法
JP4624217B2 (ja) * 2005-09-02 2011-02-02 日本メクトロン株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
JP3250579B2 (ja) 2002-01-28

Similar Documents

Publication Publication Date Title
US10374623B1 (en) Digital-to-analog converter and generation of high-bandwidth analog signals
JP3688995B2 (ja) 電気および光信号の線形化のための列をなす歪み発生器
EP0746902B1 (en) Predistorter for high frequency optical communications devices
JPH07504069A (ja) アナログ光送信器用分流器拡張性プレデストーション線形化回路
JPH03179807A (ja) ひずみ補正方法及びその補正回路
JPH06342178A (ja) 外部光変調器の動作直線化に対する方法とその装置
JPH1152313A (ja) 光変調装置
US6194942B1 (en) Predistortion circuit for linearization of signals
AU708748B2 (en) In-line predistorter for linearization of electronic and optical signals
JP3250579B2 (ja) 歪補正回路
US5777777A (en) Linearization circuit device
JP3097618B2 (ja) Fm変調器
JP3358630B2 (ja) 歪発生回路
JP3602157B2 (ja) 光送信機および光受信機
JP3393395B2 (ja) 歪み補償回路
JP3805597B2 (ja) 歪み補正装置
JP3727136B2 (ja) 歪補償装置
JP3373462B2 (ja) 歪み補正装置
JP3373452B2 (ja) 歪み補正装置
JP3292704B2 (ja) 歪み補正装置
JP3320798B2 (ja) 歪補正回路
JPH11251972A (ja) 歪補償装置
JPH047882A (ja) 半導体レーザ装置
JPH01260904A (ja) 歪補償器
JP2001094355A (ja) 歪み信号発生回路

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091116

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 12