JPH0621623A - Method for processing solder resist in manufacture of printed wiring board - Google Patents

Method for processing solder resist in manufacture of printed wiring board

Info

Publication number
JPH0621623A
JPH0621623A JP3675692A JP3675692A JPH0621623A JP H0621623 A JPH0621623 A JP H0621623A JP 3675692 A JP3675692 A JP 3675692A JP 3675692 A JP3675692 A JP 3675692A JP H0621623 A JPH0621623 A JP H0621623A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
solder resist
via hole
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3675692A
Other languages
Japanese (ja)
Other versions
JP2712997B2 (en
Inventor
Yuji Takagi
雄二 高木
Shunji Kazama
俊二 風間
Shinichi Arakawa
真一 荒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP3675692A priority Critical patent/JP2712997B2/en
Publication of JPH0621623A publication Critical patent/JPH0621623A/en
Application granted granted Critical
Publication of JP2712997B2 publication Critical patent/JP2712997B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To easily clean up etchant without closing a VIA hole at the time of cleaning up etchant by forming a solder resist layer on both front and rear surface of a base member and then applying surface roughing treatment to an electronic parts mounting position with etchant. CONSTITUTION:Copper plating 3 is applied to the inner wall of a number of VIA holes 2 extending through an insulating base member 1, thereby interconnecting the wiring circuits on the outer and the inner layer formed on the front and the rear surface of the base member 1 in a printed wiring board. When solder resist treatment is performed in the finishing process of manufacturing processes for such a printed wiring board, first of all, surface roughing treatment is performed with etchant after a solder resist layer 4 is so formed on the surface of the base member 1 as not to close the VIA holes. And after the electronic parts mounting position on the surface to which the surface roughing treatment is applied is coated with solder, the VIA holes 2 are closed with a solder resist film 5, and after the printed wiring board is so processed that it can be fixed by sucking, it is transferred to an electrical inspection process.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、少なくとも2層以上の
配線回路と、これら配線回路を導通するVIAホールと
を備えたプリント配線板の製造の仕上げ工程において、
プリント配線板の表面にソルダーレジスト層を形成する
プリント配線板の製造におけるソルダーレジスト処理方
法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a finishing process for manufacturing a printed wiring board having at least two layers of wiring circuits and VIA holes for conducting these wiring circuits.
The present invention relates to a solder resist processing method in the production of a printed wiring board in which a solder resist layer is formed on the surface of the printed wiring board.

【0002】[0002]

【従来の技術】プリント配線板には、板状の絶縁性基材
の両面に銅箔、銅めっき等からなる配線回路を形成した
両面プリント配線板や3層以上の配線回路層を積層して
プリント配線板の内層にも配線回路を有する多層プリン
ト配線板等がある。そして、これらプリント配線板は、
複数層の配線回路を互いに導通するためのVIAホール
が形成されている。
2. Description of the Related Art A printed wiring board is formed by laminating a double-sided printed wiring board having wiring circuits made of copper foil, copper plating, etc. on both sides of a plate-like insulating base material or a wiring circuit layer of three or more layers. There is a multilayer printed wiring board having a wiring circuit in the inner layer of the printed wiring board. And these printed wiring boards
A VIA hole for connecting the wiring circuits of a plurality of layers to each other is formed.

【0003】このVIAホールは、前記絶縁性基材に貫
通孔を形成し、該貫通孔の内壁に金属めっきを施し、こ
の金属めっきと各層の配線回路とを接続することにより
異なる層の配線回路同士を導通させて一つの回路とする
ものである。
The VIA hole has a through hole formed in the insulating base material, an inner wall of the through hole is metal-plated, and the metal plating is connected to the wiring circuit of each layer to form a wiring circuit of a different layer. The circuits are electrically connected to each other to form one circuit.

【0004】このようなプリント配線板の製造における
仕上げ作業の中には、前記絶縁性基材表面に形成された
配線回路を保護すると共に、電子部品の実装の際に、プ
リント配線板のハンダ付けの必要のない部分にハンダが
付着して、配線回路が短絡するの防止するために、絶縁
性樹脂からなるソルダーレジスト(以下SRと略す場合
がある)層をプリント配線板の表面に形成するSR処理
工程がある。このSR処理工程において、プリント配線
板表面の配線回路の電子部品が実装される端子部分に
は、SR層を形成しないようになっている。
During the finishing operation in the production of such a printed wiring board, the wiring circuit formed on the surface of the insulating base material is protected, and at the time of mounting electronic parts, the soldering of the printed wiring board is carried out. SR that forms a solder resist (hereinafter sometimes abbreviated as SR) layer made of an insulating resin on the surface of the printed wiring board in order to prevent the wiring circuit from short-circuiting due to the adhesion of solder to unnecessary parts There are processing steps. In this SR processing step, the SR layer is not formed on the terminal portion of the printed circuit board surface where the electronic component of the wiring circuit is mounted.

【0005】従来、上記仕上げ作業は、前記SR処理工
程と、次いで、SR層から露出する配線回路の表面を軽
くエッチングして、後述するソルダーコーティング(以
下SCと略す)のために、配線回路を構成する銅表面の
清浄化、粗面化等を行なう粗面化工程と、次いで、電子
部品と配線回路端子とのハンダ付け性の向上とSR層か
ら露出した配線回路の保護のために、SR層から露出し
た配線回路の表面にハンダをコーティングするSC工程
とからなるものである。
Conventionally, the above-mentioned finishing work is carried out by the SR treatment step and then by lightly etching the surface of the wiring circuit exposed from the SR layer to form a wiring circuit for solder coating (hereinafter abbreviated as SC) described later. In order to improve the solderability between the electronic parts and the wiring circuit terminals and to protect the wiring circuit exposed from the SR layer, a surface roughening process for cleaning and roughening the copper surface to be formed is performed. The SC step of coating the surface of the wiring circuit exposed from the layer with solder.

【0006】また、SC工程の後に、配線回路に断線も
しくは短絡がないかを検査する電気的検査等の検査工程
がある。前記電気的検査は、プリント配線板の配線回路
の端子間に一定の電圧を加え、導通、絶縁状態を抵抗値
で検査するものである。この電気的検査の際には、プリ
ント配線板を吸引することにより、配線回路の各端子に
電圧を加えるテストプローブに、前記端子を密着させ、
配線回路に電圧をかけている。
Further, after the SC process, there is an inspection process such as an electrical inspection for inspecting the wiring circuit for disconnection or short circuit. In the electrical inspection, a constant voltage is applied between the terminals of the wiring circuit of the printed wiring board, and the conduction and insulation states are inspected by the resistance value. At the time of this electrical inspection, by sucking the printed wiring board, the terminals are brought into close contact with a test probe that applies a voltage to each terminal of the wiring circuit,
A voltage is applied to the wiring circuit.

【0007】そして、電気的検査の際に、前記VIAホ
ールがプリント配線板を貫通した状態では、VIAホー
ル内をエアが通過してしまい、絶縁性基材を吸引するこ
とによりテストプローブに前記端子を密着させるのが困
難なので、SR層を絶縁性基材の表面に形成する際に、
絶縁性基材表面のVIAホールの片面側開口部に、SR
の膜を形成してVIAホールを閉塞させるようにしてい
る。
During the electrical inspection, if the VIA hole penetrates the printed wiring board, air will pass through the VIA hole, and the insulating base material will be sucked into the test probe to cause the terminal to contact the terminal. Since it is difficult to adhere the SR layer to the surface of the insulating substrate,
SR at the opening on one side of the VIA hole on the surface of the insulating substrate
Film is formed to close the VIA hole.

【0008】このようにSRの膜によりVIAホールを
覆う方法は、テンティング法と呼ばれている。
The method of covering the VIA hole with the SR film in this way is called a tenting method.

【0009】[0009]

【発明が解決しようとする課題】ところで、上述のよう
に、絶縁性基材にSR層を形成する際に、VIAホール
の片面側開口部にSR膜のテンティングを行なった場合
には、VIAホールにSR膜の底が形成されたことにな
り、粗面化工程において用いられるエッチング液を洗浄
する際に、洗浄液が絶縁性基材の一面側から他面側にV
IAホールを通過することができない。すなわち、SR
膜のテンティングによりVIAホール内に入ったエッチ
ング液が洗浄しにくくなる。
By the way, as described above, when the SR film is formed on the one-side opening of the VIA hole when the SR layer is formed on the insulating base material, the VIA is not formed. Since the bottom of the SR film is formed in the hole, when cleaning the etching solution used in the surface roughening step, the cleaning solution is applied from the one surface side of the insulating substrate to the other surface V
You cannot pass through the IA hall. That is, SR
Due to the tenting of the film, the etching solution entering the VIA hole becomes difficult to clean.

【0010】そして、VIAホールにエッチング液の一
部が残留した場合には、VIAホールの内壁の金属めっ
きがエッチング液により傷つけられ、VIAホールにお
いて導通不良が発生する恐れがある。
When a part of the etching solution remains in the VIA hole, the metal plating on the inner wall of the VIA hole may be damaged by the etching solution, resulting in a defective conduction in the VIA hole.

【0011】本発明は上記事情に鑑みて提案されたもの
であり、その目的とするところは、上記粗面化工程にお
いて、VIAホール内にエッチング液が残留することが
なく、プリント配線板の信頼性を向上することができる
プリント配線板の製造におけるソルダーレジスト処理方
法を提供することである。
The present invention has been proposed in view of the above circumstances, and an object of the present invention is to prevent the etching solution from remaining in the VIA hole during the surface roughening step and to improve the reliability of the printed wiring board. It is an object of the present invention to provide a solder resist treatment method in the production of a printed wiring board that can improve the property.

【0012】[0012]

【課題を解決するための手段】本発明のプリント配線板
の製造におけるソルダーレジスト処理方法は、板状の絶
縁性基材の少なくとも表裏両面にそれぞれ形成された配
線回路と、前記絶縁性基材を貫通すると共に、前記配線
回路同士を接続するように内壁に金属めっきが形成され
た貫通孔とを具備してなり、前記配線回路に電子部品が
実装されるプリント配線板の製造工程において、前記配
線回路及び貫通孔の形成された絶縁性基材の表裏両面に
ソルダーレジスト層を形成するものであり、前記貫通孔
の開口部及び前記配線回路の電子部品の実装部位を除く
絶縁性基板の表裏両面に、ソルダーレジスト層を形成す
るレジスト形成工程と、次いで前記配線回路の電子部品
の実装部位をエッチングして粗面化する粗面化工程と、
該粗面化工程の後に前記貫通孔の開口部にソルダーレジ
スト膜を形成して閉塞する閉塞工程とを具備してなるこ
とを前記課題の解決手段とした。
A solder resist treatment method in the production of a printed wiring board according to the present invention comprises a wiring circuit formed on at least both front and back surfaces of a plate-shaped insulating base material and the insulating base material. In the manufacturing process of a printed wiring board, which penetrates and has through holes having metal plating formed on the inner wall so as to connect the wiring circuits to each other, in the manufacturing process of a printed wiring board in which electronic components are mounted on the wiring circuit, the wiring A solder resist layer is formed on both front and back surfaces of an insulating base material on which circuits and through holes are formed, and both front and back surfaces of an insulating substrate excluding the openings of the through holes and mounting parts for electronic components of the wiring circuit. A resist forming step of forming a solder resist layer, and then a roughening step of etching the mounting portion of the electronic component of the wiring circuit to roughen the surface.
After the roughening step, a closing step of forming a solder resist film at the opening of the through hole and closing the solder resist film is provided.

【0013】[0013]

【作用】上記構成によれば、レジスト形成工程におい
て、貫通孔がSR膜により閉塞されることがなく、貫通
孔が閉塞されていない状態でエッチング液を用いる粗面
化工程が行なわれ、その後に、貫通孔の開口部をSR膜
により閉塞することになる。従って、粗面化工程におい
てエッチング後にエッチング液を洗浄する際に、洗浄液
が貫通孔を通過することができ、容易にエッチング液を
洗浄することができる。
According to the above structure, in the resist forming step, the through hole is not blocked by the SR film, and the surface roughening step using the etching solution is performed in a state where the through hole is not blocked, and thereafter, The opening of the through hole is closed by the SR film. Therefore, when cleaning the etching solution after etching in the roughening step, the cleaning solution can pass through the through holes, and the etching solution can be easily cleaned.

【0014】また、閉塞工程において、貫通孔がSR膜
により閉塞されるので、電気的検査を行なう際にプリン
ト配線板を吸引することによってプリント配線板表面の
配線回路の端子をテストプローブに密着させる際に、V
IAホールからエアが漏れることがない。
Further, since the through hole is closed by the SR film in the closing step, the terminals of the wiring circuit on the surface of the printed wiring board are brought into close contact with the test probe by sucking the printed wiring board during the electrical inspection. When V
No air leaks from the IA hole.

【0015】[0015]

【実施例】以下本発明の一実施例を図面を参照して説明
する。図1ないし図3は、この実施例のプリント配線板
の製造におけるソルダーレジスト処理方法を説明するた
めの図面であって、図1及び図2は後述する絶縁性基材
1のVIAホール2の位置の断面を示すものであり、図
3はソルダーレジスト処理方法のフローチャートであ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1 to 3 are drawings for explaining a solder resist processing method in manufacturing a printed wiring board according to this embodiment, and FIGS. 1 and 2 show positions of VIA holes 2 in an insulating base material 1 described later. FIG. 3 is a flow chart of the solder resist processing method.

【0016】なお、前記プリント配線板は、周知の多層
プリント配線板であって、板状の絶縁性基材1の表裏両
面の外層に配線回路(図示略)が形成されると共に、板
状の絶縁性基材1の内層にも配線回路(図示略)が形成
されたものである。そして、図1及び図2に示すよう
に、絶縁性基材1には、この絶縁性基材1を貫通する多
数のVIAホール(図1及び図2には絶縁性基材1の一
つのVIAホール2の部分を拡大して図示)2が形成さ
れている。
The printed wiring board is a well-known multi-layered printed wiring board, and wiring circuits (not shown) are formed on the outer layers on both front and back surfaces of the plate-shaped insulating base material 1, and the board-shaped printed wiring board is formed. A wiring circuit (not shown) is also formed on the inner layer of the insulating base material 1. Then, as shown in FIGS. 1 and 2, in the insulating base material 1, a number of VIA holes penetrating the insulating base material 1 (in FIG. 1 and FIG. 2, one VIA hole of the insulating base material 1 is used). A hole 2 is shown in an enlarged manner to form a portion 2.

【0017】また、このVIAホール2の内壁に、銅め
っき3が施されている。そして、VIAホール2は、そ
の内壁の銅めっき3と前記外層及び内層の配線回路とを
接続することにより、各配線回路同士を導通するように
なっている。
Copper plating 3 is applied to the inner wall of the VIA hole 2. The VIA hole 2 connects the copper plating 3 on the inner wall thereof to the wiring circuits of the outer layer and the inner layer so that the wiring circuits are electrically connected to each other.

【0018】そして、本実施例のソルダーレジスト処理
は、プリント配線板の製造において、絶縁性基材1への
配線回路の形成及びVIAホール2の形成等が終了した
後の仕上げ工程として行なわれるものである。
The solder resist treatment of this embodiment is carried out as a finishing step after the formation of the wiring circuit on the insulating base material 1 and the formation of the VIA hole 2 are completed in the production of the printed wiring board. Is.

【0019】そして、図3に示すように、ソルダーレジ
スト処理方法は、絶縁性基材1の表裏両面に、SR層4
を形成するレジスト形成工程S1と、該レジスト形成工
程S1で形成されたSR層4の上に、電子部品(図示
略)の略号等を印刷するコンポーネント・マーキング
(以下CMと略す)印刷工程S2と、絶縁性基材1外層
の配線回路のSR層4から露出した部分の表面をエッチ
ング液により粗面化する粗面化工程S3と、該粗面化工
程S3で粗面化された配線回路の表面にハンダをコーテ
ィングするSC工程S4と、これら粗面化工程S3及び
SC工程S4の後に、VIAホール2の一方の開口部に
SR膜5を形成して図2に示すようにVIAホール2の
一方の開口部を閉塞する閉塞工程S5と、プリント配線
板の電気的検査等の検査を行なう検査工程S6とからな
るものである。
Then, as shown in FIG. 3, according to the solder resist treatment method, the SR layer 4 is formed on both front and back surfaces of the insulating base material 1.
And a component marking (abbreviated as CM) printing step S2 for printing an abbreviation of an electronic component (not shown) or the like on the SR layer 4 formed in the resist forming step S1. The roughening step S3 of roughening the surface of the portion of the wiring circuit outside the insulating base material 1 exposed from the SR layer 4 with an etching solution, and the wiring circuit roughened in the roughening step S3 After the SC step S4 of coating the surface with solder and the roughening step S3 and SC step S4, the SR film 5 is formed in one opening of the VIA hole 2 to form the VIA hole 2 as shown in FIG. It comprises a closing step S5 of closing one opening and an inspection step S6 of performing an inspection such as an electrical inspection of the printed wiring board.

【0020】そして、前記レジスト形成工程S1は、図
1に示すように、感光性の樹脂である周知の液状フォト
レジストをインクとして、絶縁性基材1の表裏両面にス
クリーン印刷を行なってSR層4を形成し、VIAホー
ル2の開口部及び配線回路上の電子部品の実装部位を除
いた部分を露光してSR層4を感光硬化させ、これを現
像するものである。従って、絶縁性基材1の表裏両面に
は、配線回路の電子部品が実装される端子(図示略)の
部分とVIAホールの開口部の部分とを除く全面に、S
R層4が形成されることになる。
In the resist forming step S1, as shown in FIG. 1, a well-known liquid photoresist which is a photosensitive resin is used as an ink to perform screen printing on both front and back surfaces of the insulating base material 1 to form an SR layer. 4 is formed, and the SR layer 4 is photo-cured and developed by exposing the portion of the VIA hole 2 excluding the opening and the mounting portion of the electronic component on the wiring circuit. Therefore, on both the front and back surfaces of the insulating base material 1, the entire surface except the terminals (not shown) where electronic components of the wiring circuit are mounted and the opening of the VIA hole is S
The R layer 4 will be formed.

【0021】続いて、前記CM印刷工程S2において、
硬化したSR層4の表面に、プリント印刷板に実装する
電子部品の略号及び搭載位置等を示す文字、符号、線等
をスクリーン印刷する。
Then, in the CM printing step S2,
On the surface of the cured SR layer 4, characters, symbols, lines, etc. indicating the abbreviations and mounting positions of electronic components to be mounted on the printed board are screen-printed.

【0022】次に行なわれる粗面化工程S3は、SC工
程S4に先立ち、配線回路のSR層4から露出した部分
の表面をエッチング液に接触させてソフトエッチングす
ることにより、配線回路を構成する銅の表面を清浄化、
粗面化する工程である。すなわち、ハンダをコンーティ
ングしやすくする目的で、銅の表面層だけを溶解除去す
るものである。
In the next roughening step S3, prior to the SC step S4, the surface of the portion of the wiring circuit exposed from the SR layer 4 is brought into contact with an etching solution to be soft-etched to form the wiring circuit. Cleans the surface of copper,
This is a step of roughening. That is, only the surface layer of copper is dissolved and removed for the purpose of easily soldering the solder.

【0023】そして、粗面化工程S3においては、銅の
表面層だけを溶解除去した後に、エッチング液を洗浄す
る。この際に、VIAホール2の開口部には、SR層4
が形成されていないので、図1に示すようにVIAホー
ル2が貫通して開口した状態となっている。すなわち、
VIAホール2内を洗浄液が通過することができる状態
となっている。従って、洗浄液によって、VIAホール
2に入ったエッチング液を容易に洗い出すことができ
る。
Then, in the roughening step S3, the etching solution is washed after only the copper surface layer is dissolved and removed. At this time, the SR layer 4 is formed in the opening of the VIA hole 2.
1 is not formed, the VIA hole 2 penetrates and is opened as shown in FIG. That is,
The cleaning liquid can pass through the VIA hole 2. Therefore, the etching liquid that has entered the VIA hole 2 can be easily washed out with the cleaning liquid.

【0024】エッチング液の洗浄後に行なわれるSC工
程S4は、絶縁性基材1の表層を溶融したハンダに接触
させることにより、SR層4から露出した銅の表面にハ
ンダをコーティングするものである。また、SC工程S
4においては、溶融ハンダに絶縁性基材1を浸漬して、
絶縁性基材1の表面に溶融したハンダを接触させた後
に、熱風吹付レベリングが行なわれる。
In the SC step S4 performed after the cleaning of the etching solution, the surface of the insulating base material 1 is brought into contact with molten solder to coat the copper surface exposed from the SR layer 4 with solder. Also, SC process S
In 4, the insulating base material 1 was immersed in molten solder,
After bringing the molten solder into contact with the surface of the insulating base material 1, hot air blowing leveling is performed.

【0025】このSC工程S4の際にも、VIAホール
2は、貫通して開口した状態となっており、溶融したハ
ンダが、VIAホール2内を流動することができると共
に、熱風吹付レベリングの際に、熱風がVIAホール2
内を通過することができるので、VIAホール2内の余
分なハンダが吹き飛ばされて、VIAホール2内壁の銅
めっき3の表面にハンダが均一にコーティングされる。
Also in this SC step S4, the VIA hole 2 is in a state of being penetrated and opened, and the molten solder can flow in the VIA hole 2 and at the time of hot air blowing leveling. The hot air is in VIA hall 2
Since it can pass through the inside, the excess solder in the VIA hole 2 is blown off and the surface of the copper plating 3 on the inner wall of the VIA hole 2 is uniformly coated with the solder.

【0026】なお、従来のようにVIAホール2の一方
の開口がSR層で閉塞された状態となっている場合に
は、溶融したハンダのVIAホール2内での流動が制限
されることになり、VIAホール2内にハンダが小さな
かたまりとなって付着する可能性があった。また、VI
Aホール2内に小さなかたまりとなって付着したハンダ
は、完成したプリント配線板に電子部品を実装する際
に、外れる可能性があり、この外れたハンダの小さなか
たまりがプリント配線板の表面や電子部品の端子等に再
付着して配線回路の短絡の原因となる可能性があった。
When one opening of the VIA hole 2 is blocked by the SR layer as in the conventional case, the flow of the molten solder in the VIA hole 2 is restricted. , VIA hole 2 may have a small amount of solder attached to it. Also, VI
The solder that adheres to the A hole 2 in the form of a small lump may come off when mounting electronic components on the completed printed wiring board. There is a possibility that they may reattach to the terminals of parts and cause a short circuit in the wiring circuit.

【0027】しかし、上述のように本実施例において
は、VIAホール2内をハンダが流動できると共に、熱
風が通過できることにより、VIAホール2内にハンダ
のかたまりが生成される可能性がなく、プリント配線板
の短絡を防止することができる。
However, as described above, in the present embodiment, since the solder can flow in the VIA hole 2 and the hot air can pass through, there is no possibility that a lump of solder will be generated in the VIA hole 2 and the print can be performed. The short circuit of the wiring board can be prevented.

【0028】そして、SC工程S4の後に絶縁性基材1
の一方の面のVIAホール2の開口を閉塞するために、
絶縁性基材1のVIAホール2の開口部に、SC工程S
4後のVIAホール2の孔径と略同径の大きさに、周知
の熱硬化型のSRをインクとするドット印刷を行なう。
そして、図2に示すようにVIAホールの一方の開口部
にSR膜5を形成する。そして、ドット印刷の後にベイ
キングによりVIAホール2の開口を塞ぐSR膜5の硬
化を行なう。
After the SC step S4, the insulating base material 1 is
In order to close the opening of the VIA hole 2 on one side,
In the opening of the VIA hole 2 of the insulating base material 1, the SC process S
Dot printing using well-known thermosetting SR ink is performed to a size approximately the same as the diameter of the VIA hole 2 after 4.
Then, as shown in FIG. 2, the SR film 5 is formed in one opening of the VIA hole. Then, after the dot printing, the SR film 5 that closes the opening of the VIA hole 2 is cured by baking.

【0029】そして、以上のSR処理が行なわれた後
に、プリント配線板の電気的検査等の検査工程S6が行
なわれる。電気的検査においては、プリント配線板表面
の配線回路の多数の端子にテストプローブ(図示略)を
密着させ、端子間に一定の電圧を加え、配線回路の導通
及び絶縁状態を抵抗値により判断し、配線回路の断線及
び短絡の有無を検査する。この際に、プリント配線板を
吸引することによりテストプローブに配線回路の端子を
密着させることになるが、VIAホール2が閉塞工程S
5においてSR膜5により閉塞された状態なので、吸引
によるテストプローブへの密着に支障をきたすことがな
い。
After the SR process described above is performed, an inspection step S6 such as an electrical inspection of the printed wiring board is performed. In the electrical inspection, a test probe (not shown) is closely attached to many terminals of the wiring circuit on the surface of the printed wiring board, a constant voltage is applied between the terminals, and the continuity and insulation state of the wiring circuit are judged by the resistance value. , Inspect the wiring circuit for breaks and short circuits. At this time, the terminals of the wiring circuit are brought into close contact with the test probe by sucking the printed wiring board, but the VIA hole 2 is closed in the step S.
Since it is in the state of being blocked by the SR film 5 in 5, there is no problem in adhesion to the test probe by suction.

【0030】以上のように本実施例によれば、SR工程
S1後の粗面化工程S3において、VIAホール2が貫
通して開口した状態となっているので、エッチング後に
エッチング液を洗浄する際に、VIAホール2内のエッ
チング液を容易に洗浄することができ、エッチング液が
VIAホール2内に残留することがない。従って、VI
Aホール内に残留したエッチング液によりVIAホール
2内壁の銅めっき3が損傷を受けてプリント配線板の信
頼性が損なわれるのを防止することができる。
As described above, according to this embodiment, in the roughening step S3 after the SR step S1, the VIA hole 2 is in a penetrating and opening state. Therefore, when the etching solution is washed after etching, In addition, the etching solution in the VIA hole 2 can be easily washed, and the etching solution does not remain in the VIA hole 2. Therefore, VI
It is possible to prevent the copper plating 3 on the inner wall of the VIA hole 2 from being damaged by the etching solution remaining in the A hole and impairing the reliability of the printed wiring board.

【0031】また、SC工程S4においても、VIAホ
ール2が貫通して開口した状態となっているので、VI
Aホール2内を溶融したハンダが自由に流動することが
できると共に熱風吹付レベリングの際に、熱風がVIA
ホール内を通過することができるので、VIAホール2
内にハンダの小さなかたまりができることがなく、VI
Aホール2内壁の銅めっき3の表面に均一にハンダをコ
ーティングすることができる。従って、電子部品を実装
する際に、VIAホール2内にできたハンダの小さなか
たまりにより配線回路が短絡するのを防止することがで
きる。
Also in the SC step S4, since the VIA hole 2 is in a state of penetrating and opening, VI
The solder melted in the A hole 2 can freely flow, and hot air blows VIA at the time of hot air blowing leveling.
VIA Hall 2 as it can pass through the hall
There is no small lump of solder inside,
The surface of the copper plating 3 on the inner wall of the A hole 2 can be uniformly coated with solder. Therefore, when mounting the electronic component, it is possible to prevent the wiring circuit from being short-circuited due to a small lump of solder formed in the VIA hole 2.

【0032】また、VIAホール2は、粗面化工程S
3、SC工程S4の後に、SRのドット印刷よってテン
ティングされてSR膜5で閉塞されるので、電気的検査
の際にプリント配線板の配線回路の端子とテストプロー
ブとの吸引による密着の際に支障をきたすことがない。
The VIA hole 2 has a roughening step S.
3. After the SC step S4, tenting is performed by SR dot printing and the SR film 5 closes, so that when the electrical inspection is performed, the terminals of the printed circuit of the printed wiring board and the test probe are adhered by suction. It does not hinder the operation.

【0033】なお、本実施例においては、SR層4の形
成の際に、SRとして液状フォトレジストを用い、VI
Aホール2をSR膜5によりテンティングする際に、S
Rとして熱硬化型のものを用いたが、SR層4もしくは
SR膜5に、周知のその他のSRを用いてもよい。例え
ば、閉塞工程S3において周知の紫外線硬化型レジスト
を用いてもよい。
In the present embodiment, when forming the SR layer 4, a liquid photoresist is used as SR, and VI is used.
When the A hole 2 is tented by the SR film 5, S
Although a thermosetting type R is used as R, other well-known SR may be used for the SR layer 4 or the SR film 5. For example, a well-known ultraviolet curable resist may be used in the closing step S3.

【0034】[0034]

【発明の効果】以上、詳細に説明したように、本発明の
プリント配線板の製造におけるソルダーレジスト処理方
法によれば、SR層を形成する際に貫通孔を閉塞するこ
とがなく、レジスト形成工程の後の粗面化工程におい
て、エンチング液を容易に洗浄することができるので、
貫通孔内にエッチング液が残留することがなく、プリン
ト配線板の信頼性を向上することができる。
As described above in detail, according to the solder resist processing method in the production of the printed wiring board of the present invention, the through hole is not blocked when the SR layer is formed, and the resist forming step is performed. In the subsequent roughening step, the enching liquid can be easily washed,
The etching liquid does not remain in the through holes, and the reliability of the printed wiring board can be improved.

【0035】また、粗面化工程の後の閉塞工程におい
て、貫通孔が閉塞されるので、電気的検査の際に、プリ
ント配線板を吸引することによってテストプローブに密
着させる際に支障をきたすことがない。
Further, since the through hole is closed in the closing step after the roughening step, it causes a problem when the printed wiring board is sucked and brought into close contact with the test probe during the electrical inspection. There is no.

【図面の簡単な説明】[Brief description of drawings]

【図1】上記実施例のプリント配線板の製造におけるソ
ルダーレジスト処理方法を説明するためのプリント配線
板のVIAホール部分の断面図である。
FIG. 1 is a cross-sectional view of a VIA hole portion of a printed wiring board for explaining a solder resist processing method in manufacturing the printed wiring board of the above embodiment.

【図2】上記プリント配線板のVIAホール部分の断面
図である。
FIG. 2 is a cross-sectional view of a VIA hole portion of the printed wiring board.

【図3】上記プリント配線板の製造におけるソルダーレ
ジスト処理方法を説明するためのフローチャートであ
る。
FIG. 3 is a flowchart for explaining a solder resist processing method in manufacturing the printed wiring board.

【符号の説明】[Explanation of symbols]

1 絶縁性基材 2 VIAホール(貫通孔) 3 VIAホール内壁の銅めっき(金属めっき) 4 ソルダーレジスト層 5 ソルダーレジスト膜 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 VIA hole (through hole) 3 Copper plating (metal plating) on inner wall of VIA hole 4 Solder resist layer 5 Solder resist film

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 板状の絶縁性基材の少なくとも表裏両面
にそれぞれ形成された配線回路と、前記絶縁性基材を貫
通すると共に、前記配線回路同士を接続するように内壁
に金属めっきが形成された貫通孔とを具備してなり、前
記配線回路に電子部品が実装されるプリント配線板の製
造工程において、前記配線回路及び貫通孔の形成された
絶縁性基材の表裏両面にソルダーレジスト層を形成する
プリント配線板の製造におけるソルダーレジスト処理方
法であって、 前記貫通孔の開口部及び前記配線回路の電子部品の実装
部位を除く絶縁性基板の表裏両面に、ソルダーレジスト
層を形成するレジスト形成工程と、次いで前記配線回路
の電子部品の実装部位をエッチングして粗面化する粗面
化工程と、該粗面化工程の後に前記貫通孔の開口部にソ
ルダーレジスト膜を形成して閉塞する閉塞工程とを具備
してなることを特徴とするプリント配線板の製造におけ
るソルダーレジスト処理方法。
1. A wiring circuit formed on at least both front and back surfaces of a plate-shaped insulating base material and metal plating formed on an inner wall so as to penetrate the insulating base material and connect the wiring circuits to each other. In a process for manufacturing a printed wiring board in which electronic components are mounted on the wiring circuit, a solder resist layer is formed on both front and back surfaces of the insulating substrate on which the wiring circuit and the through hole are formed. A method of processing a solder resist in the production of a printed wiring board for forming a solder resist layer on both front and back surfaces of an insulating substrate excluding an opening of the through hole and a mounting portion of an electronic component of the wiring circuit. A forming step, and then a roughening step of etching the mounting portion of the electronic component of the wiring circuit to roughen the surface; and a solder at the opening of the through hole after the roughening step. The solder resist processing method in the manufacture of printed wiring board, characterized by comprising; and a blocking step for blocking to form a resist film.
JP3675692A 1992-02-24 1992-02-24 Solder resist processing method in manufacturing printed wiring board Expired - Lifetime JP2712997B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3675692A JP2712997B2 (en) 1992-02-24 1992-02-24 Solder resist processing method in manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3675692A JP2712997B2 (en) 1992-02-24 1992-02-24 Solder resist processing method in manufacturing printed wiring board

Publications (2)

Publication Number Publication Date
JPH0621623A true JPH0621623A (en) 1994-01-28
JP2712997B2 JP2712997B2 (en) 1998-02-16

Family

ID=12478591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3675692A Expired - Lifetime JP2712997B2 (en) 1992-02-24 1992-02-24 Solder resist processing method in manufacturing printed wiring board

Country Status (1)

Country Link
JP (1) JP2712997B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170745A (en) * 2010-02-26 2011-08-31 日本特殊陶业株式会社 Multilayered wiring board and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102170745A (en) * 2010-02-26 2011-08-31 日本特殊陶业株式会社 Multilayered wiring board and method of manufacturing the same
TWI475938B (en) * 2010-02-26 2015-03-01 Ngk Spark Plug Co Multilayered wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
JP2712997B2 (en) 1998-02-16

Similar Documents

Publication Publication Date Title
US20040248410A1 (en) Method of forming solder resist pattern
JPH0423485A (en) Printed wiring board and manufacture thereof
JP2006287099A (en) Manufacturing method of printed circuit board with resist
US6667090B2 (en) Coupon registration mechanism and method
JP2712997B2 (en) Solder resist processing method in manufacturing printed wiring board
JPH06125164A (en) Through hole printed wiring board
KR100204612B1 (en) Printing method of printed circuit board
KR101022869B1 (en) A printed circuit board and method of manufacturing method of the printed circuit board for image sensor module
JPH04115592A (en) Printed wiring board
EP0567306A2 (en) A multilayer printed circuit board and method for its manufacture
JP2570174B2 (en) Multilayer printed wiring board
JPH05235522A (en) Method of forming polyimide film
KR100566912B1 (en) A manufacture method of flexible printed circuit board
JPH05291735A (en) Printed wiring board
JPH0794854A (en) Printed wiring board with viahole
JPH01295489A (en) Manufacture of printed wiring board and wiring board obtained by this manufacturing method
JP2625203B2 (en) Method of forming solder coat on printed circuit board
KR910007475B1 (en) Multi - printed circuit board method
JPH0738239A (en) Flexible printed wiring board
JPH07321462A (en) Target mark forming method of multilayer printed wiring board
KR20020006614A (en) Fabrication method of high reliability printed circuit board
JPH0453296A (en) Manufacture of thin film resistor built-in printed wiring board
JPH04152692A (en) Manufacture of printed wiring board
JPH04133492A (en) Printed wiring board
JPS6042894A (en) Method of producing printed circuit board

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 15