JPH06214557A

JPH06214557A - ビデオプロセッサシステム

Info

Publication number: JPH06214557A
Application number: JP5103227A
Authority: JP
Inventors: Kia Silverbrook; シルバブルックキア
Original assignee: Canon Information Systems Research Australia Pty Ltd; Canon Inc
Current assignee: Canon Information Systems Research Australia Pty Ltd; Canon Inc
Priority date: 1992-04-29
Filing date: 1993-04-28
Publication date: 1994-08-05
Also published as: EP0568356B1; EP0568356A3; EP0568356A2; DE69324399T2; US5590252A; DE69324399D1

Abstract

(57)【要約】【目的】アニメーションオブジェクトイメージを、ラ
イブビデオおよびそれに加えて複合オーディオ機能と結
合するための廉価なビデオプロセッシングシステムを提
供する。【構成】システム１は、オブジェクトベースグラフィ
ックイメージを提供する実時間オブジェクト（ＲＴＯ）
プロセッサ１０と、第一ビデオ信号２８を受信するビデ
オデコーダ３０、２７と、第二ビデオ信号を供給するた
めＲＴＯプロセッサ１０から提供されたイメージデータ
２４を第一ビデオ信号２８と結合するように配列されて
いる少なくとも１個のカラーミキシング生成デバイス１
３と、それを出力するためのビデオエンコーダ３８とを
有することを特徴とするビデオプロセッサシステムを含
む。

Description

【発明の詳細な説明】

【０００１】

【関連出願の記述】本発明は本出願人より出願されてい
る下記の関連出願で開示されている技術の特定分野への
応用である：（ｉ）出願日１９９２年４月２９日のオーストラリア特
許出願番号ＰＬ２１４７をもとに優先権を主張してお
り、発明の名称が“実時間オブジェクトベースのグラフ
ィックシステム”である出願と、（ii）出願日１９９２
年４月２９日のオーストラリア特許出願番号ＰＬ２１４
８をもとに優先権を主張しており、発明の名称が“オブ
ジェクトベースのラスタ画像充填の方法および装置”で
ある出願と、(iii)出願日１９９２年４月２９日のオー
ストラリア特許出願番号ＰＬ２１５３をもとに優先権を
主張しており、発明の名称が“オブジェクトベースのラ
スター画像における透過供給の方法および装置”である
出願と、（iv）出願日１９９２年４月２９日のオースト
ラリア特許出願番号ＰＬ２１５６をもとに優先権を主張
しており、発明の名称が“グラフィックシステムのエッ
ジ計算”、及び、出願日１９９２年４月２９日のオース
トラリア特許出願番号ＰＬ２１４５をもとに優先権を主
張しており、発明の名称が“グラフィックシステムのオ
ブジェクト分類”である出願と，（ｖ）出願日１９９２
年４月２９日のオーストラリア特許出願番号ＰＬ２１４
２をもとに優先権を主張しており、発明の名称が“ＲＴ
Ｏグラフィックシステム用プリプロセッシングパイプ
ライン”である出願と、（vi）出願日１９９２年４月２
９日のオーストラリア特許出願番号ＰＬ２１５０をもと
に優先権を主張しており、発明の名称が“二次多項式フ
ラグメント使用のオブジェクトベースグラフィックス”
である出願と，（vii)出願日１９９２年４月２９日のオ
ーストラリア特許出願番号ＰＬ２１４９をもとに優先権
を主張しており、発明の名称が“二次多項式変換へのベ
ジエール（Ｂｅｚｉｅｒ）スプライン”である出願。

【０００２】上記の全ては本出願人より出願されてお
り、それぞれの出願の開示は関連出願の記述により、こ
こに組み込まれている。

【０００３】

【産業上の利用分野】本発明は、ビデオプロセッサシス
テムに関し、特に、ライブビデオを実時間で複合オーデ
ィオプロセッシング機能を用いてアニメーショングラフ
ィックオブジェクトと結合するためのビデオプロセッサ
システムに関する。

【０００４】

【従来の技術】ビデオイメージを合成するコンピュータ
システムは既に存在しているが、これらのシステムは通
常、高速フレームバッファを用いて、イメージがビデオ
信号と合成されて最終ビデオ信号を作り出す前に、その
イメージはフレームバッファメモリデバイス内で１つ１
つの画素に合成され記憶される。

【０００５】

【発明が解決しようとする課題】しかしながら上記従来
例では、フレームバッファの使用を必要とするので、全
コンピュータ合成システムの導入には相当の設備投資が
必要となり、このことが、そのようなコンピュータシス
テムを一般の消費者市場に広げてゆくことの障害となっ
ていた。

【０００６】本発明は上記従来例に鑑みてなされたもの
で、効率的で廉価で効果的なビデオプロセッサシステム
を提供することを目的としている。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明のビデオプロセッサシステムは以下のような構
成からなる。即ち、オブジェクトベースグラフィックイ
メージを提供する実時間オブジェクト（ＲＴＯ）プロセ
ッサと、第一ビデオ信号を受信するビデオ入力手段と、
第二ビデオ信号を供給するため、前記ＲＴＯプロセッサ
から提供されたイメージデータを前記第一ビデオ信号と
結合するように配列されている少なくとも１個のカラー
ミキシング生成デバイスと、それを出力するためのビデ
オ出力手段とを有することを特徴とするビデオプロセッ
サシステムを備える。

【０００８】さらに前記第二ビデオ信号と一致したオー
ディオ出力信号生成のための複数統合されたメモリ手段
をもつコントロール手段とを有することを特徴とするビ
デオプロセッサシステムが備えられる。

【０００９】なお、前記オーディオ出力信号は、前記第
二ビデオ信号内に描写される可視事象と実質的な同期を
とって生成されることが望ましい。

【００１０】また他の発明によれば、アニメーションイ
メージを一緒に形成するグラフィックオブジェクトのリ
ストの合成をするホストプロセッサと、前記リストを受
け取りラスタフォーマットにオブジェクトレベルデータ
を提出するための実時間オブジェクトプロセッサと、ビ
デオイメージのビデオ入力信号を受け取るためのビデオ
入力手段と、前記オブジェクトレベルデータを受け取っ
て、それにイメージカラーを割当てて前記ビデオ入力信
号と結合し、前記アニメーションイメージと前記ビデオ
イメージの合成信号を生成するカラー手段と、前記合成
信号をビデオフォーマットでラスタ表示に出力させるた
めのビデオ出力手段とを有することを特徴とするビデオ
プロセッサシステムを備える。

【００１１】

【実施例】以下添付図面を参照して本発明の好適な実施
例を詳細に説明する。

【００１２】図１Ａおよび図１Ｂは、本発明の代表的な
実施例であるプロセッサバス３に接続されているホスト
プロセッサ２を有するビデオプロセッシングシステム１
の構成を示すブロック図である。また、プロセッサバス
３にはシステムＲＯＭ４、システムＲＡＭ５、第一メモ
リカードソケット６、第二メモリカードソケット７、周
辺マイクロコントローラ９、ＲＴＯプロセッサ１０、カ
ラーミキシングユニット１３、および、ＦＩＦＯ待ち行
列バッファ(FIFO queue)１１を介して音響効果デバイス
１２が接続されている。

【００１３】ホストプロセッサ２は汎用マイクロプロセ
ッサでありオブジェクトベースのアニメーションイメー
ジの生成を制御する。

【００１４】本実施例においては、ホストプロセッサ２
はインテルｉ３６０ＳＡのように、廉価で高速作動を可
能にし、広いアドレスレンジを有する、３２ビットのマ
イクロプロセッサを用いる。

【００１５】ホストプロセッサ２は複数のオブジェクト
リストを作成保持するように作動するが、この複数のオ
ブジェクトリストはシステムＲＡＭ５に記憶され、そし
てアニメーションイメージを形成するためにＲＴＯプロ
セッサ１０により最終被処理される複数のオブジェクト
を含む。この演算は通常はグラフィクオブジェクトレベ
ルにおいてのみ実行される。

【００１６】それぞれのビデオフィールドに対して、ホ
ストプロセッサ２は、前記アニメーションイメージに現
れるそれぞれのオブジェクトの位置、サイズ、アスペク
ト比（縦横比）、および色の指定をする。ホストプロセ
ッサ２はまた周辺マイクロコントロラ９と対話して、ビ
デオプロセッシングシステム１のユーザ用のグラフィカ
ルユーザインターフェイスを供給する。

【００１７】ホストプロセッサ２は、３２ビットアドレ
スバスと多重化される１６ビットの外部データバスを有
している。更に、ホストプロセッサ２によって供給され
る１６個の制御信号が存在する。最も重要な１６個のア
ドレスビット（ビット３１−１６）は多重化されていな
いが、アドレスビット１５から４まではアドレスラッチ
１５により多重化解放がなされている。

【００１８】ホストプロセッサ２はプロセッサバス３の
二次制御をするが、ＲＴＯプロセッサ１０は、ホストプ
ロセッサ２を制御しているソフトウェアを通じて特別に
ロックされているという場合を除いては、アクセス必要
時はいつでもＤＭＡを介してバス３へのアクセスを可能
としている。

【００１９】アドレスラッチ１５はトライステート形式
から成っており、ホストプロセッサ２がバスを制御する
時にのみ使用される。

【００２０】アドレスビット２−１は、バーストアクセ
ス時のあらゆるラッチ遅れを避けるためにホストプロセ
ッサ２によって直接多重化解放がなされている。バース
ト時においては、上位アドレスビットおよびラッチアド
レスビットは静的な状態のままであるが、アドレスビッ
ト３−１はカウントアップをしている。

【００２１】従って、ホストプロセッサのバーストは１
６バイトに制限されている。これらのバーストはバイト
とハーフワードアクセスの数種類の組み合わせによって
発生しうる。全てのアドレス解読は上位４アドレスライ
ン（２５６Ｍバイト境界に整列されている）に基づく。
よって、一つのホストプロセッサのバーストが複数のデ
バイスまで及ぶことはありえない。

【００２２】ホストプロセッサ２の多重化データバスは
ＲＴＯプロセッサ１０、システムＲＡＭ５、システムＲ
ＯＭ４、周辺マイクロコントローラ９および音響効果デ
バイス１２を直接制御するために使用される。

【００２３】カラーミキシングユニット１３、第一メモ
リカードソケット６、及び、第二メモリメモリカードソ
ケット７はバッファ１６によってプロセッサバス３のバ
ッファに入れられる。

【００２４】ホストプロセッサ２とＲＴＯプロセッサ１
０との間で、プロセッサバス３のアービトレーション
（任意性）が発生する。ＲＴＯプロセッサ１０が（ホス
トプロセッサ２によって）動作開始命令を受けるまで、
ホストプロセッサ２は前記バスを支配する。そして、Ｒ
ＴＯプロセッサ１０はプロセッサバス３の制御を行い、
それが終了した時、ホストプロセッサにその旨を通知す
る。

【００２５】ホストプロセッサ２は、ＲＴＯプロセッサ
１０の動作を停止することによってプロセッサ１０を停
止する場合は除いて、ＲＴＯプロセッサ１０がプロセッ
サバス３を獲得する事を停止するメカニズムは全く有し
ていない。ＲＴＯプロセッサ１０は一旦開始した表示の
オブジェクトリストの完全な準備を試みるし、またＲＴ
Ｏプロセッサ１０が一旦プロセッサバス３を獲得すれ
ば、そのプロセッサバス３を連続して使用できる（も
し、ＲＴＯプロセッサ１０が同時に上記の事を実行した
なら、内部で作動渋滞を起こして、それが再起可能にな
る迄、プロセッサバス３を解放するであろう）。複数の
オブジェクトリストがフレームの作成のために使用可能
であり、この場合、ＲＴＯプロセッサ１０が長い間プロ
セッサバス３に対してマスタ（支配）性を保持すること
を防止するために使用されることも可能である。

【００２６】プロセッサバス３は４つの外部割込を有し
ている。ＩＮＴ０が最優先割込であり、ＲＴＯプロセッ
サ１０の割込出力に接続されており、この割込はＲＴＯ
プロセッサ１０の内部への多くの事象によりセットされ
る。

【００２７】ＩＮＴ１は第二優先割込であり、周辺マイ
クロコントローラ９からホストプロセッサ２までの汎用
割込を形成する。この割込は、使用可能なデータに関係
する割込を、他の割込の原因から分離することによっ
て、周辺マイクロプロセサ９とホストプロセサ２との間
の通信プロトコルを維持しようとするものである。タイ
マ事象、連続通信、特殊なキーボードキー、メモリカー
ドの挿入および取り外しは、この割込によってホストプ
ロセッサ２に通信される。

【００２８】ホストプロセッサ２は、当業者間では公知
の通信方法であるメモリマップＩ／Ｏによって、ビデオ
プロセッシングシステム１の種々の他のデバイスと交信
する。

【００２９】バスコントロールロジックモジュール１８
は、ホストプロセッサ２のための、全ての必要な可能／
選択信号、読取／書込ストロボ、バッファコントロール
および作動可能信号を要求する。この論理は、ホストプ
ロセッサ２が前記バスを支配している時および、ＲＴＯ
プロセッサ１０が前記バスを支配している時にアクティ
ブになる。

【００３０】周辺マイクロコントローラ９及びホストプ
ロセッサ２はメールボックス１７に情報を入れることに
よって互いに交信できる。

【００３１】ＩＮＴ２は第三番目に高い優先順位の割込
であり、メールボックス１７の中に受信用のデータがあ
る事を示すための周辺マイクロコントローラ２８によっ
てセットされる。

【００３２】ＩＮＴ３は最も低い優先順位の割込であ
り、ホストプロセッサ２によって書込まれたデータをメ
ールボックス１７から取り出してしまったことを示すた
めの周辺マイクロコントローラ９によってセットされて
いる。これにより、ホストプロセッサ２は、いつ別のバ
イトのデータをメールボックス１７に送信できるかを知
る事が可能になる。

【００３３】システムＲＯＭ４は、通常はシングルの２
５６Ｋｘ１６デバイスにより供給されてる５１２Ｋバイ
トのＲＯＭを含んでいる。このシステムＲＯＭ４はビデ
オプロセッシングシステム１用の制御プログラムを含む
と同時に、アニメーション、フォント、クリップタイト
ル、及び、ビデオプロセッシングシステム１の中で使用
されているその他のデータの種々の例をも含んでいる。
ホストプロセッサ２及びＲＴＯプロセッサ１０は両方と
もシステムＲＯＭ４の中のメモリにアクセス可能であり
シングルおよびバーストアクセスがサポートされてい
る。

【００３４】システムＲＯＭ５は２個の１２８Ｋｘ８デ
バイスから成る２５６ＫバイトのＲＡＭを含んでいる。
システムＲＡＭ５はグラフィックオブジェクトのキャッ
シング、性能クリティカルコードのキャッシング用とし
て、また可変記憶装置としてホストプロセサ２により使
用される。バイト書込みと同様、シングルおよびバース
トアクセスがサポートされている。できれば、システム
ＲＡＭ５は大型ＲＡＭの出現時にそれが使用可能である
ように配線されている事が望ましい。

【００３５】第一メモリカードソケット６および第二メ
モリカードソケット７は標準的なメモリカードの挿入用
として供給されている。一般的には、そのソケットはＪ
ＥＩＤＡおよびＰＣＭＣＩＡ標準に準拠しているカード
の挿入に適合するようになっている。ＪＥＩＤＡ（日本
電子工業振興協会）およびＰＣＭＣＩＡ（ＰＣメモリー
カード国際機構）は、６８ピン互換型メモリカードの使
用のための実質的に同一の標準を発表している。

【００３６】それぞれのメモリカード１９はオブジェク
トグラフィックデータを組み込んでいるＲＯＭデバイス
として一般的に使用されてるが、バッテリーバックアッ
プ付きのスタティックＲＡＭあるいはフラッシュＥＰＲ
ＯＭとしても使用できる。

【００３７】それぞれのメモリカード１９はグラフィッ
クオブジェクト、アニメーションエディットリスト、ク
リップアニメーション、クリップタイトル、フォント、
アニメーションキャラクタ、及び、システムＲＯＭ４の
内部で全てのまたは部分的なプログラムを交換あるいは
補足するための音響効果、及び／または、特別プログラ
ムを記憶するために使用される。ＳＲＡＭカードが使用
されるところでは、このＳＲＡＭカードはユーザのアニ
メーションシーケンスを後で再生するための記憶装置と
しても使用可能である。

【００３８】そのメモリカードへのデータバス２０は、
カラーミキシングユニット１３のデバイスは除いて、プ
ロセッサバス３にアクセスしている全ての他のデバイス
から、バッファ１６によってバッファが付けられている
ことが望ましい。これは、メモリカード１９が、プロセ
ッサバス３の論理レベルと、いかなる段階においても干
渉しないことを確証するためである。

【００３９】メモリカード１９はいかなる時でもユーザ
によって脱着可能であるがゆえに、いくつかの問題を避
けることができないであろう。それぞれのメモリカード
には、そのカードが取り外される直前に割込を供給する
ため、短いピンが使用される。これによって、ある種の
ソフトウェアに対して取り外しのための準備時間を与え
ている。メモリカード１９が取り外された時、もしＲＴ
Ｏプロセッサ１０がプロセッサバス３を支配してる場合
は、ホストプロセッサ２で作動するソフトウェアの復帰
時間はＲＴＯプロセッサ１０の最大バス保有時間により
削減される。第一メモリカードソケット６、及び、第二
メモリカードソケット７には、メモリカード１９が存在
するか或はそうでないかを示すために、挿入および取り
外しの割込みを生成する短カード検知ピンが供給されて
いる。

【００４０】この割込は周辺マイクロコントローラ９
（不図示）に送られ、そこで正のエッジトリガー割込み
（カード取り外し）、負のエッジトリガー割込み（カー
ド挿入）にプログラムされるか、または不良（屈曲）メ
モリカード１９のチェックの読み取りがなされる。検知
された割込は、通常の割込を通じてホストプロセッサ２
に中継される。この割込はメイルボックス１７を介して
通信を可能にさせる必要がある。

【００４１】挿入されたメモリカード１９の性質を決定
するため、オプションの属性メモリーが前記メモリカー
ド１９から読み込まれる。この属性メモリはほんの８ビ
ットの大きさであり、下位データバス２０に読み込ま
る。できれば、メモリカードの問い合わせ（確認）をす
るシステムソフトウェアが供給されており、メモリカー
ドのスピードやオプション属性メモリに基づいて、ＲＴ
Ｏプロセッサ１０およびホストプロセッサ２がどの様に
してメモリカードに安全にアクセスできるかを決定でき
るようになっていることが望ましい。

【００４２】バッテリーバックアップ付きのＳＲＡＭタ
イプのメモリカードデバイスがサポートされているとこ
ろでは、メモリカードソケット６および７には、周辺マ
イクロコントローラ９（不図示）に接続されているバッ
テリーコンディションシグナルが供給されており、その
バッテリーの良否を示す様になっている。

【００４３】オブジェクトベースのグラフィックイメー
ジを実時間で提供できるように、ＲＴＯプロセッサ１０
はホストプロセッサ２によって制御されセットアップさ
れている。このＲＴＯプロセッサ１０の特定例の全記述
は、出願日が１９９２年４月２９日のオーストラリア特
許出願番号ＰＬ２１４７をもとに本出願人により優先権
を主張されている出願書類にされており、この出願の開
示は本文前記の関連出願の記述に組み込まれている。

【００４４】ＲＴＯプロセッサ１０はプロセッサバス３
とインタフェースをもつのとは別に、それ自身の専用Ｑ
ＰＦメモリ２１とインタフェースをもっており、このこ
とは、２個のＳＲＡＭデバイス２２および２３として具
現化される。ＲＴＯプロセッサ１０には、２５６Ｋバイ
トの２５ｎｓローカル専用ＱＰＦメモリー２１（２個の
６４Ｋｘ１６ＲＡＭ）が供給されている。これらのＲ
ＡＭは常時使用可能であり、ＲＴＯプロセッサ１０は読
み取り／書き込みストロボを直接駆動する。

【００４５】ＲＴＯプロセッサ１０はそれが一旦セット
アップされスタートすると、システムＲＯＭ４、システ
ムＲＡＭ５、或は、メモリカード１９から、それ自身の
ローカルメモリの中にオブジェクトのリストを読み取
り、オブジェクトの準備をし、ＲＴＯプロセッサのアウ
トプットレベルバス２４の形で８ビットデータ語を出力
しながら、アウトプットディスプレーのそれぞれの画素
にオブジェクトを提供する。このことは、画素でアクテ
ィブの最高の可視性を有するオブジェクトに望まれてい
るレベルおよび効果を説明しているのである。できれ
ば、ディスプレイリストは、グラフィックイメージの演
算を実時間で可能ならしめるオブジェクトアウトライン
データを含んでいることが望ましい。このデータの一例
としては、通常はシステムＲＡＭ５の中にキャッシュ
（保管）されている二次多項式フラグメントがあげられ
るが、これは直接、システムＲＯＭ４から、或は、何れ
かのメモリカードから読み取ることもできる。

【００４６】ＲＴＯプロセッサ１０は、そのディスプレ
ーリストを読み取った後、位取りを実行して前記ＱＰＦ
オブジェクトをそれぞれＸおよびＹ方向に変換する。こ
れにより、スクァシュ（押潰し）、ストレッチ（引伸ば
し）効果が可能となり、また同時に、ＰＡＬおよびＮＴ
ＳＣテレビジョン標準方式に見られるような、異なる画
素アスペクト比（縦横比）の補正も可能となる。位取り
および変換が終了した後、ＱＰＦはインタレースディス
プレー用に演算され、最高の垂直解像度を得るために、
曲線アウトラインの計算はビデオ信号の奇数と偶数（奇
偶）のフィールドに対して異なっていなければならな
い。

【００４７】次に、スクリーンから完全に離れて変換あ
るいは位取りされたＱＰＦは選別により前記オブジェク
トリストから削除される。小さすぎて可視不能のＱＰＦ
も選別削除される。スクリーンの境界線を横切るＱＰＦ
もまたクリップされる。初期プロセッシングが終了後、
ＱＰＦは専用ＱＰＦメモリ２１に記憶される。そしてＱ
ＰＦは、一旦、そのＱＰＦメモリに記憶されると、それ
ぞれのＱＰＦのそれぞれの第一画素の位置の見地から、
ライン順そして画素順に並び換えられる。

【００４８】次に、走査線と交差している全てのＱＰＦ
の交点が計算されるが、これはフレームストアを使用せ
ずに実時間で実行される。ＱＰＦは交点の計算が終了す
る前に直線にフラット化されない。よって、高倍率にお
いても曲線に曲率が保存される。この交点計算の終了
後、オブジェクトの可視順が決定され、隠れた表面は取
り除かれる。次に、カラーの領域は、次の交差までそれ
ぞれのＱＰＦへの優先のレベルを広げることにより満た
される。そして透過および効果の演算が、実時間データ
レートでハードウェアで実行される。

【００４９】以上のようにして、ＲＴＯプロセッサ１０
は画素データをラスタディスプレー上に同期的に表示す
るため、画素データを出力する。そして、ＲＴＯプロセ
ッサ１０は８ビットレベルのＲＴＯプロセッサアウトプ
ットレベルバス２４を介して転送されるカラーレベルデ
ータのみから成っている。その出力画素の比率は１秒あ
たり１３５０万ピクセルでありこれはＰＡＬおよびＮＹ
ＳＣの両方の方式に対して一定である。

【００５０】ＲＴＯプロセッサ１０がホストプロセッサ
２に対してスレーブ（従属）であるとき、このホストプ
ロセッサ２は専用ＱＰＦメモリー２１を読み取り、そし
てＲＴＯプロセッサ１０の制御レジスターを読み取るこ
とができる。ＲＴＯプロセッサ１０の制御レジスタへの
アクセスはメモリマップＩ／Ｏ技術の使用を通じて実行
される。専用ＱＰＦメモリ２１にアクセスするためのベ
ースアドレスは、スタート時においてはＲＴＯプロセッ
サ１０のレジスタにプログラムされており、また、ホス
トプロセッサメモリテーブルに従ってセットされてい
る。ＲＴＯプロセッサ１０はそのレジスターあるいは専
用ＱＰＦメモリー２１へのバーストアクセスあるいはバ
イト書き込みをサポートしていない。

【００５１】ＲＴＯプロセッサ１０がプロセッサバス３
のコントロールをしている時、ＲＴＯプロセッサ１０は
前記多重化解放アドレスおよびデータバスを直接駆動
する。前述のように、ホストプロセッサ２からの通知お
よびその後の承認によりプロセッサバス３の使用が要求
される。

【００５２】ＲＴＯプロセッサ１０は割込信号を有して
おり、この割込信号はホストプロセッサ２に接続され、
最優先割込（ＩＮＴ０）を形成している。この割込は作
動完了および内部エラー事象を含む多くの事象を表示す
るために使用される。

【００５３】ＲＴＯプロセッサ１０には画素クロック用
の入力、ラインおよびフィールド同期信号、および奇偶
フィールド信号が供給されている。ＲＴＯプロセッサ１
０への画素クロックインプットはクロックジェネレータ
２６から駆動されている同期バス２５によって、入力ビ
デオ信号にｇｅｎ（ジェネレータ）ロックがかけられて
いる。ビデオレコーダ２６によってライン同期信号、フ
ィールド同期信号、ラインインターレース信号が供給さ
れている。

【００５４】ビデオプロセッシングシステム１のビデオ
プロセッシング部分は、ビデオ入力２８を含む。入力ア
ナログコンポジットビデオはＲＣＡコネクターを介して
入力され、次にＲＦＩフェライトベッドへ供給される。
この信号は次に、グラウンドへの抵抗によって終了し、
そして１ｕＦコンデンサを介して、ビデオＡ／Ｄコンバ
ータ２９の入力へＡＣ結合されてる。Ｓ−ビデオ信号の
ルーマ（Ｙ）成分およびクローマ（Ｃ）成分は４ピンの
ミニＤＩＮコネクタを介して入ってくる。これらの信号
はグラウンドへの７５オームの抵抗によって終了させら
れる前にＲＦＩフェライトベッドに送られる。これらの
信号はまた１ｕＦコンデンサによってＡＣ結合されてい
る。Ｓ−ビデオ入力のルーマ成分はＡ／Ｄコンバータ２
９へ送られる、一方クロミナンス成分は第二Ａ／Ｄコン
バータ３０へ送られる。

【００５５】Ａ／Ｄコンバータ２９はできればフィリッ
プス社(Philips Corporation) 製のＴＤＡ８７０８のよ
うな高速８ビットＡ／Ｄコンバータから成ることが望ま
しく、コンポジットビデオあるいはＳ−ビデオのＹ−成
分をディジタル化するために使用される。Ａ／Ｄコンバ
ータ２９の一部分を形成する入力マルチプレクサはビデ
オデコーダ２７からのプログラマブルビットによって制
御されており、ビデオデコーダ２７は多重化コントロー
ルへのデコーダー３１を介してコンポジットビデオ信号
あるいはＹ信号のいずれかを選択する。ここで選択され
た信号は次にクランプゲインコントロール可能な増幅器
へ送られる。

【００５６】ＨＳＹおよびＨＣＬの２個の信号はプログ
ラム可能信号であり多重化コントロールへのデコーダ３
１を介してビデオデコーダ２７からも送られてくる。そ
してこのＨＳＹとＨＣＬの信号はそれぞれ入力アナログ
ビデオ波形のシンク（同期）部分およびブラック部分を
示す。もしこれらの信号のアクティブパルスがお互いに
オーバラップするようにプログラムされていたら、Ａ／
Ｄコンバータ２９はコンフィグレーションモード１で作
動する。このコンフィグレーションモード１において
は、シンクレベルでは１つの“１２８”が出力され、ピ
ークレベルでは“１２７”が出力されるようにビデオ増
幅器のゲインが調整されている。このＨＳＹとＨＣＬの
アクティブパルスがお互いにオーバラップしない様に
（コンフィグレーションモード２）プログラムされてい
る時は、シンクパルスの低部においては１つの“１２
８”がコンバータから出力され、ブラックレベルに対し
ては“６４”が出力されるように、ゲインが調整されて
いる。標準ビデオ信号は“８５”を越えてはならない。

【００５７】前記の増幅器からの出力は、Ａ／Ｄコンバ
ータ２９に行く前に、約6.2MH_Zの、３dBポイントの外部
ローパスフィルタに供給される。このディジタル出力は
２の補数フォーマットになっている。

【００５８】Ａ／Ｄコンバータ３０は、できればフィリ
ップス社(Philips Corporation) 製のＴＤＡ８７０９の
ような高速８ビットＡ／Ｄコンバータから成ることが望
ましく、Ｓ−ビデオ入力のクロマＣ−成分をディジタル
化するために使用される。クランピングおよびＡ／Ｄ変
換機能はルミナンス信号およびクロミナンス信号に対し
て異なっているので，異なるＡ／Ｄコンバータ３０が必
要になるのである。

【００５９】入力マルチプレクサは前記Ｃ（クローマ）
信号を選択し，この信号は次にゲインおよびクランプ制
御付きのビデオ増幅器に送られる。ビデオデコーダ２７
のＨＣＬは、クローマ入力用のクランプされた値として
“１２８”が出力されるようにクランプ回路を起動する
ために使用される。前記の増幅器からの出力は、Ａ／Ｄ
コンバータに行く前に、約6.2MH_Zの、３dBポイントの外
部ローパスフィルタに供給される。このディジタル出力
は２の補数フォーマットになっている。

【００６０】Ａ／Ｄコンバータ２９および３０は両方
共、ノイズ感知可能アナログ回路であり両方のデバイス
は既知の方法により受動成分を必要とする。

【００６１】ビデオデコーダ２７への、ＡＤＣの２９お
よび３０の出力は、できればフィリップス社(Philips C
orporation) 製のＳＡＡ７１５１Ｂのディジタル・マル
チ・スタンダード・デコーダ（ＤＭＳＤ）から成ってい
ることが望ましく、このＤＭＳＤはディジタル化された
ＰＡＬ／ＮＴＳＣ成分あるいはＳ−ビデオデータを、
ＣＣＩＲＲｅｃ- ６０１標準に準拠して４：２：２の
割合に成分Ｙ、Ｕ、Ｖがフォーマットされたデータに復
号することができる。

【００６２】ビデオデコーダ２７は、ＰＡＬおよびＮＴ
ＳＣの両方の信号に対してクロックジェネレータ２６か
らシングルの周波数が24.576MH_Z のクロックを必要とす
る。また、ビデオデコーダ２７は入力信号のテレビジョ
ン標準方式を自動的に検知するか、或は、“強制的”に
特定のモードにしてしまうことができる。ビデオデコー
ダ２７はスタートアップ時においては，そのＩ² Ｃイン
タフェースを介して、周辺マイクロコントローラ９によ
ってプログラムが可能となる。

【００６３】ビデオデコーダ２７は、イニシャライズ
（初期化）の必要がある多くのプログラマブルソフトウ
ェアのパラメータを利用する。これらのパラメータは、
シンクプロセッシング、ルミナンスプロセッシング、及
び、クロミナンスプロセッシングという、ビデオデコー
ダ２７の３つの領域に対するパラメーターを含む。これ
らはディジタルフィルタの特性及びタイミングに関係す
る多くのソフトウェアパラメータでもある。ビデオデ
コーダ２７のプログラミングは複雑ではあるが当業者に
は知られている。この入力データのデコーディング（解
読）はディジタル定義域のみにおいて達成されるが、こ
の事に関してはフィリップス社(Philips Corporation)
から入手可能であるＳＡＡ７１９９データシート(DATA
SHEET)に十分に記載されている。

【００６４】シンク（同期）情報がビデオ入力データか
ら抽出され、ＶＳ、ＨＳ、ＯＤＤ、ＨＲＥＦ、ＨＳＹ、
及び、ＨＣＬの６つの信号がビデオデコーダ２７によっ
て生成される。

【００６５】ＶＳは垂直シンク情報であり、ＨＳＹ及び
ＨＣＬは入力アナログビデオのシンクブラック部分を示
すためにＡ／Ｄコンバータ２９によって使用されるプロ
グラム可能信号である。ＨＳは水平シンクであり、その
リーディングエッジ（立ち上がり区間）は、入力水平シ
ンクの立ち上がり区間に関して調整可能さある。このよ
うにプログラム可能なのでカラーミキシングユニット１
３のいかなる遅れに対しても補正をするための最終ビデ
オ出力の水平調整が可能になっている。

【００６６】ＨＲＥＦは一つのライン上の第一画素にお
いて常にアクティブ（活動状態）であり、あるラインの
最後の画素データより以降は非アクティブ（非活動状
態）になる。この信号のフォーリングエッジ（立ち下が
り区間）はラインシンク信号としてＲＴＯプロセッサ１
０およびカラーミキシングユニット１３によって使用さ
れる。

【００６７】入力ビデオの位相の情報は、ライン−ロッ
クされた27MH_Z および13.5MH_Z クロックを生成するため
のクロックジェネレータ２６に供給される6.75MH_Z の三
角形波形（ＬＦＣＯ）の中に含まれる。

【００６８】ビデオデコーダ２７は４つの８ビットディ
ジタルバスを有する。図１Ａに示すように、ＣＶＢＳ／
Ｙｉｎバスはディジタルコンポジットビデオベースバン
ドシグナル入力、或は、ビデオプロセッシングシステム
１のＳ−ビデオ入力が使用される時はルミナンス入力を
表す。

【００６９】ＣｉｎはＳ−ビデオ用のクローマ入力であ
る。この信号はカラーサブキャリアーで直交変調されて
いる２つのクローマ成分（ＵおよびＶ）を有する。この
クローマのサンプリングがラインロックされており、前
記カラーサブキャリアがラインロックされてないとき、
これら２つのカラー成分の復調が関係してくる。

【００７０】Ｙーｏｕｔは、ビデオデコーダ２７のルミ
ナンス出力である。これは１秒当たり１３５０万サンプ
ルの割合でサンプルされ、結合されたカラーイメージ信
号のルミナンスを処理するカラーミキシングユニット１
３の一部に直接接続されている。

【００７１】ビデオデコーダ２７はクロミナンス出力を
表すＵＶ出力を有し、それぞれが１秒当たり１３５０万
サンプルにおいて、多重化されたＣｒ信号およびＣｂ信
号を含む。このＵＶ出力とクロミナンス入力との大きな
違いは、ＵＶ出力は、ロックされてないクローマサブキ
ャリアで直交変調するというよりは、ラインロックされ
時分割で多重化されている。よって、この信号はディジ
タルコンパティブル（互換可）である。

【００７２】クロックジェネレータ２６はできればフィ
リップス社(Philips Corporation)製のＳＡＡ７１５７
デバイスから成っていて、ラインロックされたビデオク
ロックを生成する高速位相ロックループを供給ことが望
ましい。ビデオデコーダ２７と共に前記クロックジェ
ネレータ２６は、ビデオプロセッシングシステム１の
“パワーオン”リセットパルスに加えて、27MH_Z および
13.5MH_Z クロックの両方を含んで、ビデオプロセッシン
グ回路への全てのラインロックビデオクロックを生成す
る。

【００７３】以上の説明により、ビデオインプット２８
へのビデオ信号入力は、そのカラー成分とカラーミキシ
ングユニット１３への入力とに分けられるということが
明らかになるさて、図２にはカラーミキシングユニット１３が詳細に
示されている。このカラーミキシングユニット１３は４
つのカラージェネレーション（生成）ミキシング（ＣＧ
Ｍ）デバイス３２〜３５を用いて構成されている。

【００７４】ＣＧＭ３２〜３５に相当するカラージェネ
レーティングミキシングデバイスの具体例の全記述は、
出願日が１９９２年４月２９日のオーストラリア特許出
願番号ＰＬ２１５２をもとに本出願人により優先権が主
張されている、発明の名称が“カラージェネレーション
ミキシングデバイス”である出願書類にされており、こ
の出願の開示は本文前記の関連出願の記述に組み込まれ
ている。

【００７５】ＣＧＭ３２〜３５は、ＲＴＯプロセッサ出
力レベルバス２４からの画素出力のレベルに基づいて、
１つの画素のカレントカラーの演算を可能にするブレン
ド機能およびビデオ合成、カラー割当用に供給される。
特に本実施例において、ＣＧＭデバイス３２〜３５はＲ
ＴＯプロセッサ出力レベルバス２４をビデオデコーダー
２７からのディジタルデータ出力と結合させるように作
動する。

【００７６】ＣＧＭデバイス３２〜３５各々は多くの入
力信号を含む。先ず初めに、それぞれのＣＧＭの出力の
形成のために使用される種々のカラーテーブルを、ホス
トプロセッサ２がセットアップできるようにしていると
ころのデータバス２０にそれぞれのＣＧＭが接続されて
いる。また、ＣＧＭデバイス３２〜３５各々は、６ビッ
トの優先情報および２ビットの“イフェクト（効果）”
から成るＲＴＯプロセッサ１０からのＲＴＯプロセッサ
出力レベルバス２４のレベル入力を含む。

【００７７】ＣＧＭデバイス３２〜３５各々はカラー或
はビデオ入力を含み、それはＣＧＭ４の３５には使用さ
れないが、その他のＣＧＭデバイス各々に対しては、ビ
デオデコーダ２７の出力３６および３７に接続されてい
る。

【００７８】ＣＧＭデバイス３２〜３５各々は、透過入
力へのミキシングも含んでおり、ＣＧＭ１の３２、ＣＧ
Ｍ２の３３、及び、ＣＧＭ３の３４はそれぞれの透過入
力をＣＧＭ４の３５に接続させている。ＣＧＭ３２〜３
５各々のビデオ出力は、前記の透過入力によってコント
ロールされているビデオ入力のカラー間の組み合わせを
供給する。従って、ＣＧＭ４の３５はＲＴＯプロセッサ
１０から出力された演算されたレベルデータ、及び、ビ
デオデコーダ２７によって供給された特定カラービデオ
バックグラウンドデータをミキシングするレベルをコン
トロールするためのデバイスとして使用される。

【００７９】ＣＧＭデバイス３２〜３５各々の動作は、
同期バス２５上の画素クロック、水平垂直同期信号を介
してＲＴＯプロセッサ１０及びビデオデコーダ２７と同
期化されている。

【００８０】他のベースカラーのミキシング透過率を演
算するＣＧＭ４の３５の動作により、ＣＧＭデバイス３
２〜３４各々の処理出力は、ＣＧＭ４の３５の処理遅れ
に適応させるため幾つかの画素分だけ遅れる。

【００８１】さらに、複数画素の遅れが、ＣＧＭデバイ
ス３２〜３５およびその後に続いて接続されているビデ
オエンコーダ３８を通じてＲＴＯプロセッサ１０の出力
から実際のビデオ出力３９および４０にまで存在する。
この遅れは、ＲＴＯプロセッサ１０の全てのＱＰＦオブ
ジェクトの水平位置への演算への移行を組み込んだソフ
トウェアを使用して補正される。

【００８２】ＣＧＭデバイス５０〜５２は、４：２：２
のディジタル成分ビデオ信号を受け入れて、それらをア
ナログコンポジットビデオ信号およびＳ−ビデオ信号に
変換するディジタルビデオエンコーダとして構成されて
いるビデオエンコーダ３８に出力される。このような構
成のデバイスはフィリップス社(Philips Corporation)
社製のＳＡＡ７１９９のディジタルビデオエンコーダに
見られる。

【００８３】ビデオエンコーダ３８は同期バス２５を介
して入力ビデオ信号にロックされている再生同期情報か
らシンク信号を受け入れる。これらのシンク信号はビデ
オデコーダ２７およびクロックジェネレータ２６によっ
て生成され、ビデオエンコーダ３８内部の内部ジェネレ
ータロック機能によって生成されるものではない。

【００８４】ビデオエンコーダ３８は周辺マイクロコン
トローラ９からそのＩ² Ｃインタフェースを介して専用
にプログラムされる。ビデオエンコーダ３８の内部メモ
リ空間はカラーロックアップテーブル（ＣＵＬＴ）およ
びコントロールテーブルに分割される。そのアドレスは
ＣＵＬＴあるいはコントロールテーブルのいずれか用へ
の適切な８ビットアドレスレジスタに書き込みがなさ
れ、データはＣＵＬＴあるいはコントロールテーブルの
データポートを介してアクセスされる。このデータポー
トへのそれぞれのアクセスの後、このアドレスは自動的
に増加する。但し、前記ＣＵＬＴにアクセスするときは
この限りではない。

【００８５】前記ＣＵＬＴは、カラーミキシングユニッ
ト１３からディジタルビデオに対して、もしこのプロセ
スがどこにも存在しないのなら、これらが正当なＣＣＩ
Ｐー６０１の値になるように、レンジ限界の実行をする
ように使用される。

【００８６】カラーミキシングユニット１３からの入力
ビデオデータストリームは13.5MH_Zでクロック化されて
いる４ー２ー２Ｙ，Ｕ，Ｖのデータフォーマットの中
に存在する。ビデオエンコーダ３８はフィリップス社(P
hilips Corporation) のＳＡＡ７１９９データシートに
準拠した“フォーマット３：カストマイズド（要求に合
わせて修正された）４ー２ー２ＹＵＶ”データを受け入
れるようにセットアップされている。このフォーマット
とスタンダード４ー２ー２との唯一の違いはＵデータお
よびＶデータが、異なったバスで同時に使用可能である
ということであり、これによって入力ビデオデータ用の
値がスタンダードのＣＣＩＲ−６０１の値になって，異
なったＣＭＧデバイスにより処理されることが可能にな
るのである。

【００８７】アナログビデオ出力３９およびコンポジッ
トビデオ出力４０の水平シンクに関係したビデオデータ
の位置はビデオプロセッシングシステム１へのアナログ
ビデオのそれと同じでなければならない。これは、ビ
デオプロセッシングシステム１を通じて同じビデオの繰
り返しの通過により、画像が水平に動くことがないよう
にするためである。これは，ビデオデコーダ２７からの
適切な水平同期の位置決め、及び、エンコーダの内部で
関連パラメータのプログラミングによって達成される。
入力プロセッシング、シンクプロセッシング、クロック
コントロールおよび出力プロセッシングと関係のあるソ
フトウェアのパラメータもまた多く存在している。ビデ
オエンコーダ３８のプログラミングは複雑であるが、当
業者には知られている。

【００８８】ビデオエンコーダ３８のアナログ出力は、
アナログ出力３９およびコンポジットビデオ出力４０を
形成する前にローパスフィルター４１へ送られる。

【００８９】できれば、周辺マイクロコントローラ９は
フィリップス社(Philips Corporation) の８３Ｃ５５２
マイクロコントローラであり、８Ｋバイトのプログラマ
ブルＲＯＭ、２５６バイトのＲＡＭ、３個の１６ビット
タイマー／コントローラ、８個の多重化入力を有する１
個の１０ビットＡ／Ｄコンバータ、４０ビットの汎用Ｉ
／Ｏ、１個のＩ² Ｃシリアルバスコントローラおよび全
二重ＵＡＲＴシリアルポートを含んでいることが望まし
い。周辺マイクロコントローラ９は音響効果デバイス１
２、キーパッド４２、ドローイング（図画）パッド４
４、シリアルデータコミュニケーションリンク４３をコ
ントロールし、かつビデオデコーダ２７を初期化しモニ
タするために使用されるＩ² Ｃバス４５、ビデオエンコ
ーダ３８およびシリアルデータコミュニケーションリン
ク４３をモニタするために使用される。

【００９０】周辺マイクロコントローラ９は１個の８ビ
ットの両方向ラッチから成るメールボックス１７により
ホストプロセッサ２と通信する。周辺マイクロコント
ローラ９がホストプロセッサ２と通信をしたい時は、メ
ールボックス１７に関係データを入れ、ホストプロセッ
サ２に割込によってそのデータが利用可能であることを
知らせる。逆に、ホストプロセッサ２から周辺マイクロ
コントローラ９への通信も同じ要領で起こる。

【００９１】音響効果デバイス１２はアニメーションビ
デオシーケンス用の音響効果を生成し、入力ビデオと音
響をミックスする。ビデオプロセッシングシステム１は
作成されたアニメーションシーケンスに従って音響効果
を生成する。その音響効果は“ライブラリ（図書館）”
内のメモリカード１９に記憶されているディジタルサン
プルされた形式を取っている。ビデオプロセッシングシ
ステム１のユーザはアニメーションシーケンスと統合さ
れるための音響クリップを選択できる。そのアニメーシ
ョンシーケンスが再生されるときは，ホストプロセッサ
２はメモリカード１９から適切なタイミングでサンプル
された音響データを読み込みそしてそのデータを音響効
果デバイス１２へ再生のために送る。

【００９２】その音響効果は音響効果デバイス１２によ
って生成されるが、できればこの音響効果デバイスとし
ては、ＳＥＩＫＯ５８００Ａのスピーチ録音再生チップ
が使用されることが望ましい。ＳＥＩＫＯ５８００Ａは
電話のアンサリングマシン（留守番録音器）に使用され
ているような内蔵式の録音／再生回路で使用されるよう
設計されている。

【００９３】音響効果デバイス１２の録音機能は使用さ
れていないが、ＳＥＩＫＯ５８００Ａが電話の留守録器
に使用されているときは、通常は１個のＳＲＡＭメモリ
デバイスがＳＥＩＫＯ５８００Ａに接続されている。そ
して、ＳＥＩＫＯ５８００Ａに録音命令がだされたとき
は、入力アナログサウンド信号をディジタル適応型差分
パルスコード変調（ＡＤＰＣＭ）データに送信し、ＳＲ
ＡＭメモリデバイスにその信号を書き込む。通常、停止
命令が出されたとき、あるいはそのアドレスカウンタ
が、予めセットアップされたストップカウントに達した
時に、録音停止が実行される。再生の命令が出されたと
きには、そのＳＲＡＭメモリデバイスからのＡＤＰＣＭ
データを読み取り、このデータをアナログ信号に変換し
オプションバンドパスフィルタへその信号を送る。

【００９４】ビデオプロセッシングシステム１はＳＥＩ
ＫＯ５８００Ａが持つ録音機能を必要とはしない。音響
データはホストプロセッサ２から移動されるものであ
り、またそのデータは再生のためにホストプロセッサ２
から音響効果デバイス１２に移動させる必要があるの
で、音響効果デバイス１２のＳＲＡＭメモリデバイスの
代わりにＦＩＦＯ待ち行列バッファ１１が使用される。
ホストプロセッサ２はデータをＦＩＦＯ待ち行列バッフ
ァ１１に書き込み、音響効果デバイス１２はそのデータ
を読み取りアナログオーディオ信号に変換する。音響効
果デバイス１２は周辺マイクロコントローラ９によって
コントロールされる。音響効果デバイス１２は再生の開
始および停止をするように命令される。音響効果デバイ
ス１２内の内部アドレスデバイスカウンタはデータのバ
イトが再生用に読み込まれるたびに増加していく。

【００９５】再生は、前記アドレスカウンタがストップ
アドレスレジスタと一致した場合に停止する。このスト
ップアドレスレジスターは、再生開始の前に周辺マイク
ロコントローラ９によって書き込まれなければならな
い。周辺マイクロコントローラ９は前記アドレスカウン
タの開始アドレスをセットすることも可能である。この
アドレスはデータをＦＩＦＯ待ち行列バッファ１１から
取り込む際には無視されるが、読み取りが実行されるた
びに増加していく。

【００９６】できれば、音響効果デバイス１２は、対応
するアニメーションと適切な同期を維持するためのある
機能を有していることが望ましい。音響効果デバイス１
２は僅かな変動（温度および時経変化に対して0.5%）の
定率で音響を再生する。

【００９７】音響効果デバイス１２は、短い高品質スピ
ード或は長い低品質スピードの供給準備をするため8k
H_Z、或は、4kH_Zでサンプルおよび再生をするようにプロ
グラムすることが可能である。8kH_Zのサンプル率（高品
質）においては音響効果デバイス１２は４ｋバイト／ｓ
ｅｃ（それぞれのバイトは２つの４ビットデータサン
プルを含む）を読み取る。このことは、25H_Z（ＰＡＬ）
のフレームレートに対する80バイト／フィールドに等し
く、30H_Z（ＮＴＳＣ）のフレームレートに対する66.7バ
イト／フィールドに等しい。ホストプロセッサ２は、フ
レーム割込に基づいてメモリカード１９からこの多数の
バイトを読み取り、そして、ＦＩＦＯ待ち行列１１バッ
ファに書き込むことができる。前記ビデオ出力は、ある
時間基準エラーを有する入力ビデオ源に対してジェネレ
ーターロックがかけられている。このようにして、ビデ
オの１つのフレームあたりのバイト数が変化し、音響効
果がオーバタイムになりビデオはシンク（同期）を失う
のである。

【００９８】種々の同期方式が可能である。最も簡単な
方式は音響効果デバイス１２を停止させて、ＦＩＦＯ待
ち行列バッファ１１をリセットすることである。できれ
ば、このプロセスが結果として起こるように、短いサウ
ンドクリップのみが使用されることが望ましい。もし長
く生成された音声が、前記ビデオと密接なシンク（同
期）をとることが必要とされる場合、もっと高性能の構
成であれば、予め設定された数のフレームの後で音響効
果デバイス１２のアドレスをチェックでき、それによっ
てホストプロセッサ２が、ＦＩＦＯ待ち行列バッファ１
１に書き込まれているバイト数を、アドレスが予想より
高い時は増加し、予想より低い時は減少させるように調
整することが可能となる。

【００９９】ビデオと密接な同期を保つためには、音声
のそれぞれの“フレーム”はホストプロセッサ２によっ
て細かく切断され埋め込まれなければならない。例え
ば，もしホストプロセッサ２が８０バイト／フィールド
のベースエラーを送る必要がある場合、８バイトが除去
されるか付加されなければならない。音声をスムースに
保つためには、ホストプロセッサ２によってカットポ
イント間においてある種の補間がなされる。停止、アド
レスチェック、アドレスリセット、再生の再スタートに
必要とされる短い時間およびサンプルポイント（8kH_Zに
おける１２５μｓｅｃ）間での比較的長い時間のため
に、音響出力に顕著な効果は出ない。もし音声を終了停
止させる必要がある時には、ＦＩＦＯ待ち行列バッファ
１１が空になる前にホストプロセッサ２は、周辺マイク
ロコントローラ９が音響効果デバイス１２を停止させて
ＦＩＦＯ待ち行列バッファ１１をリセットしてフラッシ
ュ（空にする）できるように、周辺マイクロコントロー
ラ９に知らせなければならない。

【０１００】ＦＩＦＯ待ち行列バッファ１１はホストプ
ロセッサ２によって書き込みがなされる。プロセッサバ
ス３の下位の８ビットが使用され，ＦＩＦＯ待ち行列バ
ッファ１１は１ｋバイトの深さであり、フレーム当たり
ほんの８０バイトが必要とされる。ＦＩＦＯ待ち行列バ
ッファ１１は、そこに第１回目の書き込みがされる前に
周辺マイクロコントローラ９によってリセットされなけ
ればならない。

【０１０１】周辺マイクロコントローラ９は音響効果デ
バイス１２をコントロールし、命令を書き込み、音響効
果デバイス１２からのステータスおよびデータを読み取
ることができる。ＦＩＦＯ待ち行列バッファ１１の出力
は、周辺マイクロコントローラ９がＦＩＦＯ待ち行列バ
ッファ１１のテストをしているとき音響効果デバイス１
２を通じて読み取られることもできる。音響効果デバイ
ス１２の通常のＳＲＡＭメモリインタフェースはＦＩＦ
Ｏ待ち行列バッファ１１とインタフェースするよう適合
されており、ホストプロセッサ２のソフトウェアは、音
響効果デバイス１２が、ＦＩＦＯ待ち行列バッファ１１
が空の時にそれにアクセスしないことを確証するように
設計されている。

【０１０２】音響効果デバイス１２のアナログ出力はオ
ーディオ入力信号４６と混合されオーディオ出力信号４
７を生成するために増幅される。

【０１０３】オーディオ入力信号４６は、適切なボリュ
ームレベルを抽出する処理のために周辺マイクロコント
ローラ９内でＡ／Ｄコンバータにも接続されている。こ
のボリュームレベルは、実時間アニメーションで使用出
来るようにホストプロセッサ２にセットすることが可能
である。例えば、キャラクタアニメーションの中に口の
形を作り出す際に、このレベルが自動的に使用される。
前記の口の形の抽出は、キャラクタの会話にふさわしい
印象を正確に与える必要性はない。例えば、ダビングさ
れた映画では、キャラクターの唇と音声との間には相関
関係が少ししかないのに、いまでも広く活用されてい
る。しかしビデオ生成と同期された会話のディジタルプ
ロセッシングは、著しい改善結果を示している。

【０１０４】周辺マイクロコントローラ９はビデオプロ
セッシングシステム１のリンクを可能にしたシリアルデ
ータ通信リンク４３を介して、他の同じようなシステム
やパーソナルコンピュータに対してシリアル通信の供給
ができる。

【０１０５】次に、図３では、ビデオプロセッシングシ
ステム１の略図がしめされており、このビデオプロセッ
シングシステム１には、ドローイング（図画）パッド４
４とそれに対応するディジタイザペン６４と英数字キー
ボードおよびリセットキーを含むキーパッド４２、アニ
メーション編集用ボタン６５、垂直カメラコントロール
ボタン６６、およびアニメーションコントロールボタン
６７が含まれる。さらに、メモリカードの挿入用とし
て、第一メモリカードソケット６、及び、第二メモリカ
ードソケット７が示されている。

【０１０６】以上の記述は本発明の一実施例を説明した
ものである。よって、本発明の範囲に反することなく、
当業者には自明であるところの、他のひな型や変更態様
のものを行うことができる。

【０１０７】

【発明の効果】以上のように説明したように本発明によ
れば、廉価なビデオプロセッシングシステムにおいて、
アニメーションオブジェクトイメージをライブビデオお
よびそれに加えて複合オーディオ機能と結合させること
が実現できる。

【図面の簡単な説明】

【図１Ａ】本発明の代表的な実施例であるオーディオビ
デオプロセッシングシステムの全体構成の概略を示すブ
ロック図である。

【図１Ｂ】本発明の代表的な実施例であるオーディオビ
デオプロセッシングシステムの全体構成の概略を示すブ
ロック図である。

【図２】図１Ｂの中で示されているカラーミキシングユ
ニット１３の部分を拡大して示すブロック図である。

【図３】ビデオプロセッシングシステム１の概略図であ
る。

【符号の説明】

１ビデオプロセッシングシステム２ホストプロセッサ３プロセッサバス４システムＲＯＭ５システムＲＡＭ６第一メモリカードソケット７第二メモリカードソケット９周辺マイクロコントローラ１０ＲＴＯプロセッサ１２音響効果デバイス１３カラーミキシングユニット

───────────────────────────────────────────────────── フロントページの続き (71)出願人 000001007 キヤノン株式会社東京都大田区下丸子３丁目30番２号 (72)発明者キアシルバブルックオーストラリア国 2025 ニューサウスウェールズ州，ウォーラーラ，バサーストストリート 40

Claims

【特許請求の範囲】

【請求項１】オブジェクトベースグラフィックイメー
ジを提供する実時間オブジェクト（ＲＴＯ）プロセッサ
と、第一ビデオ信号を受信するビデオ入力手段と、第二ビデオ信号を供給するため、前記ＲＴＯプロセッサ
から提供されたイメージデータを前記第一ビデオ信号と
結合するように配列されている少なくとも１個のカラー
ミキシング生成デバイスと、それを出力するためのビデオ出力手段とを有することを
特徴とするビデオプロセッサシステム。
【請求項２】前記オブジェクトベースグラフィックイ
メージを合成編集するためのホストプロセッサ手段をさ
らに有することを特徴とする請求項１に記載のビデオプ
ロセッサシステム。
【請求項３】編集イメージデータ作成のため前記オブ
ジェクトイメージのデータを選択編集するためのユーザ
制御可能な入力出力手段をさらに有することを特徴とす
る請求項２に記載のビデオプロセッサシステム。
【請求項４】前記イメージデータが二次多項式に基づ
いていることを特徴とする請求項１に記載のビデオプロ
セッサシステム。
【請求項５】前記ＲＴＯプロセッサは、さらに、カレントラインオブジェクトエッジポジションデータを
決定するように適合されたエッジ決定手段と、前記カレントラインオブジェクトエッジポジションデー
タを受取り、前記オブジェクトベースグラフィックイメ
ージのそれぞれのディスプレイ可能画素に対してカレン
ト画素カラー値を生じさせるように適合された画素カラ
ー決定手段とを有することを特徴とする請求項１に記載
のビデオプロセッサシステム。
【請求項６】前記カレントラインオブジェクトエッジ
ポジションデータがオブジェクトカラー情報とオブジェ
クト透過情報を含むことを特徴とする請求項５に記載の
ビデオプロセッサシステム。
【請求項７】前記画素カラー決定手段は、前記第二ビデオ信号のそれぞれのカラー成分に対するカ
ラーミキシング生成手段を含むことを特徴とする請求項
５に記載のビデオプロセッサシステム。
【請求項８】前記画素カラー決定手段は、前記ホスト
プロセッサ手段に接続されており、カラー変換手段のセ
ットアップ情報および制御情報が前記ホストプロセッサ
により変更可能であることを特徴とする請求項７に記載
のビデオプロセッサシステム。
【請求項９】前記第二ビデオ信号と一致するオーディ
オ出力信号を生成するための統合メモリ手段と、前記統合メモリ手段と共に機能するコントロール手段を
さらに有することを特徴とする請求項１に記載のビデオ
プロセッサシステム。
【請求項１０】前記オーディオ出力信号が、前記第二
ビデオ信号内に描写された可視事象と実質的な同期を取
って生成されることを特徴とする請求項９に記載のビデ
オプロセッサシステム。
【請求項１１】前記コントロール手段を動作させる周
辺プロセッサ手段をさらに有することを特徴とする請求
項９に記載のビデオプロセッサシステム。
【請求項１２】前記メモリ手段が先入れ先出し方式の
待ち行列であることを特徴とする請求項９に記載のビデ
オプロセッサシステム。
【請求項１３】前記入力手段がオブジェクトイメージ
データを含む脱着可能メモリ記憶デバイスを受け入れる
ように適合された複数のメモリ記憶装置用ハウジング手
段をさらに有することを特徴とする請求項３に記載のビ
デオプロセッサシステム。
【請求項１４】前記脱着可能メモリ記憶デバイスが不
揮発メモリカードの形態であることを特徴とする請求項
１３に記載のビデオプロセッサシステム。
【請求項１５】前記脱着可能メモリ記憶デバイスが前
記グラフィックシステムの作動中に使用されるシステム
コードを有することを特徴とする請求項１３に記載のビ
デオプロセッサシステム。
【請求項１６】前記入力手段が前記脱着可能メモリ記
憶デバイスの有無を決定するための検知手段をさらに有
することを特徴とする請求項１３に記載のビデオプロセ
ッサシステム。
【請求項１７】アニメーションイメージを一緒に形成
するグラフィックオブジェクトのリストの合成をするホ
ストプロセッサと、前記リストを受け取りラスタフォーマットにオブジェク
トレベルデータを提出するための実時間オブジェクトプ
ロセッサと、ビデオイメージのビデオ入力信号を受け取るためのビデ
オ入力手段と、前記オブジェクトレベルデータを受け取って、それにイ
メージカラーを割当てて前記ビデオ入力信号と結合し、
前記アニメーションイメージと前記ビデオイメージの合
成信号を生成するカラー手段と、前記合成信号をビデオフォーマットでラスタ表示に出力
させるためのビデオ出力手段とを有することを特徴とす
るビデオプロセッサシステム。
【請求項１８】前記グラフィックオブジェクトが記憶
され、前記ホストプロセッサが前記リストの生成のため
にアクセス可能であるメモリ手段をさらに有することを
特徴とする請求項１７に記載のビデオプロセッサシステ
ム。
【請求項１９】前記メモリ手段が、相補接続ポートに
よって前記システムに接続可能な、ユーザ変換可能なメ
モリデバイスを有することを特徴とする請求項１８に記
載のビデオプロセッサシステム。
【請求項２０】前記リストが、それぞれのオブジェク
トの個々の曲線部分を有し、前記実時間プロセッサが前
記アニメーションイメージの作成のためそれぞれの前記
の曲線部分を処理することを特徴とする請求項１７に記
載のビデオプロセッサシステム。
【請求項２１】前記曲線部分が、実時間ラスター表示
に適切な実時間データレートにおいて前記アニメーショ
ンイメージを作成するために、前記実時間オブジェクト
プロセッサによって演算されうる二次多項式データによ
って曲線を表現することを特徴とする請求項２０に記載
のビデオプロセッサシステム。
【請求項２２】前記ビデオ入力手段は、画素値を対応する結合されたカラー成分に対して供給す
るため、それぞれの前記の成分が前記オブジェクトレベ
ルと別々に結合されている前記カラー手段に入力される
複数のカラー成分に前記ビデオ入力信号を解読し、そし
て、前記ビデオ出力信号の供給のため対応する結合されたカ
ラー成分を符号化することを特徴とする請求項１７に記
載のビデオプロセッサシステム。
【請求項２３】前記カラー手段が、それぞれの前記カ
ラー成分に対して、少なくとも１つの前記デバイスを含
んでいる複数のカラー生成ミキシング（ＣＧＭ）デバイ
スを有することを特徴とする請求項２２に記載のビデオ
プロセッサシステム。
【請求項２４】前記カラー手段が、前記オブジェクト
レベルデータのみを受け取り、前記ビデオイメージと前
記アニメーションイメージの混合を制御するミキシング
レベルを、他のＣＧＭデバイスに出力するＣＧＭデバイ
スを有することを特徴とする請求項２３に記載のビデオ
プロセッサシステム。
【請求項２５】前記ビデオ出力信号の選択された部分
と実質的な同期をとってオーディオ信号を生成するため
の音声手段を有することを特徴とする請求項１７に記載
のビデオプロセッサシステム。
【請求項２６】前記音声手段が、前記オーディオ出力
信号を出力する音響効果ジェネレータにおいて処理され
ることが可能なオーディオ入力信号を受信するためのオ
ーディオ入力手段を有することを特徴とする請求項２５
に記載のビデオプロセッサシステム。