JPH06214531A - ディスプレイスクリーンの列を制御するための回路 - Google Patents
ディスプレイスクリーンの列を制御するための回路Info
- Publication number
- JPH06214531A JPH06214531A JP29101793A JP29101793A JPH06214531A JP H06214531 A JPH06214531 A JP H06214531A JP 29101793 A JP29101793 A JP 29101793A JP 29101793 A JP29101793 A JP 29101793A JP H06214531 A JPH06214531 A JP H06214531A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- circuit
- sampling
- samples
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 ディスプレイスクリーンの列を制御するため
の回路を提供する。 【構成】 制御されるべき各々の列に係わるビデオ信号
を受け取り、前記ビデオ信号をサンプリングするための
ディスプレイスクリーンの周辺に接続されたサンプルホ
ールド回路の第1のアレイと、次のビデオ信号のサンプ
リングの間に、n 個のサンプルから夫々構成されるグル
ープの形でサンプルを多重化するための前記スクリーン
の周辺に接続された多重化手段と、スクリーン基板上に
集積化されたサンプリング回路のアレイとを有する。こ
の制御回路は、n 個の回路から夫々構成されるグループ
の形にグループ化される。前記グループの各々が、前記
n 個のサンプルから夫々構成されるグループの1つを受
け取るために前記多重化手段に接続され、更に、前記グ
ループの各々が、前記n 個のサンプルから夫々構成され
るグループを多重分離化し、前記グループのn 個のサン
プルを抽出し、前記スクリーンのn 個の列に前記n 個の
サンプルを各々に供給するために備えられる。
の回路を提供する。 【構成】 制御されるべき各々の列に係わるビデオ信号
を受け取り、前記ビデオ信号をサンプリングするための
ディスプレイスクリーンの周辺に接続されたサンプルホ
ールド回路の第1のアレイと、次のビデオ信号のサンプ
リングの間に、n 個のサンプルから夫々構成されるグル
ープの形でサンプルを多重化するための前記スクリーン
の周辺に接続された多重化手段と、スクリーン基板上に
集積化されたサンプリング回路のアレイとを有する。こ
の制御回路は、n 個の回路から夫々構成されるグループ
の形にグループ化される。前記グループの各々が、前記
n 個のサンプルから夫々構成されるグループの1つを受
け取るために前記多重化手段に接続され、更に、前記グ
ループの各々が、前記n 個のサンプルから夫々構成され
るグループを多重分離化し、前記グループのn 個のサン
プルを抽出し、前記スクリーンのn 個の列に前記n 個の
サンプルを各々に供給するために備えられる。
Description
【0001】
【産業上の利用分野】本発明は、ディスプレイスクリー
ンの列(column)のための制御回路に係わる。本発明の主
要な用途は、液晶ディスプレイスクリーンのアナログ制
御にある。具体的には、本発明は、数百の列を有する大
型画面の制御と小型投射スクリーンの制御とに適用され
る。
ンの列(column)のための制御回路に係わる。本発明の主
要な用途は、液晶ディスプレイスクリーンのアナログ制
御にある。具体的には、本発明は、数百の列を有する大
型画面の制御と小型投射スクリーンの制御とに適用され
る。
【0002】一般的に、本発明は、(例えばガラスの)
スクリーン基板上に集積化された(列ドライバ(column
driver) とも呼ばれる)基本列制御回路(elementary co
lumncontrol circuit) を、これらの基本制御回路の動
作速度が制限されている場合であっても使用することが
可能な、あらゆるディスプレイスクリーンの制御に適用
可能である。
スクリーン基板上に集積化された(列ドライバ(column
driver) とも呼ばれる)基本列制御回路(elementary co
lumncontrol circuit) を、これらの基本制御回路の動
作速度が制限されている場合であっても使用することが
可能な、あらゆるディスプレイスクリーンの制御に適用
可能である。
【0003】
【従来の技術】集積化された基本制御回路は、スクリー
ンマトリックス素子(screen matrix element) と同時に
製造される。このような基本制御回路の集積化は、コン
デンサとスイッチ(更に、必要に応じて、シフトレジス
タと増幅器)の集積化と、前記素子のための相互接続の
実現とを必要とする。
ンマトリックス素子(screen matrix element) と同時に
製造される。このような基本制御回路の集積化は、コン
デンサとスイッチ(更に、必要に応じて、シフトレジス
タと増幅器)の集積化と、前記素子のための相互接続の
実現とを必要とする。
【0004】(所謂「連結ドライバ(connected drive
r)」のように)その基本列制御回路が前記スクリーンの
周辺に接続され、即ち、前記スクリーンを構成する(例
えばガラス製の)板のうちの1つの板の周辺にその基本
列制御回路が取り付けられる液晶ディスプレイスクリー
ンも知られている。
r)」のように)その基本列制御回路が前記スクリーンの
周辺に接続され、即ち、前記スクリーンを構成する(例
えばガラス製の)板のうちの1つの板の周辺にその基本
列制御回路が取り付けられる液晶ディスプレイスクリー
ンも知られている。
【0005】液晶ディスプレイスクリーンは一般的に、
図1に示される形態である。実際のスクリーンECR は、
画素P のマトリックスのアドレス指定列C とアドレス指
定行L とによって構成され、これらの画素P の各々は、
関連の列L と行C 毎にその状態が制御されるTFT トラン
ジスタに接続される。
図1に示される形態である。実際のスクリーンECR は、
画素P のマトリックスのアドレス指定列C とアドレス指
定行L とによって構成され、これらの画素P の各々は、
関連の列L と行C 毎にその状態が制御されるTFT トラン
ジスタに接続される。
【0006】こうしたスクリーンは、行に対して(例え
ば数ボルトの)アドレス指定電圧を逐次的に印加する行
制御回路CCL と、アドレス指定された行の上に表示され
るべき点の光強度を反映する電圧を列の全てに対して印
加する列制御回路CCC とによって制御される。従って、
画像全体が行毎に表示される。
ば数ボルトの)アドレス指定電圧を逐次的に印加する行
制御回路CCL と、アドレス指定された行の上に表示され
るべき点の光強度を反映する電圧を列の全てに対して印
加する列制御回路CCC とによって制御される。従って、
画像全体が行毎に表示される。
【0007】列制御回路CCC は、ビデオ回路CVによって
供給されるビデオ信号SVを受け取る。この信号は、一般
的に、色彩画像の三原色に相当する3つの成分によって
構成される。
供給されるビデオ信号SVを受け取る。この信号は、一般
的に、色彩画像の三原色に相当する3つの成分によって
構成される。
【0008】スクリーンECR が162 個の列を有する場合
には、回路CCC は、並列に配置された162 個の基本列制
御回路と、個々の列に接続された162 個の出力とを有す
る。
には、回路CCC は、並列に配置された162 個の基本列制
御回路と、個々の列に接続された162 個の出力とを有す
る。
【0009】基本列制御回路は各々に1つのサンプルホ
ールド回路を有し、このサンプルホールド回路の機能
は、制御されるべき列に対応した所定の瞬間にビデオ信
号をサンプリングすることと、1つの行のアドレス指定
時間全体に亙って、そのサンプル値をその列上に維持す
ることである(サンプル及び保持機能)。
ールド回路を有し、このサンプルホールド回路の機能
は、制御されるべき列に対応した所定の瞬間にビデオ信
号をサンプリングすることと、1つの行のアドレス指定
時間全体に亙って、そのサンプル値をその列上に維持す
ることである(サンプル及び保持機能)。
【0010】液晶ディスプレイの列を制御するための様
々な回路がカタログに示されている。これらの回路は連
結回路(connected circuits)即ち「連結ドライバ」であ
る。これに加えて、集積ドライバ(integrated driver)
を有するスクリーンも製造されている(この場合には、
基本列制御回路は前記スクリーンの基板上に集積化され
る)。
々な回路がカタログに示されている。これらの回路は連
結回路(connected circuits)即ち「連結ドライバ」であ
る。これに加えて、集積ドライバ(integrated driver)
を有するスクリーンも製造されている(この場合には、
基本列制御回路は前記スクリーンの基板上に集積化され
る)。
【0011】例えば、次の連結ドライバが知られてい
る。
る。
【0012】 OKI 5280/81及び5330/81 HITACHI HD66300/310 TOSHIBA T6A00/01 NEC 16400/21/23 CNET PCD 162S PCD 162Sドライバに関しては、次の文献を参照された
い。
い。
【0013】(1) ISSCC 1992, 「LCD 用の25MHz162出力
S/H アナログ列ドライバ (“ 25MHz162 Output S/H Ana
log Column Driver for LCDs ”)」。
S/H アナログ列ドライバ (“ 25MHz162 Output S/H Ana
log Column Driver for LCDs ”)」。
【0014】(2) P. Senn 、A. Lelah、G. Martel によ
る、「保護出力を有する液晶ディスプレイスクリーンに
特に用いるための制御回路(“Control circuit, parti
cularly for a liquid crystal display screen having
a protected output ”)」と表題された、1990年9 月
21日付のフランス特許出願9011681 。尚、EP-A-477 099
も参照されたい。
る、「保護出力を有する液晶ディスプレイスクリーンに
特に用いるための制御回路(“Control circuit, parti
cularly for a liquid crystal display screen having
a protected output ”)」と表題された、1990年9 月
21日付のフランス特許出願9011681 。尚、EP-A-477 099
も参照されたい。
【0015】(3) P. Senn 、A. Lelah、G. Martel によ
る、「液晶ディスプレイスクリーン用のサンプルホール
ド回路(“Sample and hold circuit for a liquid cry
staldisplay screen ”)」と表題された、1990年9 月2
1日付のフランス特許出願9011682 。尚、EP-A-477 100
も参照されたい。
る、「液晶ディスプレイスクリーン用のサンプルホール
ド回路(“Sample and hold circuit for a liquid cry
staldisplay screen ”)」と表題された、1990年9 月2
1日付のフランス特許出願9011682 。尚、EP-A-477 100
も参照されたい。
【0016】(4) P. Senn 、A. Lelah、G. Martel 、D
Pradelによる、「単一の出力を備えたテスト手段を有す
るディスプレイスクリーン列制御回路(“Circuit for
controlling the columns of a display screen having
test means with a singleoutput”)」と表題され
た、1990年10月 9日付のフランス特許出願9012419 。
Pradelによる、「単一の出力を備えたテスト手段を有す
るディスプレイスクリーン列制御回路(“Circuit for
controlling the columns of a display screen having
test means with a singleoutput”)」と表題され
た、1990年10月 9日付のフランス特許出願9012419 。
【0017】集積ドライバに関しては、次の文献を参照
されたい。
されたい。
【0018】(5) ISSCC 1992, 「冗長性を有するポリシ
リコンTFT モノリシックLCデータドライバ(“A poly-S
i TFT monolithic LC Data Driver with Redundancy
”)」。
リコンTFT モノリシックLCデータドライバ(“A poly-S
i TFT monolithic LC Data Driver with Redundancy
”)」。
【0019】(6) ISSCC 1992, 「冗長性を有するポリシ
リコンTFT モノリシックLCデータドライバ(“A poly-S
i TFT monolithic LC Data Driver with Redundancy
”)」。
リコンTFT モノリシックLCデータドライバ(“A poly-S
i TFT monolithic LC Data Driver with Redundancy
”)」。
【0020】上記の公知の列制御回路の問題が、下記に
詳細に説明される。
詳細に説明される。
【0021】連結制御回路(connected control circuit
s)は2つのタイプの方法、即ち、高電圧法と低電圧法を
使用する。
s)は2つのタイプの方法、即ち、高電圧法と低電圧法を
使用する。
【0022】高電圧法に関しては、サンプリング周波数
が制限され、同様に、形成可能な列の数も制限される。
従って、この方法はVGA 規格とTVHD規格とに対して適合
性がない。
が制限され、同様に、形成可能な列の数も制限される。
従って、この方法はVGA 規格とTVHD規格とに対して適合
性がない。
【0023】低電圧方法は、ミクロン及びサブミクロン
技術を使用し、上記規格に対する適合性があるが、液晶
スクリーンのカウンタ電極(counterelectrode)の変調を
必要とする。しかし、そうした変調は未だ一般的に受け
入れられてはおらず、スクリーンのちらつきを低減させ
るための列交番方法(column alternation methods)の使
用を可能にはしない。
技術を使用し、上記規格に対する適合性があるが、液晶
スクリーンのカウンタ電極(counterelectrode)の変調を
必要とする。しかし、そうした変調は未だ一般的に受け
入れられてはおらず、スクリーンのちらつきを低減させ
るための列交番方法(column alternation methods)の使
用を可能にはしない。
【0024】しかし、高圧法及び低圧法の両方におい
て、その制御回路は多数の出力を有し、このことは相互
接続配線(interconnection) 上の問題点を生じさせる。
て、その制御回路は多数の出力を有し、このことは相互
接続配線(interconnection) 上の問題点を生じさせる。
【0025】液晶スクリーン基板上での列制御回路の集
積化は、動作速度上の問題と、製造効率上の問題と、寸
法上の問題とを生じさせ、これらの問題は、こうした回
路の機能を制限する。
積化は、動作速度上の問題と、製造効率上の問題と、寸
法上の問題とを生じさせ、これらの問題は、こうした回
路の機能を制限する。
【0026】
【発明が解決しようとする課題】本発明は、前記回路の
動作速度によって妨げられることなしに、ミクロン及び
サブミクロン技術の利点の全て(速度及び集積密度)を
保持し、且つ集積制御回路によってもたらされる可能性
(相互接続配線の低減)を活用する、ディスプレイスク
リーンの列を制御するための回路を提案する。
動作速度によって妨げられることなしに、ミクロン及び
サブミクロン技術の利点の全て(速度及び集積密度)を
保持し、且つ集積制御回路によってもたらされる可能性
(相互接続配線の低減)を活用する、ディスプレイスク
リーンの列を制御するための回路を提案する。
【0027】本発明による制御回路のアーキテクチャ
は、集積化されたドライバに関する現在の技術水準の進
展に容易に追従することを可能にする。更に、本発明に
よる制御回路は、その回路が構成する周辺回路(連結ド
ライバ)とその回路が組み合わされるスクリーンとの間
の相互接続配線の数を低減させることを可能にする。
は、集積化されたドライバに関する現在の技術水準の進
展に容易に追従することを可能にする。更に、本発明に
よる制御回路は、その回路が構成する周辺回路(連結ド
ライバ)とその回路が組み合わされるスクリーンとの間
の相互接続配線の数を低減させることを可能にする。
【0028】最後に、幾つかの特定の具体例では、本発
明は、ディスプレイスクリーンのカウンタ電極の使用と
そのカウンタ電極の変調とを必要とする低電圧連結回路
の場合に、列交番方法の使用を可能にする。
明は、ディスプレイスクリーンのカウンタ電極の使用と
そのカウンタ電極の変調とを必要とする低電圧連結回路
の場合に、列交番方法の使用を可能にする。
【0029】
【課題を解決するための手段】具体的には、本発明は、
アドレス指定列とアドレス指定行とを有し且つ逐次的に
行毎に制御されるディスプレイスクリーンの列を制御す
るための回路に係わり、前記制御回路がサンプルホール
ド回路の第1のアレイを有し、前記第1のアレイがディ
スプレイスクリーンの周辺に接続され、且つ、制御され
るべき各々の列に係わるビデオ信号を受け取って前記ビ
デオ信号(「ビデオ行信号」とも呼ばれる)をサンプリ
ングし、更に、前記制御回路が、前記スクリーンの周辺
に接続された多重化手段と、スクリーン基板上に集積化
されたサンプリング回路の第2のアレイとを有し、前記
多重化手段が、得られたサンプルを、n 個のサンプルか
ら夫々構成されるグループの形に多重化し、この多重化
がその次のビデオ行信号のサンプリングの間に行われ、
前記第2のアレイの前記サンプリング回路が、n 個の回
路から夫々構成されるグループの形にグループ化され、
前記n 個の回路から夫々構成されるグループの各々が、
前記n 個のサンプルから夫々構成されるグループの1つ
を受け取るように前記多重化手段に接続され、更に、前
記グループのn 個のサンプルを抽出するように、前記n
個のサンプルから夫々構成されるグループを多重分離化
し、前記スクリーンのn 個の列に前記n 個のサンプルを
各々に供給することを特徴とする。
アドレス指定列とアドレス指定行とを有し且つ逐次的に
行毎に制御されるディスプレイスクリーンの列を制御す
るための回路に係わり、前記制御回路がサンプルホール
ド回路の第1のアレイを有し、前記第1のアレイがディ
スプレイスクリーンの周辺に接続され、且つ、制御され
るべき各々の列に係わるビデオ信号を受け取って前記ビ
デオ信号(「ビデオ行信号」とも呼ばれる)をサンプリ
ングし、更に、前記制御回路が、前記スクリーンの周辺
に接続された多重化手段と、スクリーン基板上に集積化
されたサンプリング回路の第2のアレイとを有し、前記
多重化手段が、得られたサンプルを、n 個のサンプルか
ら夫々構成されるグループの形に多重化し、この多重化
がその次のビデオ行信号のサンプリングの間に行われ、
前記第2のアレイの前記サンプリング回路が、n 個の回
路から夫々構成されるグループの形にグループ化され、
前記n 個の回路から夫々構成されるグループの各々が、
前記n 個のサンプルから夫々構成されるグループの1つ
を受け取るように前記多重化手段に接続され、更に、前
記グループのn 個のサンプルを抽出するように、前記n
個のサンプルから夫々構成されるグループを多重分離化
し、前記スクリーンのn 個の列に前記n 個のサンプルを
各々に供給することを特徴とする。
【0030】従って、本発明による制御回路は混合アー
キテクチャを有する。即ち、この回路は、ディスプレイ
スクリーンの周辺に接続された回路と、ディスプレイス
クリーン上に集積化された回路の両方を有する。
キテクチャを有する。即ち、この回路は、ディスプレイ
スクリーンの周辺に接続された回路と、ディスプレイス
クリーン上に集積化された回路の両方を有する。
【0031】本発明による回路の一部を形成する第2の
アレイの回路は、サンプルホールド回路であることが可
能である。
アレイの回路は、サンプルホールド回路であることが可
能である。
【0032】本発明による回路の特定の実施例では、こ
うした第2のアレイの回路は各々にサンプリングコンデ
ンサを有し、上記制御回路は、これらのコンデンサを変
調するための手段を更に含み、これらの手段は、スクリ
ーンへビデオ信号を転送している間は一定不変の基準電
圧を前記コンデンサの各々に供給し、その次のビデオ信
号をスクリーンへ転送している間は、変調電圧と呼ばれ
る一定の電圧だけ前記基準電圧をオフセットさせる。
うした第2のアレイの回路は各々にサンプリングコンデ
ンサを有し、上記制御回路は、これらのコンデンサを変
調するための手段を更に含み、これらの手段は、スクリ
ーンへビデオ信号を転送している間は一定不変の基準電
圧を前記コンデンサの各々に供給し、その次のビデオ信
号をスクリーンへ転送している間は、変調電圧と呼ばれ
る一定の電圧だけ前記基準電圧をオフセットさせる。
【0033】従って、有利なことに、スクリーンのカウ
ンタ電極の変調は、前記コンデンサの変調によって置き
換えられる(この場合、前記変調はスクリーン入力にお
いて行われる)。
ンタ電極の変調は、前記コンデンサの変調によって置き
換えられる(この場合、前記変調はスクリーン入力にお
いて行われる)。
【0034】好ましい実施例では、これらの変調手段
が、基準電圧と、それに続いて、前記変調電圧だけオフ
セットさせられた前記基準電圧とを、偶数番目のコンデ
ンサに交互に印加するための、偶数番目のコンデンサを
変調するための第1の手段と、偶数番目のコンデンサに
印加された電圧とは逆の位相において、前記変調電圧だ
けオフセットさせられた前記基準電圧と、それに続い
て、前記基準電圧とを、奇数番目のコンデンサに交互に
印加するための、奇数番目のコンデンサを変調するため
の第2の手段とを有する。
が、基準電圧と、それに続いて、前記変調電圧だけオフ
セットさせられた前記基準電圧とを、偶数番目のコンデ
ンサに交互に印加するための、偶数番目のコンデンサを
変調するための第1の手段と、偶数番目のコンデンサに
印加された電圧とは逆の位相において、前記変調電圧だ
けオフセットさせられた前記基準電圧と、それに続い
て、前記基準電圧とを、奇数番目のコンデンサに交互に
印加するための、奇数番目のコンデンサを変調するため
の第2の手段とを有する。
【0035】この場合には、スクリーンのちらつきを低
減させるための列交番方法を使用することが可能であ
る。
減させるための列交番方法を使用することが可能であ
る。
【0036】以下では、添付図面を参照しながら、本発
明が、その非限定的な実施例に関連させて更に詳細に説
明される。
明が、その非限定的な実施例に関連させて更に詳細に説
明される。
【0037】
【実施例】図2に本発明による制御回路の実施例を概略
的に示す。図2に概略的に示されるこの回路は、液晶デ
ィスプレイスクリーンECR のN 個の列C1、C2、...CN を
制御するために使用される。
的に示す。図2に概略的に示されるこの回路は、液晶デ
ィスプレイスクリーンECR のN 個の列C1、C2、...CN を
制御するために使用される。
【0038】図2に示される回路は、スクリーンの周辺
に接続されたサンプルホールド回路の第1のアレイCR
と、同様にスクリーンの周辺に接続され且つ第1の回路
アレイCRに組み合わされた多重化手段MRと、スクリーン
ECR の基板S の上に集積化された多重分離化回路の第2
のアレイCIとを含む。
に接続されたサンプルホールド回路の第1のアレイCR
と、同様にスクリーンの周辺に接続され且つ第1の回路
アレイCRに組み合わされた多重化手段MRと、スクリーン
ECR の基板S の上に集積化された多重分離化回路の第2
のアレイCIとを含む。
【0039】第1のアレイCRは、N 個のサンプルホール
ド回路EB1...EBN を有し、これらの回路は、スクリーン
の行に夫々対応する連続したビデオ信号を受け取る(前
記スクリーンは行毎に逐次的に制御される)。
ド回路EB1...EBN を有し、これらの回路は、スクリーン
の行に夫々対応する連続したビデオ信号を受け取る(前
記スクリーンは行毎に逐次的に制御される)。
【0040】これらの信号は、内部バスBIを経由してサ
ンプルホールド回路EB1...EBN に到達する。
ンプルホールド回路EB1...EBN に到達する。
【0041】図2は、白黒スクリーンの場合に相当する
単一の内部バスを示す。カラースクリーンの場合には、
3つの内部バスがあることが知られている(これに関し
ては1990年10月9 日付のフランス特許出願 90 12419 を
参照されたい。この文献では、サンプルホールド回路に
接続された3つの内部バスが検討されている)。
単一の内部バスを示す。カラースクリーンの場合には、
3つの内部バスがあることが知られている(これに関し
ては1990年10月9 日付のフランス特許出願 90 12419 を
参照されたい。この文献では、サンプルホールド回路に
接続された3つの内部バスが検討されている)。
【0042】各々のビデオ信号又はビデオ行信号は、N
個のサンプルホールド回路EB1...EBN によってN 個のポ
イントでサンプリングされる。これらのビデオ信号は、
サンプルホールド回路EB1...EBN のN 個のスイッチi1〜
iNによってサンプリングされ、これらのスイッチi1〜iN
は、1つのシフトレジスタ(図示されていない)によっ
て連続的に制御される。ビデオ信号のサンプリング周波
数は、Feで表される。
個のサンプルホールド回路EB1...EBN によってN 個のポ
イントでサンプリングされる。これらのビデオ信号は、
サンプルホールド回路EB1...EBN のN 個のスイッチi1〜
iNによってサンプリングされ、これらのスイッチi1〜iN
は、1つのシフトレジスタ(図示されていない)によっ
て連続的に制御される。ビデオ信号のサンプリング周波
数は、Feで表される。
【0043】多重化手段MRが、n 個のサンプルから各々
が構成されるグループの形で、上記のようにして得られ
たN 個のサンプルを多重化するために使用される(但
し、nは 1<n<Nであるような整数である)。この多重化
は、その次のビデオ行信号のサンプリング中に行われ
る。
が構成されるグループの形で、上記のようにして得られ
たN 個のサンプルを多重化するために使用される(但
し、nは 1<n<Nであるような整数である)。この多重化
は、その次のビデオ行信号のサンプリング中に行われ
る。
【0044】図2は、n 個のスイッチから夫々構成され
るグループの形にグループ化されたN 個のスイッチI
1...In, In+1...I2n, IN-n+1...INを含む。これらのn
個のスィッチは、例えば、その周波数が(n/N) ×Feであ
るシフトレジスタのような、適切な手段によって連続的
に制御される。
るグループの形にグループ化されたN 個のスイッチI
1...In, In+1...I2n, IN-n+1...INを含む。これらのn
個のスィッチは、例えば、その周波数が(n/N) ×Feであ
るシフトレジスタのような、適切な手段によって連続的
に制御される。
【0045】図2から分るように、第2のアレイCIは、
N 個の回路CE1 ...CENを有し、これらの回路はスクリー
ン列C1...CN に夫々組み合わされ、n 個の回路から夫々
構成されるグループの形にグループ化される。従って、
n 個の多重分離化回路CE1 ...CEn...CEN-n+1...CENから
夫々構成されるグループがN/n 個あることになる。
N 個の回路CE1 ...CENを有し、これらの回路はスクリー
ン列C1...CN に夫々組み合わされ、n 個の回路から夫々
構成されるグループの形にグループ化される。従って、
n 個の多重分離化回路CE1 ...CEn...CEN-n+1...CENから
夫々構成されるグループがN/n 個あることになる。
【0046】図2から分るように、N/n 個の回路グルー
プの各々が、相互接続線L1, L2,...LN/nを経由して、多
重化手段のスイッチグループに接続される。
プの各々が、相互接続線L1, L2,...LN/nを経由して、多
重化手段のスイッチグループに接続される。
【0047】従って、n 個の多重分離化回路から夫々構
成されるグループの各々が、相互接続線を経由して、形
成された「n 個のサンプルから夫々構成されるグルー
プ」を1つ受け取り、このグループを多重分離化する。
この多重分離化は、当該グループからn 個のサンプルを
抽出することを可能にする。
成されるグループの各々が、相互接続線を経由して、形
成された「n 個のサンプルから夫々構成されるグルー
プ」を1つ受け取り、このグループを多重分離化する。
この多重分離化は、当該グループからn 個のサンプルを
抽出することを可能にする。
【0048】抽出されたこれらのn 個のサンプルは、サ
ンプリングされた信号のレベルをオフセットさせた後
で、スクリーンでの必要に応じて、スクリーンのn 個の
列に供給される。尚、上記のオフセットは、図2に示さ
れていない手段によって行われる。上記のオフセット又
は変調は、この後で更に詳細に説明される。
ンプリングされた信号のレベルをオフセットさせた後
で、スクリーンでの必要に応じて、スクリーンのn 個の
列に供給される。尚、上記のオフセットは、図2に示さ
れていない手段によって行われる。上記のオフセット又
は変調は、この後で更に詳細に説明される。
【0049】従来のスクリーンでは、こうした変調はス
クリーンカウンタ電極を用いて行われる。
クリーンカウンタ電極を用いて行われる。
【0050】回路CE1...CEN の各々がスイッチj1...jN
を有し、これらのスイッチが、n 個のサンプルの形に上
記グループを多重分離化することを可能にするというこ
とが注目される。これらのスイッチj1...jN は、n 個の
スイッチから夫々構成されるグループの形にグループ化
され、これらのスイッチは、例えば適切なシフトレジス
タ(図示されていない)によって連続的に制御される。
を有し、これらのスイッチが、n 個のサンプルの形に上
記グループを多重分離化することを可能にするというこ
とが注目される。これらのスイッチj1...jN は、n 個の
スイッチから夫々構成されるグループの形にグループ化
され、これらのスイッチは、例えば適切なシフトレジス
タ(図示されていない)によって連続的に制御される。
【0051】この多重分離化の周波数は(n/N) × Fe に
等しい。
等しい。
【0052】上記では、n 個の構成要素から各グループ
が構成されるN/n 個のグループが考察されたが、このこ
とはN がn で割り切れることを示す。しかし、特定のス
クリーン列の制御装置を使用しない場合にさえ、n 個の
構成要素から夫々構成されるそうしたグループを有する
ことが可能である。
が構成されるN/n 個のグループが考察されたが、このこ
とはN がn で割り切れることを示す。しかし、特定のス
クリーン列の制御装置を使用しない場合にさえ、n 個の
構成要素から夫々構成されるそうしたグループを有する
ことが可能である。
【0053】スクリーンECR の周辺に接続された列回路
又は列ドライバが、ビデオ増幅、温度補償、ガンマ補
正、行の記憶、回路保護といった他の機能を任意に一体
化することが可能である。
又は列ドライバが、ビデオ増幅、温度補償、ガンマ補
正、行の記憶、回路保護といった他の機能を任意に一体
化することが可能である。
【0054】これに加えて、スクリーンの一方の側にだ
け配置された回路によるスクリーン列の制御や、スクリ
ーンの両側に配置された回路によるスクリーン列の制御
のような、幾つかの動作モードが使用可能であり、これ
によって、前記スクリーンが、順方向又は逆方向に、白
黒又はカラーであることが可能である。
け配置された回路によるスクリーン列の制御や、スクリ
ーンの両側に配置された回路によるスクリーン列の制御
のような、幾つかの動作モードが使用可能であり、これ
によって、前記スクリーンが、順方向又は逆方向に、白
黒又はカラーであることが可能である。
【0055】スクリーンの一方の側に配置された回路に
よってスクリーン列が制御される時には、上記サンプル
が、n 個の連続したサンプルから夫々構成されたグルー
プの形で多重化されるということにも留意されたい。
よってスクリーン列が制御される時には、上記サンプル
が、n 個の連続したサンプルから夫々構成されたグルー
プの形で多重化されるということにも留意されたい。
【0056】このことは、そのスクリーンの両側に配置
された回路によってスクリーン列が制御されるスクリー
ンには当てはまらないが、これは、回路がスクリーンの
両側に配置される場合に、スクリーンの一方の側で、n
個の連続した奇数番目のサンプルによって各グループが
構成されるグループ毎に多重化が行われ、スクリーンの
他方の側で、n 個の連続した偶数番目のサンプルによっ
て各グループが構成されるグループ毎に多重化が行われ
るためである。
された回路によってスクリーン列が制御されるスクリー
ンには当てはまらないが、これは、回路がスクリーンの
両側に配置される場合に、スクリーンの一方の側で、n
個の連続した奇数番目のサンプルによって各グループが
構成されるグループ毎に多重化が行われ、スクリーンの
他方の側で、n 個の連続した偶数番目のサンプルによっ
て各グループが構成されるグループ毎に多重化が行われ
るためである。
【0057】従来の技術ではドライバとスクリーン列と
の間にN 個の相互接続線が必要とされたが、図2に概略
的に示される本発明の制御回路では、多重化手段MRと、
スクリーン基板S 上に集積化された第2の回路アレイCI
との間に、N/n 個の相互接続配線だけしか必要とされな
いので、本発明による制御回路は相互接続配線の数を低
減させることを可能にする。
の間にN 個の相互接続線が必要とされたが、図2に概略
的に示される本発明の制御回路では、多重化手段MRと、
スクリーン基板S 上に集積化された第2の回路アレイCI
との間に、N/n 個の相互接続配線だけしか必要とされな
いので、本発明による制御回路は相互接続配線の数を低
減させることを可能にする。
【0058】カラースクリーンの場合には、数n は6に
等しいことが可能である(3つの色があるので、3の倍
数である数n が選択可能である) 。
等しいことが可能である(3つの色があるので、3の倍
数である数n が選択可能である) 。
【0059】以下では n=1且つn=N という2つの特定の
場合に関して説明が行われる。
場合に関して説明が行われる。
【0060】n=1は、これは、後述されるように変調と
列交番とが可能な連結ドライバの場合を表す。
列交番とが可能な連結ドライバの場合を表す。
【0061】n=Nは、スクリーンの周辺に接続された回
路内の幾つかの機能を任意に伴う、スクリーン上に集積
化されたドライバの場合である(スクリーンが小さけれ
ば小さいほど、この限界事例の実現が容易になる)。
路内の幾つかの機能を任意に伴う、スクリーン上に集積
化されたドライバの場合である(スクリーンが小さけれ
ば小さいほど、この限界事例の実現が容易になる)。
【0062】本発明が、相互接続配線の数を低減させる
ことを可能にするだけでなく、スクリーン上のサンプリ
ング周波数を低減させることを可能にもするということ
が理解される。
ことを可能にするだけでなく、スクリーン上のサンプリ
ング周波数を低減させることを可能にもするということ
が理解される。
【0063】従って、スクリーン周辺に接続された回路
において周波数Fe(ビデオ行信号のサンプリング周波
数)が必要とされる場合であっても、スクリーンに関し
ては、多重分離化が周波数Fe×(n/N) において行われる
だけであり、このことは、(nがN とは異なる場合に)n
/N に等しい減少率をもたらす。これは、前記多重分離
化周波数がFe×(n/N) に等しいままである白黒スクリー
ンとカラースクリーンとの両方に有効である。
において周波数Fe(ビデオ行信号のサンプリング周波
数)が必要とされる場合であっても、スクリーンに関し
ては、多重分離化が周波数Fe×(n/N) において行われる
だけであり、このことは、(nがN とは異なる場合に)n
/N に等しい減少率をもたらす。これは、前記多重分離
化周波数がFe×(n/N) に等しいままである白黒スクリー
ンとカラースクリーンとの両方に有効である。
【0064】従って、本発明を用いることによって、液
晶スクリーンの性能特性は、スクリーン上に集積化され
たドライバにおいて使用可能なサンプリング周波数によ
って制限されることはない。
晶スクリーンの性能特性は、スクリーン上に集積化され
たドライバにおいて使用可能なサンプリング周波数によ
って制限されることはない。
【0065】更に、値n の選択が、(ドライバのサンプ
リング周波数に関して)液晶スクリーン上に集積化され
たドライバに関連した最新技術を使用することを可能に
する。
リング周波数に関して)液晶スクリーン上に集積化され
たドライバに関連した最新技術を使用することを可能に
する。
【0066】図3に示されるタイミング図は、図2に示
される制御回路の動作を示す。
される制御回路の動作を示す。
【0067】図3の線A は、図2のサンプルホールド回
路EB1 ... EBN に到達する連続したビデオ行信号SVi 、
SVi+1 、SVi+2 を示す。
路EB1 ... EBN に到達する連続したビデオ行信号SVi 、
SVi+1 、SVi+2 を示す。
【0068】図3の線B は、サンプルホールド回路EB1
... EBN によるこれらのビデオ信号のサンプリングを
表し、前記サンプリングが周波数Feで行われ、各々のビ
デオ信号毎に、N 個のサンプルからその各グループが構
成されるグループがもたらされる。信号SVi 、SVi+1 、
SVi+2 に夫々相当するサンプリングechi、echi+1、echi
+2を、線B 上に示されている。
... EBN によるこれらのビデオ信号のサンプリングを
表し、前記サンプリングが周波数Feで行われ、各々のビ
デオ信号毎に、N 個のサンプルからその各グループが構
成されるグループがもたらされる。信号SVi 、SVi+1 、
SVi+2 に夫々相当するサンプリングechi、echi+1、echi
+2を、線B 上に示されている。
【0069】図3の線C は、N/n 個のそうしたグループ
が得られる、n 個のサンプルから夫々構成されるグルー
プの形でのサンプルの多重化を示す。
が得られる、n 個のサンプルから夫々構成されるグルー
プの形でのサンプルの多重化を示す。
【0070】1つのビデオ行信号に対する多重化が、そ
の次のビデオ行信号のサンプリング中に行われることが
分る。例えば、ビデオ行信号SVi に対する多重化miが、
その次のビデオ行信号SVi+1 のサンプリング中に行われ
る。
の次のビデオ行信号のサンプリング中に行われることが
分る。例えば、ビデオ行信号SVi に対する多重化miが、
その次のビデオ行信号SVi+1 のサンプリング中に行われ
る。
【0071】線C では、サンプリングされた信号だけが
示され(n 個のサンプルから各々が構成されたグルー
プ)、これは、図2の多重化手段MRのN/n 個の出力の1
つから得られたものである。n 個のサンプルからその各
グループが構成されたN/n 個のグループの各々が、これ
らのN/n 個の出力において同時に得られることが可能で
ある。
示され(n 個のサンプルから各々が構成されたグルー
プ)、これは、図2の多重化手段MRのN/n 個の出力の1
つから得られたものである。n 個のサンプルからその各
グループが構成されたN/n 個のグループの各々が、これ
らのN/n 個の出力において同時に得られることが可能で
ある。
【0072】図3の線D は、図2のスクリーンECR の基
板上に集積化された多重分離化回路CE1...CEN への上記
サンプルグループの転送を示している。
板上に集積化された多重分離化回路CE1...CEN への上記
サンプルグループの転送を示している。
【0073】図3の線E は、多重分離化回路CE1...CEN
による、周波数 (n/N)×Feにおける、n 個のサンプルか
らその各グループが構成されたサンプルグループの多重
分離化を示している。この多重分離化は、その対応する
多重化と概ね同時である(例えば、ビデオ信号SVi に対
応する多重分離化はビデオ信号SVi+1 のサンプリング中
に行われる)。
による、周波数 (n/N)×Feにおける、n 個のサンプルか
らその各グループが構成されたサンプルグループの多重
分離化を示している。この多重分離化は、その対応する
多重化と概ね同時である(例えば、ビデオ信号SVi に対
応する多重分離化はビデオ信号SVi+1 のサンプリング中
に行われる)。
【0074】最後に、図3の線F は、こうして多重分離
化された信号をn つのスクリーン列へ転送する様子を示
している。例えば、多重分離化信号viが図に示されてお
り、この信号viはn つのスクリーン列へ転送され、ビデ
オ信号SVi に対応する。この転送は、ビデオ信号SVi+2
のサンプリング中に行われる。
化された信号をn つのスクリーン列へ転送する様子を示
している。例えば、多重分離化信号viが図に示されてお
り、この信号viはn つのスクリーン列へ転送され、ビデ
オ信号SVi に対応する。この転送は、ビデオ信号SVi+2
のサンプリング中に行われる。
【0075】しかし、これが必須であるわけではないと
いうことに留意されたい。より単純な実施例では、ビデ
オ信号SVi+1 のサンプリング中に、前記転送が行われ
る。
いうことに留意されたい。より単純な実施例では、ビデ
オ信号SVi+1 のサンプリング中に、前記転送が行われ
る。
【0076】具体的には、n が1である場合、又は、ス
クリーン基板上に集積化された回路が単にサンプリング
機能を有するだけであって、スクリーン行のアドレス指
定時間の全体に亙ってスクリーン列上に多重分離化信号
を保持する機能を持たない場合には、ビデオ行信号SVi
に対応する多重分離化信号の転送は、ビデオ行信号SVi+
1 のサンプリング中に行われることが可能である。
クリーン基板上に集積化された回路が単にサンプリング
機能を有するだけであって、スクリーン行のアドレス指
定時間の全体に亙ってスクリーン列上に多重分離化信号
を保持する機能を持たない場合には、ビデオ行信号SVi
に対応する多重分離化信号の転送は、ビデオ行信号SVi+
1 のサンプリング中に行われることが可能である。
【0077】次に、液晶スクリーンのカウンタ電極の変
調をその液晶スクリーンの入力に「もたらす」ことを可
能にする、本発明の特定の実施例に関して説明を行う。
調をその液晶スクリーンの入力に「もたらす」ことを可
能にする、本発明の特定の実施例に関して説明を行う。
【0078】先ず最初に、前記カウンタ電極を変調する
ための従来の方法を説明する。大半の液晶ディスプレイ
スクリーンは、ピーク−ピークが約12V の制御電圧を必
要とする。この場合には、前記スクリーンの周辺に接続
されたスクリーン列制御回路は、少なくとも12V の高電
圧に耐えられなければならない。
ための従来の方法を説明する。大半の液晶ディスプレイ
スクリーンは、ピーク−ピークが約12V の制御電圧を必
要とする。この場合には、前記スクリーンの周辺に接続
されたスクリーン列制御回路は、少なくとも12V の高電
圧に耐えられなければならない。
【0079】このことは、そうした大きさのスクリーン
にとっては必要不可欠である高集積密度と高動作速度と
を可能にする方法を使用して、前記回路を作ることを可
能にはしない。低電圧(0 〜6V) 制御回路を使用する場
合には、スクリーンカウンタ電極を変調することが必要
である。これは図4に図示され、この図4は、カウンタ
電極CEを有する液晶スクリーンECR を示している。
にとっては必要不可欠である高集積密度と高動作速度と
を可能にする方法を使用して、前記回路を作ることを可
能にはしない。低電圧(0 〜6V) 制御回路を使用する場
合には、スクリーンカウンタ電極を変調することが必要
である。これは図4に図示され、この図4は、カウンタ
電極CEを有する液晶スクリーンECR を示している。
【0080】図4の場合には、スクリーン列の制御がス
クリーンの両側から行われる。奇数列C1、C3、...C2p-1
は、ドライバの第1のアレイ(図示されていない)によ
って制御され、一方、偶数列C2、C4、...C2pは、スクリ
ーンの他方の側に配置されたドライバのアレイ(図示さ
れていない)によって制御される。更に、このカウンタ
電極には、このカウンタ電極を変調するための手段MCE
が備えられる。
クリーンの両側から行われる。奇数列C1、C3、...C2p-1
は、ドライバの第1のアレイ(図示されていない)によ
って制御され、一方、偶数列C2、C4、...C2pは、スクリ
ーンの他方の側に配置されたドライバのアレイ(図示さ
れていない)によって制御される。更に、このカウンタ
電極には、このカウンタ電極を変調するための手段MCE
が備えられる。
【0081】このスクリーンにおいては各々の画素が1
つのコンデンサであり、このコンデンサの端子の一方
が、それに対応する列ドライバ出力によってスイッチを
経由して制御され、一方、このコンデンサの他方の端子
が、全てのスクリーン画素に共通であり且つカウンタ電
極によって構成されるアース面に接続される。
つのコンデンサであり、このコンデンサの端子の一方
が、それに対応する列ドライバ出力によってスイッチを
経由して制御され、一方、このコンデンサの他方の端子
が、全てのスクリーン画素に共通であり且つカウンタ電
極によって構成されるアース面に接続される。
【0082】第1のビデオ行信号の間は、0 〜6Vの電圧
が各画素に印加され(これが正の交番を与え)、一方、
カウンタ電極がOVに維持される。その次のビデオ行信号
(負の交番)の間は、0 〜6Vの電圧が前記画素に印加さ
れるが、これと同時に、変調手段MCE を使用して6Vの電
圧がカウンタ電極に印加される。従って、このために画
素が-6V 〜0Vの電圧を受ける。
が各画素に印加され(これが正の交番を与え)、一方、
カウンタ電極がOVに維持される。その次のビデオ行信号
(負の交番)の間は、0 〜6Vの電圧が前記画素に印加さ
れるが、これと同時に、変調手段MCE を使用して6Vの電
圧がカウンタ電極に印加される。従って、このために画
素が-6V 〜0Vの電圧を受ける。
【0083】こうして、この画素に対応する列制御回路
がピーク−ピーク6Vの電圧で動作するが、画素はピーク
−ピーク12V の電圧を有する。
がピーク−ピーク6Vの電圧で動作するが、画素はピーク
−ピーク12V の電圧を有する。
【0084】図2に示される本発明による制御回路に戻
ると、多重分離化回路CE1...CEN がサンプリングコンデ
ンサce1 ...ceNを有することが分る。この場合に、本発
明によって、カウンタ電極を一定の電位に保持しながら
サンプリングコンデンサ上で先行的な変調を行うことが
可能である。この変調の結果として、各々のスクリーン
列の入力信号がオフセットさせられる。
ると、多重分離化回路CE1...CEN がサンプリングコンデ
ンサce1 ...ceNを有することが分る。この場合に、本発
明によって、カウンタ電極を一定の電位に保持しながら
サンプリングコンデンサ上で先行的な変調を行うことが
可能である。この変調の結果として、各々のスクリーン
列の入力信号がオフセットさせられる。
【0085】具体的には、これを行うために、図2に示
される本発明による制御回路には、コンデンサce1 ...c
eNを変調するための手段(図示されていない)が備えら
れ、これらの変調手段は、1つのビデオ行信号の間に一
定不変の基準電圧をこれらのコンデンサの各々に印加す
るために、及び、その次のビデオ行信号の間に一定の電
圧だけ前記基準電圧をオフセットさせるために備えられ
る。
される本発明による制御回路には、コンデンサce1 ...c
eNを変調するための手段(図示されていない)が備えら
れ、これらの変調手段は、1つのビデオ行信号の間に一
定不変の基準電圧をこれらのコンデンサの各々に印加す
るために、及び、その次のビデオ行信号の間に一定の電
圧だけ前記基準電圧をオフセットさせるために備えられ
る。
【0086】従って、カウンタ電極の変調によって引き
起こされ、且つこのカウンタ電極の大容量に関連付けら
れる問題は、もはや発生しないので、変調を行うことが
一層容易になる。
起こされ、且つこのカウンタ電極の大容量に関連付けら
れる問題は、もはや発生しないので、変調を行うことが
一層容易になる。
【0087】図5のタイミング図は、スクリーン上に集
積化された多重分離化回路のこうしたコンデンサce1
...ceNの変調を図示している。
積化された多重分離化回路のこうしたコンデンサce1
...ceNの変調を図示している。
【0088】図5の線A は1つのビデオ行信号の間のこ
の変調を示しており、一定の基準電圧(図示された例で
は0V)が各サンプリングコンデンサに印加され、前記一
定の基準電圧が、この例では6Vに相当する一定の電圧だ
けオフセットさせられる。
の変調を示しており、一定の基準電圧(図示された例で
は0V)が各サンプリングコンデンサに印加され、前記一
定の基準電圧が、この例では6Vに相当する一定の電圧だ
けオフセットさせられる。
【0089】この例では、スクリーン上に集積化された
回路(ドライバ)が、0 〜6Vの間で変化する信号を受け
取り、このスクリーンの各画素が0 〜6Vの間で変化する
信号を受け取ると同時に、その対応するサンプリングコ
ンデンサが0Vに維持され、前記画素が-6V 〜0Vの間で変
化する信号を受け取り、一方、そのサンプリングコンデ
ンサが6Vに維持される。これは、画素におけるピーク−
ピーク12V の電圧に相当することになる。
回路(ドライバ)が、0 〜6Vの間で変化する信号を受け
取り、このスクリーンの各画素が0 〜6Vの間で変化する
信号を受け取ると同時に、その対応するサンプリングコ
ンデンサが0Vに維持され、前記画素が-6V 〜0Vの間で変
化する信号を受け取り、一方、そのサンプリングコンデ
ンサが6Vに維持される。これは、画素におけるピーク−
ピーク12V の電圧に相当することになる。
【0090】同じ1つのビデオ行信号に関して全ての列
に同時に情報を転送することが求められる場合には、そ
の情報を記憶することが可能であるために、列1つ当た
り2つのコンデンサを有することが必要であるというこ
とに留意されたい。これは図8に図示され、この図8に
ついては後で説明が行われる。
に同時に情報を転送することが求められる場合には、そ
の情報を記憶することが可能であるために、列1つ当た
り2つのコンデンサを有することが必要であるというこ
とに留意されたい。これは図8に図示され、この図8に
ついては後で説明が行われる。
【0091】図6と図7は本発明による列交番の使用の
実施例を図示し、先ず最初に、この方法を説明する。
実施例を図示し、先ず最初に、この方法を説明する。
【0092】液晶スクリーンでは、ビデオ行信号の間に
例えば0 〜6Vの間で変化し且つその次のビデオ信号の間
に-6V 〜0Vの間で変化する信号を、各画素に印加するこ
とが知られている。従って、正の交番と負の交番との連
続が得られる。
例えば0 〜6Vの間で変化し且つその次のビデオ信号の間
に-6V 〜0Vの間で変化する信号を、各画素に印加するこ
とが知られている。従って、正の交番と負の交番との連
続が得られる。
【0093】1つのビデオ画像全体が一方の交番であ
り、その次のビデオ画像が、それとは逆の交番である時
には、ちらつきがスクリーン上に現れる。この現象を低
減させるためには、同じ1つのビデオ画像の間に、隣り
合う画素に印加される電圧に互いに逆の符号を与えるこ
とが知られている。
り、その次のビデオ画像が、それとは逆の交番である時
には、ちらつきがスクリーン上に現れる。この現象を低
減させるためには、同じ1つのビデオ画像の間に、隣り
合う画素に印加される電圧に互いに逆の符号を与えるこ
とが知られている。
【0094】隣り合う行と隣り合う列のどちらに前記交
番が適用されるかに応じて、「行交番」又は「列交番」
と呼ばれる。
番が適用されるかに応じて、「行交番」又は「列交番」
と呼ばれる。
【0095】行周波数が比較的低いために、行交番を行
うためにスクリーンカウンタ電極を変調することは容易
である。
うためにスクリーンカウンタ電極を変調することは容易
である。
【0096】しかし、列周波数は高く、カウンタ電極の
変調の場合には列交番は不可能である。これが不可能で
あることは、このカウンタ電極が全てのスクリーン列に
共通であることに起因する。
変調の場合には列交番は不可能である。これが不可能で
あることは、このカウンタ電極が全てのスクリーン列に
共通であることに起因する。
【0097】本発明は、スクリーン基板上に集積化され
た回路の一部を形成するサンプリングコンデンサを使用
することによって、この欠点を取り除く。
た回路の一部を形成するサンプリングコンデンサを使用
することによって、この欠点を取り除く。
【0098】偶数番目のサンプリングコンデンサに変調
手段が備えられ、これらの変調手段は、上記の基準電圧
と、それに続いて、変調電圧だけオフセットさせられた
前記基準電圧とを、前記コンデンサに交互に印加する。
手段が備えられ、これらの変調手段は、上記の基準電圧
と、それに続いて、変調電圧だけオフセットさせられた
前記基準電圧とを、前記コンデンサに交互に印加する。
【0099】更に、奇数番目のサンプリングコンデンサ
に別の変調手段が備えられ、これらの変調手段は、変調
電圧だけオフセットさせられた前記基準電圧と、それに
続いて、前記基準電圧とを、前記偶数番目のサンプリン
グコンデンサに印加されたこれらの電圧とは逆の位相で
前記コンデンサに交互に印加する。
に別の変調手段が備えられ、これらの変調手段は、変調
電圧だけオフセットさせられた前記基準電圧と、それに
続いて、前記基準電圧とを、前記偶数番目のサンプリン
グコンデンサに印加されたこれらの電圧とは逆の位相で
前記コンデンサに交互に印加する。
【0100】ビデオ行信号の間に且つ交番において、偶
数番目のコンデンサと奇数番目のコンデンサとが互いに
相補的な信号を受け取る。これは図6に図示されてい
る。この図6は、スクリーン列がそのスクリーンの両側
から制御される液晶スクリーンECR に関連する。図6は
奇数番目の列C1 ... C2p-1と偶数番目の列C2 ...C2p を
示す。
数番目のコンデンサと奇数番目のコンデンサとが互いに
相補的な信号を受け取る。これは図6に図示されてい
る。この図6は、スクリーン列がそのスクリーンの両側
から制御される液晶スクリーンECR に関連する。図6は
奇数番目の列C1 ... C2p-1と偶数番目の列C2 ...C2p を
示す。
【0101】OVに一定に保たれるスクリーンカウンタ電
極CEも、この図に示されている。スクリーン上に集積化
され且つ夫々列に組み合わされる多重分離化回路CE1 、
CE2...CE2pも、この図に示されている。奇数番目の多重
分離化回路がスクリーンの一方の側にあり、偶数番目の
多重分離化回路がスクリーンの他方の側にある。
極CEも、この図に示されている。スクリーン上に集積化
され且つ夫々列に組み合わされる多重分離化回路CE1 、
CE2...CE2pも、この図に示されている。奇数番目の多重
分離化回路がスクリーンの一方の側にあり、偶数番目の
多重分離化回路がスクリーンの他方の側にある。
【0102】更に、偶数番目の多重分離化回路の一部を
形成するコンデンサc1...c2p-1と、奇数番目の多重分離
化回路の一部を形成するコンデンサc2...c2pも示されて
いる。
形成するコンデンサc1...c2p-1と、奇数番目の多重分離
化回路の一部を形成するコンデンサc2...c2pも示されて
いる。
【0103】スクリーン制御回路は、奇数番目のコンデ
ンサを変調するための手段MCI と、偶数番目のコンデン
サを変調するための手段MCP とを含む。
ンサを変調するための手段MCI と、偶数番目のコンデン
サを変調するための手段MCP とを含む。
【0104】図7のタイミング図は、図6の制御回路の
動作を図示する。図7の線A と線Bは、1つのビデオ行
信号の間、変調手段MCP が、示されている例(線A )で
は0Vの一定基準電圧を偶数番目のコンデンサに印加し、
一方、変調手段MCI が、示されている例(線B )では6V
の一定基準電圧を奇数番目のコンデンサに印加する。
動作を図示する。図7の線A と線Bは、1つのビデオ行
信号の間、変調手段MCP が、示されている例(線A )で
は0Vの一定基準電圧を偶数番目のコンデンサに印加し、
一方、変調手段MCI が、示されている例(線B )では6V
の一定基準電圧を奇数番目のコンデンサに印加する。
【0105】その次のビデオ行信号の間は、変調手段MC
P は偶数番目のコンデンサに6Vの電圧を印加し、一方、
変調手段MCI は奇数番目のコンデンサに0Vの電圧を印加
する。
P は偶数番目のコンデンサに6Vの電圧を印加し、一方、
変調手段MCI は奇数番目のコンデンサに0Vの電圧を印加
する。
【0106】図7の線C と線D は、1つのビデオ行信号
の間、偶数番目の列が、0 〜6Vの間で変化する信号を受
け取り、一方、奇数番目の列が、-6V 〜0Vの間で変化す
る信号を受け取るということを示している。
の間、偶数番目の列が、0 〜6Vの間で変化する信号を受
け取り、一方、奇数番目の列が、-6V 〜0Vの間で変化す
る信号を受け取るということを示している。
【0107】更にその次のビデオ行信号の間は、偶数番
目の列が、-6V 〜0Vの間で変化する信号を受け取り、一
方、奇数番目の列が、0V〜6Vの間で変化する信号を受け
取るということを示す。偶数番目の列と奇数番目の列の
全ての画素が、依然としてピーク−ピーク12V 信号を受
け取る。
目の列が、-6V 〜0Vの間で変化する信号を受け取り、一
方、奇数番目の列が、0V〜6Vの間で変化する信号を受け
取るということを示す。偶数番目の列と奇数番目の列の
全ての画素が、依然としてピーク−ピーク12V 信号を受
け取る。
【0108】本発明では、ディスプレイスクリーンの列
制御回路の一部分が前記スクリーンに接続されているの
で、スクリーン上に集積化された制御回路に関する必要
条件が削減される。
制御回路の一部分が前記スクリーンに接続されているの
で、スクリーン上に集積化された制御回路に関する必要
条件が削減される。
【0109】スクリーン上に集積化された基本制御回路
の実現可能な最も単純な構造が、図6に示されており、
この図では、基本制御回路は各々にコンデンサを有し、
これらのコンデンサの各々は、そのコンデンサを充電す
るための第1のスイッチと、そのコンデンサをその対応
する列に対して増幅器を通さずに放電させるための別の
スイッチとを有する。図に示されているように、前記コ
ンデンサ自体が変調を受けることが有利である。前記コ
ンデンサとスクリーンとの間にシーケンス回路を付加す
ることを検討することも可能である。
の実現可能な最も単純な構造が、図6に示されており、
この図では、基本制御回路は各々にコンデンサを有し、
これらのコンデンサの各々は、そのコンデンサを充電す
るための第1のスイッチと、そのコンデンサをその対応
する列に対して増幅器を通さずに放電させるための別の
スイッチとを有する。図に示されているように、前記コ
ンデンサ自体が変調を受けることが有利である。前記コ
ンデンサとスクリーンとの間にシーケンス回路を付加す
ることを検討することも可能である。
【0110】前記シーケンス回路のオフセットを補正す
ることも可能であり、他の任意の従来の改良を加えるこ
とが可能である。
ることも可能であり、他の任意の従来の改良を加えるこ
とが可能である。
【0111】図8と図10は、本発明による液晶ディスプ
レイスクリーン基板上に集積化された基本制御回路又は
ドライバの回路図である。
レイスクリーン基板上に集積化された基本制御回路又は
ドライバの回路図である。
【0112】図12と図14は、スクリーンの周辺に接続さ
れたドライバの回路図であり、このドライバは、上記の
回路PCD162S の関連文献に示された連結ドライバを僅か
に変更して得られるものである。
れたドライバの回路図であり、このドライバは、上記の
回路PCD162S の関連文献に示された連結ドライバを僅か
に変更して得られるものである。
【0113】図8は、本発明に従って、液晶ディスプレ
イスクリーンの列を制御するための前記スクリーンの基
板上に(幾つかの実施例における)集積化された、サン
プルホールド回路ebijの回路図である。この回路は、n
個のサンプルホールド回路から構成されたグループi の
j 番目のサンプルホールド回路である。
イスクリーンの列を制御するための前記スクリーンの基
板上に(幾つかの実施例における)集積化された、サン
プルホールド回路ebijの回路図である。この回路は、n
個のサンプルホールド回路から構成されたグループi の
j 番目のサンプルホールド回路である。
【0114】図8は、対応する列Cij と、スクリーンカ
ウンタ電極CEと、グループi の全てのサンプルホールド
回路に共通の入力Eiも示している。
ウンタ電極CEと、グループi の全てのサンプルホールド
回路に共通の入力Eiも示している。
【0115】公知のように、サンプルホールド回路ebij
はサンプリングコンデンサ2 を有し、このサンプリング
コンデンサ2 は、入力Eiから信号を受け取り、一方で
は、信号FSj によって制御される2つの電子スイッチ4
、6 に組み合わされ、他方では、信号FHによって制御
される2つの電子スイッチ8 、10に組み合わされる。ス
イッチ4 、6 は、入力Eiの信号のサンプリング時に多重
化機能を果たす。スイッチ8 、10は、サンプリングされ
た信号の変調と、保持コンデンサ(maintaining capacit
or)18 への前記信号の転送とを同時に行う。
はサンプリングコンデンサ2 を有し、このサンプリング
コンデンサ2 は、入力Eiから信号を受け取り、一方で
は、信号FSj によって制御される2つの電子スイッチ4
、6 に組み合わされ、他方では、信号FHによって制御
される2つの電子スイッチ8 、10に組み合わされる。ス
イッチ4 、6 は、入力Eiの信号のサンプリング時に多重
化機能を果たす。スイッチ8 、10は、サンプリングされ
た信号の変調と、保持コンデンサ(maintaining capacit
or)18 への前記信号の転送とを同時に行う。
【0116】更に、必要に応じて、コンデンサ2 は、信
号RZ2 によって制御される別の2つのスイッチ12、14に
組み合わされることも可能であり、これらのスイッチ1
2、14は、コンデンサZ を変調した後と、その次の行を
サンプリングした後とに、スクリーン周辺に接続された
ドライバを保護することを可能にする。
号RZ2 によって制御される別の2つのスイッチ12、14に
組み合わされることも可能であり、これらのスイッチ1
2、14は、コンデンサZ を変調した後と、その次の行を
サンプリングした後とに、スクリーン周辺に接続された
ドライバを保護することを可能にする。
【0117】保持回路は、スイッチ8 、10を介してコン
デンサ2 に接続された増幅器6 と、並列に接続された記
憶コンデンサ18と電子スイッチ20とを含み、このスイッ
チ20は信号RZ1 によって制御され、そのコンデンサのリ
セットのために使用される。増幅器16の出力は、列Cij
に接続される。
デンサ2 に接続された増幅器6 と、並列に接続された記
憶コンデンサ18と電子スイッチ20とを含み、このスイッ
チ20は信号RZ1 によって制御され、そのコンデンサのリ
セットのために使用される。増幅器16の出力は、列Cij
に接続される。
【0118】ドライバPCD162S で使用される方法と同じ
仕方で、AND ゲート22と電子スイッチ24を有するテスト
回路TSi を加えることが可能であり、このゲート22はTE
ST信号とFSj 信号とによって制御される。サンプルホー
ルド回路のグループi のテスト出力sIを調べることも可
能である。
仕方で、AND ゲート22と電子スイッチ24を有するテスト
回路TSi を加えることが可能であり、このゲート22はTE
ST信号とFSj 信号とによって制御される。サンプルホー
ルド回路のグループi のテスト出力sIを調べることも可
能である。
【0119】信号RZ1 、RZ2 、RH、TESTは全てのサンプ
ルホールド回路に共通である。
ルホールド回路に共通である。
【0120】(スクリーン上に集積化されている又は集
積化されていない)シフトレジスタからの信号FSj は、
全グループのサンプルホールド回路j に共通である。
積化されていない)シフトレジスタからの信号FSj は、
全グループのサンプルホールド回路j に共通である。
【0121】スイッチ10に与えられる信号MDは、同一の
交番に従うサンプルホールド回路の全てに共通であり、
その他のサンプルホールド回路は、ビデオ行信号によっ
てオフセットさせられた前記信号MDを調べる。
交番に従うサンプルホールド回路の全てに共通であり、
その他のサンプルホールド回路は、ビデオ行信号によっ
てオフセットさせられた前記信号MDを調べる。
【0122】図9のタイミング図は、図8のサンプルホ
ールド回路の動作を図示し、信号RZ1 、FH、RZ2 、FSj
(j は 1〜n の間で変化する) 、MDが示されている。信
号RZ1、FH、RZ2 、MDは、戻り行(return line) の間に
印加され、スクリーンの制御入力から来る。
ールド回路の動作を図示し、信号RZ1 、FH、RZ2 、FSj
(j は 1〜n の間で変化する) 、MDが示されている。信
号RZ1、FH、RZ2 、MDは、戻り行(return line) の間に
印加され、スクリーンの制御入力から来る。
【0123】TEST入力は、TESTモードを起動することを
可能にし、従って、テスト出力Siを使用することを可能
にする(ドライバPCD162S の関連文献を参照)。
可能にし、従って、テスト出力Siを使用することを可能
にする(ドライバPCD162S の関連文献を参照)。
【0124】図9のタイミング図では、信号FS1...FSn
の第1のグループANが、負の交番の間、多重分離化に関
係し、一方、信号FS1...FSn の第2のグループAPが、正
の交番の間、多重分離化に関係する。
の第1のグループANが、負の交番の間、多重分離化に関
係し、一方、信号FS1...FSn の第2のグループAPが、正
の交番の間、多重分離化に関係する。
【0125】次に、図8のサンプルホールド回路の動作
について簡単な説明を行う。
について簡単な説明を行う。
【0126】信号FSj の間、ビデオ信号がコンデンサ2
上でサンプリングされる。その次の戻り行の間は、RZ1
がコンデンサ18をリセットする。この後で、その交番に
応じてMDがコンデンサ2 への信号を変調し、信号FHがコ
ンデンサ18へのサンプルの転送を行う。この後で、信号
RZ2 がコンデンサ12を放電させることを可能にし、上流
側の回路が過度に高い電圧を受けないことを確実なもの
にする。
上でサンプリングされる。その次の戻り行の間は、RZ1
がコンデンサ18をリセットする。この後で、その交番に
応じてMDがコンデンサ2 への信号を変調し、信号FHがコ
ンデンサ18へのサンプルの転送を行う。この後で、信号
RZ2 がコンデンサ12を放電させることを可能にし、上流
側の回路が過度に高い電圧を受けないことを確実なもの
にする。
【0127】ディスプレイスクリーン基板上に集積化さ
れたサンプルホールド回路の別の実施例が、図10に示さ
れる。ここでも同様に、n 個のサンプルホールド回路か
ら構成されたグループi のj 番目のサンプルホールド回
路が示される。図10は、前記グループi の全てのサンプ
ルホールド回路に共通の入力Eiと、グループi のサンプ
ルホールド回路j に組み合わされた列Cij とを示してい
る。
れたサンプルホールド回路の別の実施例が、図10に示さ
れる。ここでも同様に、n 個のサンプルホールド回路か
ら構成されたグループi のj 番目のサンプルホールド回
路が示される。図10は、前記グループi の全てのサンプ
ルホールド回路に共通の入力Eiと、グループi のサンプ
ルホールド回路j に組み合わされた列Cij とを示してい
る。
【0128】図10に示されるサンプルホールド回路Ebij
は、負の交番の間のサンプリングのために使用されるコ
ンデンサ16と、正の交番の間のサンプリングのために使
用されるコンデンサ28とを含む。
は、負の交番の間のサンプリングのために使用されるコ
ンデンサ16と、正の交番の間のサンプリングのために使
用されるコンデンサ28とを含む。
【0129】コンデンサ26は、一方では、信号TDM によ
って制御され且つ負の交番の間にスクリーンへ情報を転
送するために使用される2つの電子スイッチT1、T2と、
他方では、信号ECMjによって制御され且つ負の交番の間
に入力信号をサンプリングするために使用される2つの
電子スイッチT3、T4とに組み合わされる。
って制御され且つ負の交番の間にスクリーンへ情報を転
送するために使用される2つの電子スイッチT1、T2と、
他方では、信号ECMjによって制御され且つ負の交番の間
に入力信号をサンプリングするために使用される2つの
電子スイッチT3、T4とに組み合わされる。
【0130】コンデンサ28は、第1に、信号TDP によっ
て制御され且つ正の交番の間にスクリーンへ情報を転送
するために使用される2つの電子スイッチT5、T6に組み
合わされる。一定の変調電圧md(例えば6V)をT5を経由
して印加することが、サンプリングされた信号を同じ量
だけオフセットさせる。コンデンサ28は、第2に、信号
ECPjによって制御され且つ正の交番の間に入力信号をサ
ンプリングするために使用される2つの電子スイッチT
7、T8に組み合わされる。
て制御され且つ正の交番の間にスクリーンへ情報を転送
するために使用される2つの電子スイッチT5、T6に組み
合わされる。一定の変調電圧md(例えば6V)をT5を経由
して印加することが、サンプリングされた信号を同じ量
だけオフセットさせる。コンデンサ28は、第2に、信号
ECPjによって制御され且つ正の交番の間に入力信号をサ
ンプリングするために使用される2つの電子スイッチT
7、T8に組み合わされる。
【0131】スクリーン周辺に接続された制御回路又は
ドライバを保護するために、必要に応じて2つの別の電
子スイッチT9、T10 を有することが可能であり、これら
のスイッチは、コンデンサ28に組み合わされ、信号RZP
によって制御され、入力信号を再びサンプリングする前
にコンデンサ28を放電させるために使用される。
ドライバを保護するために、必要に応じて2つの別の電
子スイッチT9、T10 を有することが可能であり、これら
のスイッチは、コンデンサ28に組み合わされ、信号RZP
によって制御され、入力信号を再びサンプリングする前
にコンデンサ28を放電させるために使用される。
【0132】図10のサンプルホールド回路は、コンデン
サ26、28からの信号を非反転入力上で受け取る増幅器30
を含む。増幅器30の出力は、その反転入力に接続され
る。
サ26、28からの信号を非反転入力上で受け取る増幅器30
を含む。増幅器30の出力は、その反転入力に接続され
る。
【0133】図10に示されるように、必要に応じて、信
号TDM 、TDP によって各々に制御さる2つのスイッチT
2、T6に共通な出力と、増幅器30との間に、オフセット
補正回路CCO を備えることも可能である。
号TDM 、TDP によって各々に制御さる2つのスイッチT
2、T6に共通な出力と、増幅器30との間に、オフセット
補正回路CCO を備えることも可能である。
【0134】このオフセット補正回路CCO はコンデンサ
32を含み、このコンデンサ32は、信号TDによって制御さ
れる電子スイッチT12 に組み合わされ、OFF 信号によっ
て制御される他の2つの電子スイッチT13 、T14 にも組
み合わされる。
32を含み、このコンデンサ32は、信号TDによって制御さ
れる電子スイッチT12 に組み合わされ、OFF 信号によっ
て制御される他の2つの電子スイッチT13 、T14 にも組
み合わされる。
【0135】このオフセット補正回路CCO は更に、増幅
器30の反転入力とコンデンサ32の端子との間に接続され
た別の電子スイッチT15 を有し、このスイッチT15 もOF
F 信号によって制御される。OFF 信号の間は、トランジ
スタT13 、T14 、T15 が増幅器30のオフセット値をコン
デンサ32に充電する。
器30の反転入力とコンデンサ32の端子との間に接続され
た別の電子スイッチT15 を有し、このスイッチT15 もOF
F 信号によって制御される。OFF 信号の間は、トランジ
スタT13 、T14 、T15 が増幅器30のオフセット値をコン
デンサ32に充電する。
【0136】信号TDの間は、トランジスタT12 が、コン
デンサ32に予め充電されたオフセット値を減算すると同
時に、負の交番の場合に情報をコンデンサ26からシーケ
ンス増幅器30を経由してスクリーンに転送することと、
正の交番の場合に情報をコンデンサ28からシーケンス増
幅器30を経由してスクリーンに転送することとを確実な
ものにする。
デンサ32に予め充電されたオフセット値を減算すると同
時に、負の交番の場合に情報をコンデンサ26からシーケ
ンス増幅器30を経由してスクリーンに転送することと、
正の交番の場合に情報をコンデンサ28からシーケンス増
幅器30を経由してスクリーンに転送することとを確実な
ものにする。
【0137】図10の場合に、必要に応じて、増幅器30の
出力にテスト回路TSi を有することが可能である。
出力にテスト回路TSi を有することが可能である。
【0138】図11のタイミング図は、図10のサンプルホ
ールド回路の動作を説明し、使用される個々の信号を示
す。
ールド回路の動作を説明し、使用される個々の信号を示
す。
【0139】図11では、括弧Iは、進行中のビデオ行の
正の交番におけるサンプリングと、先行のビデオ行の負
の交番における転送とに相当する。括弧IIは、新たなビ
デオ行の負の交番におけるサンプリングと、サンプリン
グされたばかりのビデオ行の正の交番における転送とに
相当する。
正の交番におけるサンプリングと、先行のビデオ行の負
の交番における転送とに相当する。括弧IIは、新たなビ
デオ行の負の交番におけるサンプリングと、サンプリン
グされたばかりのビデオ行の正の交番における転送とに
相当する。
【0140】信号TD、RZP 、OFF 、TESTが全てのサンプ
ルホールド回路に共通である。(スクリーン上に集積化
された又は集積化されていない)シフトレジスタからの
信号ECj は、全てのグループi のサンプルホールド回路
j の全てに共通である。
ルホールド回路に共通である。(スクリーン上に集積化
された又は集積化されていない)シフトレジスタからの
信号ECj は、全てのグループi のサンプルホールド回路
j の全てに共通である。
【0141】信号ECP1...ECPn と信号ECM1...ECMn と信
号TDP 、TDM を局所的に形成するために、基本信号ECj
と基本信号TDを使用することが可能である。信号OFF 、
TD、RZP はスクリーンの制御入力から来る。信号ECj
(j は 1〜n の間で変化する)は、集積化された又は集
積化されていないシフトレジスタから来る。
号TDP 、TDM を局所的に形成するために、基本信号ECj
と基本信号TDを使用することが可能である。信号OFF 、
TD、RZP はスクリーンの制御入力から来る。信号ECj
(j は 1〜n の間で変化する)は、集積化された又は集
積化されていないシフトレジスタから来る。
【0142】図12は、本発明による液晶ディスプレイス
クリーンの周辺に接続された制御回路の特定の実施例の
回路図である。
クリーンの周辺に接続された制御回路の特定の実施例の
回路図である。
【0143】この図示された例では、3つの色で表示が
行われ、従って、3つの内部バスR、V 、B が備えられ
る。更に、この実施例では、スクリーン周辺に接続され
た制御回路をスクリーン基板上に集積化された回路に接
続する相互接続線(例えば線Li)の各々が、スクリーン
(図示されていない)の3つの列に組み合わされる。
行われ、従って、3つの内部バスR、V 、B が備えられ
る。更に、この実施例では、スクリーン周辺に接続され
た制御回路をスクリーン基板上に集積化された回路に接
続する相互接続線(例えば線Li)の各々が、スクリーン
(図示されていない)の3つの列に組み合わされる。
【0144】従って、この実施例では、n は3に等し
く、図12の回路は3つのサンプルホールドセル(色毎に
1つのサンプルホールドセル)を有する。この実施例で
は、サンプリング/多重化は、図12の連結回路内で2つ
の時間期間の間に行われる。この理由から、各々の相互
接続線(例えば線Li)の各々が、3つのサンプリングコ
ンデンサを有する2つのグループG1、G2に組み合わされ
る。
く、図12の回路は3つのサンプルホールドセル(色毎に
1つのサンプルホールドセル)を有する。この実施例で
は、サンプリング/多重化は、図12の連結回路内で2つ
の時間期間の間に行われる。この理由から、各々の相互
接続線(例えば線Li)の各々が、3つのサンプリングコ
ンデンサを有する2つのグループG1、G2に組み合わされ
る。
【0145】図12に示される実施例では、各々の相互接
続線Liはオフセット補正手段COにも組み合わされている
が、前記オフセット補正は任意のものである。
続線Liはオフセット補正手段COにも組み合わされている
が、前記オフセット補正は任意のものである。
【0146】従って、図12に示されるように、各々のサ
ンプルホールド回路は、−グループG1においては、信号
E1R 又はE1V 又はE1B によって制御される2つの電子サ
ンプリングスイッチe1R 又はe1V 又はe1B と、信号T1R
又はTIV 又はTIB によって制御される他の2つの電子転
送スイッチt1R 又はt1V 又はt1B とに組み合わされるサ
ンプリングコンデンサ32R 又は32V 又は32B とを含み、
−グループG2においては、信号E2R 又はE2V 又はE2B に
よって制御される2つの電子サンプリングスイッチe2R
又はe2V 又はe2B と、信号T2R 又はT2V 又はT2B によっ
て制御される他の2つの電子転送スイッチt2R 又はt2V
又はt2B とに組み合わされるサンプリングコンデンサ34
R 又は34V 又は34B とを含み、−オフセット補正手段CO
においては、下流側に配置された回路のオフセットをサ
ンプリングするために使用され且つそのオフセットのサ
ンプリングのために使用される信号TDによって制御され
る電子スイッチtDに組み合わされるコンデンサ36R 又は
36V 又は36B とを含み、−オフセットを補正するために
使用される信号TDR 又はTDV 又はTDB によって制御され
る別の電子スイッチtDR 又はtDV 又はtDBを含む。
ンプルホールド回路は、−グループG1においては、信号
E1R 又はE1V 又はE1B によって制御される2つの電子サ
ンプリングスイッチe1R 又はe1V 又はe1B と、信号T1R
又はTIV 又はTIB によって制御される他の2つの電子転
送スイッチt1R 又はt1V 又はt1B とに組み合わされるサ
ンプリングコンデンサ32R 又は32V 又は32B とを含み、
−グループG2においては、信号E2R 又はE2V 又はE2B に
よって制御される2つの電子サンプリングスイッチe2R
又はe2V 又はe2B と、信号T2R 又はT2V 又はT2B によっ
て制御される他の2つの電子転送スイッチt2R 又はt2V
又はt2B とに組み合わされるサンプリングコンデンサ34
R 又は34V 又は34B とを含み、−オフセット補正手段CO
においては、下流側に配置された回路のオフセットをサ
ンプリングするために使用され且つそのオフセットのサ
ンプリングのために使用される信号TDによって制御され
る電子スイッチtDに組み合わされるコンデンサ36R 又は
36V 又は36B とを含み、−オフセットを補正するために
使用される信号TDR 又はTDV 又はTDB によって制御され
る別の電子スイッチtDR 又はtDV 又はtDBを含む。
【0147】図12に示される実施例では、グループG1と
グループG2とに共通な保持増幅器(holding amplifier)3
8 も備えられる。この増幅器38は記憶コンデンサ40とス
イッチ42とに組み合わされ、記憶コンデンサ40の放電の
ために使用される信号RAZ によって制御される。
グループG2とに共通な保持増幅器(holding amplifier)3
8 も備えられる。この増幅器38は記憶コンデンサ40とス
イッチ42とに組み合わされ、記憶コンデンサ40の放電の
ために使用される信号RAZ によって制御される。
【0148】増幅器38の出力は相互接続線Liに接続され
る。しかし、前記増幅器38の出力と相互接続線Liとの間
に、出力増幅器44(「バッファ」)を有する回路BFを挿
入することも可能であるが、これは必須というわけでは
ない。更に、前記出力増幅器44と相互接続線Liとの間
に、3つの電子スイッチ46、48、50を有する出力保護回
路PSを挿入することも可能であるが、これも必須という
わけではない。
る。しかし、前記増幅器38の出力と相互接続線Liとの間
に、出力増幅器44(「バッファ」)を有する回路BFを挿
入することも可能であるが、これは必須というわけでは
ない。更に、前記出力増幅器44と相互接続線Liとの間
に、3つの電子スイッチ46、48、50を有する出力保護回
路PSを挿入することも可能であるが、これも必須という
わけではない。
【0149】図13のタイミング図は、図12に示される制
御回路の動作の理解をもたらす。信号TD1R、TD1B、TD2
R、TD2V、TD2Bが信号TDR 、TDV 、TDB から形成され
る。
御回路の動作の理解をもたらす。信号TD1R、TD1B、TD2
R、TD2V、TD2Bが信号TDR 、TDV 、TDB から形成され
る。
【0150】このタイミング図は、2つの連続するビデ
オ線信号に対応し且つ行戻り間隔によって隔てられた時
間間隔VL1 、VL2 を示す。
オ線信号に対応し且つ行戻り間隔によって隔てられた時
間間隔VL1 、VL2 を示す。
【0151】グループG2のサンプリングスイッチを制御
する信号の全ては、時間間隔VL1 内にあり、一方、グル
ープG1のサンプリングスイッチを制御する信号の全て
は、時間間隔VL2 内にある。
する信号の全ては、時間間隔VL1 内にあり、一方、グル
ープG1のサンプリングスイッチを制御する信号の全て
は、時間間隔VL2 内にある。
【0152】色R 、V 、B(R 、G 、B)に対応するサンプ
リングスイッチを制御する信号の相対位置は、該当する
スクリーンタイプ(「単一側(single side) 」、「両側
(twosides)」、「反転(reverse) 」、「無反転(non-rev
erse) 」)に応じて決まる。
リングスイッチを制御する信号の相対位置は、該当する
スクリーンタイプ(「単一側(single side) 」、「両側
(twosides)」、「反転(reverse) 」、「無反転(non-rev
erse) 」)に応じて決まる。
【0153】サンプリングスイッチを制御する信号の正
確な時間位置は、アドレス指定されるべき画素の数に応
じて決まる。
確な時間位置は、アドレス指定されるべき画素の数に応
じて決まる。
【0154】2つの時間期間中のサンプリングは、次の
ように行われる。
ように行われる。
【0155】−1つのビデオ行信号の間に、サンプリン
グがグループG1で行われる。
グがグループG1で行われる。
【0156】−グループG1でサンプリングされたその次
のビデオ行信号の間に、相互接続線Liへの転送が行わ
れ、サンプリングがグループG2で行われる。
のビデオ行信号の間に、相互接続線Liへの転送が行わ
れ、サンプリングがグループG2で行われる。
【0157】−グループG2でサンプリングされた先行の
信号の後に続くビデオ行信号の間に、相互接続線Liへの
転送が行われ、以下同様に続けられる。
信号の後に続くビデオ行信号の間に、相互接続線Liへの
転送が行われ、以下同様に続けられる。
【0158】図12の回路で使用される信号が図13に示さ
れている。これらの信号は、前記回路の外側から来る制
御信号であり、これらの信号の一部分は、任意に、前記
回路内でシフトレジスタ又は論理ゲートによって処理さ
れることが可能である。
れている。これらの信号は、前記回路の外側から来る制
御信号であり、これらの信号の一部分は、任意に、前記
回路内でシフトレジスタ又は論理ゲートによって処理さ
れることが可能である。
【0159】図14は、本発明による、スクリーン周辺に
接続された制御回路の別の特定の実施例を示す。具体的
には、図14には、スクリーン周辺に接続されたn 個のサ
ンプルホールドセルから各々が構成されたグループの1
つを見ることが可能であり、これらのセルの各々のグル
ープPiは相互接続線Liと組み合わされ、この相互接続線
Liは、スクリーン基板上に集積化されたn 個の多重分離
化回路を経由して、これらのn つのセルをスクリーンの
n 個の列に接続する。
接続された制御回路の別の特定の実施例を示す。具体的
には、図14には、スクリーン周辺に接続されたn 個のサ
ンプルホールドセルから各々が構成されたグループの1
つを見ることが可能であり、これらのセルの各々のグル
ープPiは相互接続線Liと組み合わされ、この相互接続線
Liは、スクリーン基板上に集積化されたn 個の多重分離
化回路を経由して、これらのn つのセルをスクリーンの
n 個の列に接続する。
【0160】図14は、図面の単純化のために、単一の内
部バスR を示しているが、当然のことながら3つの内部
バスR 、V 、B が備えられることが可能であり、これら
の内部バスR 、V 、B は、その動作モードに応じて、即
ち、単一側か、両側か、カラースクリーンか、白黒スク
リーンかに応じて、サンプルホールドセルに接続される
(ドライバPCD162S に関する文献を参照されたい)。
部バスR を示しているが、当然のことながら3つの内部
バスR 、V 、B が備えられることが可能であり、これら
の内部バスR 、V 、B は、その動作モードに応じて、即
ち、単一側か、両側か、カラースクリーンか、白黒スク
リーンかに応じて、サンプルホールドセルに接続される
(ドライバPCD162S に関する文献を参照されたい)。
【0161】図14の実施例では、n 個のサンプルホール
ドセルEBi...EBi+n-1 の各々が、電子スイッチT16 に組
み合わされた2つのコンデンサ52、54を有し、これらの
スイッチは、セルEBi においては信号Eiによって制御さ
れ、セルEBi+n-1 においては信号Ei+n-1によって制御さ
れ、他の3つの電子スイッチT18 は信号TRD によって制
御される。
ドセルEBi...EBi+n-1 の各々が、電子スイッチT16 に組
み合わされた2つのコンデンサ52、54を有し、これらの
スイッチは、セルEBi においては信号Eiによって制御さ
れ、セルEBi+n-1 においては信号Ei+n-1によって制御さ
れ、他の3つの電子スイッチT18 は信号TRD によって制
御される。
【0162】2つの前記コンデンサ52、54と、これらに
組み合わされたスイッチとの後に、コンデンサ58とスイ
ッチ60とに組み合わされた増幅器58が備えられ、この増
幅器56は信号RAZ によって制御される。各々の増幅器56
の後には、セルEBi に関しては信号TS1 によって制御さ
れ、セルEBi+n-1 においては信号TSn によって制御され
る電子スイッチ62が備えられる。n つのスイッチ62が相
互接続線Liに接続される。
組み合わされたスイッチとの後に、コンデンサ58とスイ
ッチ60とに組み合わされた増幅器58が備えられ、この増
幅器56は信号RAZ によって制御される。各々の増幅器56
の後には、セルEBi に関しては信号TS1 によって制御さ
れ、セルEBi+n-1 においては信号TSn によって制御され
る電子スイッチ62が備えられる。n つのスイッチ62が相
互接続線Liに接続される。
【0163】図14に示されるように、前記相互接続線Li
と各スイッチ62の共通点との間に、出力増幅器64(「バ
ッファ」)を有する回路BFが備えられることが可能であ
るが、これは必須ではない。
と各スイッチ62の共通点との間に、出力増幅器64(「バ
ッファ」)を有する回路BFが備えられることが可能であ
るが、これは必須ではない。
【0164】同様に、前記出力増幅器64と前記相互接続
線Liとの間に、3つのスイッチ66、68、70を有する出力
保護回路PSが備えられることが可能であるが、これも必
須ではない。
線Liとの間に、3つのスイッチ66、68、70を有する出力
保護回路PSが備えられることが可能であるが、これも必
須ではない。
【0165】TEST出力(図示されていない)が上記の回
路PCD162S の場合と同一の条件で使用可能であるという
ことに留意されたい。
路PCD162S の場合と同一の条件で使用可能であるという
ことに留意されたい。
【0166】下流側の回路のためのオフセット補償回路
を有することも可能であるが、これも必須ではない。
を有することも可能であるが、これも必須ではない。
【0167】図15のタイミング図は、図14の制御回路Pi
の動作を図示する。図15は2つの連続した信号グループ
TS1...TSn を示し、これらの信号の各々は、行戻り時間
間隔RLによって隔てられた2つの連続したビデオ行信号
VLの間に発生する。
の動作を図示する。図15は2つの連続した信号グループ
TS1...TSn を示し、これらの信号の各々は、行戻り時間
間隔RLによって隔てられた2つの連続したビデオ行信号
VLの間に発生する。
【0168】従って、図14に示されたドライバ段の基本
セルは、僅かに変更を伴ってはいるが、PCD162S の基本
セルと同一である。
セルは、僅かに変更を伴ってはいるが、PCD162S の基本
セルと同一である。
【0169】多重化スイッチ62が、出力保護PSの上流に
おいて演算増幅器56の出力に挿入される。その出力は、
そのグループの他のドライバに接続され、この領域にお
いて、出力保護PSに達する前に、直列接続された演算増
幅器BFを挿入することが可能である。この直列接続され
た増幅器BFは、ドライバ増幅器56の充電上の制約を軽減
することを可能にする。
おいて演算増幅器56の出力に挿入される。その出力は、
そのグループの他のドライバに接続され、この領域にお
いて、出力保護PSに達する前に、直列接続された演算増
幅器BFを挿入することが可能である。この直列接続され
た増幅器BFは、ドライバ増幅器56の充電上の制約を軽減
することを可能にする。
【0170】スイッチT16 、T18 、60、66、68、70の制
御信号は、ドライバPCD162S の制御信号と同一である。
信号TSi は、ビデオ行全体に亙って時間的に分布したn
個の信号であり、n 個のセルから各々が構成されるグル
ープの全てに関して同一である(これらの信号は、スク
リーン上に集積化されたドライバにおける逆多重化のた
めに使用されるものと同一である)。これらの信号はシ
フトレジスタから来るものである。
御信号は、ドライバPCD162S の制御信号と同一である。
信号TSi は、ビデオ行全体に亙って時間的に分布したn
個の信号であり、n 個のセルから各々が構成されるグル
ープの全てに関して同一である(これらの信号は、スク
リーン上に集積化されたドライバにおける逆多重化のた
めに使用されるものと同一である)。これらの信号はシ
フトレジスタから来るものである。
【0171】図14の回路の動作は、サンプリング及び保
持に関して、ドライバPCD162S の動作と同一である。グ
ループ1つ当たり1つだけの出力しかなく、各々のサン
プリング値i (i は 1〜n の間で変化する)は出力Liに
おいて連続的に得られる。
持に関して、ドライバPCD162S の動作と同一である。グ
ループ1つ当たり1つだけの出力しかなく、各々のサン
プリング値i (i は 1〜n の間で変化する)は出力Liに
おいて連続的に得られる。
【図1】液晶ディスプレイスクリーンを概略的に示す説
明図である。
明図である。
【図2】本発明によるディスプレイスクリーンの列制御
回路を概略的に示す回路図である。
回路を概略的に示す回路図である。
【図3】図2の制御回路の動作を説明するタイミング図
である。
である。
【図4】列交番のない液晶スクリーンのカウンタ電極の
従来の変調を概略的に示す説明図である。
従来の変調を概略的に示す説明図である。
【図5】本発明による制御回路のコンデンサの変調を説
明するタイミング図である。
明するタイミング図である。
【図6】前記制御回路のコンデンサの変調に列交番方法
が使用される、本発明による列制御回路を有する液晶ス
クリーンの一部分を概略的に示す説明図である。
が使用される、本発明による列制御回路を有する液晶ス
クリーンの一部分を概略的に示す説明図である。
【図7】この方法を使用するための前記コンデンサの変
調を説明するタイミング図である。
調を説明するタイミング図である。
【図8】液晶ディスプレイスクリーンの基板上での集積
化のための本発明において使用可能な基本列制御回路の
回路図である。
化のための本発明において使用可能な基本列制御回路の
回路図である。
【図9】図8の回路に関連したタイミング図である。
【図10】液晶ディスプレイスクリーンの基板上での集
積化のための本発明において使用可能な別の基本列制御
回路の回路図である。
積化のための本発明において使用可能な別の基本列制御
回路の回路図である。
【図11】図10の回路に関連したタイミング図である。
【図12】液晶ディスプレイスクリーンの周辺への接続
のための本発明で使用可能な制御回路の回路図である。
のための本発明で使用可能な制御回路の回路図である。
【図13】図12の回路に関連したタイミング図である。
【図14】液晶ディスプレイスクリーンの周辺への接続
のための本発明で可能な別の制御回路の回路図である。
のための本発明で可能な別の制御回路の回路図である。
【図15】図14の回路に関連したタイミング図である。
C1...C アドレス指定列 CR サンプルホールド回路の第1のアレイ CI サンプルホールド回路の第2のアレイ c1...c2p サンプリングコンデンサ EB1...EB サンプルホールド回路 ECR 液晶ディスプレイスクリーン j1...jN スイッチ L アドレス指定行 L1...LN/n 相互接続線 MR 多重化手段 MCP 、MCI 変調手段 SVi ビデオ信号 S ディスプレイスクリーン基板
Claims (6)
- 【請求項1】 ディスプレイスクリーン(ECR) の列を制
御するための回路であって、前記スクリーンがアドレス
指定列(C1...CN) とアドレス指定行(L) とを有し且つ逐
次的に行毎に制御され、前記制御回路がサンプルホール
ド回路の第1のアレイ(CR)を有し、前記第1のアレイが
ディスプレイスクリーンの周辺に接続され、且つ、制御
されるべき各々の行に係わるビデオ信号(SVi) を受け取
って前記ビデオ信号をサンプリングし、更に、前記制御
回路が、前記スクリーンの周辺に接続された多重化手段
(MR)と、前記スクリーンの基板(S) 上に集積化されたサ
ンプリング回路の第2のアレイ(CI)とを有し、前記多重
化手段が、得られたサンプルを、n 個のサンプルから夫
々構成されるグループの形に多重化し、この多重化がそ
の次のビデオ行信号(SVi+1) のサンプリングの間に行わ
れ、前記第2のアレイの前記サンプリング回路が、n 個
の回路(CE1...CEn, ..., CEN-N+1...CEN)から夫々構成
されるグループの形にグループ化され、前記n 個の回路
から夫々構成されるグループの各々が、前記n 個のサン
プルから夫々構成されるグループの1つを受け取るよう
に前記多重化手段に接続され、更に、前記グループのn
個のサンプルを抽出するように、前記n 個のサンプルか
ら夫々構成されるグループを多重分離化し、前記スクリ
ーンのn 個の列(C1...Cn, ..., CN-n+1...CN) に前記n
個のサンプルを各々に供給することを特徴とするディス
プレイスクリーンの列を制御するための回路。 - 【請求項2】 前記第2のアレイ(CI)のサンプリング回
路が夫々サンプリングコンデンサ(c1...c2p)を有するこ
とと、前記制御回路が、前記コンデンサのための変調手
段(MCP, MCI)を更に含み、前記変調手段が、前記スクリ
ーンへビデオ信号を転送している間は一定の基準電圧を
前記コンデンサの各々に印加し、その次のビデオ信号を
前記スクリーンへ転送している間は、変調電圧と呼ばれ
る一定の電圧だけ前記基準電圧をオフセットさせること
を特徴とする請求項1に記載の回路。 - 【請求項3】 前記変調手段が、前記基準電圧と、それ
に続いて、前記変調電圧だけオフセットさせられた前記
基準電圧とを、偶数番目の前記コンデンサ(c1...c2p)に
交互に印加するための、偶数番目の前記コンデンサのた
めの第1の変調手段(MCP) と、偶数番目の前記コンデン
サに印加された電圧とは逆の位相において、前記変調電
圧だけオフセットさせられた前記基準電圧と、それに続
いて、前記基準電圧とを、奇数番目の前記コンデンサ(c
1...c2p-1)に交互に印加するための、奇数番目の前記コ
ンデンサ(c1...c2p-1)のための第2の変調手段(MCI) と
を有することを特徴とする請求項2に記載の回路。 - 【請求項4】 前記第2のアレイ(CI)の回路がサンプル
ホールド回路であることを特徴とする請求項1に記載の
回路。 - 【請求項5】 前記その次のビデオ信号のサンプリング
の間に、前記n 個のサンプルが各々に前記スクリーンの
前記n 個の列(C1...Cn, ..., CN-n+1...CN)に供給され
ることを特徴とする請求項1に記載の回路。 - 【請求項6】 前記その次のビデオ信号の後に続くビデ
オ信号のサンプリングの間に、前記n 個のサンプルが各
々に前記スクリーンの前記n 個の列(C1...Cn, ...CN-n+
1...CN) に供給されることを特徴とする請求項1に記載
の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR9213902 | 1992-11-19 | ||
FR9213902A FR2698202B1 (fr) | 1992-11-19 | 1992-11-19 | Circuit de commande des colonnes d'un écran d'affichage. |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06214531A true JPH06214531A (ja) | 1994-08-05 |
Family
ID=9435688
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29101793A Pending JPH06214531A (ja) | 1992-11-19 | 1993-11-19 | ディスプレイスクリーンの列を制御するための回路 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0606785A1 (ja) |
JP (1) | JPH06214531A (ja) |
FR (1) | FR2698202B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003177722A (ja) * | 2001-12-11 | 2003-06-27 | Hitachi Ltd | 表示装置 |
WO2007135792A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示パネル駆動回路、表示装置 |
KR100894077B1 (ko) * | 2001-11-10 | 2009-04-21 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
JP5154413B2 (ja) * | 2006-05-24 | 2013-02-27 | シャープ株式会社 | 表示パネル駆動回路、表示装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0747748B1 (en) * | 1994-11-21 | 2005-02-02 | Seiko Epson Corporation | Liquid crystal driving device, liquid crystal display device and liquid crystal driving method |
US6281891B1 (en) * | 1995-06-02 | 2001-08-28 | Xerox Corporation | Display with array and multiplexer on substrate and with attached digital-to-analog converter integrated circuit having many outputs |
DE69508443T2 (de) * | 1995-07-28 | 1999-07-08 | 1294339 Ontario, Inc., Toronto, Ontario | Integrierte analogische quellensteuerschaltung für ein flüssigkristallanzeige mit aktiver matrix |
JP3605829B2 (ja) | 1997-04-18 | 2004-12-22 | セイコーエプソン株式会社 | 電気光学装置の駆動回路、電気光学装置の駆動方法、電気光学装置及びこれを用いた電子機器 |
GB2333174A (en) * | 1998-01-09 | 1999-07-14 | Sharp Kk | Data line driver for an active matrix display |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61236593A (ja) * | 1985-04-12 | 1986-10-21 | 松下電器産業株式会社 | 表示装置および表示方法 |
KR930008166B1 (ko) * | 1985-10-16 | 1993-08-26 | 상요덴기 가부시기가이샤 | 액정 표시 장치의 구동 방법 |
US4870399A (en) * | 1987-08-24 | 1989-09-26 | North American Philips Corporation | Apparatus for addressing active displays |
US4872002A (en) * | 1988-02-01 | 1989-10-03 | General Electric Company | Integrated matrix display circuitry |
-
1992
- 1992-11-19 FR FR9213902A patent/FR2698202B1/fr not_active Expired - Fee Related
-
1993
- 1993-11-17 EP EP93402792A patent/EP0606785A1/fr not_active Ceased
- 1993-11-19 JP JP29101793A patent/JPH06214531A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100894077B1 (ko) * | 2001-11-10 | 2009-04-21 | 엘지디스플레이 주식회사 | 액정표시장치의 데이터 구동 장치 |
JP2003177722A (ja) * | 2001-12-11 | 2003-06-27 | Hitachi Ltd | 表示装置 |
US7215332B2 (en) | 2001-12-11 | 2007-05-08 | Hitachi, Ltd. | Display device employing time-division-multiplexed driving of driver circuits |
WO2007135792A1 (ja) * | 2006-05-24 | 2007-11-29 | Sharp Kabushiki Kaisha | 表示パネル駆動回路、表示装置 |
JP5154413B2 (ja) * | 2006-05-24 | 2013-02-27 | シャープ株式会社 | 表示パネル駆動回路、表示装置 |
US8471806B2 (en) | 2006-05-24 | 2013-06-25 | Sharp Kabushiki Kaisha | Display panel drive circuit and display |
Also Published As
Publication number | Publication date |
---|---|
EP0606785A1 (fr) | 1994-07-20 |
FR2698202B1 (fr) | 1995-02-03 |
FR2698202A1 (fr) | 1994-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6437767B1 (en) | Active matrix devices | |
US6333729B1 (en) | Liquid crystal display | |
JP3262908B2 (ja) | Lcdディスプレイおよびそのデータ駆動線数低減方法 | |
JP4168339B2 (ja) | 表示駆動装置及びその駆動制御方法並びに表示装置 | |
EP0216188B1 (en) | Matrix display panel | |
JPS63311388A (ja) | マトリックス表示システム | |
JP2000356978A (ja) | データライン駆動方法及びそれを利用した液晶表示装置 | |
JPH0950265A (ja) | カラー表示装置の駆動回路 | |
JPH06214531A (ja) | ディスプレイスクリーンの列を制御するための回路 | |
JP2714161B2 (ja) | 液晶ディスプレイ装置 | |
EP0213630B1 (en) | Liquid crystal device and method of driving same | |
JP4727038B2 (ja) | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 | |
JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
CN100409302C (zh) | 电光装置和电子设备 | |
US5252956A (en) | Sample and hold circuit for a liquid crystal display screen | |
US5900853A (en) | Signal line driving circuit | |
JPH0612888A (ja) | シフトレジスタ構造体 | |
US6636196B2 (en) | Electro-optic display device using a multi-row addressing scheme | |
EP1116207B1 (en) | Driving of data lines in active matrix liquid crystal display | |
US7719514B2 (en) | Apparatus and method for converting a digital video signal to conform with a display panel format | |
JPH10326090A (ja) | アクティブマトリクス表示装置 | |
JPH07152350A (ja) | 表示装置及びその駆動方法 | |
JPH06308454A (ja) | 液晶表示装置 | |
JP3234965B2 (ja) | カラー液晶表示装置 | |
JPH02214817A (ja) | 液晶表示装置およびその駆動方法 |