JPH0621408A - Ｓｏｉ構造の形成方法 - Google Patents
Ｓｏｉ構造の形成方法Info
- Publication number
- JPH0621408A JPH0621408A JP19486892A JP19486892A JPH0621408A JP H0621408 A JPH0621408 A JP H0621408A JP 19486892 A JP19486892 A JP 19486892A JP 19486892 A JP19486892 A JP 19486892A JP H0621408 A JPH0621408 A JP H0621408A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- insulating portion
- semiconductor
- soi structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 ＳＯＩ構造におけるパターン変形（伸び）を
抑制し、これにより例えばフォトレジスト工程時の合わ
せ精度を改善したＳＯＩ構造の形成方法を提供する。 【構成】 絶縁部が形成された半導体基板の該絶縁部が
形成されたがわの面に別の基板をはり合わせ、半導体基
板の他方のがわの面を研磨することによって絶縁部上に
半導体部分が存在するＳＯＩ構造を得るＳＯＩ構造の形
成方法において、半導体基板のはり合わせ面と逆の側
の面の絶縁部の影響による変形を抑制する構成ではり合
わせを行う。半導体基板には、該半導体材料より熱膨
張係数の大きな材料により層を形成してはり合わせを行
う。半導体基板の両面に形成した絶縁部の内、一方の
面の絶縁部を除去した後、はり合わせを行う。
抑制し、これにより例えばフォトレジスト工程時の合わ
せ精度を改善したＳＯＩ構造の形成方法を提供する。 【構成】 絶縁部が形成された半導体基板の該絶縁部が
形成されたがわの面に別の基板をはり合わせ、半導体基
板の他方のがわの面を研磨することによって絶縁部上に
半導体部分が存在するＳＯＩ構造を得るＳＯＩ構造の形
成方法において、半導体基板のはり合わせ面と逆の側
の面の絶縁部の影響による変形を抑制する構成ではり合
わせを行う。半導体基板には、該半導体材料より熱膨
張係数の大きな材料により層を形成してはり合わせを行
う。半導体基板の両面に形成した絶縁部の内、一方の
面の絶縁部を除去した後、はり合わせを行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＳＯＩ構造の形成方法
に関する。ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａ
ｔｏｒ）構造とは、絶縁材料上にＳｉ部分が形成され、
このＳｉ部分（ＳＯＩ層）に各種デバイス等を形成する
ものであるか、本明細書においては、一般に、絶縁材料
上に半導体材料が形成された構造をＳＯＩ構造の語をも
って総称する。
に関する。ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎＩｎｓｕｌａ
ｔｏｒ）構造とは、絶縁材料上にＳｉ部分が形成され、
このＳｉ部分（ＳＯＩ層）に各種デバイス等を形成する
ものであるか、本明細書においては、一般に、絶縁材料
上に半導体材料が形成された構造をＳＯＩ構造の語をも
って総称する。
【０００２】このような広い意味でのＳＯＩ構造は、各
種の用途に用いられており、例えば、絶縁材料上の半導
体部分に素子を形成することにより、当初から良好な素
子分離がなされた半導体装置を得る構成で用いられてい
る。
種の用途に用いられており、例えば、絶縁材料上の半導
体部分に素子を形成することにより、当初から良好な素
子分離がなされた半導体装置を得る構成で用いられてい
る。
【０００３】本発明のＳＯＩ構造は、はり合わせにより
形成されるものである。即ち、ＳＯＩ構造の半導体装置
については数多くの提案があり、その形成手段も多数あ
るが、その形成方法の一つとして、はり合わせＳＯＩ構
造の形成方法と称される手法が知られている。以下この
手法によるＳＯＩ構造の形成について図４を参照して説
明すると、次のとおりである（Ｅｘｔｅｎｄｅｄ Ａｂ
ｓｔｒａｃｔｓ ｏｆｔｈｅ ２１ｓｔ Ｃｏｎｆｅｒ
ｅｎｃｅ ｏｎ Ｓｏｌｉｄ ＳｔａｔｅＤｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，ＴＯＫＹＯ，１９８
９，ｐｐ．８９−９２のＭ．Ｈａｓｈｉｍｏｔｏ ｅ
ｔ．ａｌ．，「Ｌｏｗ Ｌｅａｋａｇｅ ＳＯＩＭＯＳ
ＦＥＴｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇ ａ Ｗ
ａｆｅｒ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏｄ」参照）。
形成されるものである。即ち、ＳＯＩ構造の半導体装置
については数多くの提案があり、その形成手段も多数あ
るが、その形成方法の一つとして、はり合わせＳＯＩ構
造の形成方法と称される手法が知られている。以下この
手法によるＳＯＩ構造の形成について図４を参照して説
明すると、次のとおりである（Ｅｘｔｅｎｄｅｄ Ａｂ
ｓｔｒａｃｔｓ ｏｆｔｈｅ ２１ｓｔ Ｃｏｎｆｅｒ
ｅｎｃｅ ｏｎ Ｓｏｌｉｄ ＳｔａｔｅＤｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ，ＴＯＫＹＯ，１９８
９，ｐｐ．８９−９２のＭ．Ｈａｓｈｉｍｏｔｏ ｅ
ｔ．ａｌ．，「Ｌｏｗ Ｌｅａｋａｇｅ ＳＯＩＭＯＳ
ＦＥＴｓ Ｆａｂｒｉｃａｔｅｄ Ｕｓｉｎｇ ａ Ｗ
ａｆｅｒ Ｂｏｎｄｉｎｇ Ｍｅｔｈｏｄ」参照）。
【０００４】図４（ａ）に示すようなシリコン基板１
（一般に高平坦度シリコンウェハーを用いる。これを基
板Ａとする）の一方の側の面をフォトリソグラフィー技
術やエッチング技術を用いてパターニングし、１５００
Åあるいはこれより小さい位の深さの凹部を形成する。
次に、この面にＳｉＯ2 膜をＣＶＤ等で形成する等によ
って絶縁部２を形成し、シリコン基板１の一方の側に絶
縁部２が形成された構造を得る。絶縁部２は、パターニ
ングされたシリコン基板１の表面形状に従って、図示の
如く凹凸をもった膜として形成される。更にこの絶縁部
２上に接着層３としてのポリシリコン膜等をＣＶＤ等に
より５μｍ厚程度で形成する。以上によって図４（ａ）
の構造が得られる。接着層３であるポリシリコン膜は、
後の工程で別の基板（図４（ｃ）にＢにて示す基板４）
をはり合わせる際に、高度に平滑なはり合わせ面を形成
するためのものである。
（一般に高平坦度シリコンウェハーを用いる。これを基
板Ａとする）の一方の側の面をフォトリソグラフィー技
術やエッチング技術を用いてパターニングし、１５００
Åあるいはこれより小さい位の深さの凹部を形成する。
次に、この面にＳｉＯ2 膜をＣＶＤ等で形成する等によ
って絶縁部２を形成し、シリコン基板１の一方の側に絶
縁部２が形成された構造を得る。絶縁部２は、パターニ
ングされたシリコン基板１の表面形状に従って、図示の
如く凹凸をもった膜として形成される。更にこの絶縁部
２上に接着層３としてのポリシリコン膜等をＣＶＤ等に
より５μｍ厚程度で形成する。以上によって図４（ａ）
の構造が得られる。接着層３であるポリシリコン膜は、
後の工程で別の基板（図４（ｃ）にＢにて示す基板４）
をはり合わせる際に、高度に平滑なはり合わせ面を形成
するためのものである。
【０００５】次に、接着層３の表面を平坦化研磨し、高
度に平滑な面とする（図４（ｂ））。ここで残膜として
接着層３（ポリシリコン膜）が３μｍ厚かそれ以下にな
るようにする。
度に平滑な面とする（図４（ｂ））。ここで残膜として
接着層３（ポリシリコン膜）が３μｍ厚かそれ以下にな
るようにする。
【０００６】この接着層３の研磨面に、別の基板４（こ
れを基板Ｂとする）を密着させる。密圧着によって両面
は接合し、この結果図４（ｃ）に示すような接合構造が
得られる。一般には、両面に介在する水ないし水酸基の
作用による水素結合によって、しっかりとした接合が達
成されると言われている。これを通常、熱して熱接合さ
せ、いわゆる強固なはり合わせを達成する。はり合わせ
強度は一般に２００ｋｇ／ｃｍ2 以上であり、場合によ
っては２，０００ｋｇ／ｃｍ2 にもなる。はり合わせる
別の基板４（基板Ｂ）は、基板１（基板Ａ）と同様なシ
リコン基板を用いるのが通常である。はり合わせ後加熱
工程を経ることが多いので、熱膨張等の物性が等しいも
のでないと、不都合が生じるおそれがあるからである。
このような問題がなければ、例えば図４に示す従来技術
にあっては別の基板４は支持台としての役割を果たすだ
けであるので、これは必ずしもシリコン基板である必要
はない。但し、はり合わせる別の基板４（基板Ｂ）の方
にも素子を形成する場合は、素子形成可能な半導体基板
であることが要される。
れを基板Ｂとする）を密着させる。密圧着によって両面
は接合し、この結果図４（ｃ）に示すような接合構造が
得られる。一般には、両面に介在する水ないし水酸基の
作用による水素結合によって、しっかりとした接合が達
成されると言われている。これを通常、熱して熱接合さ
せ、いわゆる強固なはり合わせを達成する。はり合わせ
強度は一般に２００ｋｇ／ｃｍ2 以上であり、場合によ
っては２，０００ｋｇ／ｃｍ2 にもなる。はり合わせる
別の基板４（基板Ｂ）は、基板１（基板Ａ）と同様なシ
リコン基板を用いるのが通常である。はり合わせ後加熱
工程を経ることが多いので、熱膨張等の物性が等しいも
のでないと、不都合が生じるおそれがあるからである。
このような問題がなければ、例えば図４に示す従来技術
にあっては別の基板４は支持台としての役割を果たすだ
けであるので、これは必ずしもシリコン基板である必要
はない。但し、はり合わせる別の基板４（基板Ｂ）の方
にも素子を形成する場合は、素子形成可能な半導体基板
であることが要される。
【０００７】次に、基板１を研削し、基板１のシリコン
部分が残膜として５μｍ程度かそれ以下になるようにし
て、図４（ｄ）の構造とする。図４（ｃ）以降は、図４
（ｂ）と上下が逆になっているが、これは、図４（ｄ）
の構造を得るための研削や、次の選択研磨のため、上下
を逆にして基板１を上側にしたためである。
部分が残膜として５μｍ程度かそれ以下になるようにし
て、図４（ｄ）の構造とする。図４（ｃ）以降は、図４
（ｂ）と上下が逆になっているが、これは、図４（ｄ）
の構造を得るための研削や、次の選択研磨のため、上下
を逆にして基板１を上側にしたためである。
【０００８】次いで、選択研磨を行う。ここでは、丁度
絶縁部２が露出するまで、精密な仕上げの研磨で行う。
これにより、図４（ｅ）に示すように、凹凸のある絶縁
部２に囲まれて、この絶縁部２上に半導体部分（シリコ
ン部分）１０が存在する構造が得られる。この半導体部
分（シリコン部分）１０がＳＯＩ膜となる。このように
絶縁部２上に半導体部分（シリコン部分）１０が存在す
る構造（ＳＯＩ構造）について、その半導体部分（シリ
コン部分）１０に各素子を形成する。図４（ｅ）に示す
ように、各半導体部分（シリコン部分）１０が絶縁部２
に囲まれているので、当初より完全な素子分離がなされ
た構造となっている。
絶縁部２が露出するまで、精密な仕上げの研磨で行う。
これにより、図４（ｅ）に示すように、凹凸のある絶縁
部２に囲まれて、この絶縁部２上に半導体部分（シリコ
ン部分）１０が存在する構造が得られる。この半導体部
分（シリコン部分）１０がＳＯＩ膜となる。このように
絶縁部２上に半導体部分（シリコン部分）１０が存在す
る構造（ＳＯＩ構造）について、その半導体部分（シリ
コン部分）１０に各素子を形成する。図４（ｅ）に示す
ように、各半導体部分（シリコン部分）１０が絶縁部２
に囲まれているので、当初より完全な素子分離がなされ
た構造となっている。
【０００９】上記従来のプロセスフロー例は、１μｍ程
度の厚いＳｉＯ2 膜により絶縁部２を形成し、かつ平坦
化されたポリＳｉ膜等の接着層３を介して２枚の基板
１，４（ウェハー）をはり合わせるのがポイントであ
る。絶縁部２（ＳｉＯ2 膜）は、その形成時には実際に
は基板１の両面（表裏面）に形成される。はり合わせア
ニール温度は、一般に１１００℃である。
度の厚いＳｉＯ2 膜により絶縁部２を形成し、かつ平坦
化されたポリＳｉ膜等の接着層３を介して２枚の基板
１，４（ウェハー）をはり合わせるのがポイントであ
る。絶縁部２（ＳｉＯ2 膜）は、その形成時には実際に
は基板１の両面（表裏面）に形成される。はり合わせア
ニール温度は、一般に１１００℃である。
【００１０】ところが、このように作成されたＳＯＩウ
ェハーでは、表面パターンに伸びが生じ、例えばフォト
レジスト工程のアラインメントで不都合が生じ得ること
がわかった。本発明者等の検討によれば、こうしたウェ
ハーの変形（伸び）の原因の１つが、１μｍ程度の厚い
絶縁部２（ＳｉＯ2 膜）にあることが判明した。
ェハーでは、表面パターンに伸びが生じ、例えばフォト
レジスト工程のアラインメントで不都合が生じ得ること
がわかった。本発明者等の検討によれば、こうしたウェ
ハーの変形（伸び）の原因の１つが、１μｍ程度の厚い
絶縁部２（ＳｉＯ2 膜）にあることが判明した。
【００１１】図３に、絶縁部２であるＳｉＯ2 膜厚と変
形量（伸び）の関係を示す。図３のグラフIIが、両面に
ＳｉＯ2 膜を残した従来技術におけるデータである。こ
の結果から判断すると、７〜８ｐｐｍの伸びを伴った状
態でウェハーはり合わせが行われていることになる。
形量（伸び）の関係を示す。図３のグラフIIが、両面に
ＳｉＯ2 膜を残した従来技術におけるデータである。こ
の結果から判断すると、７〜８ｐｐｍの伸びを伴った状
態でウェハーはり合わせが行われていることになる。
【００１２】
【発明の目的】本発明は、上記従来技術の問題点を解決
して、ＳＯＩ構造におけるパターン変形（伸び）を抑制
し、これにより例えばフォトレジスト工程時の合わせ精
度を改善したＳＯＩ構造の形成方法を提供しようとする
ものである。
して、ＳＯＩ構造におけるパターン変形（伸び）を抑制
し、これにより例えばフォトレジスト工程時の合わせ精
度を改善したＳＯＩ構造の形成方法を提供しようとする
ものである。
【００１３】
【問題点を解決するための手段】本出願の請求項１の発
明は、絶縁部が形成された半導体基板の該絶縁部が形成
されたがわの面に別の基板をはり合わせ、前記半導体基
板の他方のがわの面を研磨することによって絶縁部上に
半導体部分が存在するＳＯＩ構造を得るＳＯＩ構造の形
成方法において、前記半導体基板のはり合わせ面と逆の
側の面の絶縁部の影響による変形を抑制する構成ではり
合わせを行うことを特徴とするＳＯＩ構造の形成方法で
あって、これにより上記目的を達成するものである。
明は、絶縁部が形成された半導体基板の該絶縁部が形成
されたがわの面に別の基板をはり合わせ、前記半導体基
板の他方のがわの面を研磨することによって絶縁部上に
半導体部分が存在するＳＯＩ構造を得るＳＯＩ構造の形
成方法において、前記半導体基板のはり合わせ面と逆の
側の面の絶縁部の影響による変形を抑制する構成ではり
合わせを行うことを特徴とするＳＯＩ構造の形成方法で
あって、これにより上記目的を達成するものである。
【００１４】本出願の請求項２の発明は、絶縁部が形成
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、前
記半導体基板には、該半導体材料より熱膨張係数の大き
な材料により層を形成してはり合わせを行うことを特徴
とするＳＯＩ構造の形成方法であって、これにより上記
目的を達成するものである。
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、前
記半導体基板には、該半導体材料より熱膨張係数の大き
な材料により層を形成してはり合わせを行うことを特徴
とするＳＯＩ構造の形成方法であって、これにより上記
目的を達成するものである。
【００１５】本出願の請求項３の発明は、絶縁部が形成
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、前
記半導体基板には、はり合わせ用の接着層を形成し、か
つ該半導体材料より熱膨張係数の大きな材料により層を
形成してはり合わせを行うことを特徴とするＳＯＩ構造
の形成方法であって、これにより上記目的を達成するも
のである。
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、前
記半導体基板には、はり合わせ用の接着層を形成し、か
つ該半導体材料より熱膨張係数の大きな材料により層を
形成してはり合わせを行うことを特徴とするＳＯＩ構造
の形成方法であって、これにより上記目的を達成するも
のである。
【００１６】本出願の請求項４の発明は、前記半導体材
料がシリコンであり、前記半導体材料より熱膨張係数の
大きな材料がシリコンナイトライドである請求項２また
は３に記載のＳＯＩ構造の形成方法であって、これによ
り上記目的を達成するものである。
料がシリコンであり、前記半導体材料より熱膨張係数の
大きな材料がシリコンナイトライドである請求項２また
は３に記載のＳＯＩ構造の形成方法であって、これによ
り上記目的を達成するものである。
【００１７】本出願の請求項５の発明は、前記半導体材
料がシリコンであり、前記半導体材料より熱膨張係数の
大きな材料がシリコンナイトライドであり、前記接着層
がポリシリコン層である請求項２または３に記載のＳＯ
Ｉ構造の形成方法であって、これにより上記目的を達成
するものである。
料がシリコンであり、前記半導体材料より熱膨張係数の
大きな材料がシリコンナイトライドであり、前記接着層
がポリシリコン層である請求項２または３に記載のＳＯ
Ｉ構造の形成方法であって、これにより上記目的を達成
するものである。
【００１８】本出願の請求項６の発明は、絶縁部が形成
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、半
導体基板の両面に絶縁部を形成し、一方の面の絶縁部を
除去した後、はり合わせを行うことを特徴とするＳＯＩ
構造の形成方法であって、これにより上記目的を達成す
るものである。
された半導体基板の該絶縁部が形成されたがわの面に別
の基板をはり合わせ、前記半導体基板の他方のがわの面
を研磨することによって絶縁部上に半導体部分が存在す
るＳＯＩ構造を得るＳＯＩ構造の形成方法において、半
導体基板の両面に絶縁部を形成し、一方の面の絶縁部を
除去した後、はり合わせを行うことを特徴とするＳＯＩ
構造の形成方法であって、これにより上記目的を達成す
るものである。
【００１９】本出願の請求項７の発明は、絶縁部がＳｉ
Ｏ2 から成ることを特徴とする請求項１ないし６のいず
れかに記載のＳＯＩ構造の形成方法であって、これによ
り上記目的を達成するものである。
Ｏ2 から成ることを特徴とする請求項１ないし６のいず
れかに記載のＳＯＩ構造の形成方法であって、これによ
り上記目的を達成するものである。
【００２０】
【作用】本出願の請求項１の発明によれば、半導体基板
のはり合わせ面と逆の側の面（裏面）の絶縁膜の影響を
除いて、変形等を防止することができる。
のはり合わせ面と逆の側の面（裏面）の絶縁膜の影響を
除いて、変形等を防止することができる。
【００２１】本出願の請求項２ないし５の発明によれ
ば、半導体基板には、該半導体材料より熱膨張係数の大
きな材料（ポリＳｉ基板についてはＳｉＮ等）により層
を形成してはり合わせを行うので、ＳＯＩ構造のパター
ン変形（伸び）を抑制でき、フォトレジスト工程での合
わせ精度等を改善できる。
ば、半導体基板には、該半導体材料より熱膨張係数の大
きな材料（ポリＳｉ基板についてはＳｉＮ等）により層
を形成してはり合わせを行うので、ＳＯＩ構造のパター
ン変形（伸び）を抑制でき、フォトレジスト工程での合
わせ精度等を改善できる。
【００２２】本出願の請求項６の発明によれば、従来は
裏面（はり合わせ面と逆の側の面）に形成された接着層
（ポリＳｉ層等）のみを研磨除去し、裏面の絶縁部（Ｓ
ｉＯ2 等）は除去しなかったのを、この絶縁部をも除去
するので、ＳＯＩ構造のパターン変形（伸び）を抑制で
き、フォトレジスト工程での合わせ精度等を改善でき
る。
裏面（はり合わせ面と逆の側の面）に形成された接着層
（ポリＳｉ層等）のみを研磨除去し、裏面の絶縁部（Ｓ
ｉＯ2 等）は除去しなかったのを、この絶縁部をも除去
するので、ＳＯＩ構造のパターン変形（伸び）を抑制で
き、フォトレジスト工程での合わせ精度等を改善でき
る。
【００２３】
【実施例】以下本発明の実施例について、図面を参照し
て説明する。なお当然のことながら、本発明は実施例に
より限定されるものではない。
て説明する。なお当然のことながら、本発明は実施例に
より限定されるものではない。
【００２４】実施例１ 図１を参照する。本実施例においては、基板１０として
Ｓｉ基板を用い、絶縁部は酸化膜（ＳｉＯ2 ）から形成
した。絶縁部である酸化膜形成時には、酸化膜は符号１
Ａで示すように、基板１０と同じ長さのＬ′で形成され
る。本実施例において、基板１０の材料より熱膨張係数
が大きい材料としては、Ｓｉよりこの値が大きいシリコ
ンナイトライド（ここでは安定なＳｉ3 Ｎ4 を使用）を
用いて実施した。
Ｓｉ基板を用い、絶縁部は酸化膜（ＳｉＯ2 ）から形成
した。絶縁部である酸化膜形成時には、酸化膜は符号１
Ａで示すように、基板１０と同じ長さのＬ′で形成され
る。本実施例において、基板１０の材料より熱膨張係数
が大きい材料としては、Ｓｉよりこの値が大きいシリコ
ンナイトライド（ここでは安定なＳｉ3 Ｎ4 を使用）を
用いて実施した。
【００２５】図１を参照して、まず基板ウェハー変形の
基本的考え方を説明すると、次のとおりである。図１
（ａ）において、絶縁部をなす酸化膜１Ａ（ＳｉＯ
2 膜）が温度ＴでＳｉ基板１０上に形成された時、図１
（ａ）に示すように、熱により膨張したＳｉ基板１０上
に、同一の長さＬ′にわたって酸化膜１Ａ（ＳｉＯ
2 膜）は形成される。なお酸化膜１Ａの厚さをｔ′、基
板１０の厚さをｔで示す。
基本的考え方を説明すると、次のとおりである。図１
（ａ）において、絶縁部をなす酸化膜１Ａ（ＳｉＯ
2 膜）が温度ＴでＳｉ基板１０上に形成された時、図１
（ａ）に示すように、熱により膨張したＳｉ基板１０上
に、同一の長さＬ′にわたって酸化膜１Ａ（ＳｉＯ
2 膜）は形成される。なお酸化膜１Ａの厚さをｔ′、基
板１０の厚さをｔで示す。
【００２６】これを室温Ｔ0 まで冷やすと、基板１０を
構成するＳｉの熱膨張係数は、ＳｉＯ2 のそれより大き
いから、図１（ｂ）に符号３Ｂで示すように、Ｓｉ基板
１０はＬ0 の長さに縮まろうとし、一方、酸化膜１Ａ
（ＳｉＯ2 膜）は、符号２Ｂで示すようにＬ0 ′の長さ
に縮まろうとする（ここでＬ′0 ＞Ｌ0 ）。
構成するＳｉの熱膨張係数は、ＳｉＯ2 のそれより大き
いから、図１（ｂ）に符号３Ｂで示すように、Ｓｉ基板
１０はＬ0 の長さに縮まろうとし、一方、酸化膜１Ａ
（ＳｉＯ2 膜）は、符号２Ｂで示すようにＬ0 ′の長さ
に縮まろうとする（ここでＬ′0 ＞Ｌ0 ）。
【００２７】このため、通常基板は酸化膜（ＳｉＯ2 ）
面側に凸型にそるわけだが、フォトレジスト工程時には
基板ウェハーは真空吸着されるので、長さＬとなる。こ
のとき変形量は となる。ここでＥ′，ＥはそれぞれＳｉＯ2 ，Ｓｉのヤ
ング率である。
面側に凸型にそるわけだが、フォトレジスト工程時には
基板ウェハーは真空吸着されるので、長さＬとなる。こ
のとき変形量は となる。ここでＥ′，ＥはそれぞれＳｉＯ2 ，Ｓｉのヤ
ング率である。
【００２８】従って、本実施例においては、熱膨張係数
がＳｉより大きいＳｉ3 Ｎ4 膜を、ＳｉＯ2 膜に適量つ
けて、上記の変形を抑制する。
がＳｉより大きいＳｉ3 Ｎ4 膜を、ＳｉＯ2 膜に適量つ
けて、上記の変形を抑制する。
【００２９】本実施例では上記の原理により、シリコン
ナイトライドを用いた具体的構成によって、良好な結果
を得た。
ナイトライドを用いた具体的構成によって、良好な結果
を得た。
【００３０】上記のように、伸び（変形）を抑制する材
料として、この例ではＳｉＮ（特にＳｉ3 Ｎ4 ）を用い
て、Ｓｉ／ＳｉＯ2 ／ＳｉＮ構造を採用して、プロセス
も容易で、リークの問題もなく、変形防止の好結果を得
た。
料として、この例ではＳｉＮ（特にＳｉ3 Ｎ4 ）を用い
て、Ｓｉ／ＳｉＯ2 ／ＳｉＮ構造を採用して、プロセス
も容易で、リークの問題もなく、変形防止の好結果を得
た。
【００３１】変形構成として、Ｓｉ／ＳｉＮ／ＳｉＯ2
構造を用いて実施することもできる。
構造を用いて実施することもできる。
【００３２】また、Ｓｉ／熱酸化ＳｉＯ2 ／ＳｉＯ2 ／
ＳｉＮ構造を用いて実施することもできる。
ＳｉＮ構造を用いて実施することもできる。
【００３３】また、Ｓｉ／ＳｉＮ／ＳｉＯ2 構造を用い
て実施することもできる。
て実施することもできる。
【００３４】また、Ｓｉ／熱酸化ＳｉＯ2 （１０００
Å）／ＳｉＮ（堆積）／ＳｉＯ2 構造を用いて実施する
こともできる。
Å）／ＳｉＮ（堆積）／ＳｉＯ2 構造を用いて実施する
こともできる。
【００３５】実施例２ この実施例は、請求項６の発明を具体化したものであ
る。図２に示すように、はり合わせ時に、段差パターン
付きＳｉ基板である基板１０の裏面側の絶縁部をなす酸
化膜１２（ＳｉＯ2 膜、図２の斜線部）を研磨により除
去してから、はり合わせる。図２、図３中、１１ａ，１
１ｂは熱酸化膜、１２ｂは熱酸化膜１１ｂとともに裏面
ＳｉＯ2 をなすＳｉＯ2 である。
る。図２に示すように、はり合わせ時に、段差パターン
付きＳｉ基板である基板１０の裏面側の絶縁部をなす酸
化膜１２（ＳｉＯ2 膜、図２の斜線部）を研磨により除
去してから、はり合わせる。図２、図３中、１１ａ，１
１ｂは熱酸化膜、１２ｂは熱酸化膜１１ｂとともに裏面
ＳｉＯ2 をなすＳｉＯ2 である。
【００３６】このように裏面の酸化膜１２を除去した結
果、裏面ＳｉＯ2 に起因する変形が防がれ、図３のグラ
フＩに示すように、変形が抑制された、良好な結果が得
られた。
果、裏面ＳｉＯ2 に起因する変形が防がれ、図３のグラ
フＩに示すように、変形が抑制された、良好な結果が得
られた。
【００３７】
【発明の効果】本発明によれば、ＳＯＩ構造におけるパ
ターン変形（伸び）を抑制でき、これにより例えばフォ
トレジスト工程時の合わせ精度を改善することができ
る。
ターン変形（伸び）を抑制でき、これにより例えばフォ
トレジスト工程時の合わせ精度を改善することができ
る。
【図１】実施例１の説明図である。
【図２】実施例２の説明図である。
【図３】作用説明のためのグラフである。
【図４】従来技術を示す。
【符号の説明】 １０ 基板 １Ａ，１１ 絶縁部（ＳｉＯ2 ） １２ 裏面酸化膜
Claims (7)
- 【請求項１】絶縁部が形成された半導体基板の該絶縁部
が形成されたがわの面に別の基板をはり合わせ、前記半
導体基板の他方のがわの面を研磨することによって絶縁
部上に半導体部分が存在するＳＯＩ構造を得るＳＯＩ構
造の形成方法において、 前記半導体基板のはり合わせ面と逆の側の面の絶縁部の
影響による変形を抑制する構成ではり合わせを行うこと
を特徴とするＳＯＩ構造の形成方法。 - 【請求項２】絶縁部が形成された半導体基板の該絶縁部
が形成されたがわの面に別の基板をはり合わせ、前記半
導体基板の他方のがわの面を研磨することによって絶縁
部上に半導体部分が存在するＳＯＩ構造を得るＳＯＩ構
造の形成方法において、 前記半導体基板には、該半導体材料より熱膨張係数の大
きな材料により層を形成してはり合わせを行うことを特
徴とするＳＯＩ構造の形成方法。 - 【請求項３】絶縁部が形成された半導体基板の該絶縁部
が形成されたがわの面に別の基板をはり合わせ、前記半
導体基板の他方のがわの面を研磨することによって絶縁
部上に半導体部分が存在するＳＯＩ構造を得るＳＯＩ構
造の形成方法において、 前記半導体基板には、はり合わせ用の接着層を形成し、
かつ該半導体材料より熱膨張係数の大きな材料により層
を形成してはり合わせを行うことを特徴とするＳＯＩ構
造の形成方法。 - 【請求項４】前記半導体材料がシリコンであり、前記半
導体材料より熱膨張係数の大きな材料がシリコンナイト
ライドである請求項２または３に記載のＳＯＩ構造の形
成方法。 - 【請求項５】前記半導体材料がシリコンであり、前記半
導体材料より熱膨張係数の大きな材料がシリコンナイト
ライドであり、前記接着層がポリシリコン層である請求
項２または３に記載のＳＯＩ構造の形成方法。 - 【請求項６】絶縁部が形成された半導体基板の該絶縁部
が形成されたがわの面に別の基板をはり合わせ、前記半
導体基板の他方のがわの面を研磨することによって絶縁
部上に半導体部分が存在するＳＯＩ構造を得るＳＯＩ構
造の形成方法において、 半導体基板の両面に絶縁部を形成し、一方の面の絶縁部
を除去した後、はり合わせを行うことを特徴とするＳＯ
Ｉ構造の形成方法。 - 【請求項７】絶縁部がＳｉＯ2 から成ることを特徴とす
る請求項１ないし６のいずれかに記載のＳＯＩ構造の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19486892A JPH0621408A (ja) | 1992-06-29 | 1992-06-29 | Ｓｏｉ構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19486892A JPH0621408A (ja) | 1992-06-29 | 1992-06-29 | Ｓｏｉ構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621408A true JPH0621408A (ja) | 1994-01-28 |
Family
ID=16331643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19486892A Pending JPH0621408A (ja) | 1992-06-29 | 1992-06-29 | Ｓｏｉ構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178667B1 (en) | 1995-12-25 | 2001-01-30 | Mizuno Corporation | Sole of baseball spiked shoe and method of measuring shearing stress distribution of baseball spiked shoe |
-
1992
- 1992-06-29 JP JP19486892A patent/JPH0621408A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6178667B1 (en) | 1995-12-25 | 2001-01-30 | Mizuno Corporation | Sole of baseball spiked shoe and method of measuring shearing stress distribution of baseball spiked shoe |
| US6182381B1 (en) | 1995-12-25 | 2001-02-06 | Mizuno Corporation | Sole of baseball spiked shoe and method of measuring shearing stress distribution of baseball spiked shoe |
| US6186000B1 (en) | 1995-12-25 | 2001-02-13 | Mizuno Corporation | Apparatus and method for measuring shearing stress distribution on the sole of a spiked shoe |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627106A (en) | Trench method for three dimensional chip connecting during IC fabrication | |
| JP2831745B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0799729B2 (ja) | 埋込み絶縁層を有する接着ウェハ構造 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JPH07153835A (ja) | 接合式ｓｏｉ半導体装置及びその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH06275525A (ja) | Ｓｏｉ基板及びその製造方法 | |
| JPH0621408A (ja) | Ｓｏｉ構造の形成方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP2552936B2 (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JPH02237121A (ja) | 半導体装置の製造方法 | |
| JPH06104410A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH02177433A (ja) | 半導体基板の製法 | |
| JP2779659B2 (ja) | 半導体装置の製造方法 | |
| JP3518083B2 (ja) | 基板の製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH04199632A (ja) | Ｓｏｉウエハ及びその製造方法 | |
| JPH03180070A (ja) | 半導体装置及びその製造方法 | |
| JP2754295B2 (ja) | 半導体基板 | |
| JP3296270B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0621407A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH05160089A (ja) | 半導体基板の製造方法 | |
| JP2811006B2 (ja) | 半導体装置の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 |