JPH06213973A - 集積回路評価装置 - Google Patents
集積回路評価装置Info
- Publication number
- JPH06213973A JPH06213973A JP5019496A JP1949693A JPH06213973A JP H06213973 A JPH06213973 A JP H06213973A JP 5019496 A JP5019496 A JP 5019496A JP 1949693 A JP1949693 A JP 1949693A JP H06213973 A JPH06213973 A JP H06213973A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- output
- microcomputer
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣ評価のためのプログラム作成の開発期間
を短縮することができ、かつ、簡単な構成からなるＩＣ
評価装置を提供すること。 【構成】 １は入力信号と出力信号を持つマイコンであ
り、ＩＮ１〜３は評価すべきＩＣの入力端子であり、同
時に出力切替回路３に入力される。出力切替回路３に
は、さらにテストモード信号を入力するＩＮ４の端子の
信号も入力されており、マイコン１からの出力信号とＩ
Ｎ１〜３の端子の入力信号のいずれか一方を選択してＩ
Ｃ内の周辺回路４を制御してモータ等制御用として出力
端子ＯＵＴ４〜７にアナログ信号等を出力する。また、
その他の周辺回路或いは入力端子よりマイコン１に入力
される信号は同時に入力切替回路２に入力される。入力
切替回路２は、出力切替回路３と同様にＩＮ４の端子の
信号によって、周辺回路或いはマイコンの信号とのいず
れか一方を選択して、出力端子ＯＵＴ１〜３に出力され
る。
を短縮することができ、かつ、簡単な構成からなるＩＣ
評価装置を提供すること。 【構成】 １は入力信号と出力信号を持つマイコンであ
り、ＩＮ１〜３は評価すべきＩＣの入力端子であり、同
時に出力切替回路３に入力される。出力切替回路３に
は、さらにテストモード信号を入力するＩＮ４の端子の
信号も入力されており、マイコン１からの出力信号とＩ
Ｎ１〜３の端子の入力信号のいずれか一方を選択してＩ
Ｃ内の周辺回路４を制御してモータ等制御用として出力
端子ＯＵＴ４〜７にアナログ信号等を出力する。また、
その他の周辺回路或いは入力端子よりマイコン１に入力
される信号は同時に入力切替回路２に入力される。入力
切替回路２は、出力切替回路３と同様にＩＮ４の端子の
信号によって、周辺回路或いはマイコンの信号とのいず
れか一方を選択して、出力端子ＯＵＴ１〜３に出力され
る。
Description
【０００１】
【産業上の利用分野】デジタルコントロール部と、周辺
回路を混在させた集積回路（以下、ＩＣと略す）のテス
トを行うＩＣ評価装置に関するものである。
回路を混在させた集積回路（以下、ＩＣと略す）のテス
トを行うＩＣ評価装置に関するものである。
【０００２】
【従来の技術】従来、デジタルコントロール部として、
１チップマイコンが使用され、ドライバやオペアンプ等
のアナログ回路や周辺ロジックは別のパッケージに収め
られ、実装されていた。
１チップマイコンが使用され、ドライバやオペアンプ等
のアナログ回路や周辺ロジックは別のパッケージに収め
られ、実装されていた。
【０００３】また、マイコンに周辺回路を混在したもの
では、ピンをテストの際切替えてマイコンだけの機能の
評価を行っているものもある。
では、ピンをテストの際切替えてマイコンだけの機能の
評価を行っているものもある。
【０００４】しかしながら、最近、機器の小型化によ
り、実装スペースの縮小やコストを下げる為にマイコン
をコアにして周辺にロジック回路とアナログ回路を混在
させた１チップのＩＣが開発され実装されるようになっ
た。
り、実装スペースの縮小やコストを下げる為にマイコン
をコアにして周辺にロジック回路とアナログ回路を混在
させた１チップのＩＣが開発され実装されるようになっ
た。
【０００５】ところが、端子の数が限られており、通常
のマイコンの信号は端子に出ていないため、ＩＣのテス
ト時には端子にマイコンの入出力を接続して、マイコン
のチェックをして、また、周辺の回路に関してはマイコ
ンのプログラムにテストプログラムを付加してテストを
行っていた。
のマイコンの信号は端子に出ていないため、ＩＣのテス
ト時には端子にマイコンの入出力を接続して、マイコン
のチェックをして、また、周辺の回路に関してはマイコ
ンのプログラムにテストプログラムを付加してテストを
行っていた。
【０００６】
【発明が解決しようとする課題】上述の如き、従来のＩ
Ｃ評価装置の場合、マイコンのプログラムにバグが存在
すると、周辺回路も不作動となり、本来、各々が別パッ
ケージの場合には周辺だけでもそれぞれ評価ができたも
のが、できなくなってしまった。さらに、技術の進歩が
早いと、ＩＣが出来上がった時点では、プログラム自身
のバージョンが古い為、実際の製品の評価が完全にはで
きず、特に、最新のプログラムはディスクリート部品で
作成した周辺回路のブレッドボードで評価しなくてはな
らず、製品に実装した状態での評価が出来ない為、プロ
グラムの作成のスピードはＩＣの製造サイクルで決ま
り、数回のサイクルを必要とし、開発に時間がかかっ
た。
Ｃ評価装置の場合、マイコンのプログラムにバグが存在
すると、周辺回路も不作動となり、本来、各々が別パッ
ケージの場合には周辺だけでもそれぞれ評価ができたも
のが、できなくなってしまった。さらに、技術の進歩が
早いと、ＩＣが出来上がった時点では、プログラム自身
のバージョンが古い為、実際の製品の評価が完全にはで
きず、特に、最新のプログラムはディスクリート部品で
作成した周辺回路のブレッドボードで評価しなくてはな
らず、製品に実装した状態での評価が出来ない為、プロ
グラムの作成のスピードはＩＣの製造サイクルで決ま
り、数回のサイクルを必要とし、開発に時間がかかっ
た。
【０００７】本発明はかかる課題を解決するためになさ
れたもので、ＩＣ評価のためのプログラム作成の開発期
間を短縮することができ、かつ、簡単な構成からなるＩ
Ｃ評価装置を提供することを目的とする。
れたもので、ＩＣ評価のためのプログラム作成の開発期
間を短縮することができ、かつ、簡単な構成からなるＩ
Ｃ評価装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明のＩＣ評価装置はモード切替えの入力端子
を備え、このモード切替え入力端子にテストモード信号
が入力されたことにより、前記デジタルコントロール部
の入力信号を所定の端子に出力し、出力信号を所定の端
子の入力信号にて制御し、前記、デジタルコントロール
部の制御を無効にして、周辺回路を制御できるように切
替える手段を備えたものである。
めに、本発明のＩＣ評価装置はモード切替えの入力端子
を備え、このモード切替え入力端子にテストモード信号
が入力されたことにより、前記デジタルコントロール部
の入力信号を所定の端子に出力し、出力信号を所定の端
子の入力信号にて制御し、前記、デジタルコントロール
部の制御を無効にして、周辺回路を制御できるように切
替える手段を備えたものである。
【０００９】
【作用】本発明によれば、モード切替の入力端子を備
え、該入力端子にテストモードを入力することにより、
デジタルコントロール部或いはマイコン部分の入力信号
を所定の端子に出力し、出力信号を所定の端子の入力信
号にて制御し、該デジタルコントロール部或いはマイコ
ン部分の制御を無効にして、周辺回路を制御できるよう
に切替える手段を備えたことにより、デジタルコントロ
ール部或いはマイコン部分をＩＣの外に設けて、周辺回
路の制御をすることが可能になった為アナログ回路等を
含むＩＣを製品に実装した状態でデジタル信号の接続の
みで、エミュレータ等を使い、最新のプログラムの評価
が可能となる。
え、該入力端子にテストモードを入力することにより、
デジタルコントロール部或いはマイコン部分の入力信号
を所定の端子に出力し、出力信号を所定の端子の入力信
号にて制御し、該デジタルコントロール部或いはマイコ
ン部分の制御を無効にして、周辺回路を制御できるよう
に切替える手段を備えたことにより、デジタルコントロ
ール部或いはマイコン部分をＩＣの外に設けて、周辺回
路の制御をすることが可能になった為アナログ回路等を
含むＩＣを製品に実装した状態でデジタル信号の接続の
みで、エミュレータ等を使い、最新のプログラムの評価
が可能となる。
【００１０】さらには、アナログ回路を含む周辺回路の
ＩＣでの評価が可能となり、開発期間を大幅に短縮する
ばかりでなく、ディスクリート部品で構成する周辺回路
のブレッドボードも必要なくなり、開発負荷も大幅に減
少した。
ＩＣでの評価が可能となり、開発期間を大幅に短縮する
ばかりでなく、ディスクリート部品で構成する周辺回路
のブレッドボードも必要なくなり、開発負荷も大幅に減
少した。
【００１１】
【実施例】図１は本発明の第１の実施例であるＩＣ評価
装置の概略構成を示すブロック図である。図において、
１は入力信号と出力信号を持つマイコンであり、本実施
例に直接関与しない信号は省略してある。
装置の概略構成を示すブロック図である。図において、
１は入力信号と出力信号を持つマイコンであり、本実施
例に直接関与しない信号は省略してある。
【００１２】ＩＮ１〜３は評価すべきＩＣの入力端子で
あり、同時に出力切替回路３に入力される。
あり、同時に出力切替回路３に入力される。
【００１３】出力切替回路３には、さらにテストモード
信号を入力するＩＮ４の端子の信号も入力されており、
マイコン１からの出力信号とＩＮ１〜３の端子の入力信
号のいずれか一方を選択してＩＣ内の周辺回路４を制御
して不図示のモータ等制御用として出力端子ＯＵＴ４〜
７にアナログ信号等を出力する。
信号を入力するＩＮ４の端子の信号も入力されており、
マイコン１からの出力信号とＩＮ１〜３の端子の入力信
号のいずれか一方を選択してＩＣ内の周辺回路４を制御
して不図示のモータ等制御用として出力端子ＯＵＴ４〜
７にアナログ信号等を出力する。
【００１４】また、その他の周辺回路或いは入力端子よ
りマイコン１に入力される信号は同時に入力切替回路２
に入力される。
りマイコン１に入力される信号は同時に入力切替回路２
に入力される。
【００１５】入力切替回路２は、出力切替回路３と同様
にＩＮ４の端子の信号によって、周辺回路或いはマイコ
ンの信号とのいずれか一方を選択して、出力端子ＯＵＴ
１〜３に出力される。
にＩＮ４の端子の信号によって、周辺回路或いはマイコ
ンの信号とのいずれか一方を選択して、出力端子ＯＵＴ
１〜３に出力される。
【００１６】図２は、図１の出力切替回路３の内部を具
体的に示した回路図である。図２において、２１〜２３
は２つの２入力アンドと１つの２入力オアゲートより構
成されるセレクトゲートであり、信号Ｌがハイレベルで
あれば各々信号ｃ，ｂ，ａを出力し、信号Ｌがローレベ
ルであれば各々信号Ｃ，Ｂ，Ａを出力する。
体的に示した回路図である。図２において、２１〜２３
は２つの２入力アンドと１つの２入力オアゲートより構
成されるセレクトゲートであり、信号Ｌがハイレベルで
あれば各々信号ｃ，ｂ，ａを出力し、信号Ｌがローレベ
ルであれば各々信号Ｃ，Ｂ，Ａを出力する。
【００１７】図３は、図１の入力切替回路２の内部を具
体的に示した回路図である。図３において、３１〜３３
は、２１〜２３と同様にセレクトゲートである。信号Ｌ
がハイレベルであれば各々信号Ｄ，Ｅ，Ｆを出力され、
信号Ｌがローレベルであれば各々信号ｄ，ｅ，ｆが出力
される。
体的に示した回路図である。図３において、３１〜３３
は、２１〜２３と同様にセレクトゲートである。信号Ｌ
がハイレベルであれば各々信号Ｄ，Ｅ，Ｆを出力され、
信号Ｌがローレベルであれば各々信号ｄ，ｅ，ｆが出力
される。
【００１８】図４は本発明の第２の実施例を示す回路図
である。
である。
【００１９】マイコンは一般的に複数の出力ポートを備
えており、図１に示す構成だと、端子がポートの個数分
必要であり、足りなくなることになる。
えており、図１に示す構成だと、端子がポートの個数分
必要であり、足りなくなることになる。
【００２０】上記欠点を解決するために、第２の実施例
では外部にあるマイコンのポートのアドレスを端子ＩＮ
１０，１１の入力端子に入力し、それにより該ポートの
データをＩＮ１３〜１５の入力端子に入力し、データの
変化のあった場合のみ所定時間ＩＮ１０，１１及びＩＮ
１３〜１５に入力して入力端子ＩＮ１２のラッチ信号に
よって、アンドゲート４２〜４５とデコーダ４１によっ
てアドレス変換されたポート出力として、３ビットラッ
チ４６〜４９の１つにラッチされ、複数のポート出力が
少ない端子によって制御されたことになり、このラッチ
されたポート出力は図１の出力切替回路３に入力され
る。出力切替回路３はポート出力信号分拡張するだけで
よい。
では外部にあるマイコンのポートのアドレスを端子ＩＮ
１０，１１の入力端子に入力し、それにより該ポートの
データをＩＮ１３〜１５の入力端子に入力し、データの
変化のあった場合のみ所定時間ＩＮ１０，１１及びＩＮ
１３〜１５に入力して入力端子ＩＮ１２のラッチ信号に
よって、アンドゲート４２〜４５とデコーダ４１によっ
てアドレス変換されたポート出力として、３ビットラッ
チ４６〜４９の１つにラッチされ、複数のポート出力が
少ない端子によって制御されたことになり、このラッチ
されたポート出力は図１の出力切替回路３に入力され
る。出力切替回路３はポート出力信号分拡張するだけで
よい。
【００２１】図５は、図４で外部のマイコンのポート出
力信号のアドレスとデータとラッチ信号を形成する為の
回路をデータ１本について示したものである。
力信号のアドレスとデータとラッチ信号を形成する為の
回路をデータ１本について示したものである。
【００２２】Ｄラッチ５１のＤ入力にポート出力のデー
タが入力され、クロック端子にはマイコンの動作クロッ
ク以上のクロックが入力されており、十分マイコンのポ
ート出力変化をアドレス、データ、ラッチ信号に変換可
能である。すなわち変化のあったデータ信号のみにＤラ
ッチ５１，５２とエクスクルーシブオアゲート５３によ
って１クロック巾のパルスが発生され、該パルスは発生
したアドレス信号となり、同時に２入力アンドゲート５
６によって発生したポートアドレスのデータがデータと
して出力される。
タが入力され、クロック端子にはマイコンの動作クロッ
ク以上のクロックが入力されており、十分マイコンのポ
ート出力変化をアドレス、データ、ラッチ信号に変換可
能である。すなわち変化のあったデータ信号のみにＤラ
ッチ５１，５２とエクスクルーシブオアゲート５３によ
って１クロック巾のパルスが発生され、該パルスは発生
したアドレス信号となり、同時に２入力アンドゲート５
６によって発生したポートアドレスのデータがデータと
して出力される。
【００２３】さらに、エクスクルーシブオア５３の出力
はＤラッチ５５のＤ入力に入力される。
はＤラッチ５５のＤ入力に入力される。
【００２４】Ｄラッチ５５のクロックにはクロック信号
をインバータ５４で反転した信号が入力されるので、ラ
ッチ信号として、エクスクルーシブオア５３の半クロッ
ク遅れた信号が出力される。
をインバータ５４で反転した信号が入力されるので、ラ
ッチ信号として、エクスクルーシブオア５３の半クロッ
ク遅れた信号が出力される。
【００２５】図６は図４の３ビットラッチ４６〜４９を
省略可能とする為の本発明の第３の実施例を示すブロッ
ク図である。図６において、６１はマイコンの出力ポー
ト６４〜６６のデータバス６３とラッチ信号を信号Ｌに
よってマイコンの制御信号と外部からの信号とを切り替
えている。
省略可能とする為の本発明の第３の実施例を示すブロッ
ク図である。図６において、６１はマイコンの出力ポー
ト６４〜６６のデータバス６３とラッチ信号を信号Ｌに
よってマイコンの制御信号と外部からの信号とを切り替
えている。
【００２６】６２は図２に示した出力切替回路と回路構
成は同様であるので説明は省略する。
成は同様であるので説明は省略する。
【００２７】図７は、本実施例を具体的に示した応用例
のブロック図である。
のブロック図である。
【００２８】図７において、７１はＩＣであり、７９が
ある装置に実装された状態を示したものであり、モータ
８０、発光ダイオード８１が、ＩＣ７１に接続されてお
り、さらにスイッチ７２〜７７がＩＣ７１との接続をカ
ットされ、また、変換回路７８にスイッチ７２〜７７の
信号及びＩＣ７１の周辺回路を制御すべくカットされた
入力端子、出力端子及び空ピンと接続されている。
ある装置に実装された状態を示したものであり、モータ
８０、発光ダイオード８１が、ＩＣ７１に接続されてお
り、さらにスイッチ７２〜７７がＩＣ７１との接続をカ
ットされ、また、変換回路７８にスイッチ７２〜７７の
信号及びＩＣ７１の周辺回路を制御すべくカットされた
入力端子、出力端子及び空ピンと接続されている。
【００２９】変換回路７８は図５に示すような回路構成
を持ち、外部マイコン７９のポート出力信号を少ない信
号数に変換し、ＩＣ７１に出力される。
を持ち、外部マイコン７９のポート出力信号を少ない信
号数に変換し、ＩＣ７１に出力される。
【００３０】また、スイッチ７２〜７７はマイコンに入
力される信号なので、直接外部マイコンに入力させて、
ＩＣ７１に入る信号は図３に示す回路によってＩＣ７１
の外に出力されて変換回路７８を通して外部マイコン７
９に入力される。ここで変換回路７８を通すのは、本来
スイッチ７２〜７７が入るＩＣ７１の入力信号を無視す
るためである。
力される信号なので、直接外部マイコンに入力させて、
ＩＣ７１に入る信号は図３に示す回路によってＩＣ７１
の外に出力されて変換回路７８を通して外部マイコン７
９に入力される。ここで変換回路７８を通すのは、本来
スイッチ７２〜７７が入るＩＣ７１の入力信号を無視す
るためである。
【００３１】図８は、図３に示す入力切替回路の出力の
他の実施例を示す回路図である。図８において、本来入
力であるＩＮ端子に対して、３ステートバッファー８１
の出力を接続し、通常はハイインピータンス出力とし
て、信号Ｌがハイレベルになると３ステートバッファー
の入力を出力するようにしたものである。
他の実施例を示す回路図である。図８において、本来入
力であるＩＮ端子に対して、３ステートバッファー８１
の出力を接続し、通常はハイインピータンス出力とし
て、信号Ｌがハイレベルになると３ステートバッファー
の入力を出力するようにしたものである。
【００３２】同様に、出力端子についても、モードが切
替わった時点でハイインピーダンスとして、入力端子と
して使用することも当然考えられる。
替わった時点でハイインピーダンスとして、入力端子と
して使用することも当然考えられる。
【００３３】また、テストモードを１つとして書いてあ
るが、テストモードを複数持ち、その１つにマイコン評
価用の端子入出力することを兼ねてもよい。
るが、テストモードを複数持ち、その１つにマイコン評
価用の端子入出力することを兼ねてもよい。
【００３４】
【発明の効果】以上説明したように、本発明はモード切
替の入力端子を備え、該モード入力端子にテストモード
を入力することにより、デジタルコントロール部或いは
マイコン部分の入力信号を所定の端子に出力し、出力信
号を所定の端子の入力信号にて制御し、該デジタルコン
トロール部或いはマイコン部分の制御を無効にして、周
辺回路を制御できるように切替える手段を備えたことに
より、デジタルコントロール部或いはマイコン部分をＩ
Ｃの外に設けて、周辺回路を制御することが可能になっ
た為、アナログ回路を含むＩＣを製品に実装した状態で
デジタル信号の接続のみで、エミュレータ等を使い、最
新のプログラムでの評価が可能となる。
替の入力端子を備え、該モード入力端子にテストモード
を入力することにより、デジタルコントロール部或いは
マイコン部分の入力信号を所定の端子に出力し、出力信
号を所定の端子の入力信号にて制御し、該デジタルコン
トロール部或いはマイコン部分の制御を無効にして、周
辺回路を制御できるように切替える手段を備えたことに
より、デジタルコントロール部或いはマイコン部分をＩ
Ｃの外に設けて、周辺回路を制御することが可能になっ
た為、アナログ回路を含むＩＣを製品に実装した状態で
デジタル信号の接続のみで、エミュレータ等を使い、最
新のプログラムでの評価が可能となる。
【００３５】さらには、アナログ回路を含む周辺回路の
ＩＣでの評価が可能となり、開発期間を大幅に短縮する
ばかりでなく、ディスクリート部品で構成する周辺回路
のブレッドボードも必要なくなり、開発負荷も大幅に減
少した。
ＩＣでの評価が可能となり、開発期間を大幅に短縮する
ばかりでなく、ディスクリート部品で構成する周辺回路
のブレッドボードも必要なくなり、開発負荷も大幅に減
少した。
【図１】本発明の第１の実施例であるＩＣ評価装置の概
略構成を示すブロック図である。
略構成を示すブロック図である。
【図２】図１に示した出力切替回路の具体的な回路図で
ある。
ある。
【図３】図１に示した入力切替回路の具体的な回路図で
ある。
ある。
【図４】本発明の第２の実施例での主要部の概略を示す
ブロック図である。
ブロック図である。
【図５】図４の実施例を制御する為の外部回路図であ
る。
る。
【図６】本発明の第３の実施例の主要部の概略構成を示
すブロック図である。
すブロック図である。
【図７】本発明の応用例示すブロック図である。
【図８】図３に示す入力切替回路の他の実施例を示す回
路図である。
路図である。
１ マイコン ２ 入力切替回路 ３ 出力切替回路 ４ 周辺回路 ７１ 集積回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｍ 8427−4Ｍ
Claims (1)
- 【請求項１】 デジタルコントロール部と、周辺ロジッ
ク回路及びアナログ回路を混在させた集積回路とからな
る集積回路評価装置において、モード切替えの入力端子
を備え、このモード切替え入力端子にテストモード信号
が入力されたことにより、前記デジタルコントロール部
の入力信号を所定の端子に出力し、出力信号を所定の端
子の入力信号にて制御し、前記、デジタルコントロール
部の制御を無効にして、周辺回路を制御できるように切
替える手段を備えたことを特徴とする集積回路評価装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019496A JPH06213973A (ja) | 1993-01-13 | 1993-01-13 | 集積回路評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5019496A JPH06213973A (ja) | 1993-01-13 | 1993-01-13 | 集積回路評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06213973A true JPH06213973A (ja) | 1994-08-05 |
Family
ID=12000987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5019496A Pending JPH06213973A (ja) | 1993-01-13 | 1993-01-13 | 集積回路評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06213973A (ja) |
-
1993
- 1993-01-13 JP JP5019496A patent/JPH06213973A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2868213B2 (ja) | 個別試験可能論理モジュールを有する論理回路 | |
| US5828824A (en) | Method for debugging an integrated circuit using extended operating modes | |
| US20140215282A1 (en) | 1149.1 tap linking modules | |
| JP4800944B2 (ja) | Ｊｔａｇポート、タップ・リンク・モジュール及びオフ・チップｔａｐインタフェース・ポートを備えた集積回路 | |
| JPH02245943A (ja) | バス実行スキヤン・テスト方法及び装置 | |
| GB2350706A (en) | Debugging semiconductor integrated circuit device with processor | |
| JPH1183956A (ja) | 集積回路 | |
| JPH06105284B2 (ja) | 大規模集積回路のテストデ−タ作成方法 | |
| KR100188170B1 (ko) | 회로소자 상태의 진단 장치 및 그 방법, 디지탈 프로세서 시스템 | |
| US6058468A (en) | Central processing unit and microcomputer having testing of circuitry external to the central processing unit | |
| EP0633529B1 (en) | Emulation system for microcomputer | |
| JPH06213973A (ja) | 集積回路評価装置 | |
| US7890737B2 (en) | Microcomputer and functional evaluation chip | |
| US5872796A (en) | Method for interfacing boundary-scan circuitry with linearized impedance control type output drivers | |
| US4766593A (en) | Monolithically integrated testable registers that cannot be directly addressed | |
| JP3074978B2 (ja) | エミュレーション装置 | |
| JPH07119790B2 (ja) | 半導体集積装置 | |
| JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
| JPH01263739A (ja) | 情報処理装置 | |
| JPH035953Y2 (ja) | ||
| JPH06161809A (ja) | 半導体集積回路装置 | |
| JPH06300821A (ja) | コントローラ内蔵のｌｓｉ | |
| JPH0241793B2 (ja) | ||
| JPS5868156A (ja) | 集積回路 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 |