JPH06205066A - 変調信号評価装置 - Google Patents
変調信号評価装置Info
- Publication number
- JPH06205066A JPH06205066A JP34828992A JP34828992A JPH06205066A JP H06205066 A JPH06205066 A JP H06205066A JP 34828992 A JP34828992 A JP 34828992A JP 34828992 A JP34828992 A JP 34828992A JP H06205066 A JPH06205066 A JP H06205066A
- Authority
- JP
- Japan
- Prior art keywords
- baud rate
- fir filter
- modulation signal
- phase difference
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 補間シンボルレート位置と対応したサンプル
データを得る為のＦＩＲフィルタの演算処理を簡単にす
る。 【構成】 バッファメモリ１３の出力はＦＩＲフィルタ
１５に通される。又変調信号の変換点と、復調用シンボ
ルクロックとの位相差θが検出部１７で検出され、この
ボーレート位相θに応じて重み設定部２２により各サン
プリングクロックに対するボーレート位置の位相差と対
応してインパルス応答ごとの各部をずらした重みがＦＩ
Ｒフィルタ１５に設定される。サンプリングクロックレ
ートは入力変調信号のボーレートの整数倍とされ、サン
プリングクロックとボーレート位置との位相差は常に一
定でこの位相差に応じてＦＩＲフィルタ１５の重みを１
度設定すればよい。ＦＩＲフィルタ１５によりボーレー
ト位置に対するデータが求まり、これが変調精度演算部
１６に供給され変調精度が演算される。
データを得る為のＦＩＲフィルタの演算処理を簡単にす
る。 【構成】 バッファメモリ１３の出力はＦＩＲフィルタ
１５に通される。又変調信号の変換点と、復調用シンボ
ルクロックとの位相差θが検出部１７で検出され、この
ボーレート位相θに応じて重み設定部２２により各サン
プリングクロックに対するボーレート位置の位相差と対
応してインパルス応答ごとの各部をずらした重みがＦＩ
Ｒフィルタ１５に設定される。サンプリングクロックレ
ートは入力変調信号のボーレートの整数倍とされ、サン
プリングクロックとボーレート位置との位相差は常に一
定でこの位相差に応じてＦＩＲフィルタ１５の重みを１
度設定すればよい。ＦＩＲフィルタ１５によりボーレー
ト位置に対するデータが求まり、これが変調精度演算部
１６に供給され変調精度が演算される。
Description
【０００１】
【産業上の利用分野】この発明はＱＰＳＫ変調信号、Ｄ
ＱＳＰＫ変調信号等の変調精度を評価する装置、特にそ
のデジタル処理に伴うボーレート位置データの補間部分
に係わる。
ＱＳＰＫ変調信号等の変調精度を評価する装置、特にそ
のデジタル処理に伴うボーレート位置データの補間部分
に係わる。
【０００２】
【従来の技術】図２ａに従来の変調信号評価装置を示
す。入力端子１１よりの、例えばＱＰＳＫ変調信号はＡ
Ｄ変換器１２においてサンプリングクロック発生器１３
からのサンプリングクロック毎にデジタルデータに変換
され、その変換されたデジタルデータはバッファメモリ
１４に一時蓄えられる。そのバッファメモリ１４から読
みだされたデジタルデータはＦＩＲフィルタ１５におい
て、その変調ビット位置が補間されてデータが取り出さ
れて、変調精度演算部１６へ供給される。
す。入力端子１１よりの、例えばＱＰＳＫ変調信号はＡ
Ｄ変換器１２においてサンプリングクロック発生器１３
からのサンプリングクロック毎にデジタルデータに変換
され、その変換されたデジタルデータはバッファメモリ
１４に一時蓄えられる。そのバッファメモリ１４から読
みだされたデジタルデータはＦＩＲフィルタ１５におい
て、その変調ビット位置が補間されてデータが取り出さ
れて、変調精度演算部１６へ供給される。
【０００３】図２ｃに示すように、入力変調信号の変調
ビットの変化位置、つまりボーレート位置に対してＡＤ
変換器１２に於けるサンプリングクロックは図２ｄに示
すように、ずれており、しかもそのずれはボーレート位
置ごとにφ1 、φ2 、φ3 、…と示すように順次変化し
ている。ところで変調精度を正しく測定するためにはボ
ーレート位置が重要であり、従ってボーレート位置のデ
ータを補間して得るようにされている。このため入力変
調信号を復調するためのシンボルクロック（図２ｅ）と
ボーレート位置との位相差（ボーレート位相）θをボー
レート位相検出部１７で検出し、この検出したボーレー
ト位相θとサンプリングクロックの位相とから演算によ
り各ボーレート位置ごとにサンプリングクロックに対す
るその位相差φ1 、φ2 、…を順次演算し、その演算結
果に応じてＦＩＲフィルタ１５に対する重み設定を、重
み設定部１８に於いて行っていた。つまりＦＩＲフィル
タ１５においてはその加算データの中心時点に対する重
みが、インパルス応答（図２ｂ）の中心値と一致するよ
うにし、且つインパルス応答の各部の対応する波形の振
幅に応じてＦＩＲフィルタの対応する重みが設定されて
いるが、この場合その重みを前述したφ位置に応じてず
らして設定する。
ビットの変化位置、つまりボーレート位置に対してＡＤ
変換器１２に於けるサンプリングクロックは図２ｄに示
すように、ずれており、しかもそのずれはボーレート位
置ごとにφ1 、φ2 、φ3 、…と示すように順次変化し
ている。ところで変調精度を正しく測定するためにはボ
ーレート位置が重要であり、従ってボーレート位置のデ
ータを補間して得るようにされている。このため入力変
調信号を復調するためのシンボルクロック（図２ｅ）と
ボーレート位置との位相差（ボーレート位相）θをボー
レート位相検出部１７で検出し、この検出したボーレー
ト位相θとサンプリングクロックの位相とから演算によ
り各ボーレート位置ごとにサンプリングクロックに対す
るその位相差φ1 、φ2 、…を順次演算し、その演算結
果に応じてＦＩＲフィルタ１５に対する重み設定を、重
み設定部１８に於いて行っていた。つまりＦＩＲフィル
タ１５においてはその加算データの中心時点に対する重
みが、インパルス応答（図２ｂ）の中心値と一致するよ
うにし、且つインパルス応答の各部の対応する波形の振
幅に応じてＦＩＲフィルタの対応する重みが設定されて
いるが、この場合その重みを前述したφ位置に応じてず
らして設定する。
【０００４】つまり重み設定部１８にはφ1 、φ2 、φ
3 、…にそれぞれ応じた重みの組を予め用意しておき、
測定したボーレート位相θに応じて各シンボルクロック
ごとに、その求めたサンプリングクロックとの位相差φ
1 、φ2 、…をそれぞれ演算し、これに対応した重みの
組を各シンボルクロックごとにＦＩＲフィルタ１５に設
定している。これにより変調信号の変換点における入力
変調信号の対応したデータが補間されて得られる。よっ
て変調精度演算部１６により正しい変調精度の演算を行
うことができる。
3 、…にそれぞれ応じた重みの組を予め用意しておき、
測定したボーレート位相θに応じて各シンボルクロック
ごとに、その求めたサンプリングクロックとの位相差φ
1 、φ2 、…をそれぞれ演算し、これに対応した重みの
組を各シンボルクロックごとにＦＩＲフィルタ１５に設
定している。これにより変調信号の変換点における入力
変調信号の対応したデータが補間されて得られる。よっ
て変調精度演算部１６により正しい変調精度の演算を行
うことができる。
【０００５】
【発明が解決しようとする課題】以上述べたように従来
の変調信号評価装置においてはＦＩＲフィルタ１５に対
する設定を各シンボル周期ごとに設定し直しを行う必要
があり、このＦＩＲフィルタ処理演算が非常に複雑とな
っていた。つまり通常ＦＩＲフィルタ１５のフィルタ処
理はＣＰＵによる演算処理により行われているが、その
演算処理が非常に複雑となっていた。
の変調信号評価装置においてはＦＩＲフィルタ１５に対
する設定を各シンボル周期ごとに設定し直しを行う必要
があり、このＦＩＲフィルタ処理演算が非常に複雑とな
っていた。つまり通常ＦＩＲフィルタ１５のフィルタ処
理はＣＰＵによる演算処理により行われているが、その
演算処理が非常に複雑となっていた。
【０００６】
【課題を解決するための手段】この発明によれば、サン
プリングクロックの速度は入力変調信号のボーレートの
ｎ倍（ｎは整数）に設定されており、変調信号のボーレ
ート位相に応じてＦＩＲフィルタの重みが設定される。
プリングクロックの速度は入力変調信号のボーレートの
ｎ倍（ｎは整数）に設定されており、変調信号のボーレ
ート位相に応じてＦＩＲフィルタの重みが設定される。
【０００７】
【実施例】図１Ａにこの発明の実施例を示し、図２と対
応する部分に同一符号を付けてある。この発明において
は、ＡＤ変換器１２に対するサンプリングクロック発生
器２１のクロック速度を入力信号のボーレート、つまり
入力信号を復調するためのシンボルクロックの速度のｎ
倍（整数倍）に設定する。このように設定されているた
め、このサンプリングクロックは例えば図２ｆに示すよ
うに、その周期ＴS'はシンボルボーレート位置の周期Ｔ
b の１／ｎとなりボーレート位置のサンプリングクロッ
クに対する位相差は一定値φとなる。従ってボーレート
位相検出部１７で検出した位相差θに応じて重み設定部
２２によるＦＩＲフィルタ１５に対する重み設定は各ボ
ーレート周期ごとに変更すること無く、その求まったθ
に対応する位相差φと対応した重みの組を一度設定すれ
ばよく、ＦＩＲフィルタ１５のフィルタ処理演算がすこ
ぶる簡単になる。
応する部分に同一符号を付けてある。この発明において
は、ＡＤ変換器１２に対するサンプリングクロック発生
器２１のクロック速度を入力信号のボーレート、つまり
入力信号を復調するためのシンボルクロックの速度のｎ
倍（整数倍）に設定する。このように設定されているた
め、このサンプリングクロックは例えば図２ｆに示すよ
うに、その周期ＴS'はシンボルボーレート位置の周期Ｔ
b の１／ｎとなりボーレート位置のサンプリングクロッ
クに対する位相差は一定値φとなる。従ってボーレート
位相検出部１７で検出した位相差θに応じて重み設定部
２２によるＦＩＲフィルタ１５に対する重み設定は各ボ
ーレート周期ごとに変更すること無く、その求まったθ
に対応する位相差φと対応した重みの組を一度設定すれ
ばよく、ＦＩＲフィルタ１５のフィルタ処理演算がすこ
ぶる簡単になる。
【０００８】このＦＩＲフィルタ１５の出力はｎサンプ
ルごとに出力すれば、そのボーレート位置に対応したサ
ンプル入力信号のサンプル値が得られ、又ＣＰＵによる
演算においては１回演算するごとにｎサンプルだけデー
タをずらすことにより、その、つまりＦＩＲフィルタの
ｎサンプルごとの演算に対応するときの演算だけを行
い、途中の演算は省略することができる。最もその他の
演算も必要とするときは全てのサンプリングクロックご
とに演算を行えばよい。
ルごとに出力すれば、そのボーレート位置に対応したサ
ンプル入力信号のサンプル値が得られ、又ＣＰＵによる
演算においては１回演算するごとにｎサンプルだけデー
タをずらすことにより、その、つまりＦＩＲフィルタの
ｎサンプルごとの演算に対応するときの演算だけを行
い、途中の演算は省略することができる。最もその他の
演算も必要とするときは全てのサンプリングクロックご
とに演算を行えばよい。
【０００９】このボーレート位相検出部１７としては従
来のように入力端子１１からの信号を直交検波し、その
同相成分と直交成分とをそれぞれデジタル変換し、その
デジタル変換データをそれぞれ自乗演算し、更にこれら
自乗演算したものを加算し、その加算したものについて
シンボルクロックと同期した正弦波及び余弦波との相関
を取り、その相関出力から求めてもよいが、図１Ｂに示
すようにして求めてもよい。即ち図１Ａのバッファメモ
リ１３からのデータを自乗演算器２３に供給し、その演
算出力を乗算器２４、２５に供給する。シンボルクロッ
クと同期した正弦波発振器２６よりの正弦波信号を乗算
器２４に供給して、自乗演算器２３の出力との相関を求
め、又この正弦波信号を移相器２７で９０°位相ずらし
た余弦波信号を乗算器２５に供給して余弦波信号と自乗
演算器２３の出力との相関を求め、これら乗算器２４、
２５の各乗算値をそれぞれ累積加算器２８、２９でシン
ボルクロックの１周期以上累積加算し、割り算器３１に
おいて累積加算器２８の出力を累積加算器２５の出力で
割り算し、その割り算結果を逆正接演算器３２で逆正接
（アークタンジェント）を得て、ボーレート位相を検出
するようにすることもできる。
来のように入力端子１１からの信号を直交検波し、その
同相成分と直交成分とをそれぞれデジタル変換し、その
デジタル変換データをそれぞれ自乗演算し、更にこれら
自乗演算したものを加算し、その加算したものについて
シンボルクロックと同期した正弦波及び余弦波との相関
を取り、その相関出力から求めてもよいが、図１Ｂに示
すようにして求めてもよい。即ち図１Ａのバッファメモ
リ１３からのデータを自乗演算器２３に供給し、その演
算出力を乗算器２４、２５に供給する。シンボルクロッ
クと同期した正弦波発振器２６よりの正弦波信号を乗算
器２４に供給して、自乗演算器２３の出力との相関を求
め、又この正弦波信号を移相器２７で９０°位相ずらし
た余弦波信号を乗算器２５に供給して余弦波信号と自乗
演算器２３の出力との相関を求め、これら乗算器２４、
２５の各乗算値をそれぞれ累積加算器２８、２９でシン
ボルクロックの１周期以上累積加算し、割り算器３１に
おいて累積加算器２８の出力を累積加算器２５の出力で
割り算し、その割り算結果を逆正接演算器３２で逆正接
（アークタンジェント）を得て、ボーレート位相を検出
するようにすることもできる。
【００１０】サンプリングクロックの速度をボーレート
のｎ倍とするが、そのｎをＡ×Ｂ（Ａ、Ｂは共に整数）
と設定し、ＦＩＲフィルタにおいて、そのサンプリング
周期のＡ又はＢごとにデータを取り出し、或いはＡ、Ｂ
と対応する時点ごとに、サンプルデータの演算を行うこ
とによって、ボーレートの周期の１／Ａ又は１／Ｂごと
のサンプル信号を得るようにすることもできる。
のｎ倍とするが、そのｎをＡ×Ｂ（Ａ、Ｂは共に整数）
と設定し、ＦＩＲフィルタにおいて、そのサンプリング
周期のＡ又はＢごとにデータを取り出し、或いはＡ、Ｂ
と対応する時点ごとに、サンプルデータの演算を行うこ
とによって、ボーレートの周期の１／Ａ又は１／Ｂごと
のサンプル信号を得るようにすることもできる。
【００１１】
【発明の効果】以上述べたようにこの発明によれば、入
力信号のサンプリングクロックのレートがその入力信号
のボーレートの整数倍となっているため、ＦＩＲフィル
タに於ける重み設定がその入力信号に対するサンプリン
グシンボルクロックとの位相差、つまりボーレート位相
を１度検出してこれと対応した重み設定を１回行えば良
く、ボーレート周期ごとに重み設定をする必要が無く、
ＦＩＲフィルタの重み設定や、或いはＦＩＲフィルタの
フィルタ演算処理がすこぶる簡単になる。
力信号のサンプリングクロックのレートがその入力信号
のボーレートの整数倍となっているため、ＦＩＲフィル
タに於ける重み設定がその入力信号に対するサンプリン
グシンボルクロックとの位相差、つまりボーレート位相
を１度検出してこれと対応した重み設定を１回行えば良
く、ボーレート周期ごとに重み設定をする必要が無く、
ＦＩＲフィルタの重み設定や、或いはＦＩＲフィルタの
フィルタ演算処理がすこぶる簡単になる。
【図１】Ａはこの発明の実施例を示すブロック図、Ｂは
そのボーレート位相検出部１７の１例を示すブロック図
である。
そのボーレート位相検出部１７の１例を示すブロック図
である。
【図２】ａは従来の変調信号評価装置を示すブロック
図、ｂ乃至ｆはこの発明に於けるボーレート位置とサン
プリングクロックとの関係例を示す図、ｇはＦＩＲフィ
ルタの重みを決定するインパルス応答を示す図である。
図、ｂ乃至ｆはこの発明に於けるボーレート位置とサン
プリングクロックとの関係例を示す図、ｇはＦＩＲフィ
ルタの重みを決定するインパルス応答を示す図である。
Claims (2)
- 【請求項１】 入力変調信号をＡＤ変換器でＡＤ変換
し、その変換されたデジタル信号をＦＩＲフィルタを通
して上記入力変調信号のボーレート位置と対応したデー
タを得、そのデータを処理して上記入力変調信号の変調
精度を求める変調信号評価装置において、 上記ＡＤ変換器のＡＤ変換サンプルクロックの速度が上
記ボーレートのｎ倍（ｎは整数）に設定され、 且つ上記入力変調信号のボーレート位相を検出し、その
位相に応じて上記ＦＩＲフィルタの重みが設定される、 ことを特徴とする変調信号評価装置。 - 【請求項２】 上記ｎはＡ×Ｂ（Ａ、Ｂは共に整数）と
され、上記ＦＩＲフィルタは上記Ａ又はＢで上記ボーレ
ート間隔を分割した時点に取り出すようにされたことを
特徴とする請求項１記載の変調信号評価装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34828992A JPH06205066A (ja) | 1992-12-28 | 1992-12-28 | 変調信号評価装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34828992A JPH06205066A (ja) | 1992-12-28 | 1992-12-28 | 変調信号評価装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06205066A true JPH06205066A (ja) | 1994-07-22 |
Family
ID=18396039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34828992A Withdrawn JPH06205066A (ja) | 1992-12-28 | 1992-12-28 | 変調信号評価装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06205066A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003512765A (ja) * | 1999-10-15 | 2003-04-02 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | デジタル変調された受信信号の測定用復調と変調誤り測定のための装置 |
| US8767884B2 (en) | 2011-03-14 | 2014-07-01 | Kabushiki Kaisha Toshiba | Receiver |
-
1992
- 1992-12-28 JP JP34828992A patent/JPH06205066A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003512765A (ja) * | 1999-10-15 | 2003-04-02 | ローデ ウント シュワルツ ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニー コマンディット ゲゼルシャフト | デジタル変調された受信信号の測定用復調と変調誤り測定のための装置 |
| US8767884B2 (en) | 2011-03-14 | 2014-07-01 | Kabushiki Kaisha Toshiba | Receiver |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675614A (en) | Phase difference measurement system | |
| US5590158A (en) | Method and apparatus for estimating PSK modulated signals | |
| JPH0666818B2 (ja) | 同期復調器 | |
| US20040085096A1 (en) | Efficient digital method of and system for determining the instantaneous phase and amplitude of a vibratory accelerometer and other sensors | |
| JPH0829229A (ja) | コリオリ質量流量計 | |
| US4099245A (en) | Transducer signalling apparatus | |
| JPH08287173A (ja) | ディジタル角度検出方法 | |
| US5019823A (en) | Frequency measurement | |
| US4567442A (en) | Method and apparatus for demodulating time-discrete frequency-modulated signals | |
| US6794857B2 (en) | Apparatus and method for measuring a phase delay characteristic | |
| JPH06205066A (ja) | 変調信号評価装置 | |
| US6738435B1 (en) | Matched-filter frequency-shift-keyed receiver using degenerate digital signal processing techniques | |
| GB2234411A (en) | Integrated circuit for digital demodulation | |
| JP3621055B2 (ja) | 入力信号を同期化する方法 | |
| JP3819592B2 (ja) | ６４ｑａｍ、２５６ｑａｍ変調解析方法 | |
| JP3099327B2 (ja) | 位相計測回路 | |
| JPH06205065A (ja) | ボーレート位相評価装置 | |
| JP3402375B2 (ja) | Ｄｑｐｓｋ変調信号評価装置 | |
| JPH0651004A (ja) | 回路素子の定数測定装置 | |
| JP3193081B2 (ja) | 角変調信号の復調装置 | |
| JPS58172559A (ja) | 信号電力対雑音電力比測定方式 | |
| JP2504755B2 (ja) | 周波数オフセツトおよびジツタ印加回路 | |
| JP2989987B2 (ja) | デジタル変調信号解析装置 | |
| JP2782146B2 (ja) | Ｐｓｋ変調信号評価装置及びｐｓｋ変調信号のｉｑ原点オフセット検出装置 | |
| JP3417628B2 (ja) | マルチサブキャリア直交変調信号の既知信号検出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |