JPH06205027A - スイッチング機構における等時性データのローカルループバック - Google Patents
スイッチング機構における等時性データのローカルループバックInfo
- Publication number
- JPH06205027A JPH06205027A JP5274060A JP27406093A JPH06205027A JP H06205027 A JPH06205027 A JP H06205027A JP 5274060 A JP5274060 A JP 5274060A JP 27406093 A JP27406093 A JP 27406093A JP H06205027 A JPH06205027 A JP H06205027A
- Authority
- JP
- Japan
- Prior art keywords
- data
- hub
- node
- isochronous
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
- H04L1/243—Testing correct operation by comparing a transmitted test signal with a locally generated replica at the transmitter, using a loop-back
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6432—Topology
- H04L2012/6437—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6432—Topology
- H04L2012/644—Star
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6448—Medium Access Control [MAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6448—Medium Access Control [MAC]
- H04L2012/6454—Random, e.g. Ethernet
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6459—Multiplexing, e.g. TDMA, CDMA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【構成】 LAN又はWANの如きテ゛ータ通信システムに、等時性テ゛
ータ伝送能力が備えられる。システムは等時性及び非等時性の
両者のテ゛ータを、4ヒ゛ットニフ゛ルをヘ゛ースとして繰り返しフレーム構
造へと時分割多重化して伝達する。到着したテ゛ータは例え
ばハフ゛において、適切なハート゛ウェアにより個別のテ゛ータストリーム
を処理すべく別々のチャネルへと脱多重化される。テ゛ータはソー
スから階層的にノート゛を介してハフ゛に通される。ハフ゛はテ゛ータ
を内部接続メモリに置き、大帯域幅のハ゛ス上にスイッチンク゛して
他の宛先局ハフ゛、ノート゛、又はシンクの組み合わせへと分配す
る。ソースノート゛と宛先局ノート゛が同じハフ゛に取着されている場
合、ハフ゛は宛先局ノート゛へと直接にローカルルーフ゜ハ゛ックを行い、
伝送テ゛ータを最初にハ゛ス上に置く必要性を回避する。 【効果】 他の等時性又は非等時性テ゛ータトラヒックについ
て、大帯域幅のハ゛ス上に大きな帯域幅余裕を保持するこ
とができる。
ータ伝送能力が備えられる。システムは等時性及び非等時性の
両者のテ゛ータを、4ヒ゛ットニフ゛ルをヘ゛ースとして繰り返しフレーム構
造へと時分割多重化して伝達する。到着したテ゛ータは例え
ばハフ゛において、適切なハート゛ウェアにより個別のテ゛ータストリーム
を処理すべく別々のチャネルへと脱多重化される。テ゛ータはソー
スから階層的にノート゛を介してハフ゛に通される。ハフ゛はテ゛ータ
を内部接続メモリに置き、大帯域幅のハ゛ス上にスイッチンク゛して
他の宛先局ハフ゛、ノート゛、又はシンクの組み合わせへと分配す
る。ソースノート゛と宛先局ノート゛が同じハフ゛に取着されている場
合、ハフ゛は宛先局ノート゛へと直接にローカルルーフ゜ハ゛ックを行い、
伝送テ゛ータを最初にハ゛ス上に置く必要性を回避する。 【効果】 他の等時性又は非等時性テ゛ータトラヒックについ
て、大帯域幅のハ゛ス上に大きな帯域幅余裕を保持するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明は、ローカルエリアネット
ワーク又はワイドエリアネットワークのようなデータ通
信ネットワークに関し、詳しくは等時性データを転送す
るためのネットワークに関するものである。
ワーク又はワイドエリアネットワークのようなデータ通
信ネットワークに関し、詳しくは等時性データを転送す
るためのネットワークに関するものである。
【０００２】
【従来の技術】等時性（isochronous）データは一般的
には、パケット化されていない、不確定な、潜在的に連
続長であるデータとして記述することができる。等時性
データソースには、イメージ及びそれに伴うサウンドを
表すデータの実質的に連続的なストリームを出力するビ
デオカメラ、及び実質的に連続的な音声データのストリ
ームを出力する電話がある。等時性データシンクの例
は、表示を行うために、実質的に連続的なビデオデータ
のストリームを受信するビデオモニターである。
には、パケット化されていない、不確定な、潜在的に連
続長であるデータとして記述することができる。等時性
データソースには、イメージ及びそれに伴うサウンドを
表すデータの実質的に連続的なストリームを出力するビ
デオカメラ、及び実質的に連続的な音声データのストリ
ームを出力する電話がある。等時性データシンクの例
は、表示を行うために、実質的に連続的なビデオデータ
のストリームを受信するビデオモニターである。
【０００３】図１（Ａ）は、等時性データ転送を概略的
に示している。データの転送又は「接続」は最初に、例
えば電話での会話を開始し、又はビデオカメラ転送を開
始12することによって開始される。データ転送が開始さ
れた後に、恐らくはハウスキーピング情報（例えば宛先
局、ソース、オーディオ又はビデオタイミングその他）
の転送を随伴するデータの転送が、例えば電話会話又は
ビデオ伝送の終了14に至るまでの、不確定期間にわたっ
て実質的に連続的にもたらされる。転送される全てのビ
ットがデータビットを表す必要はない。宛先局及びオー
ディオ又はビデオタイミングを制御する「ハウスキーピ
ング」ビットも転送されうる。さらにまた、転送される
データが、電話での会話に際しての沈黙、又は空白のビ
デオイメージの転送といったように、「空」データから
なることができる。等時性データ転送の１つの形式は、
例えば1991年３月25日のFDDI-II Hybrid Multiplexer,
Revision 2.4に記載された如き、ファイバ分散データイ
ンタフェース-II（FDDI-II）である。
に示している。データの転送又は「接続」は最初に、例
えば電話での会話を開始し、又はビデオカメラ転送を開
始12することによって開始される。データ転送が開始さ
れた後に、恐らくはハウスキーピング情報（例えば宛先
局、ソース、オーディオ又はビデオタイミングその他）
の転送を随伴するデータの転送が、例えば電話会話又は
ビデオ伝送の終了14に至るまでの、不確定期間にわたっ
て実質的に連続的にもたらされる。転送される全てのビ
ットがデータビットを表す必要はない。宛先局及びオー
ディオ又はビデオタイミングを制御する「ハウスキーピ
ング」ビットも転送されうる。さらにまた、転送される
データが、電話での会話に際しての沈黙、又は空白のビ
デオイメージの転送といったように、「空」データから
なることができる。等時性データ転送の１つの形式は、
例えば1991年３月25日のFDDI-II Hybrid Multiplexer,
Revision 2.4に記載された如き、ファイバ分散データイ
ンタフェース-II（FDDI-II）である。
【０００４】非等時性ソース及びシンクに加えて等時性
ソース及びシンクを含むマルチメディアコンピュータ及
びワークステーションの利用可能性の増大により、ネッ
トワーク環境において等時性データを伝送することにつ
いての関心が高まっている。多くの既存のネットワーク
は、ネットワーク上のステーション間で、非等時性デー
タ通信を用いている。一般に用いられているデータ転送
プロトコルは、パケット転送システム及びトークンリン
グシステムを含んでいる。
ソース及びシンクを含むマルチメディアコンピュータ及
びワークステーションの利用可能性の増大により、ネッ
トワーク環境において等時性データを伝送することにつ
いての関心が高まっている。多くの既存のネットワーク
は、ネットワーク上のステーション間で、非等時性デー
タ通信を用いている。一般に用いられているデータ転送
プロトコルは、パケット転送システム及びトークンリン
グシステムを含んでいる。
【０００５】パケット化データ転送の１つの例は、一般
に用いられているイーサネットシステムである。10BASE
-Tとして知られている１つの実施形態が、1989年11月15
日の、IEEE Standard 802.3に補充されたドラフト９に
記述されている。図１（Ｂ）は、パケット伝送22を示し
ている。
に用いられているイーサネットシステムである。10BASE
-Tとして知られている１つの実施形態が、1989年11月15
日の、IEEE Standard 802.3に補充されたドラフト９に
記述されている。図１（Ｂ）は、パケット伝送22を示し
ている。
【０００６】トークンリングシステムでは、ノードは電
子的トークンを捕獲した後においてのみ、データを転送
する。一般に用いられているトークンリングシステムの
１つは、IEEE Standard 802.5に記述されている。図１
（Ｃ）はトークンリングシステムにおけるデータ転送23
を示している。
子的トークンを捕獲した後においてのみ、データを転送
する。一般に用いられているトークンリングシステムの
１つは、IEEE Standard 802.5に記述されている。図１
（Ｃ）はトークンリングシステムにおけるデータ転送23
を示している。
【０００７】
【発明が解決しようとする課題】これらの既存のデータ
ネットワーク上に等時性データを適応させようとする従
来の多くの試みは、不利な動作特性をもたらす結果とな
った。幾つかの従来の等時性デバイスにおいては、所与
の等時性ソース又はシンクに利用可能な帯域幅は、ネッ
トワーク上で送受信を行っている等時性ソース及びシン
クの合計数に対し、直接的に比例して減少する。さらに
また、等時性ソース及びシンクの存在は、非等時性帯域
幅を減少させる。
ネットワーク上に等時性データを適応させようとする従
来の多くの試みは、不利な動作特性をもたらす結果とな
った。幾つかの従来の等時性デバイスにおいては、所与
の等時性ソース又はシンクに利用可能な帯域幅は、ネッ
トワーク上で送受信を行っている等時性ソース及びシン
クの合計数に対し、直接的に比例して減少する。さらに
また、等時性ソース及びシンクの存在は、非等時性帯域
幅を減少させる。
【０００８】加えて、既存の等時性システムはまた、在
来のネットワークとの互換性を殆ど、又は全くもたらさ
ない。この非互換性は、等時性及び非等時性トラヒック
の両者に適応するために、ハードウェア又はソフトウェ
アの大規模な交換を必要とする。かくして、イーサネッ
ト性能及びビデオカメラを有するマルチメディアパソコ
ンは、等時性及び非等時性ソース／シンクの両者を同時
に利用することができない。
来のネットワークとの互換性を殆ど、又は全くもたらさ
ない。この非互換性は、等時性及び非等時性トラヒック
の両者に適応するために、ハードウェア又はソフトウェ
アの大規模な交換を必要とする。かくして、イーサネッ
ト性能及びビデオカメラを有するマルチメディアパソコ
ンは、等時性及び非等時性ソース／シンクの両者を同時
に利用することができない。
【０００９】
【課題を解決するための手段】同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性能力を備えたデータ通信ネットワーク」と題す
る本出願人の米国特許出願第969916号は、等時性データ
ソース及びシンクへ、またそれらからのデータ通信をも
たらすシステムを記述している。等時性ソース／シンク
について利用可能な帯域幅は、ネットワーク上での非等
時性要求の変化とは無関係であり、またその逆のことも
言える。さらにまた、各々のソース／シンクには等時性
帯域幅が保証されており、これはネットワーク上でのソ
ース／シンク帯域幅の変化とは無関係である。等時性通
信システムはまた、従来の、多くは設置済のシステムと
の高度の互換性を維持し、ハードウェア／ソフトウェア
の交換は最小限しか必要とされない。例えば等時性デー
タの実効データ転送速度は、非等時性データの帯域幅又
はトラヒックにおける変化、或いは非等時性データにお
ける割り込み（イーサネットデータにおけるデータ衝突
又はトークンリングデータの場合のトークンの喪失）に
よっては、変化しない。
照することによってその内容を本明細書に取り入れる
「等時性能力を備えたデータ通信ネットワーク」と題す
る本出願人の米国特許出願第969916号は、等時性データ
ソース及びシンクへ、またそれらからのデータ通信をも
たらすシステムを記述している。等時性ソース／シンク
について利用可能な帯域幅は、ネットワーク上での非等
時性要求の変化とは無関係であり、またその逆のことも
言える。さらにまた、各々のソース／シンクには等時性
帯域幅が保証されており、これはネットワーク上でのソ
ース／シンク帯域幅の変化とは無関係である。等時性通
信システムはまた、従来の、多くは設置済のシステムと
の高度の互換性を維持し、ハードウェア／ソフトウェア
の交換は最小限しか必要とされない。例えば等時性デー
タの実効データ転送速度は、非等時性データの帯域幅又
はトラヒックにおける変化、或いは非等時性データにお
ける割り込み（イーサネットデータにおけるデータ衝突
又はトークンリングデータの場合のトークンの喪失）に
よっては、変化しない。
【００１０】好ましくは、本発明のシステムは、スター
形ネットワークとして実施され、その場合にデータソー
スは中央のハブへと転送を行い、この中央のハブが次い
で、データをデータシンクへと転送する。ハブを大帯域
幅のバス、例えばタイムスロットインタチェンジ（ＴＳ
Ｉ）バスへと、例えばリング構造又はツリー構造で相互
接続することにより、幾つかのこのようなスター形シス
テムを接続することができる。ハブに到着する多重化デ
ータは脱多重化されて、等時性ソースのデータ、非等時
性ソースのデータ、及びＤチャネルとＭチャネルの情報
が分離される。この非等時性ソースのデータは、非等時
性データストリームを取り扱うよう特化されたハブ回路
に提供されうる。好ましくは、ハブ中の回路は、分離さ
れた非等時性データストリームを、従来の非等時性ネッ
トワーク上で利用可能な形式に実質的に類似した形式へ
と変換する。例えば、非等時性データがイーサネットＭ
ＡＣに由来したものである場合には、ハブは分離された
非等時性データを、標準的なイーサネットハブリピータ
回路により処理される形態へと変換する。
形ネットワークとして実施され、その場合にデータソー
スは中央のハブへと転送を行い、この中央のハブが次い
で、データをデータシンクへと転送する。ハブを大帯域
幅のバス、例えばタイムスロットインタチェンジ（ＴＳ
Ｉ）バスへと、例えばリング構造又はツリー構造で相互
接続することにより、幾つかのこのようなスター形シス
テムを接続することができる。ハブに到着する多重化デ
ータは脱多重化されて、等時性ソースのデータ、非等時
性ソースのデータ、及びＤチャネルとＭチャネルの情報
が分離される。この非等時性ソースのデータは、非等時
性データストリームを取り扱うよう特化されたハブ回路
に提供されうる。好ましくは、ハブ中の回路は、分離さ
れた非等時性データストリームを、従来の非等時性ネッ
トワーク上で利用可能な形式に実質的に類似した形式へ
と変換する。例えば、非等時性データがイーサネットＭ
ＡＣに由来したものである場合には、ハブは分離された
非等時性データを、標準的なイーサネットハブリピータ
回路により処理される形態へと変換する。
【００１１】同様にして、等時性ソースデータは、等時
性データストリームを取り扱うよう特化されたハブ回路
へと提供されうる。本発明の１つの実施例によれば、ハ
ブの等時性データ回路は、ローカルループバック性能を
有する。ソースノード及び宛先局ノードが同じハブ回路
に結合されている状況においては、ローカルループバッ
ク性能は、ハブが先ずハブを相互接続しているＴＳＩバ
ス上にデータを置くことなしに、データをノード間で転
送することを可能にする。それによりＴＳＩバスの帯域
幅は、内部転送により影響されることはない。かくして
異なるハブ上のノードを相互接続するというシステムの
能力は、同じハブに接続されたノード間の転送によって
影響されない。
性データストリームを取り扱うよう特化されたハブ回路
へと提供されうる。本発明の１つの実施例によれば、ハ
ブの等時性データ回路は、ローカルループバック性能を
有する。ソースノード及び宛先局ノードが同じハブ回路
に結合されている状況においては、ローカルループバッ
ク性能は、ハブが先ずハブを相互接続しているＴＳＩバ
ス上にデータを置くことなしに、データをノード間で転
送することを可能にする。それによりＴＳＩバスの帯域
幅は、内部転送により影響されることはない。かくして
異なるハブ上のノードを相互接続するというシステムの
能力は、同じハブに接続されたノード間の転送によって
影響されない。
【００１２】本発明の別の実施例によれば、ローカルル
ープバックは、ソースノードと宛先局ノード同じハブに
接続され、ハブが大帯域幅のバスを介して相互に接続さ
れている、どのようなネットワーク形態においても用い
ることができる。かくして本発明は、バス外部帯域幅に
影響を与えることなく、かかる転送を完了するためのシ
ステムを提供するものである。
ープバックは、ソースノードと宛先局ノード同じハブに
接続され、ハブが大帯域幅のバスを介して相互に接続さ
れている、どのようなネットワーク形態においても用い
ることができる。かくして本発明は、バス外部帯域幅に
影響を与えることなく、かかる転送を完了するためのシ
ステムを提供するものである。
【００１３】
【実施例】本明細書の末尾の表１は、本発明の１つの実
施例によりデータストリームを多重化するための時分割
多重化方式の表である。また表２は、本発明の１つの実
施例による４／５エンコードの形態をリストしている。
施例によりデータストリームを多重化するための時分割
多重化方式の表である。また表２は、本発明の１つの実
施例による４／５エンコードの形態をリストしている。
【００１４】本発明の詳細な説明は、非等時性及び等時
性の両者の通信をサポートするデータ転送システムに関
して与えられる。ここで与えられる記述は従って、１）
同じハブに接続された非等時性ソースと非等時性シンク
との間での転送、及び２）同じハブに接続された等時性
ソースと等時性シンクとの間での転送について本発明が
用いられる場合についての記述を行うものである。本明
細書の記載は従って、本発明が使用されるであろうより
一般的な状況の幾つかを示すことになる。しかしながら
本発明は、記述される特定の等時性／非等時性データ転
送システムのみに用いるように限定されたものではな
く、ノード間の通信がハブを介して行われるどのような
データ転送システムに対しても容易に取り入れることが
できる。
性の両者の通信をサポートするデータ転送システムに関
して与えられる。ここで与えられる記述は従って、１）
同じハブに接続された非等時性ソースと非等時性シンク
との間での転送、及び２）同じハブに接続された等時性
ソースと等時性シンクとの間での転送について本発明が
用いられる場合についての記述を行うものである。本明
細書の記載は従って、本発明が使用されるであろうより
一般的な状況の幾つかを示すことになる。しかしながら
本発明は、記述される特定の等時性／非等時性データ転
送システムのみに用いるように限定されたものではな
く、ノード間の通信がハブを介して行われるどのような
データ転送システムに対しても容易に取り入れることが
できる。
【００１５】同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性能力を備え
たデータ通信ネットワーク」と題する本出願人の米国特
許出願第969916号は、スター形に配置され、リング又は
ツリー形に相互接続されることのできる、等時性データ
用のデータ通信システムを記述している。このようなシ
ステムが、図２、図３又は図４に示されている。図２に
示された配置においては、ハブはリング形に接続されて
おり、第１のハブ44aは第２のハブ44bへとデータを送出
し、第２のハブ44bは第３のハブ44cへとデータを送出
し、第３のハブはサイクル発生器及びリングレータンシ
イ（待ち時間）調節回路を介して、第１のハブ44aへと
戻るようデータを送出する。ハブ相互間の接続は、タイ
ムスロットインタチェンジ（ＴＳＩ）リング58f上で行
われる。１つの実施例では、ＴＳＩリング58fとして、F
DDI-IIシステムを用いることができる。図３は、単一の
ハブ内に多数の等時性回路を有するスター及びリング形
でもって配置された、ハブ44a, 44b及び44cを示してい
る。図３は、ツリー形の通信システムを示す。親ハブ44
aが、大帯域幅のバックボーンへと接続している。ハブ4
4bは親ハブ44aの子ハブとして動作し、ハブ44aのポート
２に取着されている。子ハブ44cが、子ハブ44bから縦続
されている。
てその内容を本明細書に取り入れる「等時性能力を備え
たデータ通信ネットワーク」と題する本出願人の米国特
許出願第969916号は、スター形に配置され、リング又は
ツリー形に相互接続されることのできる、等時性データ
用のデータ通信システムを記述している。このようなシ
ステムが、図２、図３又は図４に示されている。図２に
示された配置においては、ハブはリング形に接続されて
おり、第１のハブ44aは第２のハブ44bへとデータを送出
し、第２のハブ44bは第３のハブ44cへとデータを送出
し、第３のハブはサイクル発生器及びリングレータンシ
イ（待ち時間）調節回路を介して、第１のハブ44aへと
戻るようデータを送出する。ハブ相互間の接続は、タイ
ムスロットインタチェンジ（ＴＳＩ）リング58f上で行
われる。１つの実施例では、ＴＳＩリング58fとして、F
DDI-IIシステムを用いることができる。図３は、単一の
ハブ内に多数の等時性回路を有するスター及びリング形
でもって配置された、ハブ44a, 44b及び44cを示してい
る。図３は、ツリー形の通信システムを示す。親ハブ44
aが、大帯域幅のバックボーンへと接続している。ハブ4
4bは親ハブ44aの子ハブとして動作し、ハブ44aのポート
２に取着されている。子ハブ44cが、子ハブ44bから縦続
されている。
【００１６】スター及びリング形は、大帯域幅のバス上
で動作する単一のハブに取着された複数のノード42a, 4
2b, 42cを含む。ノードの正確な数は、データ伝送に対
するニーズと、システムの目的とに応じて変化する。ノ
ード42a-42cの各々は、厳格な等時性ソース及びシン
ク、厳格な非等時性ソース／シンク、或いは等時性及び
非等時性双方のソース及びシンクといった、種々の形式
のソース及びシンクを含むことができる。片方向ツイス
トペアケーブル46a-46rの如き、物理的なデータ伝送媒
体からなるデータリンクが、各々のノードをハブ44a-44
cの１つへと結合している。
で動作する単一のハブに取着された複数のノード42a, 4
2b, 42cを含む。ノードの正確な数は、データ伝送に対
するニーズと、システムの目的とに応じて変化する。ノ
ード42a-42cの各々は、厳格な等時性ソース及びシン
ク、厳格な非等時性ソース／シンク、或いは等時性及び
非等時性双方のソース及びシンクといった、種々の形式
のソース及びシンクを含むことができる。片方向ツイス
トペアケーブル46a-46rの如き、物理的なデータ伝送媒
体からなるデータリンクが、各々のノードをハブ44a-44
cの１つへと結合している。
【００１７】図５は、ハブ44a及び関連するノード42a-4
2cをより詳細に示している。図５はそれ自体、完全なス
ター形システムを形成しうる。各々のノード42a, 42b,
42cは、回路50a, 50b, 50cを含んでいる。回路50a-c
は、データを受信し、それを物理媒体46a, 46c, 46e上
での伝送に適した形へと変換し、物理媒体46b, 46d, 46
fから信号を受信し、データシンクにより用いられるの
に適した形へと変換する。
2cをより詳細に示している。図５はそれ自体、完全なス
ター形システムを形成しうる。各々のノード42a, 42b,
42cは、回路50a, 50b, 50cを含んでいる。回路50a-c
は、データを受信し、それを物理媒体46a, 46c, 46e上
での伝送に適した形へと変換し、物理媒体46b, 46d, 46
fから信号を受信し、データシンクにより用いられるの
に適した形へと変換する。
【００１８】ハブ44aは、物理媒体46a, 46c, 46eからデ
ータを受信し、等時性データを非等時性データ並びにＤ
チャネル及びＭチャネルデータから分離し、分離したデ
ータを下流のハブ回路56により処理するのに適した形へ
と変換するための回路54a, 54b, 54cを含んでいる。図
示の実施例では、分離された等時性ソースからのデータ
は、データをＴＳＩバス上へと置くために、タイムスロ
ットインタチェンジコントローラ58の如き等時性スイッ
チング回路へと供給され、かくして種々の宛先局ノード
42a, 42b, 42cへと伝送すべく、そのハブにおける他の
等価な回路54a-54cによって、他のハブへと伝送及びハ
ブから回復可能である。分離された非等時性データは、
宛先局ノード42a, 42b, 42cへと伝送するために、非等
時性データを運ぶよう構成された回路60へと供給され
る。非等時性ソースからのデータがイーサネットデータ
を含む実施例では、ハブ回路60は標準的なイーサネット
リピータプロセッサであり得る。このようにして、本発
明のシステムは少なくとも部分的に、従前のイーサネッ
トハブシステムと後方互換であり得る。
ータを受信し、等時性データを非等時性データ並びにＤ
チャネル及びＭチャネルデータから分離し、分離したデ
ータを下流のハブ回路56により処理するのに適した形へ
と変換するための回路54a, 54b, 54cを含んでいる。図
示の実施例では、分離された等時性ソースからのデータ
は、データをＴＳＩバス上へと置くために、タイムスロ
ットインタチェンジコントローラ58の如き等時性スイッ
チング回路へと供給され、かくして種々の宛先局ノード
42a, 42b, 42cへと伝送すべく、そのハブにおける他の
等価な回路54a-54cによって、他のハブへと伝送及びハ
ブから回復可能である。分離された非等時性データは、
宛先局ノード42a, 42b, 42cへと伝送するために、非等
時性データを運ぶよう構成された回路60へと供給され
る。非等時性ソースからのデータがイーサネットデータ
を含む実施例では、ハブ回路60は標準的なイーサネット
リピータプロセッサであり得る。このようにして、本発
明のシステムは少なくとも部分的に、従前のイーサネッ
トハブシステムと後方互換であり得る。
【００１９】Ｄチャネル及び保守データは、シグナリン
グプロセッサ62へと供給される。シグナリングプロセッ
サ62は、種々の保守及び制御機能を営む。例えば、エラ
ー状態を識別してユーザに警告し、例えばデータ経路64
上で等時性及び非等時性コントローラ58, 60と通信する
ことにより、要求された接続、即ちソース／宛先局経路
をセットアップするものである。
グプロセッサ62へと供給される。シグナリングプロセッ
サ62は、種々の保守及び制御機能を営む。例えば、エラ
ー状態を識別してユーザに警告し、例えばデータ経路64
上で等時性及び非等時性コントローラ58, 60と通信する
ことにより、要求された接続、即ちソース／宛先局経路
をセットアップするものである。
【００２０】上記した構成要素の動作は、等時性ソース
であるビデオカメラ48dから、等時性シンク48bへのデー
タ転送、及び非等時性ソースであるイーサネットＭＡＣ
48cから非等時性シンク48gへのデータ転送を記述するこ
とによって理解されよう。等時性デバイス48dから送出
されるデータは、デジタル化データの連続ストリームで
あり、例えば米国「Ｔ１」標準である1.544Mbpsに等し
いデータ転送速度を有する。イーサネットＭＡＣ48cか
らのデータ出力は、標準的な10BASE-Tイーサネット転送
速度である10Mb/秒で供給される。Ｄチャネル情報は、
好ましくはＭＡＣその他のシステム中の回路に含まれて
いるＤチャネルデータストリームソースから、或いは例
えば仮想キーパッド48fから、例えば約64Kbpsを越えな
い転送速度の如き、可変のデータ転送速度で提供され
る。
であるビデオカメラ48dから、等時性シンク48bへのデー
タ転送、及び非等時性ソースであるイーサネットＭＡＣ
48cから非等時性シンク48gへのデータ転送を記述するこ
とによって理解されよう。等時性デバイス48dから送出
されるデータは、デジタル化データの連続ストリームで
あり、例えば米国「Ｔ１」標準である1.544Mbpsに等し
いデータ転送速度を有する。イーサネットＭＡＣ48cか
らのデータ出力は、標準的な10BASE-Tイーサネット転送
速度である10Mb/秒で供給される。Ｄチャネル情報は、
好ましくはＭＡＣその他のシステム中の回路に含まれて
いるＤチャネルデータストリームソースから、或いは例
えば仮想キーパッド48fから、例えば約64Kbpsを越えな
い転送速度の如き、可変のデータ転送速度で提供され
る。
【００２１】ライン66a, 66b, 66cは、ソース48d及び48
cからのデータストリームを、ノード回路50bへと搬送す
る。図６は、この回路50bをより詳細に示している。ノ
ード回路50bは、入力されるデータストリームについて
動作するハードウェアを含み、データソースと宛先局と
の間での効率的な、互換性のある伝送を可能にしてい
る。マルチプレクサ70は、一連のフレーム又はテンプレ
ートの繰り返しを用いて、入力データを４ビット単位で
時分割多重化する。この実施例においては、フレームは
125マイクロ秒毎に繰り返される。
cからのデータストリームを、ノード回路50bへと搬送す
る。図６は、この回路50bをより詳細に示している。ノ
ード回路50bは、入力されるデータストリームについて
動作するハードウェアを含み、データソースと宛先局と
の間での効率的な、互換性のある伝送を可能にしてい
る。マルチプレクサ70は、一連のフレーム又はテンプレ
ートの繰り返しを用いて、入力データを４ビット単位で
時分割多重化する。この実施例においては、フレームは
125マイクロ秒毎に繰り返される。
【００２２】表１は、種々のデータストリーム、及び付
加的なデータ及び制御バイトが時分割多重化される方式
を示している。表１における各々の記号は４ビットのデ
ータを表しており、２つの記号のグループ毎に８ビット
の１データバイトが表されることになる。表１におい
て、Ｅはイーサネットストリーム66aからの４ビットデ
ータを表し、Ｂは等時性ストリーム66bからの４ビット
データを示し、Ｄはシグナリング又はＤチャネルストリ
ーム66cからの４ビットデータを表す。Ｍは、好ましく
は回路50bにより供給される４ビットのＭチャネルデー
タを表している。加えて、あるバイト長のパターンがも
たらされる。ＪＫはフレーム同期パターンを表し、ＥＭ
（表１のブロック３の最初の２つのバイト）はイーサネ
ット「パッド（pad）」を表し、保守バイトがそれに続
いている。
加的なデータ及び制御バイトが時分割多重化される方式
を示している。表１における各々の記号は４ビットのデ
ータを表しており、２つの記号のグループ毎に８ビット
の１データバイトが表されることになる。表１におい
て、Ｅはイーサネットストリーム66aからの４ビットデ
ータを表し、Ｂは等時性ストリーム66bからの４ビット
データを示し、Ｄはシグナリング又はＤチャネルストリ
ーム66cからの４ビットデータを表す。Ｍは、好ましく
は回路50bにより供給される４ビットのＭチャネルデー
タを表している。加えて、あるバイト長のパターンがも
たらされる。ＪＫはフレーム同期パターンを表し、ＥＭ
（表１のブロック３の最初の２つのバイト）はイーサネ
ット「パッド（pad）」を表し、保守バイトがそれに続
いている。
【００２３】表１に見られるように、各々のフレームは
256バイトを含み、これは各々８バイトの32のグルー
プ、又は各々64バイトの４つのグループとして考えるこ
とができる。等時性ソース48dからの1.544Mb／秒のデー
タ転送速度での出力について、上記したフレーム構造
は、6.144Mb／秒の等時性帯域幅能力をもたらす。従っ
て、本実施例における単一の等時性ソース48dは、フレ
ーム当たり192の「Ｂ」記号を48だけ用いて完全に適応
することができる。等時性チャネル内の３つの64Kb／秒
を用いることにより、基本速度のＩＳＤＮチャネルをサ
ポートすることができる。かくして、利用可能な等時性
帯域幅内に、各種の等時性ソースを割り当てることがで
きる。このフレーム構造は、同日に出願されここで参照
することによってその内容を本明細書に取り入れる「フ
レーム構造を有する等時性ソースデータの伝送用ネット
ワーク」と題する本出願人の米国特許出願第969911号
に、より完全に記述されている。上述したフレーム構造
とは異なる他のフレーム構造を用いて、特定の目的に適
した帯域幅の割り当てをもたらすことも可能である。
256バイトを含み、これは各々８バイトの32のグルー
プ、又は各々64バイトの４つのグループとして考えるこ
とができる。等時性ソース48dからの1.544Mb／秒のデー
タ転送速度での出力について、上記したフレーム構造
は、6.144Mb／秒の等時性帯域幅能力をもたらす。従っ
て、本実施例における単一の等時性ソース48dは、フレ
ーム当たり192の「Ｂ」記号を48だけ用いて完全に適応
することができる。等時性チャネル内の３つの64Kb／秒
を用いることにより、基本速度のＩＳＤＮチャネルをサ
ポートすることができる。かくして、利用可能な等時性
帯域幅内に、各種の等時性ソースを割り当てることがで
きる。このフレーム構造は、同日に出願されここで参照
することによってその内容を本明細書に取り入れる「フ
レーム構造を有する等時性ソースデータの伝送用ネット
ワーク」と題する本出願人の米国特許出願第969911号
に、より完全に記述されている。上述したフレーム構造
とは異なる他のフレーム構造を用いて、特定の目的に適
した帯域幅の割り当てをもたらすことも可能である。
【００２４】時分割多重化データは次いで、エンコーダ
72によりエンコードされ、２進０の長いストリングによ
って混乱される可能性のある、ケーブルのＡＣバランス
が維持される。図示の実施例においては、エンコーダは
４／５エンコードを行う。ANSII X3T9.5標準と部分的に
合致する、４／５エンコードの１つの特定の形が、表２
に示されている。これらのパターンは、適切に組み合わ
せられた場合には、最大で３ビット時間を有し、遷移は
ない。表２に示されたエンコード方式は、同日に出願さ
れここで参照することによってその内容を本明細書に取
り入れる「フレームベースのデータ伝送」と題する本出
願人の米国特許出願第970329号に、より詳細に記述され
ている。
72によりエンコードされ、２進０の長いストリングによ
って混乱される可能性のある、ケーブルのＡＣバランス
が維持される。図示の実施例においては、エンコーダは
４／５エンコードを行う。ANSII X3T9.5標準と部分的に
合致する、４／５エンコードの１つの特定の形が、表２
に示されている。これらのパターンは、適切に組み合わ
せられた場合には、最大で３ビット時間を有し、遷移は
ない。表２に示されたエンコード方式は、同日に出願さ
れここで参照することによってその内容を本明細書に取
り入れる「フレームベースのデータ伝送」と題する本出
願人の米国特許出願第970329号に、より詳細に記述され
ている。
【００２５】４／５エンコードの結果は次いで、Non-Re
turn to Zero Inverted（ＮＲＺＩ）方式を用いて、図
６のエンコーダ74によりさらにエンコードされる。この
４／５−ＮＲＺＩエンコードは、非等時性ソースが10BA
SE-Tイーサネットソースであるネットワークにおいて、
特に有用である。その理由は、このエンコードが、イー
サネットＭＡＣにより提供され予想されるデータ転送速
度と実質的に互換である、シグナリング速度での伝送を
もたらすからである。しかしながら、８ビットを10ビッ
トへとエンコードする方式などの、他の形式のエンコー
ド又はデコードもまた用いることが可能である。
turn to Zero Inverted（ＮＲＺＩ）方式を用いて、図
６のエンコーダ74によりさらにエンコードされる。この
４／５−ＮＲＺＩエンコードは、非等時性ソースが10BA
SE-Tイーサネットソースであるネットワークにおいて、
特に有用である。その理由は、このエンコードが、イー
サネットＭＡＣにより提供され予想されるデータ転送速
度と実質的に互換である、シグナリング速度での伝送を
もたらすからである。しかしながら、８ビットを10ビッ
トへとエンコードする方式などの、他の形式のエンコー
ド又はデコードもまた用いることが可能である。
【００２６】エンコードの後、データはプリエンファシ
ス回路76及び送信機又はドライバ78bへと送られる。こ
のプリエンファシス回路76は、物理媒体上を伝送される
信号を補償して、ジッタを減少させる。信号は次いで、
物理媒体46cを介してハブ44aへと伝送されるが、この物
理媒体46cは、ツイストペアケーブル、同軸ケーブル、
或いは光ファイバケーブルなどを含む。
ス回路76及び送信機又はドライバ78bへと送られる。こ
のプリエンファシス回路76は、物理媒体上を伝送される
信号を補償して、ジッタを減少させる。信号は次いで、
物理媒体46cを介してハブ44aへと伝送されるが、この物
理媒体46cは、ツイストペアケーブル、同軸ケーブル、
或いは光ファイバケーブルなどを含む。
【００２７】図５に見られるハブ44aは、複数の回路デ
バイス54a, 54b, 54cを含み、これらは各々が物理媒体4
6によってノード42a, 42b, 42cの１つへと結合されてい
る。図７に示されているように、物理媒体46を介して伝
送されるデータは、非直列化回路／デコーダ80に直列的
に到着する。非直列化回路／デコーダ80は、機能的には
上述した多重化／エンコード回路の逆である回路を含
み、４／５ＮＲＺＩエンコードをデコードして、等時性
及び非等時性ソースのデータを分離するように動作す
る。非直列化回路／デコーダ80はまた、フレーム化タイ
ミング発生器98により使用するため、ＪＫフレーム同期
記号96から導いた同期信号を出力する。リンク検出回路
82はまた、物理媒体46からのデータを受信して、ノード
が動作しているモードを検出し（例えば10BASE-T、非等
時性イーサネット又は等時性）、同日に出願されここで
参照することによってその内容を本明細書に取り入れる
「ネットワークリンク端点能力検出」と題する本出願人
の米国特許出願第971018号により完全に記述されている
ようにして、モード選択信号を出力する。
バイス54a, 54b, 54cを含み、これらは各々が物理媒体4
6によってノード42a, 42b, 42cの１つへと結合されてい
る。図７に示されているように、物理媒体46を介して伝
送されるデータは、非直列化回路／デコーダ80に直列的
に到着する。非直列化回路／デコーダ80は、機能的には
上述した多重化／エンコード回路の逆である回路を含
み、４／５ＮＲＺＩエンコードをデコードして、等時性
及び非等時性ソースのデータを分離するように動作す
る。非直列化回路／デコーダ80はまた、フレーム化タイ
ミング発生器98により使用するため、ＪＫフレーム同期
記号96から導いた同期信号を出力する。リンク検出回路
82はまた、物理媒体46からのデータを受信して、ノード
が動作しているモードを検出し（例えば10BASE-T、非等
時性イーサネット又は等時性）、同日に出願されここで
参照することによってその内容を本明細書に取り入れる
「ネットワークリンク端点能力検出」と題する本出願人
の米国特許出願第971018号により完全に記述されている
ようにして、モード選択信号を出力する。
【００２８】非等時性ソースデータ94b及び等時性ソー
スデータ94aは両方とも、宛先局ノードへと伝送するた
めに、必要に応じて各種のハブ回路成分54a, 54b, 54c
に対して利用可能とされる。１つの実施例においては、
分離された等時性データ94a及び非等時性データ94bは、
それぞれインタフェース58, 60によって再構成されて、
等時性出力102及び非等時性出力104が宛先局ノードへの
伝送に適した形で提供される。１つの実施例では、非等
時性データ94bはＥインタフェース60によって構成され
て、ハブ回路54に備え、最終的に宛先局ノードへと伝送
するために、出力データ104がリピータデバイスによっ
て処理可能となるようにされる。非等時性データについ
てリピータを用いる代替として、メディアアクセスコン
トロール層ブリッジを介してパケット接続をリンクする
ことができる。
スデータ94aは両方とも、宛先局ノードへと伝送するた
めに、必要に応じて各種のハブ回路成分54a, 54b, 54c
に対して利用可能とされる。１つの実施例においては、
分離された等時性データ94a及び非等時性データ94bは、
それぞれインタフェース58, 60によって再構成されて、
等時性出力102及び非等時性出力104が宛先局ノードへの
伝送に適した形で提供される。１つの実施例では、非等
時性データ94bはＥインタフェース60によって構成され
て、ハブ回路54に備え、最終的に宛先局ノードへと伝送
するために、出力データ104がリピータデバイスによっ
て処理可能となるようにされる。非等時性データについ
てリピータを用いる代替として、メディアアクセスコン
トロール層ブリッジを介してパケット接続をリンクする
ことができる。
【００２９】図８は、非等時性データ94bを受信し、従
前から利用可能なリピータ回路60により処理可能な形式
の出力106, 108をもたらす形式の、Ｅインタフェース59
の１つの実施形態を示している。この非等時性データ
は、先入れ先出し（ＦＩＦＯ）バッファ112において受
信され、データ転送速度が平滑化される。回路114は、
イーサネットデータパケットをエミュレートするために
提供される「キャリヤなし」記号を検出するが、これは
論理回路又は状態マシン116により使用されて、キャリ
ヤ検出信号が出力される。ＦＩＦＯ112からの出力118は
マルチプレクサ120及び非直列化回路122へと提供され、
データ出力106が生成される。マルチプレクサ120はプリ
アンブルストリーム124を受信することができ、出力デ
ータ106中に適切なプリアンブルビットをもたらす。Ｆ
ＩＦＯ112からの出力118はまた、デコード回路128へも
提供され、データ衝突及びアライメントエラー記号が認
識され、状態マシン116に対して適切な信号130, 132が
出力される。受信インタフェース59の動作及び構成要素
については、「フレームベースのデータ伝送」と題する
米国特許出願第970329号において、より完全に記述され
ている。
前から利用可能なリピータ回路60により処理可能な形式
の出力106, 108をもたらす形式の、Ｅインタフェース59
の１つの実施形態を示している。この非等時性データ
は、先入れ先出し（ＦＩＦＯ）バッファ112において受
信され、データ転送速度が平滑化される。回路114は、
イーサネットデータパケットをエミュレートするために
提供される「キャリヤなし」記号を検出するが、これは
論理回路又は状態マシン116により使用されて、キャリ
ヤ検出信号が出力される。ＦＩＦＯ112からの出力118は
マルチプレクサ120及び非直列化回路122へと提供され、
データ出力106が生成される。マルチプレクサ120はプリ
アンブルストリーム124を受信することができ、出力デ
ータ106中に適切なプリアンブルビットをもたらす。Ｆ
ＩＦＯ112からの出力118はまた、デコード回路128へも
提供され、データ衝突及びアライメントエラー記号が認
識され、状態マシン116に対して適切な信号130, 132が
出力される。受信インタフェース59の動作及び構成要素
については、「フレームベースのデータ伝送」と題する
米国特許出願第970329号において、より完全に記述され
ている。
【００３０】本実施例の目的については、等時性ソース
48d（図９）からのデータは、表１のブロック０におい
て「Ｂ」記号で表された、各々のフレームの最初の24の
等時性バイト（即ちフレーム構造中の最初の48の「Ｂ」
記号）において伝送されると仮定している。図９は、本
発明の１実施例によるＢインタフェース58を示してい
る。図９の実施例においては、分離された等時性データ
94aは、２つのバッファ132a, 132bの１つに格納されて
いる。バッファ132a, 132bにおける格納のタイミング
は、125マイクロ秒のフレーム伝送タイミングでもって
調整されており、最初のフレームからのデータ94aが最
初の125マイクロ秒の期間の間に第１のバッファ132aに
格納され、次の125マイクロ秒の期間の間に、次のフレ
ームからの等時性データ94aが第２のバッファ132bに格
納されるようになっている。１つの実施例においては、
データはバッファ132へと、受信したと同じ順序で格納
されることができ、表１における最初の２つの「Ｂ」記
号により表される８ビットがバッファ132aの第１の格納
位置に格納され、表１の次の２つの「Ｂ」記号に対応す
るものがバッファ132aの第２の位置に格納され、といっ
た具合になっている。表１に示したフレーム構造はフレ
ーム当たりに96バイトの等時性データを含んでいるか
ら、バッファ132a, 132bの各々は、サポートするノード
当たりで96バイトのデータを格納する能力を有してい
る。第１のフレームからの等時性データがバッファ132
に格納された後、次の125マイクロ秒の期間の間に（次
のフレームからのデータが第２のバッファ132bに格納さ
れつつある間に）、第１のバッファ132aにおいて格納さ
れたデータが、大帯域幅のバス134上へと伝送される。
バッファ132のローディング及び順序付けは、ハブ44aに
よりサポートされているノードの数に依存している。バ
ス134は、ハブ44aに接続された複数のノードからの等時
性データ出力を搬送するのに十分な帯域幅を有してい
る。ハブ44aが16のノードに接続されている実施例にお
いては、バス134の帯域幅は、125マイクロ秒当たりに
（即ちフレーム毎に）1536バイトのデータ（即ちノード
当たり96バイト×16ノード）を受信するのに十分なもの
でなければならない。これは、約98304Kb／秒の帯域幅
に対応する。
48d（図９）からのデータは、表１のブロック０におい
て「Ｂ」記号で表された、各々のフレームの最初の24の
等時性バイト（即ちフレーム構造中の最初の48の「Ｂ」
記号）において伝送されると仮定している。図９は、本
発明の１実施例によるＢインタフェース58を示してい
る。図９の実施例においては、分離された等時性データ
94aは、２つのバッファ132a, 132bの１つに格納されて
いる。バッファ132a, 132bにおける格納のタイミング
は、125マイクロ秒のフレーム伝送タイミングでもって
調整されており、最初のフレームからのデータ94aが最
初の125マイクロ秒の期間の間に第１のバッファ132aに
格納され、次の125マイクロ秒の期間の間に、次のフレ
ームからの等時性データ94aが第２のバッファ132bに格
納されるようになっている。１つの実施例においては、
データはバッファ132へと、受信したと同じ順序で格納
されることができ、表１における最初の２つの「Ｂ」記
号により表される８ビットがバッファ132aの第１の格納
位置に格納され、表１の次の２つの「Ｂ」記号に対応す
るものがバッファ132aの第２の位置に格納され、といっ
た具合になっている。表１に示したフレーム構造はフレ
ーム当たりに96バイトの等時性データを含んでいるか
ら、バッファ132a, 132bの各々は、サポートするノード
当たりで96バイトのデータを格納する能力を有してい
る。第１のフレームからの等時性データがバッファ132
に格納された後、次の125マイクロ秒の期間の間に（次
のフレームからのデータが第２のバッファ132bに格納さ
れつつある間に）、第１のバッファ132aにおいて格納さ
れたデータが、大帯域幅のバス134上へと伝送される。
バッファ132のローディング及び順序付けは、ハブ44aに
よりサポートされているノードの数に依存している。バ
ス134は、ハブ44aに接続された複数のノードからの等時
性データ出力を搬送するのに十分な帯域幅を有してい
る。ハブ44aが16のノードに接続されている実施例にお
いては、バス134の帯域幅は、125マイクロ秒当たりに
（即ちフレーム毎に）1536バイトのデータ（即ちノード
当たり96バイト×16ノード）を受信するのに十分なもの
でなければならない。これは、約98304Kb／秒の帯域幅
に対応する。
【００３１】ハブに取着されたノードの数や等時性デー
タ専用とされた帯域幅といったシステム構成の様相に応
じて、本発明の他の実施例を、ＴＳＩバス134に代わる
他の帯域幅について提供することができる。しかしなが
ら、98304Kb／秒の帯域幅は特に有用なものである。な
ぜならそれはFDDI-IIにおいて用いられている帯域幅と
実質的に合致し、ＴＳＩリング58がFDDI-IIシステムで
ある構成において、ＴＳＩバス134上のデータをＴＳＩ
リング58（図５）へと受け渡すことを特に容易にするか
らである。
タ専用とされた帯域幅といったシステム構成の様相に応
じて、本発明の他の実施例を、ＴＳＩバス134に代わる
他の帯域幅について提供することができる。しかしなが
ら、98304Kb／秒の帯域幅は特に有用なものである。な
ぜならそれはFDDI-IIにおいて用いられている帯域幅と
実質的に合致し、ＴＳＩリング58がFDDI-IIシステムで
ある構成において、ＴＳＩバス134上のデータをＴＳＩ
リング58（図５）へと受け渡すことを特に容易にするか
らである。
【００３２】１つの実施例においては、データはバッフ
ァ132からバス134上のタイムスロット内へと、タイムス
ロットインタチェンジ様式で運ばれる。ＴＳＩバス134
上で運ばれるデータは、1536のタイムスロットに分割さ
れた125マイクロ秒の時間フレームにおいて伝送され、
その各々は約0.08138マイクロ秒の長さを有する。各々
のタイムスロットは、データ及び関連する制御及びパリ
ティを有する。かくして１バイトは、10ビットのタイム
スロット情報を表すことができる。かくしてバッファ13
2aからのデータはＴＳＩバス134上へと、バッファ132a
に格納された1536バイトの所与の１つを、125マイクロ
秒の時間フレームの1536タイムスロットの適切なスロッ
トにおいてＴＳＩバス134上へと伝送することによって
置かれる。どのタイムスロットが「適切」であるかは、
データが用いられる用途、及び特にＤチャネルを介して
の接続セットアップにおいて予め定められたデータの宛
先局に依存している。
ァ132からバス134上のタイムスロット内へと、タイムス
ロットインタチェンジ様式で運ばれる。ＴＳＩバス134
上で運ばれるデータは、1536のタイムスロットに分割さ
れた125マイクロ秒の時間フレームにおいて伝送され、
その各々は約0.08138マイクロ秒の長さを有する。各々
のタイムスロットは、データ及び関連する制御及びパリ
ティを有する。かくして１バイトは、10ビットのタイム
スロット情報を表すことができる。かくしてバッファ13
2aからのデータはＴＳＩバス134上へと、バッファ132a
に格納された1536バイトの所与の１つを、125マイクロ
秒の時間フレームの1536タイムスロットの適切なスロッ
トにおいてＴＳＩバス134上へと伝送することによって
置かれる。どのタイムスロットが「適切」であるかは、
データが用いられる用途、及び特にＤチャネルを介して
の接続セットアップにおいて予め定められたデータの宛
先局に依存している。
【００３３】図示の実施例においては、データの宛先局
は、Ｄチャネル情報を用いて予め確立されている。この
Ｄチャネル情報は、シグナリングプロセッサ138へと送
られる。ソース、宛先局、及びその他の必要な情報を含
むこのＤチャネル情報は、好ましくはスイッチテーブル
140に値を格納するために用いられる。１つの例では、
スイッチテーブル140は、この例におけるハブ回路58に
関連する16のノードに対応する16の部分142a-142pへと
分割される。各々の部分142は、ＴＳＩバスの時間フレ
ームにある1536のタイムスロットに対応する1536ビット
を含んでいる。これらのビットは、マルチプレクサ146
に対する制御144として用いることができる。
は、Ｄチャネル情報を用いて予め確立されている。この
Ｄチャネル情報は、シグナリングプロセッサ138へと送
られる。ソース、宛先局、及びその他の必要な情報を含
むこのＤチャネル情報は、好ましくはスイッチテーブル
140に値を格納するために用いられる。１つの例では、
スイッチテーブル140は、この例におけるハブ回路58に
関連する16のノードに対応する16の部分142a-142pへと
分割される。各々の部分142は、ＴＳＩバスの時間フレ
ームにある1536のタイムスロットに対応する1536ビット
を含んでいる。これらのビットは、マルチプレクサ146
に対する制御144として用いることができる。
【００３４】この実施例においては、125マイクロ秒の
フレーム当たりの等時性ソース48dからの24バイトのデ
ータは、各々の等時性ソース48dのフレームの最初の24
のＢスロットにおいて伝送される。従って、ソース48d
からのデータは、等時性バッファ132に格納される。こ
の例において等時性データの宛先局は、モニタ48bであ
る。従ってデータの24のＢスロットはデータバッファ15
4aへと転送され、そして次のフレーム上で、その対応す
る最初の24のＢスロットにおいてシンク48bへと転送さ
れる。
フレーム当たりの等時性ソース48dからの24バイトのデ
ータは、各々の等時性ソース48dのフレームの最初の24
のＢスロットにおいて伝送される。従って、ソース48d
からのデータは、等時性バッファ132に格納される。こ
の例において等時性データの宛先局は、モニタ48bであ
る。従ってデータの24のＢスロットはデータバッファ15
4aへと転送され、そして次のフレーム上で、その対応す
る最初の24のＢスロットにおいてシンク48bへと転送さ
れる。
【００３５】24のＢスロットはＴＳＩバスに向けること
ができ、その場合には等時性バッファ132の24のＢスロ
ットはＴＳＩバス上へと切り換えられる。スイッチテー
ブルの内容のビットがライン150を制御し、ＴＳＩのタ
イムスロット毎に１ビットの速度（即ち0.08138マイク
ロ秒毎に１ビット）でマルチプレクサ146を制御する。
ＴＳＩバスの最初の10タイムスロットが、最初のＴＳＩ
タイムスロットに際して別のハブに取着されたノードに
向けられているＢデータを受信しないと仮定すると、マ
ルチプレクサ制御114は「０」であり、バッファ132から
バス134へはデータは出力されない。マルチプレクサ146
は単に、ＴＳＩバス134に沿って、最初のタイムスロッ
トにおいて既にＴＳＩバス上にある何らかのデータを伝
達するに過ぎない。この状態はＴＳＩバスの11番目のタ
イムスロットまで継続され、その時点で別のハブに取着
されたノードに向けられたＢデータがＴＳＩバス上へと
出力され始める。次の24のＴＳＩバスのタイムスロット
の各々に際して、マルチプレクサ146に対する制御信号
は「１」であり、バッファ132の適当なデータ位置に格
納されたデータバイトは、マルチプレクサ146からバス1
34上へと出力される。バッファ132のどのデータ位置が
「適当」であるかは、スイッチテーブルに含まれている
読み取りポインタにより決定することができる。好まし
くは、バッファ132はランダムアクセスメモリ（ＲＡ
Ｍ）であり、読み取りポインタは、ＴＳＩスロットフレ
ームを表しているスイッチテーブル位置の内容に応じて
決定される。24バイトのＴＳＩバス上への伝達が完了し
た後、このＴＳＩフレームの後続のタイムスロットに際
してはバッファ132aからの出力はないが、これはこの例
において、他の接続が確立されていないからである。。
このようにして、ＴＳＩバス上のフレームについてのタ
イムスロット11から35は、バッファ132aに格納されたデ
ータ、即ち等時性ソース48dによる24バイトのデータ出
力で満たされる。
ができ、その場合には等時性バッファ132の24のＢスロ
ットはＴＳＩバス上へと切り換えられる。スイッチテー
ブルの内容のビットがライン150を制御し、ＴＳＩのタ
イムスロット毎に１ビットの速度（即ち0.08138マイク
ロ秒毎に１ビット）でマルチプレクサ146を制御する。
ＴＳＩバスの最初の10タイムスロットが、最初のＴＳＩ
タイムスロットに際して別のハブに取着されたノードに
向けられているＢデータを受信しないと仮定すると、マ
ルチプレクサ制御114は「０」であり、バッファ132から
バス134へはデータは出力されない。マルチプレクサ146
は単に、ＴＳＩバス134に沿って、最初のタイムスロッ
トにおいて既にＴＳＩバス上にある何らかのデータを伝
達するに過ぎない。この状態はＴＳＩバスの11番目のタ
イムスロットまで継続され、その時点で別のハブに取着
されたノードに向けられたＢデータがＴＳＩバス上へと
出力され始める。次の24のＴＳＩバスのタイムスロット
の各々に際して、マルチプレクサ146に対する制御信号
は「１」であり、バッファ132の適当なデータ位置に格
納されたデータバイトは、マルチプレクサ146からバス1
34上へと出力される。バッファ132のどのデータ位置が
「適当」であるかは、スイッチテーブルに含まれている
読み取りポインタにより決定することができる。好まし
くは、バッファ132はランダムアクセスメモリ（ＲＡ
Ｍ）であり、読み取りポインタは、ＴＳＩスロットフレ
ームを表しているスイッチテーブル位置の内容に応じて
決定される。24バイトのＴＳＩバス上への伝達が完了し
た後、このＴＳＩフレームの後続のタイムスロットに際
してはバッファ132aからの出力はないが、これはこの例
において、他の接続が確立されていないからである。。
このようにして、ＴＳＩバス上のフレームについてのタ
イムスロット11から35は、バッファ132aに格納されたデ
ータ、即ち等時性ソース48dによる24バイトのデータ出
力で満たされる。
【００３６】図９はまた、ＴＳＩバス134から回復され
る等時性データの、宛先局ノードへの転送を示してい
る。この実施例では、ハブ44aが、伝送されたフレーム
の最初の24の偶数タイムスロットに格納された24バイト
のデータを回復することが必要である。ＴＳＩリングか
らのデータは、シンク48bに関連したＢインタフェース5
8により回復される。
る等時性データの、宛先局ノードへの転送を示してい
る。この実施例では、ハブ44aが、伝送されたフレーム
の最初の24の偶数タイムスロットに格納された24バイト
のデータを回復することが必要である。ＴＳＩリングか
らのデータは、シンク48bに関連したＢインタフェース5
8により回復される。
【００３７】ＴＳＩリングからの回復は、マルチプレク
サ146の制御について記述したのと同様の仕方でもって
テーブル162に依存して、信号プロセッサ138からライン
160を介して出力される制御信号158により制御されたマ
ルチプレクサ156によって達成される。
サ146の制御について記述したのと同様の仕方でもって
テーブル162に依存して、信号プロセッサ138からライン
160を介して出力される制御信号158により制御されたマ
ルチプレクサ156によって達成される。
【００３８】ハブ44aのＥインタフェース60は、非等時
性シンク48gを意図するリピータ60からの非等時性デー
タ（ソース48c）を回復する。Ｅ伝送インタフェース168
の例が、図10に示されている。図10に示された伝送イン
タフェースは一般に、図８に示されたＥ受信インタフェ
ースと機能的に逆である。並列インタフェースをもたら
すことも可能であり、ＭＡＣにある場合にＦＩＦＯの必
要はない。データ166は非直列化され、次いで何らかの
必要なアライメントエラービット172とマルチプレクサ1
74において組み合わせられ、その出力はＦＩＦＯ176へ
と出力される。同期検出回路178はリピータ出力166から
同期情報を抽出し、状態マシン180へと伝達する。状態
マシン180はまた、キャリヤ検出情報184、フレーム化カ
ウンタ情報186をも受信し、制御信号188をＦＩＦＯ176
へと提供する。ＦＩＦＯ176からのデータ出力は、プリ
アンブルビット190及び「０キャリヤ」ビット194と、マ
ルチプレクサ196によって多重化される。Ｅ伝送インタ
フェースの動作については、「フレームベースのデータ
伝送」と題する米国特許出願第970329号において、より
完全に記述されている。
性シンク48gを意図するリピータ60からの非等時性デー
タ（ソース48c）を回復する。Ｅ伝送インタフェース168
の例が、図10に示されている。図10に示された伝送イン
タフェースは一般に、図８に示されたＥ受信インタフェ
ースと機能的に逆である。並列インタフェースをもたら
すことも可能であり、ＭＡＣにある場合にＦＩＦＯの必
要はない。データ166は非直列化され、次いで何らかの
必要なアライメントエラービット172とマルチプレクサ1
74において組み合わせられ、その出力はＦＩＦＯ176へ
と出力される。同期検出回路178はリピータ出力166から
同期情報を抽出し、状態マシン180へと伝達する。状態
マシン180はまた、キャリヤ検出情報184、フレーム化カ
ウンタ情報186をも受信し、制御信号188をＦＩＦＯ176
へと提供する。ＦＩＦＯ176からのデータ出力は、プリ
アンブルビット190及び「０キャリヤ」ビット194と、マ
ルチプレクサ196によって多重化される。Ｅ伝送インタ
フェースの動作については、「フレームベースのデータ
伝送」と題する米国特許出願第970329号において、より
完全に記述されている。
【００３９】Ｅ伝送インタフェース168から出力される
データ198は、等時性データ出力164並びにＭチャネル及
びＤチャネルデータ170と共に、図11に示すようにして
エンコーダ直列化回路202へと提供される。このエンコ
ーダ／直列化回路202は、図６に示したエンコード回路
と実質的に同様にして構成されている。詳しくは、エン
コーダ／直列化回路202は、データ198, 170, 164の３つ
のストリームを組み合わせるためのマルチプレクサと、
４／５エンコーダと、ＮＲＺＩエンコーダと、プリエン
ファシス回路とをもたらす。伝送のタイミングは、伝送
タイミング回路204により制御される。エンコーダ／直
列化回路からの出力206は、より完全には本出願人の米
国特許出願第971018号に記述されているようにして、マ
ルチプレクサ210により、リンク端点検出の目的で、リ
ンクうなり（beat）発生器208からのリンクうなりと選
択的に結合される。
データ198は、等時性データ出力164並びにＭチャネル及
びＤチャネルデータ170と共に、図11に示すようにして
エンコーダ直列化回路202へと提供される。このエンコ
ーダ／直列化回路202は、図６に示したエンコード回路
と実質的に同様にして構成されている。詳しくは、エン
コーダ／直列化回路202は、データ198, 170, 164の３つ
のストリームを組み合わせるためのマルチプレクサと、
４／５エンコーダと、ＮＲＺＩエンコーダと、プリエン
ファシス回路とをもたらす。伝送のタイミングは、伝送
タイミング回路204により制御される。エンコーダ／直
列化回路からの出力206は、より完全には本出願人の米
国特許出願第971018号に記述されているようにして、マ
ルチプレクサ210により、リンク端点検出の目的で、リ
ンクうなり（beat）発生器208からのリンクうなりと選
択的に結合される。
【００４０】ハブ44aからノード42へと送られる等時性
及び非等時性の両方のデータは、上述したようにノード
48からハブ44aへと送られるデータについて用いられる
フレームフォーマットと実質的に同じであることが好ま
しいフレームフォーマットでもって送られる。ノード42
において、回路50はデータをデコードし脱多重化するた
めの、ハブにおいてこれらの機能を実行するとして上述
したデバイスに類似のデバイス（図６）、主として位相
同期デコード回路86、ＮＲＺＩデコード回路88、４／５
デコード回路90及びデマルチプレクサ92を含む。デコー
ドされ脱多重化されたデータは次いで、ノード42にある
各種のデータシンクへと伝達される。
及び非等時性の両方のデータは、上述したようにノード
48からハブ44aへと送られるデータについて用いられる
フレームフォーマットと実質的に同じであることが好ま
しいフレームフォーマットでもって送られる。ノード42
において、回路50はデータをデコードし脱多重化するた
めの、ハブにおいてこれらの機能を実行するとして上述
したデバイスに類似のデバイス（図６）、主として位相
同期デコード回路86、ＮＲＺＩデコード回路88、４／５
デコード回路90及びデマルチプレクサ92を含む。デコー
ドされ脱多重化されたデータは次いで、ノード42にある
各種のデータシンクへと伝達される。
【００４１】図12は、減衰、ジッタを減少し、必要とさ
れるバッファリングメモリの量を最小限とするためのタ
イミングスキームを示している。図12に示されている如
く、このタイミングは125マイクロ秒の基準クロック信
号214と同期させることができ、基準信号214は125マイ
クロ秒毎に立ち上がるクロックエッジをもたらす。この
基準信号は、ワイドエリアネットワーク又はFDDI-IIリ
ングからの基準信号の如き外部クロック基準との同期を
含めて、多数のソースの何れにより供給することもでき
る。サイクルの開始に当たり、時間ライン216上のタイ
ミングマークにより示されているように、ハブ44はノー
ドへとフレームの伝送を開始する。時間ライン218によ
り示されている如く、物理媒体におけるライン遅延の故
に、ノードがハブにより伝送されたフレームを受信する
時点は、それらがハブから送出された時点から遅れる。
そこで、ノードがハブ222へと次のフレームの伝送を開
始する前に、遅延220が導入される。この遅延220は、物
理媒体46上での伝送により導入されるレータンシイに対
処するものであり、ハブがクロック信号214の立ち上が
りエッジとほぼ一致する時点224において伝送されたフ
レームの受信を開始するような値を有している。
れるバッファリングメモリの量を最小限とするためのタ
イミングスキームを示している。図12に示されている如
く、このタイミングは125マイクロ秒の基準クロック信
号214と同期させることができ、基準信号214は125マイ
クロ秒毎に立ち上がるクロックエッジをもたらす。この
基準信号は、ワイドエリアネットワーク又はFDDI-IIリ
ングからの基準信号の如き外部クロック基準との同期を
含めて、多数のソースの何れにより供給することもでき
る。サイクルの開始に当たり、時間ライン216上のタイ
ミングマークにより示されているように、ハブ44はノー
ドへとフレームの伝送を開始する。時間ライン218によ
り示されている如く、物理媒体におけるライン遅延の故
に、ノードがハブにより伝送されたフレームを受信する
時点は、それらがハブから送出された時点から遅れる。
そこで、ノードがハブ222へと次のフレームの伝送を開
始する前に、遅延220が導入される。この遅延220は、物
理媒体46上での伝送により導入されるレータンシイに対
処するものであり、ハブがクロック信号214の立ち上が
りエッジとほぼ一致する時点224において伝送されたフ
レームの受信を開始するような値を有している。
【００４２】遅延220は例えば、受信回路78a, 78bとノ
ード42a, 42bの間、及び送信回路228a, 228bとノード42
a, 42bとの間に遅延回路226a, 226bを挿入することによ
って導入することができる。図13を参照のこと。物理媒
体のレータンシイは、リンクの長さに依存してノード毎
に異なるから、回路226aにより挿入される遅延の長さも
また、適宜変更される。計算された最適遅延を、遅延回
路228a, 228bへと適宜プログラムすることができる。こ
の遅延の特徴はより詳細には、同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性リンクプロトコル」と題する本出願人の米国特
許出願第970313号により完全に記述されている。
ード42a, 42bの間、及び送信回路228a, 228bとノード42
a, 42bとの間に遅延回路226a, 226bを挿入することによ
って導入することができる。図13を参照のこと。物理媒
体のレータンシイは、リンクの長さに依存してノード毎
に異なるから、回路226aにより挿入される遅延の長さも
また、適宜変更される。計算された最適遅延を、遅延回
路228a, 228bへと適宜プログラムすることができる。こ
の遅延の特徴はより詳細には、同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性リンクプロトコル」と題する本出願人の米国特
許出願第970313号により完全に記述されている。
【００４３】上述したタイミングスキームは、ノードか
ら受信したサイクルが、ハブから次のサイクルが伝送さ
れるよりも僅かに早く到着することを保証する。小さな
ＦＩＦＯをハブが受信したデータストリーム中に挿入
し、サイクルの到着を正確に整列させることができる。
同様のＦＩＦＯ構造をノードにおいても使用して、デー
タを受信したサイクル基準と、それが転送されるまで同
期させることができる。これらのＦＩＦＯを備えること
については、同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性ＦＩＦＯ化
を用いてケーブル長遅延に適応する装置及び方法」と題
する本出願人の米国特許出願第969917号により詳細に記
述されている。
ら受信したサイクルが、ハブから次のサイクルが伝送さ
れるよりも僅かに早く到着することを保証する。小さな
ＦＩＦＯをハブが受信したデータストリーム中に挿入
し、サイクルの到着を正確に整列させることができる。
同様のＦＩＦＯ構造をノードにおいても使用して、デー
タを受信したサイクル基準と、それが転送されるまで同
期させることができる。これらのＦＩＦＯを備えること
については、同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性ＦＩＦＯ化
を用いてケーブル長遅延に適応する装置及び方法」と題
する本出願人の米国特許出願第969917号により詳細に記
述されている。
【００４４】上述した全体的なシステムにおいては、ノ
ード間でのデータ転送は、ソースノードからのデータを
ハブへと中継し、ハブを相互接続しているＴＳＩリング
上にデータを置き、ＴＳＩリングからデータを宛先局ハ
ブにおいて回復し、宛先局ハブからデータを宛先局ノー
ドへとルーティングすることによって行われる。この過
程はＴＳＩ帯域幅を浪費し、ソース及び宛先局ノードの
両者が同じハブに接続されている場合は、システムに遅
延を導入する。
ード間でのデータ転送は、ソースノードからのデータを
ハブへと中継し、ハブを相互接続しているＴＳＩリング
上にデータを置き、ＴＳＩリングからデータを宛先局ハ
ブにおいて回復し、宛先局ハブからデータを宛先局ノー
ドへとルーティングすることによって行われる。この過
程はＴＳＩ帯域幅を浪費し、ソース及び宛先局ノードの
両者が同じハブに接続されている場合は、システムに遅
延を導入する。
【００４５】本発明によれば、回路58にはまた、ローカ
ルループバック性能が備えられる。ローカルループバッ
ク性能は、回路58がデータを受信バッファ132から送信
バッファ154へと直接に、ＴＳＩリング134上にデータを
置く必要なしに伝送することを可能にし、かくしてＴＳ
Ｉバスの帯域幅を他のハブが使用するように解放する
（図２及び図３）。ループバックを制御するために、マ
ルチプレクサ156を用いることができる。
ルループバック性能が備えられる。ローカルループバッ
ク性能は、回路58がデータを受信バッファ132から送信
バッファ154へと直接に、ＴＳＩリング134上にデータを
置く必要なしに伝送することを可能にし、かくしてＴＳ
Ｉバスの帯域幅を他のハブが使用するように解放する
（図２及び図３）。ループバックを制御するために、マ
ルチプレクサ156を用いることができる。
【００４６】ローカルループバック性能は、例えば等時
性ソース及び等時性シンクの両者が同じハブに接続され
ている場合に有用である。例えば、前述の実施例におい
ては、ビデオカメラである等時性ソース48dとビデオモ
ニタである等時性シンク48bの両者が、同じハブ44aに接
続されている。ローカルループバックは、データをモニ
タ48bにもたらして、ビデオカメラ48dにより受信したイ
メージを実質的に「リアルタイム」で、データをＴＳＩ
バス134上に置くことなしに表示する。非等時性ループ
バックは、米国カリフォルニア州サンタクララのナショ
ナルセミコンダクタ社から入手可能なDP83950リピータ
インタフェースコントローラ（ＲＩＣ）の如き非等時性
リピータデバイス60により達成することができる。
性ソース及び等時性シンクの両者が同じハブに接続され
ている場合に有用である。例えば、前述の実施例におい
ては、ビデオカメラである等時性ソース48dとビデオモ
ニタである等時性シンク48bの両者が、同じハブ44aに接
続されている。ローカルループバックは、データをモニ
タ48bにもたらして、ビデオカメラ48dにより受信したイ
メージを実質的に「リアルタイム」で、データをＴＳＩ
バス134上に置くことなしに表示する。非等時性ループ
バックは、米国カリフォルニア州サンタクララのナショ
ナルセミコンダクタ社から入手可能なDP83950リピータ
インタフェースコントローラ（ＲＩＣ）の如き非等時性
リピータデバイス60により達成することができる。
【００４７】図14は、等時性ループバックを実施するた
めの構成を示している。データライン494が、通常はＴ
ＳＩリング134上に置かれるバッファ132からの伝送デー
タを受信するように結合されている。データライン494
は内部ループバックのためにマルチプレクサ156に入力
されており、ＴＳＩリング134上のデータがバッファ154
に入るのが阻止される。マルチプレクサ156は、プロセ
ッサ138のスイッチテーブルの１つにより、ライン160を
介して制御されている。制御データは、Ｄチャネルを介
してシグナリングプロセッサへと供給される宛先情報に
従って、出力テーブル162に格納されている。しかしな
がらこの場合、テーブル162は十分に広く、ＴＳＩ及び
ループバックマルチプレクサ156の両者を制御するため
の制御ビットを格納できなければならない。内部ループ
バックが開始される場合、バッファ132aからのデータは
タイムスロットの代わりに、バッファ154へと伝送され
る。かくしてあるタイムスロットにおいて内部ループバ
ックが開始された場合、関連するＴＳＩデータはバッフ
ァ154aにはロードされない。マルチプレクサ156は、内
部ループバックを示す制御ライン158と共に用いられ
る。制御ライン158の制御はシグナリングプロセッサに
より行われ、また１つの実施例ではルックアップテーブ
ルである。
めの構成を示している。データライン494が、通常はＴ
ＳＩリング134上に置かれるバッファ132からの伝送デー
タを受信するように結合されている。データライン494
は内部ループバックのためにマルチプレクサ156に入力
されており、ＴＳＩリング134上のデータがバッファ154
に入るのが阻止される。マルチプレクサ156は、プロセ
ッサ138のスイッチテーブルの１つにより、ライン160を
介して制御されている。制御データは、Ｄチャネルを介
してシグナリングプロセッサへと供給される宛先情報に
従って、出力テーブル162に格納されている。しかしな
がらこの場合、テーブル162は十分に広く、ＴＳＩ及び
ループバックマルチプレクサ156の両者を制御するため
の制御ビットを格納できなければならない。内部ループ
バックが開始される場合、バッファ132aからのデータは
タイムスロットの代わりに、バッファ154へと伝送され
る。かくしてあるタイムスロットにおいて内部ループバ
ックが開始された場合、関連するＴＳＩデータはバッフ
ァ154aにはロードされない。マルチプレクサ156は、内
部ループバックを示す制御ライン158と共に用いられ
る。制御ライン158の制御はシグナリングプロセッサに
より行われ、また１つの実施例ではルックアップテーブ
ルである。
【００４８】２つのバッファ154a, 154bは回復データを
格納し、また前述した仕方で制御される。最初の時間フ
レームの間、バッファ154aはライン494又はＴＳＩバス1
34からデータを受信し、その間にバッファ154bは以前の
時間フレームの間に格納されたデータを、物理媒体46b
を介して宛先局ノード42aへと伝送すべく回路58のライ
ン164に出力する。次の時間フレームの間、これらのバ
ッファの役割は逆転され、ライン494から受信したデー
タはバッファ156bに格納され、先行する時間フレームに
際してバッファ154aに格納されたデータは宛先局ノード
42aへと伝送すべく出力される。
格納し、また前述した仕方で制御される。最初の時間フ
レームの間、バッファ154aはライン494又はＴＳＩバス1
34からデータを受信し、その間にバッファ154bは以前の
時間フレームの間に格納されたデータを、物理媒体46b
を介して宛先局ノード42aへと伝送すべく回路58のライ
ン164に出力する。次の時間フレームの間、これらのバ
ッファの役割は逆転され、ライン494から受信したデー
タはバッファ156bに格納され、先行する時間フレームに
際してバッファ154aに格納されたデータは宛先局ノード
42aへと伝送すべく出力される。
【００４９】
【発明の効果】かくして本発明によれば、ローカルルー
プバックを用いることにより、データを受信バッファか
ら送信バッファへと直接に、ＴＳＩリング上にデータを
置く必要なしに伝送することを可能となる。かくしてＴ
ＳＩバスの帯域幅は他のハブが使用するように解放され
ると共に、遅延の減少も図られる。
プバックを用いることにより、データを受信バッファか
ら送信バッファへと直接に、ＴＳＩリング上にデータを
置く必要なしに伝送することを可能となる。かくしてＴ
ＳＩバスの帯域幅は他のハブが使用するように解放され
ると共に、遅延の減少も図られる。
【００５０】本発明のループバックの別の利点は、スタ
ンドアローン形のハブが使用される場合に、ＴＳＩリン
グ134を省略できる可能性があることである。データ通
信ネットワークが単一のハブのみから構成されている場
合には、ハブの受信及び送信バッファを接続するために
は、データライン494のみが必要である。マルチプレク
サ156は前述した仕方で動作し、バッファ132からのデー
タをバッファ154に置く。従って別個のＴＳＩバスに対
する接続はもはや不要であるが、選択的に備えることは
可能である。
ンドアローン形のハブが使用される場合に、ＴＳＩリン
グ134を省略できる可能性があることである。データ通
信ネットワークが単一のハブのみから構成されている場
合には、ハブの受信及び送信バッファを接続するために
は、データライン494のみが必要である。マルチプレク
サ156は前述した仕方で動作し、バッファ132からのデー
タをバッファ154に置く。従って別個のＴＳＩバスに対
する接続はもはや不要であるが、選択的に備えることは
可能である。
【００５１】本発明は好ましい実施例、並びに特定の設
計変更及び修正によって記述されたが、他の設計変更及
び修正を使用することも可能であり、本発明は特許請求
の範囲によって規定されるものである。
計変更及び修正によって記述されたが、他の設計変更及
び修正を使用することも可能であり、本発明は特許請求
の範囲によって規定されるものである。
【００５２】
【表１】
【００５３】
【表２】
【図１】（Ａ）は等時性データフレーム転送のタイミン
グ図、（Ｂ）はパケット化データ転送のタイミング図、
及び（Ｃ）はトークンリングデータ転送のタイミング図
である。
グ図、（Ｂ）はパケット化データ転送のタイミング図、
及び（Ｃ）はトークンリングデータ転送のタイミング図
である。
【図２】本発明の１実施例による、スター及びリング形
の通信システムのブロック図である。
の通信システムのブロック図である。
【図３】単一のハブ内に多数の等時性回路を有するスタ
ー及びリング形の通信システムのブロック図である。
ー及びリング形の通信システムのブロック図である。
【図４】本発明の１つの実施例による、ツリー形の通信
システムのブロック図である。
システムのブロック図である。
【図５】本発明の１つの実施例により構成された通信シ
ステムのブロック図である。
ステムのブロック図である。
【図６】本発明の１つの実施例によるノード回路のブロ
ック図である。
ック図である。
【図７】本発明の１つの実施例によるハブリピータ回路
のブロック図である。
のブロック図である。
【図８】本発明の１つの実施例による非等時性データの
受信インタフェースのブロック図である。
受信インタフェースのブロック図である。
【図９】本発明の１つの実施例による等時性データの受
信インタフェース及び関連するハブ回路のブロック図で
ある。
信インタフェース及び関連するハブ回路のブロック図で
ある。
【図１０】本発明の１つの実施例による非等時性データ
用のハブ伝送インタフェースのブロック図である。
用のハブ伝送インタフェースのブロック図である。
【図１１】本発明の１つの実施例による非等時性データ
用のハブ送信機インタフェースのブロック図である。
用のハブ送信機インタフェースのブロック図である。
【図１２】本発明の１つの実施例によるデータ転送の調
整についてのタイミング図である。
整についてのタイミング図である。
【図１３】本発明の１つの実施例による遅延回路を有す
るノードのブロック図である。
るノードのブロック図である。
【図１４】本発明の１つの実施例によるローカルループ
バック性能を有する等時性データ用の受信インタフェー
スのブロック図である。
バック性能を有する等時性データ用の受信インタフェー
スのブロック図である。
42a, 42b, 42c ノード 44a ハブ 46a-f 物理媒体 48a, 48d 等時性ソース 48b, 48e 等時性シンク 48c 非等時性ソース 48g 非等時性シンク 48f Ｄチャネルソース 50a, 50b, 50c ノード回路 54a, 54b, 54c ハブ成分 56 ハブ回路 494 データライン MUX マルチプレクサ DEMUX デマルチプレクサ Tx 送信 Rx 受信 isoPhy 等時性物理層 iso 等時性
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・エス・エヴァンス アメリカ合衆国カリフォルニア州95133サ ン・ホセ，ケープ・ヒルダ・プレイス・ 1966 (72)発明者 デブラ・ジェイ・ワースリー アメリカ合衆国カリフォルニア州94086サ ニーヴェイル，イースト・レッド・オー ク・ドライヴ・224−ジー
Claims (23)
- 【請求項１】 複数のソース及びシンクの間でデータを
通信するための装置であって、 前記複数のソース及びシンクの少なくとも１つに結合さ
れ、ノード送信機及びノード受信機を有する第１のノー
ドと、 前記ノードに結合され、 （ａ）前記ノード送信機に結合されて前記第１のノード
から伝送されるデータを受信するハブ受信機と、 （ｂ）前記ノード受信機に結合されて前記第１のノード
へとデータを伝送するハブ送信機と、 （ｃ）前記ハブ受信機を前記ハブ送信機に結合するデー
タリンクと、 （ｄ）前記ハブ受信機と前記ハブ送信機の間で前記デー
タリンク上に配置され、制御信号に結合されていて、前
記制御信号が主張された場合にデータを前記ハブ受信機
から前記ハブ送信機へと通過するスイッチを有する第１
のハブと、 第２のハブと、 少なくとも前記第１のハブの前記ハブ受信機と前記ハブ
送信機の一方と、前記第２のハブとに結合され、前記第
１のハブと前記第２のハブの間でデータを通過させるバ
スとからなる装置。 - 【請求項２】 前記第１のノードが２つのノードからな
る、請求項１の装置。 - 【請求項３】 前記スイッチがマルチプレクサからな
る、請求項１の装置。 - 【請求項４】 前記ハブ受信機がさらに、前記第１のノ
ードから受信したデータを格納するバッファを含む、請
求項１の装置。 - 【請求項５】 前記ハブ送信機がさらに、前記第１のノ
ードへの伝送のためにデータを格納するバッファを含
む、請求項１の装置。 - 【請求項６】 前記第１のハブがさらに、前記制御信号
を格納するためのメモリデバイスを含む、請求項１の装
置。 - 【請求項７】 複数のデータソース及びシンクの間でデ
ータを通信するための装置であって、前記ソース及びシ
ンクの少なくとも第１のものがデータを等時性で受信し
送信するよう構成され、前記ソース及びシンクの第２の
ものがデータを非等時性で伝送するよう構成されている
ものにおいて、 前記ソース及びシンクの前記第１及び第２のものの両者
に結合され、 （ａ）ノード送信機と、 （ｂ）ノード受信機と、 （ｃ）前記ソース及びシンクの前記第１及び第２のもの
の両者からデータを伝送すべく第１のデータリンクを介
して前記ノード送信機に結合され、等時性ソースから由
来するデータについて第１の専用帯域幅をもたらすマル
チプレクサを有する第１のノードと、 前記第１のノードに結合され、 （ａ）前記ノード送信機に結合されて前記第１のノード
から前記第１のデータリンクを介して伝送されるデータ
を受信するハブ受信機と、 （ｂ）前記ノード受信機に結合されて前記第１のノード
へとデータを伝送するハブ送信機と、 （ｃ）前記ハブ受信機を前記ハブ送信機に結合する第２
のデータリンクと、 （ｄ）前記ハブ受信機と前記ハブ送信機の間で前記第２
のデータリンク上に配置され、制御信号に結合されてい
て、前記制御信号が主張された場合にデータを前記ハブ
受信機から前記ハブ送信機へと通過するスイッチを有す
る第１のハブとからなる装置。 - 【請求項８】 第２のノードに結合された第２のハブ
と、 少なくとも前記第１のハブの前記ハブ受信機と前記ハブ
送信機の一方と、前記第２のハブとに結合され、前記第
１のハブと前記第２のハブの間でデータを通過させるバ
スとをさらに含む、請求項７の装置。 - 【請求項９】 前記第１のノードが２つのノードからな
る、請求項７の装置。 - 【請求項１０】 前記スイッチがマルチプレクサからな
る、請求項７の装置。 - 【請求項１１】 前記ハブ受信機がさらに、前記第１の
ノードから受信したデータを格納するバッファを含む、
請求項７の装置。 - 【請求項１２】 前記ハブ送信機がさらに、前記第１の
ノードへの伝送のためにデータを格納するバッファを含
む、請求項７の装置。 - 【請求項１３】 前記第１のハブがさらに、前記制御信
号を格納するためのメモリデバイスを含む、請求項７の
装置。 - 【請求項１４】 前記第２のデータリンクが等時性デー
タを搬送する、請求項７の装置。 - 【請求項１５】 データの通信方法であって、 前記データをノードから第１のハブのハブ受信機へと伝
送し、 第１の制御信号が主張された場合に、前記データを前記
ハブ受信機からデータリンクを介してハブ送信機へと通
過させ、 前記データを前記ハブ受信機からバスへと通過させ、第
２の制御信号が主張された場合に、前記データを前記バ
スを介して第２のバスへと通信することからなる通信方
法。 - 【請求項１６】 前記データを前記ハブ送信機から、前
記第１のハブに結合された複数のノードの１つへと伝送
することをさらに含む、請求項15の通信方法。 - 【請求項１７】 前記データを前記ハブ送信機から前記
ノードへと伝送することをさらに含む、請求項15の方
法。 - 【請求項１８】 データの通信方法であって、 第１のノードにおいて等時性データの第１の組と非等時
性データの第２の組とを受信し、 前記第１の組及び前記第２の組のデータを多重化して多
重化データの組を形成し、 前記多重化データの組を第１のデータリンクを介して第
１のハブへと伝送し、 前記多重化データの組をハブ受信機において脱多重化し
て、等時性データ部分及び非等時性データ部分を獲得
し、 第１の制御信号が主張された場合に、前記等時性データ
部分を前記ハブ受信機からハブ送信機へと第２のデータ
リンクを介して通過させ、 前記等時性データ部分を前記ハブ受信機からバスへと通
過させ、第２の制御信号が主張された場合に前記等時性
データ部分を前記第１のハブから第２のハブへと前記バ
スを介して通信することからなる通信方法。 - 【請求項１９】 前記等時性データ部分を前記ハブ送信
機から前記第１のハブに結合された複数のノードの１つ
へと伝送することをさらに含む、請求項18の通信方法。 - 【請求項２０】 前記非等時性データ部分をリピータデ
バイスを用いてリピートすることをさらに含む、請求項
18の通信方法。 - 【請求項２１】 複数のノード間でデータを交換するよ
う結合された複数のハブを有する通信システムにおい
て、 前記ノードの少なくとも１つから等時性データを受信す
る受信回路と、 等時性データを少なくとも前記ノードの１つへと伝送す
る送信回路と、 前記受信回路を前記送信回路に結合する第１のデータリ
ンクと、 前記第１のデータリンク上に配置され、制御信号に結合
されており、前記制御信号が主張された場合に前記等時
性データを前記受信回路から前記送信回路へと通過させ
るスイッチと、 前記受信回路又は前記送信回路の一方と、前記複数のハ
ブの所与の１つとに結合され、第２の制御信号が主張さ
れた場合に前記複数のハブの前記所与の１つとデータを
交換する第２のデータリンクとからなるハブ装置。 - 【請求項２２】 前記受信回路に結合され、前記ノード
の少なくとも１つから非等時性データを受信する手段
と、 前記送信回路に結合され、前記ノードの少なくとも１つ
へと非等時性データを伝送する手段とをさらに含む、請
求項21のハブ装置。 - 【請求項２３】 前記受信回路に結合され、前記受信回
路からの前記非等時性データを前記送信回路へと伝送す
るリピータ回路をさらに含む、請求項22のハブ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US96991092A | 1992-11-02 | 1992-11-02 | |
| US969910 | 1992-11-02 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003426645A Division JP3691504B2 (ja) | 1992-11-02 | 2003-12-24 | スイッチング機構における等時性データのローカルループバック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06205027A true JPH06205027A (ja) | 1994-07-22 |
| JP3539747B2 JP3539747B2 (ja) | 2004-07-07 |
Family
ID=25516159
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27406093A Expired - Fee Related JP3539747B2 (ja) | 1992-11-02 | 1993-11-02 | スイッチング機構における等時性データのローカルループバック |
| JP2003426645A Expired - Fee Related JP3691504B2 (ja) | 1992-11-02 | 2003-12-24 | スイッチング機構における等時性データのローカルループバック |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003426645A Expired - Fee Related JP3691504B2 (ja) | 1992-11-02 | 2003-12-24 | スイッチング機構における等時性データのローカルループバック |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5506846A (ja) |
| EP (1) | EP0596452B1 (ja) |
| JP (2) | JP3539747B2 (ja) |
| KR (1) | KR100305268B1 (ja) |
| DE (1) | DE69328003T2 (ja) |
| TW (1) | TW250605B (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10361802B1 (en) | 1999-02-01 | 2019-07-23 | Blanding Hovenweep, Llc | Adaptive pattern recognition based control system and method |
| KR100304063B1 (ko) * | 1993-08-04 | 2001-11-22 | 썬 마이크로시스템즈, 인코포레이티드 | 2지점간상호접속통신유틸리티 |
| US5680589A (en) * | 1995-06-08 | 1997-10-21 | Klingman; Edwin E. | Ring communication system using ISDN |
| US5886732A (en) * | 1995-11-22 | 1999-03-23 | Samsung Information Systems America | Set-top electronics and network interface unit arrangement |
| US7003796B1 (en) | 1995-11-22 | 2006-02-21 | Samsung Information Systems America | Method and apparatus for recovering data stream clock |
| US6005861A (en) * | 1995-11-22 | 1999-12-21 | Samsung Electronics Co., Ltd. | Home multimedia network architecture |
| DE69620439T2 (de) * | 1995-11-22 | 2002-10-31 | Samsung Electronics Co Ltd | Architektur eines heim-multimedia-netzwerkes |
| US6631435B1 (en) * | 1996-02-02 | 2003-10-07 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US7577782B2 (en) * | 1996-02-02 | 2009-08-18 | Sony Corporation | Application programming interface for data transfer and bus management over a bus structure |
| US5991520A (en) | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
| US6519268B1 (en) | 1996-03-07 | 2003-02-11 | Sony Corporation | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure |
| US6233637B1 (en) * | 1996-03-07 | 2001-05-15 | Sony Corporation | Isochronous data pipe for managing and manipulating a high-speed stream of isochronous data flowing between an application and a bus structure |
| US6108311A (en) * | 1996-04-29 | 2000-08-22 | Tellabs Operations, Inc. | Multichannel ring and star networks with limited channel conversion |
| US20020044548A1 (en) | 1996-07-15 | 2002-04-18 | Mark J. Foladare | Coupling multiple low data rate lines to effect high data rate communication |
| US5923671A (en) * | 1996-07-22 | 1999-07-13 | At&T Corp | Coupling multiple low data rate lines to effect high data rate communication |
| US6292844B1 (en) | 1998-02-12 | 2001-09-18 | Sony Corporation | Media storage device with embedded data filter for dynamically processing data during read and write operations |
| US6157652A (en) * | 1998-05-01 | 2000-12-05 | Emulex Corporation | Hub port with constant phase |
| US6064679A (en) * | 1998-05-01 | 2000-05-16 | Emulex Corporation | Hub port without jitter transfer |
| US20010014102A1 (en) * | 1998-09-24 | 2001-08-16 | Doris Ann Mattingly | Isochronous pipes channel mapping |
| US6167471A (en) | 1998-10-14 | 2000-12-26 | Sony Corporation | Method of and apparatus for dispatching a processing element to a program location based on channel number of received data |
| US7904187B2 (en) | 1999-02-01 | 2011-03-08 | Hoffberg Steven M | Internet appliance system and method |
| US6247069B1 (en) | 1999-05-12 | 2001-06-12 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| US6859846B2 (en) * | 1999-05-12 | 2005-02-22 | Sony Corporation | Method of distributed recording whereby the need to transition to a second recording device from a first recording device is broadcast by the first recording device |
| KR100644559B1 (ko) * | 1999-07-26 | 2006-11-13 | 삼성전자주식회사 | 디지털 인터페이스를 갖는 기기의 채널 할당방법 |
| US6721859B1 (en) | 1999-10-21 | 2004-04-13 | Sony Corporation | Multi-protocol media storage device implementing protocols optimized for storing and retrieving both asynchronous and isochronous data |
| US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
| US7720821B1 (en) | 2000-06-30 | 2010-05-18 | Sony Corporation | Method of and apparatus for writing and reading time sensitive data within a storage device |
| EP1178395A3 (en) * | 2000-07-31 | 2009-05-20 | Texas Instruments Incorporated | Apparatus and method for communicating a multiword digital message with an isochronous-signal processor |
| US6904475B1 (en) | 2000-11-06 | 2005-06-07 | Sony Corporation | Programmable first-in first-out (FIFO) memory buffer for concurrent data stream handling |
| US7124292B2 (en) * | 2001-05-21 | 2006-10-17 | Sony Corporation | Automatically configuring storage array including a plurality of media storage devices for storing and providing data within a network of devices |
| DE10141604B4 (de) * | 2001-08-24 | 2005-02-03 | Robert Bosch Gmbh | Verfahren zur Übertragung von Daten über eine isochrone Schnittstelle mit einem ersten Takt und Vorrichtung zum Anschluss an eine iosochrone Schnittstelle, über die Daten mit einem ersten Takt übertragen werden |
| US6874048B2 (en) * | 2002-05-29 | 2005-03-29 | Oasis Silicon Systems, Inc. | Communication system and methodology for sending a designator for at least one of a set of time-division multiplexed channels forwarded across a locally synchronized bus |
| US6963868B2 (en) * | 2002-06-03 | 2005-11-08 | International Business Machines Corporation | Multi-bit Patricia trees |
| US20070153828A1 (en) * | 2006-01-04 | 2007-07-05 | Cisco Technology, Inc. | System and method to negotiate the addition or deletion of a PPP link without data loss |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1566223A (en) * | 1978-01-17 | 1980-04-30 | Standard Telephones Cables Ltd | Digital duplex transmission system |
| FR2430141A1 (fr) * | 1978-06-29 | 1980-01-25 | Glowinski Albert | Reseau de commutation numerique a division du temps bit a bit |
| US4445213A (en) * | 1979-07-31 | 1984-04-24 | Bell Telephone Laboratories, Incorporated | Communication line interface for controlling data information having differing transmission characteristics |
| FR2483145A2 (fr) * | 1980-05-23 | 1981-11-27 | France Etat | Perfectionnements aux reseaux de commutation numerique a division du temps bit a bit |
| US4530088A (en) * | 1983-02-15 | 1985-07-16 | Sperry Corporation | Group coding system for serial data transmission |
| US4637014A (en) * | 1984-02-17 | 1987-01-13 | Burroughs Corporation | Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network |
| US4549292A (en) * | 1984-02-17 | 1985-10-22 | Burroughs Corporation | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network |
| US4577312A (en) * | 1984-07-05 | 1986-03-18 | At&T Bell Laboratories | Arrangement for wideband transmission via a switched network |
| US4587650A (en) * | 1984-10-30 | 1986-05-06 | Burroughs Corporation | Method of simultaneously transmitting isochronous and nonisochronous data on a local area network |
| JPH0630511B2 (ja) * | 1984-10-31 | 1994-04-20 | 株式会社日立製作所 | 局順可変の環状伝送システム |
| US4845609A (en) * | 1986-07-25 | 1989-07-04 | Systech Corporation | Computer communications subsystem using an embedded token-passing network |
| US5189414A (en) * | 1986-09-30 | 1993-02-23 | Kabushiki Kaisha Toshiba | Network system for simultaneously coupling pairs of nodes |
| US4769813A (en) * | 1987-11-18 | 1988-09-06 | Gte Laboratories Incorporated | Ring communication system |
| US4961188A (en) * | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
| US5001707A (en) * | 1989-11-02 | 1991-03-19 | Northern Telecom Limited | Method of providing reserved bandwidth in a dual bus system |
| US5179554A (en) * | 1991-04-08 | 1993-01-12 | Digital Equipment Corporation | Automatic association of local area network station addresses with a repeater port |
-
1993
- 1993-11-01 KR KR1019930022989A patent/KR100305268B1/ko not_active IP Right Cessation
- 1993-11-02 EP EP93117731A patent/EP0596452B1/en not_active Expired - Lifetime
- 1993-11-02 DE DE69328003T patent/DE69328003T2/de not_active Expired - Lifetime
- 1993-11-02 JP JP27406093A patent/JP3539747B2/ja not_active Expired - Fee Related
-
1994
- 1994-04-12 US US08/226,403 patent/US5506846A/en not_active Expired - Lifetime
- 1994-05-28 TW TW083104877A patent/TW250605B/zh active
-
2003
- 2003-12-24 JP JP2003426645A patent/JP3691504B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0596452A1 (en) | 1994-05-11 |
| EP0596452B1 (en) | 2000-03-08 |
| JP3691504B2 (ja) | 2005-09-07 |
| JP3539747B2 (ja) | 2004-07-07 |
| DE69328003T2 (de) | 2000-11-23 |
| US5506846A (en) | 1996-04-09 |
| DE69328003D1 (de) | 2000-04-13 |
| KR100305268B1 (ko) | 2001-11-22 |
| JP2004147348A (ja) | 2004-05-20 |
| TW250605B (ja) | 1995-07-01 |
| KR940012963A (ko) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448921B2 (ja) | 等時性リンクプロトコル | |
| JP3691504B2 (ja) | スイッチング機構における等時性データのローカルループバック | |
| US5668811A (en) | Method of maintaining frame synchronization in a communication network | |
| US5559796A (en) | Delay control for frame-based transmission of data | |
| JP3448086B2 (ja) | フレームベースのデータ伝送 | |
| US5544324A (en) | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate | |
| JP3705610B2 (ja) | ネットワークリンク端点性能検出 | |
| US5550802A (en) | Data communication network with management port for isochronous switch | |
| JP4829569B2 (ja) | データ伝送 | |
| JP4907924B2 (ja) | データ伝送 | |
| EP0952710A2 (en) | Apparatus and method for interconnecting isochronous systems over packet-switched networks | |
| USRE39395E1 (en) | Data communication network with transfer port, cascade port and/or frame synchronizing signal | |
| JPH06261044A (ja) | 等時性ｆｉｆｏ化を用いてケーブル長遅延に適応する装置及び方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |