JP3448921B2 - 等時性リンクプロトコル - Google Patents
等時性リンクプロトコルInfo
- Publication number
- JP3448921B2 JP3448921B2 JP27359093A JP27359093A JP3448921B2 JP 3448921 B2 JP3448921 B2 JP 3448921B2 JP 27359093 A JP27359093 A JP 27359093A JP 27359093 A JP27359093 A JP 27359093A JP 3448921 B2 JP3448921 B2 JP 3448921B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- isochronous
- hub
- cycle
- transceiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6432—Topology
- H04L2012/6437—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6448—Medium Access Control [MAC]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
- H04L2012/6445—Admission control
- H04L2012/6459—Multiplexing, e.g. TDMA, CDMA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Bidirectional Digital Transmission (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ローカルエリアネット
ワーク又はワイドエリアネットワークのようなデータ通
信ネットワークに関し、詳しくは等時性データを転送す
るためのネットワークに関するものである。
ワーク又はワイドエリアネットワークのようなデータ通
信ネットワークに関し、詳しくは等時性データを転送す
るためのネットワークに関するものである。
【０００２】
【従来の技術】等時性（isochronous）データは一般的
には、パケット化されていない、不確定な、潜在的に連
続長であるデータとして記述することができる。等時性
データソースには、イメージ及びそれに伴うサウンドを
表すデータの実質的に連続的なストリームを出力するビ
デオカメラ、及び実質的に連続的な音声データのストリ
ームを出力する電話がある。等時性データシンクの例
は、表示を行うために、実質的に連続的なビデオデータ
のストリームを受信するビデオモニターである。
には、パケット化されていない、不確定な、潜在的に連
続長であるデータとして記述することができる。等時性
データソースには、イメージ及びそれに伴うサウンドを
表すデータの実質的に連続的なストリームを出力するビ
デオカメラ、及び実質的に連続的な音声データのストリ
ームを出力する電話がある。等時性データシンクの例
は、表示を行うために、実質的に連続的なビデオデータ
のストリームを受信するビデオモニターである。
【０００３】図１（Ａ）は、等時性データ転送を概略的
に示している。データの転送は最初に、例えば電話での
会話を開始し、又はビデオカメラ転送を開始12すること
によって開始される。データ転送が開始された後に、デ
ータの転送が、例えば電話会話又はビデオ伝送の終了14
に至るまでの、不確定期間にわたって実質的に連続的に
もたらされる。転送される全てのビットがデータビット
を表す必要はない。宛先局及びタイミングを制御する
「ハウスキーピング」ビットも転送されうる。さらにま
た、転送されるデータが、電話での会話に際しての沈
黙、又は空白のビデオイメージの転送といったように、
「空」データからなることができる。等時性データ転送
の１つの形式は、例えば1991年３月25日のFDDI-II Hybr
id Multiplexer, Revision 2.4に記載された如き、ファ
イバ分散データインタフェース-II（FDDI-II）である。
に示している。データの転送は最初に、例えば電話での
会話を開始し、又はビデオカメラ転送を開始12すること
によって開始される。データ転送が開始された後に、デ
ータの転送が、例えば電話会話又はビデオ伝送の終了14
に至るまでの、不確定期間にわたって実質的に連続的に
もたらされる。転送される全てのビットがデータビット
を表す必要はない。宛先局及びタイミングを制御する
「ハウスキーピング」ビットも転送されうる。さらにま
た、転送されるデータが、電話での会話に際しての沈
黙、又は空白のビデオイメージの転送といったように、
「空」データからなることができる。等時性データ転送
の１つの形式は、例えば1991年３月25日のFDDI-II Hybr
id Multiplexer, Revision 2.4に記載された如き、ファ
イバ分散データインタフェース-II（FDDI-II）である。
【０００４】非等時性ソース及びシンクに加えて等時性
ソース及びシンクを含むマルチメディアコンピュータ及
びワークステーションの利用可能性の増大により、ネッ
トワーク環境において等時性データを伝送することにつ
いての関心が高まっている。多くの既存のネットワーク
は、ネットワーク上のステーション間で、非等時性デー
タ通信を用いている。一般に用いられているデータ転送
プロトコルは、パケット転送システム及びトークンリン
グシステムを含んでいる。
ソース及びシンクを含むマルチメディアコンピュータ及
びワークステーションの利用可能性の増大により、ネッ
トワーク環境において等時性データを伝送することにつ
いての関心が高まっている。多くの既存のネットワーク
は、ネットワーク上のステーション間で、非等時性デー
タ通信を用いている。一般に用いられているデータ転送
プロトコルは、パケット転送システム及びトークンリン
グシステムを含んでいる。
【０００５】パケット化データ転送の１つの例は、一般
に用いられているイーサネットシステムである。10BASE
-Tとして知られている１つの実施形態が、1989年11月15
日の、IEEE Standard 802.3に補充されたドラフト９に
記述されている。図１（Ｂ）は、パケット伝送22を示し
ている。
に用いられているイーサネットシステムである。10BASE
-Tとして知られている１つの実施形態が、1989年11月15
日の、IEEE Standard 802.3に補充されたドラフト９に
記述されている。図１（Ｂ）は、パケット伝送22を示し
ている。
【０００６】トークンリングシステムでは、ノードは電
子的トークンを捕獲した後においてのみ、データを転送
する。一般に用いられているトークンリングシステムの
１つは、IEEE Standard 802.5に記述されている。図１
（Ｃ）はトークンリングシステムにおけるデータ転送23
を示している。
子的トークンを捕獲した後においてのみ、データを転送
する。一般に用いられているトークンリングシステムの
１つは、IEEE Standard 802.5に記述されている。図１
（Ｃ）はトークンリングシステムにおけるデータ転送23
を示している。
【０００７】
【発明が解決しようとする課題】これらの既存のデータ
ネットワーク上に等時性データを適応させようとする従
来の多くの試みは、不利な動作特性をもたらす結果とな
った。幾つかの従来の等時性デバイスにおいては、所与
の等時性ソース又はシンクに利用可能な帯域幅は、ネッ
トワーク上で送受信を行っている等時性ソース及びシン
クの合計数に対し、直接的に比例して減少する。また、
等時性ソース及びシンクの存在は、非等時性帯域幅を減
少させる。さらにまた、双方向リンクを用いているどの
ような等時性システムにおいても、リンクケーブル長に
より、ノードからハブへと伝送されるデータと、ノード
からハブにより受信されるデータとの間にはスキューが
導入される。これらの遅延は望ましくないジッタを導入
し、ビデオデータ及び電話によるデータのユーザを当惑
させる。
ネットワーク上に等時性データを適応させようとする従
来の多くの試みは、不利な動作特性をもたらす結果とな
った。幾つかの従来の等時性デバイスにおいては、所与
の等時性ソース又はシンクに利用可能な帯域幅は、ネッ
トワーク上で送受信を行っている等時性ソース及びシン
クの合計数に対し、直接的に比例して減少する。また、
等時性ソース及びシンクの存在は、非等時性帯域幅を減
少させる。さらにまた、双方向リンクを用いているどの
ような等時性システムにおいても、リンクケーブル長に
より、ノードからハブへと伝送されるデータと、ノード
からハブにより受信されるデータとの間にはスキューが
導入される。これらの遅延は望ましくないジッタを導入
し、ビデオデータ及び電話によるデータのユーザを当惑
させる。
【０００８】加えて、既存の等時性システムはまた、在
来のネットワークとの互換性を殆ど、又は全くもたらさ
ない。この非互換性は、等時性及び非等時性トラヒック
の両者に適応するために、ハードウェア又はソフトウェ
アの大規模な交換を必要とする。かくして、イーサネッ
ト性能及びビデオカメラを有するマルチメディアパソコ
ンは、等時性及び非等時性ソース／シンクの両者を同時
に利用することができない。
来のネットワークとの互換性を殆ど、又は全くもたらさ
ない。この非互換性は、等時性及び非等時性トラヒック
の両者に適応するために、ハードウェア又はソフトウェ
アの大規模な交換を必要とする。かくして、イーサネッ
ト性能及びビデオカメラを有するマルチメディアパソコ
ンは、等時性及び非等時性ソース／シンクの両者を同時
に利用することができない。
【０００９】
【課題を解決するための手段】同日に出願されここで参
照することによってその内容を本明細書に取り入れる
「等時性能力を備えたデータ通信ネットワーク」と題す
る本出願人の米国特許出願第969916号は、等時性データ
ソース及びシンクへ、またそれらからのデータ通信をも
たらすシステムを記述している。等時性ソース／シンク
について利用可能な帯域幅は、ネットワーク上での非等
時性要求の変化とは無関係である。さらにまた、各々の
ソース／シンクには等時性帯域幅が保証されており、こ
れはネットワーク上でのソース／シンク帯域幅の変化と
は無関係である。等時性通信システムはまた、従来の、
多くは設置済のシステムとの高度の互換性を維持し、ハ
ードウェア／ソフトウェアの交換は最小限しか必要とさ
れない。
照することによってその内容を本明細書に取り入れる
「等時性能力を備えたデータ通信ネットワーク」と題す
る本出願人の米国特許出願第969916号は、等時性データ
ソース及びシンクへ、またそれらからのデータ通信をも
たらすシステムを記述している。等時性ソース／シンク
について利用可能な帯域幅は、ネットワーク上での非等
時性要求の変化とは無関係である。さらにまた、各々の
ソース／シンクには等時性帯域幅が保証されており、こ
れはネットワーク上でのソース／シンク帯域幅の変化と
は無関係である。等時性通信システムはまた、従来の、
多くは設置済のシステムとの高度の互換性を維持し、ハ
ードウェア／ソフトウェアの交換は最小限しか必要とさ
れない。
【００１０】本発明のシステムは、スター形ネットワー
クとして実施され、その場合にデータソースは中央のハ
ブへと転送を行い、この中央のハブが次いで、データを
データシンクへと転送する。ハブを例えばリング構造で
相互接続することにより、幾つかのこのようなスター形
システムを接続することができる。ハブに到着する多重
化データは脱多重化されて、等時性ソースのデータ、非
等時性ソースのデータ、及びＤチャネルとＭチャネルの
情報が分離される。この非等時性ソースのデータは、非
等時性データストリームを取り扱うよう特化されたハブ
回路に提供されうる。好ましくは、ハブ中の回路は、分
離された非等時性データストリームを、従来の非等時性
ネットワーク上で利用可能な形式に実質的に類似した形
式へと変換する。例えば、非等時性データがイーサネッ
トＭＡＣに由来したものである場合には、ハブは分離さ
れた非等時性データを、標準的なイーサネットハブリピ
ータ回路により処理される形態へと変換する。
クとして実施され、その場合にデータソースは中央のハ
ブへと転送を行い、この中央のハブが次いで、データを
データシンクへと転送する。ハブを例えばリング構造で
相互接続することにより、幾つかのこのようなスター形
システムを接続することができる。ハブに到着する多重
化データは脱多重化されて、等時性ソースのデータ、非
等時性ソースのデータ、及びＤチャネルとＭチャネルの
情報が分離される。この非等時性ソースのデータは、非
等時性データストリームを取り扱うよう特化されたハブ
回路に提供されうる。好ましくは、ハブ中の回路は、分
離された非等時性データストリームを、従来の非等時性
ネットワーク上で利用可能な形式に実質的に類似した形
式へと変換する。例えば、非等時性データがイーサネッ
トＭＡＣに由来したものである場合には、ハブは分離さ
れた非等時性データを、標準的なイーサネットハブリピ
ータ回路により処理される形態へと変換する。
【００１１】本発明の１つの実施例によれば、ハブ−ノ
ードシステムは、システムのケーブル接続により生じた
サイクルの不整合を補償するための遅延回路を含む。こ
の遅延システムは、必要とされるデータバッファリング
の量を最小限とするように動作する。本発明の遅延シス
テムにおいては、ハブがサイクルのスタートの伝送と、
受信サイクルのスタートの到着との間の遅延を計時す
る。かくしてハブは、ノードのサイクルにおいて必要と
される調節を検出し、ノードに対して制御信号を出力す
る。ノードにおいては、遅延回路が遅延値を格納し、ノ
ードの送信機に対して提供されるサイクル基準のスター
トを遅延させる。ノードの送信機はかくして、サイクル
の開始と同時にハブに到着するサイクルを出力し、それ
によってデータのスキューを最小限のものとする。
ードシステムは、システムのケーブル接続により生じた
サイクルの不整合を補償するための遅延回路を含む。こ
の遅延システムは、必要とされるデータバッファリング
の量を最小限とするように動作する。本発明の遅延シス
テムにおいては、ハブがサイクルのスタートの伝送と、
受信サイクルのスタートの到着との間の遅延を計時す
る。かくしてハブは、ノードのサイクルにおいて必要と
される調節を検出し、ノードに対して制御信号を出力す
る。ノードにおいては、遅延回路が遅延値を格納し、ノ
ードの送信機に対して提供されるサイクル基準のスター
トを遅延させる。ノードの送信機はかくして、サイクル
の開始と同時にハブに到着するサイクルを出力し、それ
によってデータのスキューを最小限のものとする。
【００１２】本発明の別の実施例によれば、ノード遅延
回路は、ハブによって制御されたラッチを含む。このラ
ッチはサイクル基準がノードの送信機に提供された場合
にトリガされ、それによって伝送フレームを所望に応じ
て整列させる。
回路は、ハブによって制御されたラッチを含む。このラ
ッチはサイクル基準がノードの送信機に提供された場合
にトリガされ、それによって伝送フレームを所望に応じ
て整列させる。
【００１３】
【実施例】本明細書の末尾の表１は、本発明の１つの実
施例によりデータストリームを多重化するための時分割
多重化方式の表である。また表２は、本発明の１つの実
施例による４／５エンコードの形態をリストしている。
施例によりデータストリームを多重化するための時分割
多重化方式の表である。また表２は、本発明の１つの実
施例による４／５エンコードの形態をリストしている。
【００１４】本発明の詳細な説明は、非等時性及び等時
性の両者の通信をサポートするデータ転送システムに関
して与えられる。ここで与えられる記述は従って、１）
同じハブに接続された非等時性ソースと非等時性シンク
との間での転送、及び２）同じハブに接続された等時性
ソースと等時性シンクとの間での転送についてのネット
ワークシステムにおいて本発明が用いられる場合につい
ての記述を行うものである。本明細書の記載は従って、
本発明が使用されるであろうより一般的な状況の幾つか
を示すことになる。
性の両者の通信をサポートするデータ転送システムに関
して与えられる。ここで与えられる記述は従って、１）
同じハブに接続された非等時性ソースと非等時性シンク
との間での転送、及び２）同じハブに接続された等時性
ソースと等時性シンクとの間での転送についてのネット
ワークシステムにおいて本発明が用いられる場合につい
ての記述を行うものである。本明細書の記載は従って、
本発明が使用されるであろうより一般的な状況の幾つか
を示すことになる。
【００１５】同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性能力を備え
たデータ通信ネットワーク」と題する本出願人の米国特
許出願第969916号は、スター形に配置され、リング又は
ツリー形に相互接続されることのできる、等時性データ
用のデータ通信システムを記述している。このようなシ
ステムが、図２、図３又は図４に示されている。図２に
示された配置においては、ハブはリング形に接続されて
おり、第１のハブ44aは第２のハブ44bへとデータを送出
し、第２のハブ44bは第３のハブ44cへとデータを送出
し、第３のハブはサイクル発生器及びリングレータンシ
イ（待ち時間）調節回路を介して、第１のハブ44aへと
戻るようデータを送出する。ハブ相互間の接続は、タイ
ムスロットインタチェンジ（ＴＳＩ）リング58f上で行
われる。１つの実施例では、ＴＳＩリング58fとして、F
DDI-IIシステムを用いることができる。図３は、単一の
ハブ内に多数の等時性回路を有するスター及びリング形
でもって配置された、ハブ44a, 44b及び44cを示してい
る。図３は、ツリー形の通信システムを示す。親ハブ44
aが、大帯域幅のバックボーンへと接続している。ハブ4
4bは親ハブ44aの子ハブとして動作し、ハブ44aのポート
２に取着されている。子ハブ44cが、子ハブ44bから縦続
されている。
てその内容を本明細書に取り入れる「等時性能力を備え
たデータ通信ネットワーク」と題する本出願人の米国特
許出願第969916号は、スター形に配置され、リング又は
ツリー形に相互接続されることのできる、等時性データ
用のデータ通信システムを記述している。このようなシ
ステムが、図２、図３又は図４に示されている。図２に
示された配置においては、ハブはリング形に接続されて
おり、第１のハブ44aは第２のハブ44bへとデータを送出
し、第２のハブ44bは第３のハブ44cへとデータを送出
し、第３のハブはサイクル発生器及びリングレータンシ
イ（待ち時間）調節回路を介して、第１のハブ44aへと
戻るようデータを送出する。ハブ相互間の接続は、タイ
ムスロットインタチェンジ（ＴＳＩ）リング58f上で行
われる。１つの実施例では、ＴＳＩリング58fとして、F
DDI-IIシステムを用いることができる。図３は、単一の
ハブ内に多数の等時性回路を有するスター及びリング形
でもって配置された、ハブ44a, 44b及び44cを示してい
る。図３は、ツリー形の通信システムを示す。親ハブ44
aが、大帯域幅のバックボーンへと接続している。ハブ4
4bは親ハブ44aの子ハブとして動作し、ハブ44aのポート
２に取着されている。子ハブ44cが、子ハブ44bから縦続
されている。
【００１６】スター及びリング形は、大帯域幅のバス上
で動作する単一のハブに取着された複数のノード42a, 4
2b, 42cを含む。ノードの正確な数は、データ伝送に対
するニーズと、システムの目的とに応じて変化する。ノ
ード42a-42cの各々は、厳格な等時性ソース及びシン
ク、厳格な非等時性ソース／シンク、或いは等時性及び
非等時性双方のソース及びシンクといった、種々の形式
のソース及びシンクを含むことができる。片方向ツイス
トペアケーブル46a-46rの如き、物理的なデータ伝送媒
体からなるデータリンクが、各々のノードをハブ44a-44
cの１つへと結合している。
で動作する単一のハブに取着された複数のノード42a, 4
2b, 42cを含む。ノードの正確な数は、データ伝送に対
するニーズと、システムの目的とに応じて変化する。ノ
ード42a-42cの各々は、厳格な等時性ソース及びシン
ク、厳格な非等時性ソース／シンク、或いは等時性及び
非等時性双方のソース及びシンクといった、種々の形式
のソース及びシンクを含むことができる。片方向ツイス
トペアケーブル46a-46rの如き、物理的なデータ伝送媒
体からなるデータリンクが、各々のノードをハブ44a-44
cの１つへと結合している。
【００１７】図５は、ハブ44a及び関連するノード42a-4
2cをより詳細に示している。図５はそれ自体、完全なス
ター形システムを形成しうる。各々のノード42a, 42b,
42cは、回路50a, 50b, 50cを含んでいる。回路50a-c
は、データを受信し、それを物理媒体46a, 46c, 46e上
での伝送に適した形へと変換し、物理媒体46b, 46d, 46
fから信号を受信し、データシンクにより用いられるの
に適した形へと変換する。
2cをより詳細に示している。図５はそれ自体、完全なス
ター形システムを形成しうる。各々のノード42a, 42b,
42cは、回路50a, 50b, 50cを含んでいる。回路50a-c
は、データを受信し、それを物理媒体46a, 46c, 46e上
での伝送に適した形へと変換し、物理媒体46b, 46d, 46
fから信号を受信し、データシンクにより用いられるの
に適した形へと変換する。
【００１８】ハブ44aは、物理媒体46a, 46c, 46eからデ
ータを受信し、等時性データを非等時性データ並びにＤ
チャネル及び保守チャネルデータから分離し、分離した
データを下流のハブ回路56により処理するのに適した形
へと変換するための回路54a,54b, 54cを含んでいる。図
示の実施例では、分離された等時性ソースからのデータ
は、データをＴＳＩバス上へと置くために、タイムスロ
ットインタチェンジコントローラ58の如き等時性スイッ
チング回路へと供給され、かくして種々の宛先局ノード
42a, 42b, 42cへと伝送すべく、そのハブにおける他の
等価な回路54a-54cによって、他のハブへと伝送及びハ
ブから回復可能である。分離された非等時性データは、
宛先局ノード42a, 42b, 42cへと伝送するために、非等
時性データを運ぶよう構成された回路60へと供給され
る。非等時性ソースからのデータがイーサネットデータ
を含む実施例では、ハブ回路60は標準的なイーサネット
リピータプロセッサであり得る。このようにして、本発
明のシステムは少なくとも部分的に、従前のイーサネッ
トハブシステムと後方互換であり得る。
ータを受信し、等時性データを非等時性データ並びにＤ
チャネル及び保守チャネルデータから分離し、分離した
データを下流のハブ回路56により処理するのに適した形
へと変換するための回路54a,54b, 54cを含んでいる。図
示の実施例では、分離された等時性ソースからのデータ
は、データをＴＳＩバス上へと置くために、タイムスロ
ットインタチェンジコントローラ58の如き等時性スイッ
チング回路へと供給され、かくして種々の宛先局ノード
42a, 42b, 42cへと伝送すべく、そのハブにおける他の
等価な回路54a-54cによって、他のハブへと伝送及びハ
ブから回復可能である。分離された非等時性データは、
宛先局ノード42a, 42b, 42cへと伝送するために、非等
時性データを運ぶよう構成された回路60へと供給され
る。非等時性ソースからのデータがイーサネットデータ
を含む実施例では、ハブ回路60は標準的なイーサネット
リピータプロセッサであり得る。このようにして、本発
明のシステムは少なくとも部分的に、従前のイーサネッ
トハブシステムと後方互換であり得る。
【００１９】Ｄチャネル及び保守データは、シグナリン
グプロセッサ62へと供給される。シグナリングプロセッ
サ62は、種々の保守及び制御機能を営む。例えば、エラ
ー状態を識別してユーザに警告し、例えばデータ経路64
上で等時性及び非等時性コントローラ58, 60と通信する
ことにより、要求された接続、即ちソース／宛先局経路
をセットアップするものである。
グプロセッサ62へと供給される。シグナリングプロセッ
サ62は、種々の保守及び制御機能を営む。例えば、エラ
ー状態を識別してユーザに警告し、例えばデータ経路64
上で等時性及び非等時性コントローラ58, 60と通信する
ことにより、要求された接続、即ちソース／宛先局経路
をセットアップするものである。
【００２０】上記した構成要素の動作は、等時性ソース
であるビデオカメラ48dから、等時性シンク48bへのデー
タ転送、及び非等時性ソースであるイーサネットＭＡＣ
48cから非等時性シンク48gへのデータ転送を記述するこ
とによって理解されよう。等時性デバイス48dから送出
されるデータは、デジタル化データの連続ストリームで
あり、例えば米国「Ｔ１」標準である1.544Mbpsに等し
いデータ転送速度を有する。イーサネットＭＡＣ48cか
らのデータ出力は、標準的な10BASE-Tイーサネット転送
速度である10Mb/秒で供給される。Ｄチャネル情報は、
好ましくはＭＡＣその他のシステム中の回路に含まれて
いるＤチャネルデータストリームソースから、或いは例
えば仮想キーパッド48fから、例えば約64Kbpsを越えな
い転送速度の如き、可変のデータ転送速度で提供され
る。
であるビデオカメラ48dから、等時性シンク48bへのデー
タ転送、及び非等時性ソースであるイーサネットＭＡＣ
48cから非等時性シンク48gへのデータ転送を記述するこ
とによって理解されよう。等時性デバイス48dから送出
されるデータは、デジタル化データの連続ストリームで
あり、例えば米国「Ｔ１」標準である1.544Mbpsに等し
いデータ転送速度を有する。イーサネットＭＡＣ48cか
らのデータ出力は、標準的な10BASE-Tイーサネット転送
速度である10Mb/秒で供給される。Ｄチャネル情報は、
好ましくはＭＡＣその他のシステム中の回路に含まれて
いるＤチャネルデータストリームソースから、或いは例
えば仮想キーパッド48fから、例えば約64Kbpsを越えな
い転送速度の如き、可変のデータ転送速度で提供され
る。
【００２１】ライン66a, 66b, 66cは、ソース48d及び48
cからのデータストリームを、ノード回路50bへと搬送す
る。図６は、この回路50bをより詳細に示している。ノ
ード回路50bは、入力されるデータストリームについて
動作するハードウェアを含み、データソースと宛先局と
の間での効率的な、互換性のある伝送を可能にしてい
る。マルチプレクサ70は、一連のフレーム又はテンプレ
ートの繰り返しを用いて、入力データを４ビット単位で
時分割多重化する。この実施例においては、フレームは
125マイクロ秒毎に繰り返される。
cからのデータストリームを、ノード回路50bへと搬送す
る。図６は、この回路50bをより詳細に示している。ノ
ード回路50bは、入力されるデータストリームについて
動作するハードウェアを含み、データソースと宛先局と
の間での効率的な、互換性のある伝送を可能にしてい
る。マルチプレクサ70は、一連のフレーム又はテンプレ
ートの繰り返しを用いて、入力データを４ビット単位で
時分割多重化する。この実施例においては、フレームは
125マイクロ秒毎に繰り返される。
【００２２】表１は、種々のデータストリーム、及び付
加的なデータ及び制御バイトが時分割多重化される方式
を示している。表１における各々の記号は４ビットのデ
ータを表しており、２つの記号のグループ毎に８ビット
の１データバイトが表されることになる。表１におい
て、Ｅはイーサネットストリーム66aからの４ビットデ
ータを表し、Ｂは等時性ストリーム66bからの４ビット
データを示し、Ｄはシグナリング又はＤチャネルストリ
ーム66cからの４ビットデータを表す。Ｍは、好ましく
は回路50bにより供給される４ビットのＭチャネルデー
タを表している。加えて、あるバイト長のパターンがも
たらされる。ＪＫはフレーム同期パターンを表し、ＥＭ
（表１のブロック３の最初の２つのバイト）はイーサネ
ット「パッド（pad）」を表し、保守バイトがそれに続
いている。
加的なデータ及び制御バイトが時分割多重化される方式
を示している。表１における各々の記号は４ビットのデ
ータを表しており、２つの記号のグループ毎に８ビット
の１データバイトが表されることになる。表１におい
て、Ｅはイーサネットストリーム66aからの４ビットデ
ータを表し、Ｂは等時性ストリーム66bからの４ビット
データを示し、Ｄはシグナリング又はＤチャネルストリ
ーム66cからの４ビットデータを表す。Ｍは、好ましく
は回路50bにより供給される４ビットのＭチャネルデー
タを表している。加えて、あるバイト長のパターンがも
たらされる。ＪＫはフレーム同期パターンを表し、ＥＭ
（表１のブロック３の最初の２つのバイト）はイーサネ
ット「パッド（pad）」を表し、保守バイトがそれに続
いている。
【００２３】表１に見られるように、各々のフレームは
256バイトを含み、これは各々８バイトの32のグルー
プ、又は各々64バイトの４つのグループとして考えるこ
とができる。等時性ソース48dからの1.544Mb／秒のデー
タ転送速度での出力について、上記したフレーム構造
は、6.144Mb／秒の等時性帯域幅能力をもたらす。従っ
て、本実施例における単一の等時性ソース48dは、フレ
ーム当たり192の「Ｂ」記号を48だけ用いて完全に適応
することができる。等時性チャネル内の３つの64Kb／秒
を用いることにより、基本速度のＩＳＤＮチャネルをサ
ポートすることができる。かくして、利用可能な等時性
帯域幅内に、各種の等時性ソースを割り当てることがで
きる。このフレーム構造は、同日に出願されここで参照
することによってその内容を本明細書に取り入れる「フ
レーム構造を有する等時性ソースデータの伝送用ネット
ワーク」と題する本出願人の米国特許出願第969911号
に、より完全に記述されている。上述したフレーム構造
とは異なる他のフレーム構造を用いて、特定の目的に適
した帯域幅の割り当てをもたらすことも可能である。
256バイトを含み、これは各々８バイトの32のグルー
プ、又は各々64バイトの４つのグループとして考えるこ
とができる。等時性ソース48dからの1.544Mb／秒のデー
タ転送速度での出力について、上記したフレーム構造
は、6.144Mb／秒の等時性帯域幅能力をもたらす。従っ
て、本実施例における単一の等時性ソース48dは、フレ
ーム当たり192の「Ｂ」記号を48だけ用いて完全に適応
することができる。等時性チャネル内の３つの64Kb／秒
を用いることにより、基本速度のＩＳＤＮチャネルをサ
ポートすることができる。かくして、利用可能な等時性
帯域幅内に、各種の等時性ソースを割り当てることがで
きる。このフレーム構造は、同日に出願されここで参照
することによってその内容を本明細書に取り入れる「フ
レーム構造を有する等時性ソースデータの伝送用ネット
ワーク」と題する本出願人の米国特許出願第969911号
に、より完全に記述されている。上述したフレーム構造
とは異なる他のフレーム構造を用いて、特定の目的に適
した帯域幅の割り当てをもたらすことも可能である。
【００２４】時分割多重化データは次いで、エンコーダ
72によりエンコードされ、２進０の長いストリングによ
って混乱される可能性のある、ケーブルのＡＣバランス
が維持される。図示の実施例においては、エンコーダは
４／５エンコードを行う。ANSII X3T9.5標準と部分的に
合致する、４／５エンコードの１つの特定の形が、表２
に示されている。これらのパターンは、適切に組み合わ
せられた場合には、最大で３ビット時間を有し、遷移は
ない。表２に示されたエンコード方式は、同日に出願さ
れここで参照することによってその内容を本明細書に取
り入れる「フレームベースのデータ伝送」と題する本出
願人の米国特許出願第970329号に、より詳細に記述され
ている。
72によりエンコードされ、２進０の長いストリングによ
って混乱される可能性のある、ケーブルのＡＣバランス
が維持される。図示の実施例においては、エンコーダは
４／５エンコードを行う。ANSII X3T9.5標準と部分的に
合致する、４／５エンコードの１つの特定の形が、表２
に示されている。これらのパターンは、適切に組み合わ
せられた場合には、最大で３ビット時間を有し、遷移は
ない。表２に示されたエンコード方式は、同日に出願さ
れここで参照することによってその内容を本明細書に取
り入れる「フレームベースのデータ伝送」と題する本出
願人の米国特許出願第970329号に、より詳細に記述され
ている。
【００２５】４／５エンコードの結果は次いで、Non-Re
turn to Zero Inverted（ＮＲＺＩ）方式を用いて、図
６のエンコーダ74によりさらにエンコードされる。この
４／５−ＮＲＺＩエンコードは、非等時性ソースが10BA
SE-Tイーサネットソースであるネットワークにおいて、
特に有用である。その理由は、このエンコードが、イー
サネットＭＡＣにより提供され予想されるデータ転送速
度と実質的に互換である、シグナリング速度での伝送を
もたらすからである。しかしながら、８ビットを10ビッ
トへとエンコードする方式などの、他の形式のエンコー
ド又はデコードもまた用いることが可能である。
turn to Zero Inverted（ＮＲＺＩ）方式を用いて、図
６のエンコーダ74によりさらにエンコードされる。この
４／５−ＮＲＺＩエンコードは、非等時性ソースが10BA
SE-Tイーサネットソースであるネットワークにおいて、
特に有用である。その理由は、このエンコードが、イー
サネットＭＡＣにより提供され予想されるデータ転送速
度と実質的に互換である、シグナリング速度での伝送を
もたらすからである。しかしながら、８ビットを10ビッ
トへとエンコードする方式などの、他の形式のエンコー
ド又はデコードもまた用いることが可能である。
【００２６】エンコードの後、データはプリエンファシ
ス回路76及び送信機又はドライバ78bへと送られる。こ
のプリエンファシス回路76は、物理媒体上を伝送される
信号を補償して、ジッタを減少させる。信号は次いで、
物理媒体46cを介してハブ44aへと伝送されるが、この物
理媒体46cは、ツイストペアケーブル、同軸ケーブル、
或いは光ファイバケーブルなどを含む。
ス回路76及び送信機又はドライバ78bへと送られる。こ
のプリエンファシス回路76は、物理媒体上を伝送される
信号を補償して、ジッタを減少させる。信号は次いで、
物理媒体46cを介してハブ44aへと伝送されるが、この物
理媒体46cは、ツイストペアケーブル、同軸ケーブル、
或いは光ファイバケーブルなどを含む。
【００２７】図５に見られるハブ44aは、複数の回路デ
バイス54a, 54b, 54cを含み、これらは各々が物理媒体4
6によってノード42a, 42b, 42cの１つへと結合されてい
る。図７に示されているように、物理媒体46を介して伝
送されるデータは、非直列化回路／デコーダ80に直列的
に到着する。非直列化回路／デコーダ80は、機能的には
上述した多重化／エンコード回路の逆である回路を含
み、４／５ＮＲＺＩエンコードをデコードして、等時性
及び非等時性ソースのデータを分離するように動作す
る。非直列化回路／デコーダ80はまた、フレーム化タイ
ミング発生器98により使用するため、ＪＫフレーム同期
記号96から導いた同期信号を出力する。リンク検出回路
82はまた、物理媒体46からのデータを受信して、ノード
が動作しているモードを検出し（例えば10BASE-T、非等
時性イーサネット又は等時性）、同日に出願されここで
参照することによってその内容を本明細書に取り入れる
「ネットワークリンク端点能力検出」と題する本出願人
の米国特許出願第971018号により完全に記述されている
ようにして、モード選択信号を出力する。
バイス54a, 54b, 54cを含み、これらは各々が物理媒体4
6によってノード42a, 42b, 42cの１つへと結合されてい
る。図７に示されているように、物理媒体46を介して伝
送されるデータは、非直列化回路／デコーダ80に直列的
に到着する。非直列化回路／デコーダ80は、機能的には
上述した多重化／エンコード回路の逆である回路を含
み、４／５ＮＲＺＩエンコードをデコードして、等時性
及び非等時性ソースのデータを分離するように動作す
る。非直列化回路／デコーダ80はまた、フレーム化タイ
ミング発生器98により使用するため、ＪＫフレーム同期
記号96から導いた同期信号を出力する。リンク検出回路
82はまた、物理媒体46からのデータを受信して、ノード
が動作しているモードを検出し（例えば10BASE-T、非等
時性イーサネット又は等時性）、同日に出願されここで
参照することによってその内容を本明細書に取り入れる
「ネットワークリンク端点能力検出」と題する本出願人
の米国特許出願第971018号により完全に記述されている
ようにして、モード選択信号を出力する。
【００２８】非等時性ソースデータ94b及び等時性ソー
スデータ94aは両方とも、宛先局ノードへと伝送するた
めに、必要に応じて各種のハブ回路成分54a, 54b, 54c
に対して利用可能とされる。１つの実施例においては、
分離された等時性データ94a及び非等時性データ94bは、
それぞれインタフェース58, 60によって再構成されて、
等時性出力102及び非等時性出力104が宛先局ノードへの
伝送に適した形で提供される。１つの実施例では、非等
時性データ94bはＥインタフェース60によって構成され
て、ハブ回路54に備え、最終的に宛先局ノードへと伝送
するために、出力データ104がリピータデバイスによっ
て処理可能となるようにされる。非等時性データについ
てリピータを用いる代替として、メディアアクセスコン
トロール層ブリッジを介してパケット接続をリンクする
ことができる。
スデータ94aは両方とも、宛先局ノードへと伝送するた
めに、必要に応じて各種のハブ回路成分54a, 54b, 54c
に対して利用可能とされる。１つの実施例においては、
分離された等時性データ94a及び非等時性データ94bは、
それぞれインタフェース58, 60によって再構成されて、
等時性出力102及び非等時性出力104が宛先局ノードへの
伝送に適した形で提供される。１つの実施例では、非等
時性データ94bはＥインタフェース60によって構成され
て、ハブ回路54に備え、最終的に宛先局ノードへと伝送
するために、出力データ104がリピータデバイスによっ
て処理可能となるようにされる。非等時性データについ
てリピータを用いる代替として、メディアアクセスコン
トロール層ブリッジを介してパケット接続をリンクする
ことができる。
【００２９】図８は、非等時性データ94bを受信し、従
前から利用可能なリピータ回路60により処理可能な形式
の出力106, 108をもたらす形式の、Ｅインタフェース59
の１つの実施形態を示している。この非等時性データ
は、先入れ先出し（ＦＩＦＯ）バッファ112において受
信され、データ転送速度が平滑化される。回路114は、
イーサネットデータパケットをエミュレートするために
提供される「キャリヤなし」記号を検出するが、これは
論理回路又は状態マシン116により使用されて、キャリ
ヤ検出信号が出力される。ＦＩＦＯ112からの出力118は
マルチプレクサ120及び非直列化回路122へと提供され、
データ出力106が生成される。マルチプレクサ120はプリ
アンブルストリーム124を受信することができ、出力デ
ータ106中に適切なプリアンブルビットをもたらす。Ｆ
ＩＦＯ112からの出力118はまた、デコード回路128へも
提供され、データ衝突及びアライメントエラー記号が認
識され、状態マシン116に対して適切な信号130, 132が
出力される。受信インタフェース59の動作及び構成要素
については、「フレームベースのデータ伝送」と題する
米国特許出願第970329号において、より完全に記述され
ている。
前から利用可能なリピータ回路60により処理可能な形式
の出力106, 108をもたらす形式の、Ｅインタフェース59
の１つの実施形態を示している。この非等時性データ
は、先入れ先出し（ＦＩＦＯ）バッファ112において受
信され、データ転送速度が平滑化される。回路114は、
イーサネットデータパケットをエミュレートするために
提供される「キャリヤなし」記号を検出するが、これは
論理回路又は状態マシン116により使用されて、キャリ
ヤ検出信号が出力される。ＦＩＦＯ112からの出力118は
マルチプレクサ120及び非直列化回路122へと提供され、
データ出力106が生成される。マルチプレクサ120はプリ
アンブルストリーム124を受信することができ、出力デ
ータ106中に適切なプリアンブルビットをもたらす。Ｆ
ＩＦＯ112からの出力118はまた、デコード回路128へも
提供され、データ衝突及びアライメントエラー記号が認
識され、状態マシン116に対して適切な信号130, 132が
出力される。受信インタフェース59の動作及び構成要素
については、「フレームベースのデータ伝送」と題する
米国特許出願第970329号において、より完全に記述され
ている。
【００３０】本実施例の目的については、等時性ソース
48d（図９）からのデータは、表１のブロック０におい
て「Ｂ」記号で表された、各々のフレームの最初の24の
等時性バイト（即ちフレーム構造中の最初の48の「Ｂ」
記号）において伝送されると仮定している。図９は、本
発明の１実施例によるＢインタフェース58を示してい
る。図９の実施例においては、分離された等時性データ
94aは、２つのバッファ132a, 132bの１つに格納されて
いる。バッファ132a, 132bにおける格納のタイミング
は、125マイクロ秒のフレーム伝送タイミングでもって
調整されており、最初のフレームからのデータ94aが最
初の125マイクロ秒の期間の間に第１のバッファ132aに
格納され、次の125マイクロ秒の期間の間に、次のフレ
ームからの等時性データ94aが第２のバッファ132bに格
納されるようになっている。１つの実施例においては、
データはバッファ132へと、受信したと同じ順序で格納
されることができ、表１における最初の２つの「Ｂ」記
号により表される８ビットがバッファ132aの第１の格納
位置に格納され、表１の次の２つの「Ｂ」記号に対応す
るものがバッファ132aの第２の位置に格納され、といっ
た具合になっている。表１に示したフレーム構造はフレ
ーム当たりに96バイトの等時性データを含んでいるか
ら、バッファ132a, 132bの各々は、サポートするノード
当たりで96バイトのデータを格納する能力を有してい
る。第１のフレームからの等時性データがバッファ132
に格納された後、次の125マイクロ秒の期間の間に（次
のフレームからのデータが第２のバッファ132bに格納さ
れつつある間に）、第１のバッファ132aにおいて格納さ
れたデータが、大帯域幅のバス134上へと伝送される。
バッファ132のローディング及び順序付けは、ハブ44aに
よりサポートされているノードの数に依存している。バ
ス134は、ハブ44aに接続された複数のノードからの等時
性データ出力を搬送するのに十分な帯域幅を有してい
る。ハブ44aが16のノードに接続されている実施例にお
いては、バス134の帯域幅は、125マイクロ秒当たりに
（即ちフレーム毎に）1536バイトのデータ（即ちノード
当たり96バイト×16ノード）を受信するのに十分なもの
でなければならない。これは、約98304Kb／秒の帯域幅
に対応する。
48d（図９）からのデータは、表１のブロック０におい
て「Ｂ」記号で表された、各々のフレームの最初の24の
等時性バイト（即ちフレーム構造中の最初の48の「Ｂ」
記号）において伝送されると仮定している。図９は、本
発明の１実施例によるＢインタフェース58を示してい
る。図９の実施例においては、分離された等時性データ
94aは、２つのバッファ132a, 132bの１つに格納されて
いる。バッファ132a, 132bにおける格納のタイミング
は、125マイクロ秒のフレーム伝送タイミングでもって
調整されており、最初のフレームからのデータ94aが最
初の125マイクロ秒の期間の間に第１のバッファ132aに
格納され、次の125マイクロ秒の期間の間に、次のフレ
ームからの等時性データ94aが第２のバッファ132bに格
納されるようになっている。１つの実施例においては、
データはバッファ132へと、受信したと同じ順序で格納
されることができ、表１における最初の２つの「Ｂ」記
号により表される８ビットがバッファ132aの第１の格納
位置に格納され、表１の次の２つの「Ｂ」記号に対応す
るものがバッファ132aの第２の位置に格納され、といっ
た具合になっている。表１に示したフレーム構造はフレ
ーム当たりに96バイトの等時性データを含んでいるか
ら、バッファ132a, 132bの各々は、サポートするノード
当たりで96バイトのデータを格納する能力を有してい
る。第１のフレームからの等時性データがバッファ132
に格納された後、次の125マイクロ秒の期間の間に（次
のフレームからのデータが第２のバッファ132bに格納さ
れつつある間に）、第１のバッファ132aにおいて格納さ
れたデータが、大帯域幅のバス134上へと伝送される。
バッファ132のローディング及び順序付けは、ハブ44aに
よりサポートされているノードの数に依存している。バ
ス134は、ハブ44aに接続された複数のノードからの等時
性データ出力を搬送するのに十分な帯域幅を有してい
る。ハブ44aが16のノードに接続されている実施例にお
いては、バス134の帯域幅は、125マイクロ秒当たりに
（即ちフレーム毎に）1536バイトのデータ（即ちノード
当たり96バイト×16ノード）を受信するのに十分なもの
でなければならない。これは、約98304Kb／秒の帯域幅
に対応する。
【００３１】ハブに取着されたノードの数や等時性デー
タ専用とされた帯域幅といったシステム構成の様相に応
じて、本発明の他の実施例を、ＴＳＩバス134に代わる
他の帯域幅について提供することができる。しかしなが
ら、98304Kb／秒の帯域幅は特に有用なものである。な
ぜならそれはFDDI-IIにおいて用いられている帯域幅と
実質的に合致し、ＴＳＩリング58がFDDI-IIシステムで
ある構成において、ＴＳＩバス134上のデータをＴＳＩ
リング58（図５）へと受け渡すことを特に容易にするか
らである。
タ専用とされた帯域幅といったシステム構成の様相に応
じて、本発明の他の実施例を、ＴＳＩバス134に代わる
他の帯域幅について提供することができる。しかしなが
ら、98304Kb／秒の帯域幅は特に有用なものである。な
ぜならそれはFDDI-IIにおいて用いられている帯域幅と
実質的に合致し、ＴＳＩリング58がFDDI-IIシステムで
ある構成において、ＴＳＩバス134上のデータをＴＳＩ
リング58（図５）へと受け渡すことを特に容易にするか
らである。
【００３２】１つの実施例においては、データはバッフ
ァ132からバス134上のタイムスロット内へと、タイムス
ロットインタチェンジ様式で運ばれる。ＴＳＩバス134
上で運ばれるデータは、1536のタイムスロットに分割さ
れた125マイクロ秒の時間フレームにおいて伝送され、
その各々は約0.08138マイクロ秒の長さを有する。各々
のタイムスロットは、データ及び関連する制御及びパリ
ティを有する。かくして１バイトは、10ビットのタイム
スロット情報を表すことができる。かくしてバッファ13
2aからのデータはＴＳＩバス134上へと、バッファ132a
に格納された1536バイトの所与の１つを、125マイクロ
秒の時間フレームの1536タイムスロットの適切なスロッ
トにおいてＴＳＩバス134上へと伝送することによって
置かれる。どのタイムスロットが「適切」であるかは、
データが用いられる用途、及び特にＤチャネルを介して
の接続セットアップにおいて予め定められたデータの宛
先局に依存している。
ァ132からバス134上のタイムスロット内へと、タイムス
ロットインタチェンジ様式で運ばれる。ＴＳＩバス134
上で運ばれるデータは、1536のタイムスロットに分割さ
れた125マイクロ秒の時間フレームにおいて伝送され、
その各々は約0.08138マイクロ秒の長さを有する。各々
のタイムスロットは、データ及び関連する制御及びパリ
ティを有する。かくして１バイトは、10ビットのタイム
スロット情報を表すことができる。かくしてバッファ13
2aからのデータはＴＳＩバス134上へと、バッファ132a
に格納された1536バイトの所与の１つを、125マイクロ
秒の時間フレームの1536タイムスロットの適切なスロッ
トにおいてＴＳＩバス134上へと伝送することによって
置かれる。どのタイムスロットが「適切」であるかは、
データが用いられる用途、及び特にＤチャネルを介して
の接続セットアップにおいて予め定められたデータの宛
先局に依存している。
【００３３】図示の実施例においては、データの宛先局
は、Ｄチャネル情報を用いて予め確立されている。この
Ｄチャネル情報は、シグナリングプロセッサ138へと送
られる。ソース、宛先局、及びその他の必要な情報を含
むこのＤチャネル情報は、好ましくはスイッチテーブル
140に値を格納するために用いられる。１つの例では、
スイッチテーブル140は、この例におけるハブ回路58に
関連する16のノードに対応する16の部分142a-142pへと
分割される。各々の部分142は、ＴＳＩバスの時間フレ
ームにある1536のタイムスロットに対応する1536ビット
を含んでいる。これらのビットは、マルチプレクサ146
に対する制御144として用いることができる。
は、Ｄチャネル情報を用いて予め確立されている。この
Ｄチャネル情報は、シグナリングプロセッサ138へと送
られる。ソース、宛先局、及びその他の必要な情報を含
むこのＤチャネル情報は、好ましくはスイッチテーブル
140に値を格納するために用いられる。１つの例では、
スイッチテーブル140は、この例におけるハブ回路58に
関連する16のノードに対応する16の部分142a-142pへと
分割される。各々の部分142は、ＴＳＩバスの時間フレ
ームにある1536のタイムスロットに対応する1536ビット
を含んでいる。これらのビットは、マルチプレクサ146
に対する制御144として用いることができる。
【００３４】この実施例においては、125マイクロ秒の
フレーム当たりの等時性ソース48dからの24バイトのデ
ータは、各々の等時性ソース48dのフレームの最初の24
のＢスロットにおいて伝送される。従って、ソース48d
からのデータは、等時性バッファ132に格納される。こ
の例において等時性データの宛先局は、モニタ48bであ
る。従ってデータの24のＢスロットはデータバッファ15
4aへと転送され、そして次のフレーム上で、その対応す
る最初の24のＢスロットにおいてシンク48bへと転送さ
れる。
フレーム当たりの等時性ソース48dからの24バイトのデ
ータは、各々の等時性ソース48dのフレームの最初の24
のＢスロットにおいて伝送される。従って、ソース48d
からのデータは、等時性バッファ132に格納される。こ
の例において等時性データの宛先局は、モニタ48bであ
る。従ってデータの24のＢスロットはデータバッファ15
4aへと転送され、そして次のフレーム上で、その対応す
る最初の24のＢスロットにおいてシンク48bへと転送さ
れる。
【００３５】24のＢスロットはＴＳＩバスに向けること
ができ、その場合には等時性バッファ132の24のＢスロ
ットはＴＳＩバス上へと切り換えられる。スイッチテー
ブルの内容のビットがライン150を制御し、ＴＳＩのタ
イムスロット毎に１ビットの速度（即ち0.08138マイク
ロ秒毎に１ビット）でマルチプレクサ146を制御する。
ＴＳＩバスの最初の10タイムスロットが、最初のＴＳＩ
タイムスロットに際して別のハブに取着されたノードに
向けられているＢデータを受信しないと仮定すると、マ
ルチプレクサ制御114は「０」であり、バッファ132から
バス134へはデータは出力されない。マルチプレクサ146
は単に、ＴＳＩバス134に沿って、最初のタイムスロッ
トにおいて既にＴＳＩバス上にある何らかのデータを伝
達するに過ぎない。この状態はＴＳＩバスの11番目のタ
イムスロットまで継続され、その時点で別のハブに取着
されたノードに向けられたＢデータがＴＳＩバス上へと
出力され始める。次の24のＴＳＩバスのタイムスロット
の各々に際して、マルチプレクサ146に対する制御信号
は「１」であり、バッファ132の適当なデータ位置に格
納されたデータバイトは、マルチプレクサ146からバス1
34上へと出力される。バッファ132のどのデータ位置が
「適当」であるかは、スイッチテーブルに含まれている
読み取りポインタにより決定することができる。好まし
くは、バッファ132はランダムアクセスメモリ（ＲＡ
Ｍ）であり、読み取りポインタは、ＴＳＩスロットフレ
ームを表しているスイッチテーブル位置の内容に応じて
決定される。24バイトのＴＳＩバス上への伝達が完了し
た後、このＴＳＩフレームの後続のタイムスロットに際
してはバッファ132aからの出力はないが、これはこの例
において、他の接続が確立されていないからである。こ
のようにして、ＴＳＩバス上のフレームについてのタイ
ムスロット11から35は、バッファ132aに格納されたデー
タ、即ち等時性ソース48dによる24バイトのデータ出力
で満たされる。
ができ、その場合には等時性バッファ132の24のＢスロ
ットはＴＳＩバス上へと切り換えられる。スイッチテー
ブルの内容のビットがライン150を制御し、ＴＳＩのタ
イムスロット毎に１ビットの速度（即ち0.08138マイク
ロ秒毎に１ビット）でマルチプレクサ146を制御する。
ＴＳＩバスの最初の10タイムスロットが、最初のＴＳＩ
タイムスロットに際して別のハブに取着されたノードに
向けられているＢデータを受信しないと仮定すると、マ
ルチプレクサ制御114は「０」であり、バッファ132から
バス134へはデータは出力されない。マルチプレクサ146
は単に、ＴＳＩバス134に沿って、最初のタイムスロッ
トにおいて既にＴＳＩバス上にある何らかのデータを伝
達するに過ぎない。この状態はＴＳＩバスの11番目のタ
イムスロットまで継続され、その時点で別のハブに取着
されたノードに向けられたＢデータがＴＳＩバス上へと
出力され始める。次の24のＴＳＩバスのタイムスロット
の各々に際して、マルチプレクサ146に対する制御信号
は「１」であり、バッファ132の適当なデータ位置に格
納されたデータバイトは、マルチプレクサ146からバス1
34上へと出力される。バッファ132のどのデータ位置が
「適当」であるかは、スイッチテーブルに含まれている
読み取りポインタにより決定することができる。好まし
くは、バッファ132はランダムアクセスメモリ（ＲＡ
Ｍ）であり、読み取りポインタは、ＴＳＩスロットフレ
ームを表しているスイッチテーブル位置の内容に応じて
決定される。24バイトのＴＳＩバス上への伝達が完了し
た後、このＴＳＩフレームの後続のタイムスロットに際
してはバッファ132aからの出力はないが、これはこの例
において、他の接続が確立されていないからである。こ
のようにして、ＴＳＩバス上のフレームについてのタイ
ムスロット11から35は、バッファ132aに格納されたデー
タ、即ち等時性ソース48dによる24バイトのデータ出力
で満たされる。
【００３６】図９はまた、ＴＳＩバス134から回復され
る等時性データの、宛先局ノードへの転送を示してい
る。この実施例では、ハブ44aが、伝送されたフレーム
の最初の24の偶数タイムスロットに格納された24バイト
のデータを回復することが必要である。ＴＳＩリングか
らのデータは、シンク48bに関連したＢインタフェース5
8により回復される。
る等時性データの、宛先局ノードへの転送を示してい
る。この実施例では、ハブ44aが、伝送されたフレーム
の最初の24の偶数タイムスロットに格納された24バイト
のデータを回復することが必要である。ＴＳＩリングか
らのデータは、シンク48bに関連したＢインタフェース5
8により回復される。
【００３７】ＴＳＩリングからの回復は、マルチプレク
サ146の制御について記述したのと同様の仕方でもって
テーブル162に依存して、信号プロセッサ138からライン
160を介して出力される制御信号158により制御されたマ
ルチプレクサ156によって達成される。
サ146の制御について記述したのと同様の仕方でもって
テーブル162に依存して、信号プロセッサ138からライン
160を介して出力される制御信号158により制御されたマ
ルチプレクサ156によって達成される。
【００３８】ハブ44aのＥインタフェース60は、非等時
性シンク48gを意図するリピータ60からの非等時性デー
タ（ソース48c）を回復する。Ｅ伝送インタフェース168
の例が、図10に示されている。図10に示された伝送イン
タフェースは一般に、図８に示されたＥ受信インタフェ
ースと機能的に逆である。並列インタフェースをもたら
すことも可能であり、ＭＡＣにある場合にＦＩＦＯの必
要はない。データ166は非直列化され、次いで何らかの
必要なアライメントエラービット172とマルチプレクサ1
74において組み合わせられ、その出力はＦＩＦＯ176へ
と出力される。同期検出回路178はリピータ出力166から
同期情報を抽出し、状態マシン180へと伝達する。状態
マシン180はまた、キャリヤ検出情報184、フレーム化カ
ウンタ情報186をも受信し、制御信号188をＦＩＦＯ176
へと提供する。ＦＩＦＯ176からのデータ出力は、プリ
アンブルビット190及び「０キャリヤ」ビット194と、マ
ルチプレクサ196によって多重化される。Ｅ伝送インタ
フェースの動作については、「フレームベースのデータ
伝送」と題する米国特許出願第970329号において、より
完全に記述されている。
性シンク48gを意図するリピータ60からの非等時性デー
タ（ソース48c）を回復する。Ｅ伝送インタフェース168
の例が、図10に示されている。図10に示された伝送イン
タフェースは一般に、図８に示されたＥ受信インタフェ
ースと機能的に逆である。並列インタフェースをもたら
すことも可能であり、ＭＡＣにある場合にＦＩＦＯの必
要はない。データ166は非直列化され、次いで何らかの
必要なアライメントエラービット172とマルチプレクサ1
74において組み合わせられ、その出力はＦＩＦＯ176へ
と出力される。同期検出回路178はリピータ出力166から
同期情報を抽出し、状態マシン180へと伝達する。状態
マシン180はまた、キャリヤ検出情報184、フレーム化カ
ウンタ情報186をも受信し、制御信号188をＦＩＦＯ176
へと提供する。ＦＩＦＯ176からのデータ出力は、プリ
アンブルビット190及び「０キャリヤ」ビット194と、マ
ルチプレクサ196によって多重化される。Ｅ伝送インタ
フェースの動作については、「フレームベースのデータ
伝送」と題する米国特許出願第970329号において、より
完全に記述されている。
【００３９】Ｅ伝送インタフェース168から出力される
データ198は、等時性データ出力164並びにＭチャネル及
びＤチャネルデータ170と共に、図11に示すようにして
エンコーダ直列化回路202へと提供される。このエンコ
ーダ／直列化回路202は、図６に示したエンコード回路
と実質的に同様にして構成されている。詳しくは、エン
コーダ／直列化回路202は、データ198, 170, 164の３つ
のストリームを組み合わせるためのマルチプレクサと、
４／５エンコーダと、ＮＲＺＩエンコーダと、プリエン
ファシス回路とをもたらす。伝送のタイミングは、伝送
タイミング回路204により制御される。エンコーダ／直
列化回路からの出力206は、より完全には本出願人の米
国特許出願第971018号に記述されているようにして、マ
ルチプレクサ210により、リンク端点検出の目的で、リ
ンクうなり（beat）発生器208からのリンクうなりと選
択的に結合される。
データ198は、等時性データ出力164並びにＭチャネル及
びＤチャネルデータ170と共に、図11に示すようにして
エンコーダ直列化回路202へと提供される。このエンコ
ーダ／直列化回路202は、図６に示したエンコード回路
と実質的に同様にして構成されている。詳しくは、エン
コーダ／直列化回路202は、データ198, 170, 164の３つ
のストリームを組み合わせるためのマルチプレクサと、
４／５エンコーダと、ＮＲＺＩエンコーダと、プリエン
ファシス回路とをもたらす。伝送のタイミングは、伝送
タイミング回路204により制御される。エンコーダ／直
列化回路からの出力206は、より完全には本出願人の米
国特許出願第971018号に記述されているようにして、マ
ルチプレクサ210により、リンク端点検出の目的で、リ
ンクうなり（beat）発生器208からのリンクうなりと選
択的に結合される。
【００４０】ハブ44aからノード42へと送られる等時性
及び非等時性の両方のデータは、上述したようにノード
48からハブ44aへと送られるデータについて用いられる
フレームフォーマットと実質的に同じであることが好ま
しいフレームフォーマットでもって送られる。ノード42
において、回路50はデータをデコードし脱多重化するた
めの、ハブにおいてこれらの機能を実行するとして上述
したデバイスに類似のデバイス（図６）、主として位相
同期デコード回路86、ＮＲＺＩデコード回路88、４／５
デコード回路90及びデマルチプレクサ92を含む。デコー
ドされ脱多重化されたデータは次いで、ノード42にある
各種のデータシンクへと伝達される。
及び非等時性の両方のデータは、上述したようにノード
48からハブ44aへと送られるデータについて用いられる
フレームフォーマットと実質的に同じであることが好ま
しいフレームフォーマットでもって送られる。ノード42
において、回路50はデータをデコードし脱多重化するた
めの、ハブにおいてこれらの機能を実行するとして上述
したデバイスに類似のデバイス（図６）、主として位相
同期デコード回路86、ＮＲＺＩデコード回路88、４／５
デコード回路90及びデマルチプレクサ92を含む。デコー
ドされ脱多重化されたデータは次いで、ノード42にある
各種のデータシンクへと伝達される。
【００４１】図12は、減衰、ジッタを減少し、上述した
バッファリング動作を可能にするタイミングスキームを
示している。図12に示されている如く、このタイミング
は125マイクロ秒の基準クロック信号214と同期させるこ
とができ、基準信号214は125マイクロ秒毎に立ち上がる
クロックエッジをもたらす。この基準信号は、ワイドエ
リアネットワーク又はFDDI-IIリング、或いは地域の電
話会社により提供されているＴ１（1.544Mb／秒）の如
き電話ソースからの基準信号の如き外部クロック基準と
の同期を含めて、多数のソースの何れにより供給するこ
ともできる。サイクルの開始に当たり、時間ライン216
上のタイミングマークにより示されているように、ハブ
44はノードへとフレームの伝送を開始する。時間ライン
218により示されている如く、物理媒体におけるライン
遅延の故に、ノードがハブにより伝送されたフレームを
受信する時点は、それらがハブから送出された時点から
遅れる。そこで、ノードがハブ222へと次のフレームの
伝送を開始する前に、遅延220が導入される。この遅延2
20は、物理媒体46上での伝送により導入されるレータン
シイ、及びハブにより導入されるエンコード遅延に対処
するものであり、ハブがクロック信号214の立ち上がり
エッジとほぼ一致する時点224において伝送されたフレ
ームの受信を開始するような値を有している。
バッファリング動作を可能にするタイミングスキームを
示している。図12に示されている如く、このタイミング
は125マイクロ秒の基準クロック信号214と同期させるこ
とができ、基準信号214は125マイクロ秒毎に立ち上がる
クロックエッジをもたらす。この基準信号は、ワイドエ
リアネットワーク又はFDDI-IIリング、或いは地域の電
話会社により提供されているＴ１（1.544Mb／秒）の如
き電話ソースからの基準信号の如き外部クロック基準と
の同期を含めて、多数のソースの何れにより供給するこ
ともできる。サイクルの開始に当たり、時間ライン216
上のタイミングマークにより示されているように、ハブ
44はノードへとフレームの伝送を開始する。時間ライン
218により示されている如く、物理媒体におけるライン
遅延の故に、ノードがハブにより伝送されたフレームを
受信する時点は、それらがハブから送出された時点から
遅れる。そこで、ノードがハブ222へと次のフレームの
伝送を開始する前に、遅延220が導入される。この遅延2
20は、物理媒体46上での伝送により導入されるレータン
シイ、及びハブにより導入されるエンコード遅延に対処
するものであり、ハブがクロック信号214の立ち上がり
エッジとほぼ一致する時点224において伝送されたフレ
ームの受信を開始するような値を有している。
【００４２】ハブは、ノードサイクル遅延に対して行わ
れるべき調節の量を測定する。このことは、サイクルの
スタートの伝送と、受信したサイクルのスタートとの間
の遅延のタイミングを測ることによって行うことができ
る。この調節量は次いでノードに対し、ビットシリアル
なストリームとして送ることができる。到着する値は現
在の値に加えられ、修正された値がサイクル遅延として
用いられる。
れるべき調節の量を測定する。このことは、サイクルの
スタートの伝送と、受信したサイクルのスタートとの間
の遅延のタイミングを測ることによって行うことができ
る。この調節量は次いでノードに対し、ビットシリアル
なストリームとして送ることができる。到着する値は現
在の値に加えられ、修正された値がサイクル遅延として
用いられる。
【００４３】遅延を調節するための別の方式では、サイ
クル遅延を増大することを示す信号が、ノードに対して
伝送される。この増大パラメータが受信される全てのサ
イクルで、ノードはサイクル遅延を増大させる。その利
点は、サイクル遅延を保持するのにカウンタを用いるこ
とにあるが、しかしスキューを補正するために多数のサ
イクルを必要とする。
クル遅延を増大することを示す信号が、ノードに対して
伝送される。この増大パラメータが受信される全てのサ
イクルで、ノードはサイクル遅延を増大させる。その利
点は、サイクル遅延を保持するのにカウンタを用いるこ
とにあるが、しかしスキューを補正するために多数のサ
イクルを必要とする。
【００４４】図13は、送信データと受信データとを整列
させて、ライン遅延を補償するのに有用な遅延回路のブ
ロック図である。図11の遅延回路は、データ制御回路22
6を含む。制御回路226は、有限状態マシン及び加算器、
及び／又はレジスタ回路からなる。制御回路226は、ハ
ブ44に結合されたノードの各々について、既知の、固定
された遅延初期値を格納しうる。ラッチ236もまた、既
知の固定した遅延に初期化されうる。100メートル未満
のケーブル長については、このことと、小さなＦＩＦＯ
とが適切であることが判明している。調節可能な遅延
は、光ファイバについての如き、より長い距離に適応し
ている。この調節可能な遅延値は制御ビットのストリー
ムとして、サイクル基準フレームと共に、ハブ送信機22
8によって物理媒体46を介してノード受信機230へと出力
される。このサイクル基準フレームは、前述した多数の
考えられるソースの何れによって供給されることもでき
る。
させて、ライン遅延を補償するのに有用な遅延回路のブ
ロック図である。図11の遅延回路は、データ制御回路22
6を含む。制御回路226は、有限状態マシン及び加算器、
及び／又はレジスタ回路からなる。制御回路226は、ハ
ブ44に結合されたノードの各々について、既知の、固定
された遅延初期値を格納しうる。ラッチ236もまた、既
知の固定した遅延に初期化されうる。100メートル未満
のケーブル長については、このことと、小さなＦＩＦＯ
とが適切であることが判明している。調節可能な遅延
は、光ファイバについての如き、より長い距離に適応し
ている。この調節可能な遅延値は制御ビットのストリー
ムとして、サイクル基準フレームと共に、ハブ送信機22
8によって物理媒体46を介してノード受信機230へと出力
される。このサイクル基準フレームは、前述した多数の
考えられるソースの何れによって供給されることもでき
る。
【００４５】ノード受信機230においては、サイクル基
準が抽出され、ノード遅延回路232へと供給される。遅
延制御ビットは、ノードデータ制御回路234へと提供さ
れる。ノードデータ制御回路234はまた状態マシン、レ
ジスタ、及び／又はカウンタ回路からなることができ
る。
準が抽出され、ノード遅延回路232へと供給される。遅
延制御ビットは、ノードデータ制御回路234へと提供さ
れる。ノードデータ制御回路234はまた状態マシン、レ
ジスタ、及び／又はカウンタ回路からなることができ
る。
【００４６】ノード制御回路234の出力は、回路236を制
御する。本発明の１つの実施例によれば、回路236はメ
モリ又はカウンタデバイスであり、現在の遅延値を格納
し、この値を遅延回路232へと出力する。遅延回路232は
次いで、ノードの送信回路238に対してサイクル基準フ
レームを伝送する前に、回路236の出力により与えられ
た時間周期ｔだけ待つ。ノードの送信機238からのデー
タは、サイクル基準フレームと同相で伝送される。
御する。本発明の１つの実施例によれば、回路236はメ
モリ又はカウンタデバイスであり、現在の遅延値を格納
し、この値を遅延回路232へと出力する。遅延回路232は
次いで、ノードの送信回路238に対してサイクル基準フ
レームを伝送する前に、回路236の出力により与えられ
た時間周期ｔだけ待つ。ノードの送信機238からのデー
タは、サイクル基準フレームと同相で伝送される。
【００４７】ノードの送信機238により伝送されたデー
タは、物理媒体46を介してハブ受信機240によって受信
される。ハブ受信機240は伝送されたサイクル基準を抽
出し、このデータを遅延測定回路244へと出力する。遅
延測定回路244は、ノードから受信したサイクル基準を
外部のサイクル基準に比較して、オフセット値246を得
る。
タは、物理媒体46を介してハブ受信機240によって受信
される。ハブ受信機240は伝送されたサイクル基準を抽
出し、このデータを遅延測定回路244へと出力する。遅
延測定回路244は、ノードから受信したサイクル基準を
外部のサイクル基準に比較して、オフセット値246を得
る。
【００４８】オフセット値246は、ハブのデータ制御回
路226へと提供される。オフセット値246は、受信したデ
ータと送信したデータとを整列させるのに必要な遅延を
示している。オフセット値がゼロの場合には、受信フレ
ームと送信フレームとは同相である。オフセット値は、
制御回路226に格納された初期遅延値をインクリメント
するのに使用することができ、或いは制御回路226に格
納された現在の遅延値に付加されて、ノードへと出力す
る新たな現在の遅延値を得るために使用することができ
る。
路226へと提供される。オフセット値246は、受信したデ
ータと送信したデータとを整列させるのに必要な遅延を
示している。オフセット値がゼロの場合には、受信フレ
ームと送信フレームとは同相である。オフセット値は、
制御回路226に格納された初期遅延値をインクリメント
するのに使用することができ、或いは制御回路226に格
納された現在の遅延値に付加されて、ノードへと出力す
る新たな現在の遅延値を得るために使用することができ
る。
【００４９】
【発明の効果】かくして本発明によれば、ノードからハ
ブへと伝送されるデータと、ノードからハブにより受信
されるデータとの間に導入されるスキューを回避するこ
とができる。従って望ましくないジッタの導入、それに
よるユーザの不具合の解消が図られるものである。
ブへと伝送されるデータと、ノードからハブにより受信
されるデータとの間に導入されるスキューを回避するこ
とができる。従って望ましくないジッタの導入、それに
よるユーザの不具合の解消が図られるものである。
【００５０】本発明の遅延回路は、遅延のサイクル基準
長さに至るまでの、ケーブルの全ての長さに適応してい
る。遅延の合計がフレームサイクルの整数である限り、
他の遅延にも適応することができる。データは多重化さ
れているから、本発明の遅延回路はまた、ノードに結合
された多くの個々の等時性ソースの遅延に適応するとい
う利点をも有する。
長さに至るまでの、ケーブルの全ての長さに適応してい
る。遅延の合計がフレームサイクルの整数である限り、
他の遅延にも適応することができる。データは多重化さ
れているから、本発明の遅延回路はまた、ノードに結合
された多くの個々の等時性ソースの遅延に適応するとい
う利点をも有する。
【００５１】上述したタイミングスキームは、ノードか
ら受信したサイクルが、ハブから次のサイクルが伝送さ
れるよりも僅かに早く到着することを保証する。小さな
ＦＩＦＯをハブが受信したデータストリーム中に挿入
し、サイクルの到着を正確に整列させることができる。
同様のＦＩＦＯ構造をノードにおいても使用して、デー
タを受信したサイクル基準と、それが転送されるまで同
期させることができる。これらのＦＩＦＯを備えること
については、同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性ＦＩＦＯ化
を用いてケーブル長遅延に適応する装置及び方法」と題
する本出願人の米国特許出願第969917号により詳細に記
述されている。
ら受信したサイクルが、ハブから次のサイクルが伝送さ
れるよりも僅かに早く到着することを保証する。小さな
ＦＩＦＯをハブが受信したデータストリーム中に挿入
し、サイクルの到着を正確に整列させることができる。
同様のＦＩＦＯ構造をノードにおいても使用して、デー
タを受信したサイクル基準と、それが転送されるまで同
期させることができる。これらのＦＩＦＯを備えること
については、同日に出願されここで参照することによっ
てその内容を本明細書に取り入れる「等時性ＦＩＦＯ化
を用いてケーブル長遅延に適応する装置及び方法」と題
する本出願人の米国特許出願第969917号により詳細に記
述されている。
【００５２】本発明は好ましい実施例、並びに特定の設
計変更及び修正によって記述されたが、他の設計変更及
び修正を使用することも可能であり、本発明は特許請求
の範囲によって規定されるものである。
計変更及び修正によって記述されたが、他の設計変更及
び修正を使用することも可能であり、本発明は特許請求
の範囲によって規定されるものである。
【００５３】
【表１】
【００５４】
【表２】
【図１】（Ａ）は等時性データ転送のタイミング図、
（Ｂ）はパケット化データ転送のタイミング図、及び
（Ｃ）はトークンリングデータ転送のタイミング図であ
る。
（Ｂ）はパケット化データ転送のタイミング図、及び
（Ｃ）はトークンリングデータ転送のタイミング図であ
る。
【図２】本発明の１実施例による、スター及びリング形
の通信システムのブロック図である。
の通信システムのブロック図である。
【図３】本発明の１実施例による、単一のハブ内に多数
の等時性回路を有するスター及びリング形の通信システ
ムのブロック図である。
の等時性回路を有するスター及びリング形の通信システ
ムのブロック図である。
【図４】本発明の１つの実施例による、ツリー形の通信
システムのブロック図である。
システムのブロック図である。
【図５】本発明の１つの実施例により構成された通信シ
ステムのブロック図である。
ステムのブロック図である。
【図６】本発明の１つの実施例によるノード回路のブロ
ック図である。
ック図である。
【図７】本発明の１つの実施例によるハブリピータ回路
のブロック図である。
のブロック図である。
【図８】本発明の１つの実施例による非等時性データの
受信インタフェースのブロック図である。
受信インタフェースのブロック図である。
【図９】本発明の１つの実施例による等時性データの受
信インタフェース及び関連するハブ回路のブロック図で
ある。
信インタフェース及び関連するハブ回路のブロック図で
ある。
【図１０】本発明の１つの実施例による非等時性データ
用のハブ伝送インタフェースのブロック図である。
用のハブ伝送インタフェースのブロック図である。
【図１１】本発明の１つの実施例による非等時性データ
用のハブ送信機インタフェースのブロック図である。
用のハブ送信機インタフェースのブロック図である。
【図１２】本発明の１つの実施例によるデータ転送の調
整についてのタイミング図である。
整についてのタイミング図である。
【図１３】本発明の１つの実施例による遅延回路を有す
るノードのブロック図である。
るノードのブロック図である。
【符号の説明】
42a, 42b, 42c ノード
44a ハブ
46a-f 物理媒体
48a, 48d 等時性ソース
48b, 48e 等時性シンク
48c 非等時性ソース
48g 非等時性シンク
48f Ｄチャネルソース
50a, 50b, 50c ノード回路
54a, 54b, 54c ハブ成分
56 ハブ回路
226 制御回路
228 ハブ送信機
230 ノード受信機
232 遅延回路
234 ノード制御回路
236 ラッチ
238 ノード送信機
240 ハブ受信機
244 遅延測定回路
246 オフセット値
MUX マルチプレクサ
DEMUX デマルチプレクサ
Tx 送信
Rx 受信
isoPhy 等時性物理層
iso 等時性
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マイケル・エス・エヴァンス
アメリカ合衆国カリフォルニア州95133
サン・ホセ，ケープ・ヒルダ・プレイ
ス・1966
(72)発明者 デブラ・ジェイ・ワースリー
アメリカ合衆国カリフォルニア州94086
サニーヴェイル，イースト・レッド・オ
ーク・ドライヴ・224−ジー
(56)参考文献 特表 平１−502470（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 12/00 - 12/60
H04L 13/00
Claims (25)
- 【請求項１】第１のトランシーバ及び第２のトランシー
バを有する等時性データ通信システムにおけるデータ転
送遅延補償システムであって、該第２のトランシーバが
等時性データを送受信する１以上の等時性データソース
及びシンク並びに非等時性データを送受信する１以上の
非等時性データソース及びシンクを有するものにおい
て、 サイクル基準及びサイクル遅延信号を第１のトランシー
バから第２のトランシーバへ伝送するための手段と、 前記第２のトランシーバで前記サイクル基準を受信して
から前記サイクル遅延信号の値に応じて異なる所与の時
間後に、前記サイクル基準を前記第２のトランシーバか
ら前記第１のトランシーバへ送信するための手段と、 前記第１のトランシーバに接続され、前記第１のトラン
シーバで受信された前記サイクル基準と外部サイクル基
準との位相差を測定して、前記サイクル遅延信号の値を
更新するための手段と、 からなるシステム。 - 【請求項２】 前記等時性データが電話データまたはビデ
オデータからなる、請求項１の転送遅延補償システム。 - 【請求項３】 前記非等時性データがパケットデータまた
はイーサネットデータからなる、請求項１の転送遅延補
償システム。 - 【請求項４】 前記等時性データ及び前記非等時性データ
がＮＲＺＩ符号化／復号化によって送信される、請求項
１の転送遅延補償システム。 - 【請求項５】前記サイクル基準を伝送するための手段が
前記外部サイクル基準を受信するように接続されてい
る、請求項１の転送遅延補償システム。 - 【請求項６】複数のデータソース及びデータシンクの間
でデータを通信するための装置であって、前記ソース及
びシンクのうちの少なくとも第１のソース及びシンクが
データを等時性で送受信するように構成され、前記ソー
ス及びシンクのうちの第２のソース及びシンクがデータ
を非等時性で送信するように構成されているものにおい
て、 少なくとも第１及び第２のノードと、該第１のノードが
第１のソース及びシンクと前記第２のソース及びシンク
との両方に接続されていることと、 サイクル基準及びサイクル遅延信号を少なくとも前記第
１のノードに送信するためのハブ送信機と、 少なくとも第１及び第２のデータリンクと、該第１のデ
ータリンクが前記第１のノードを前記ハブに接続し、該
第２のデータリンクが前記第２のノードを前記ハブに接
続することと、 前記サイクル基準及び前記サイクル遅延信号を受信する
ための前記第１のノードにおける受信機と、 データをハブ受信機に送信するとともに、前記サイクル
基準を受信してから前記サイクル遅延信号の値に応じた
所与の時間後に、該サイクル基準を前記ハブ受信機に送
信する、前記第１のノードにおける送信機と、 前記送信機に接続され、前記第１のソース及びシンクと
前記第２のソース及びシンクとの両方からのデータを前
記第１のデータリンクを介して送信するための前記第１
のノードにおけるマルチプレクサであって、少なくとも
前記第１のソース及びシンクを含む等時性ソースから生
じたデータについて第１の専用帯域幅を与えるマルチプ
レクサと、 前記ハブ受信機と前記ハブ送信機とを接続し、前記ハブ
受信機で受信されたデータを前記ハブ送信機に渡して少
なくとも前記第２のノードに送信するための、前記ハブ
におけるデータリンクと、 前記ハブ受信機で受信された前記サイクル基準と外部サ
イクル基準との位相差を測定して前記サイクル遅延信号
の値を更新するための、前記ハブ内の手段と、 からなる装置。 - 【請求項７】 前記等時性データが電話データまたはビデ
オデータからなる、請求項６の装置。 - 【請求項８】 前記非等時性データがパケットデータまた
はイーサネットデータからなる、請求項６の装置。 - 【請求項９】 前記等時性データ及び前記非等時性データ
がＮＲＺＩ符号化／復号化によって送信される、請求項
６の装置。 - 【請求項１０】複数のノード間でデータを交換するよう
に接続された複数のハブを有する通信システムにおける
データ転送遅延補償システムであって、該ノードが等時
性データを送受信する１以上の等時性データソース及び
シンク並びに非等時性データを送受信する１以上の非等
時性データソース及びシンクを有するものにおいて、 外部サイクル基準を受信するように接続され、サイクル
基準、サイクル遅延信号及び等時性データを前記ノード
のうちの少なくとも１つに送信するためのハブ送信機
と、 前記ハブ送信機に接続され、前記サイクル基準、前記サ
イクル遅延信号及び前記等時性データを受信するための
ノード受信機と、 前記ノード受信機に接続され、該ノード受信機から前記
サイクル遅延信号を受信するためのノード制御回路と、 前記ノード受信機から前記サイクル基準を受信するよう
に接続された入力と、出力とを有するノード遅延回路
と、 前記ノード制御回路に接続された入力と前記ノード遅延
回路に接続された出力とを有し、前記遅延回路における
前記サイクル基準の受信と前記遅延回路による前記サイ
クル基準の出力との間の遅延時間を制御する、オフセッ
ト回路と、 前記ノード遅延回路の出力から前記サイクル基準を受信
するように接続され、該サイクル基準を前記ハブのハブ
受信機に伝送するためのノード送信機と、 前記ハブ受信機に接続され、該ハブ受信機から前記サイ
クル基準を受信するとともに、前記外部のサイクル基準
に接続され、前記外部サイクル基準と前記ハブ受信機か
らの前記サイクル基準出力との時間差を比較してオフセ
ット値を出力する、遅延測定回路と、 前記オフセット値を受信するように接続され、前記サイ
クル遅延信号を前記ハブ送信機に出力するハブ制御回路
と、 からなるシステム。 - 【請求項１１】 前記等時性データが電話データまたはビ
デオデータからなる、請求項１０のシステム。 - 【請求項１２】 前記非等時性データがパケットデータま
たはイーサネットデータからなる、請求項１０のシステ
ム。 - 【請求項１３】 前記等時性データ及び前記非等時性デー
タがＮＲＺＩ符号化／復号化によって送信される、請求
項１０のシステム。 - 【請求項１４】前記オフセット回路がラッチからなる、
請求項１０のシステム。 - 【請求項１５】前記オフセット回路がカウンタからな
る、請求項１０のシステム。 - 【請求項１６】前記ノード制御回路が状態マシンからな
る、請求項１０のシステム。 - 【請求項１７】前記ハブ制御回路が状態マシンからな
る、請求項１０のシステム。 - 【請求項１８】第１及び第２のデータトランシーバの間
における等時性データ送信動作間のスキューを減少させ
る方法であって、該第２のデータトランシーバが等時性
データを送受信する１以上の等時性データソース及びシ
ンク並びに非等時性データを送受信する１以上の非等時
性データソース及びシンクを有するものにおいて、 サイクル基準及びサイクル遅延信号を第１のトランシー
バから第２のトランシーバへ送信するステップと、 前記サイクル基準を前記第２のトランシーバの受信機か
ら前記第２のトランシーバの遅延回路へ転送するステッ
プと、 前記遅延回路から前記第２のトランシーバの送信機部分
への前記サイクル基準の送信を、前記サイクル遅延信号
の値に応じた所定量だけ遅延させるステップと、 からなる方法。 - 【請求項１９】 前記等時性データが電話データまたはビ
デオデータからなる、請求項１８の方法。 - 【請求項２０】 前記非等時性データがパケットデータま
たはイーサネットデータからなる、請求項１８の方法。 - 【請求項２１】 前記等時性データ及び前記非等時性デー
タがＮＲＺＩ符号化／復号化によって送信される、請求
項１８の方法。 - 【請求項２２】第１のデータトランシーバと第２のデー
タトランシーバとの間における等時性データ送信動作間
のスキューを減少させる方法であって、該第２のデータ
トランシーバが等時性データを送受信する１以上の等時
性データソース及びシンク並びに非等時性データを送受
信する１以上の非等時性データソース及びシンクを有す
るものにおいて、 サイクル基準及びサイクル遅延信号を第１のトランシー
バから第２のトランシーバへ送信するステップと、 前記サイクル基準を前記第２のトランシーバの受信機か
ら前記第２のトランシーバの遅延回路へ転送するステッ
プと、 前記遅延回路から前記第２のトランシーバの送信機部分
への前記サイクル基準の送信を、前記サイクル遅延信号
の値に応じた所定量だけ遅延させるステップと、 前記サイクル基準を前記第２のトランシーバから前記第
１のトランシーバに送信するステップと、 前記第１のトランシーバにおいて、前記第２のトランシ
ーバから受信した前記サイクル基準と外部サイクル基準
との位相関係を比較して、前記サイクル遅延信号の現在
値を計算するステップと、 からなる方法。 - 【請求項２３】 前記等時性データが電話データまたはビ
デオデータからなる、請求項２２の方法。 - 【請求項２４】 前記非等時性データがパケットデータま
たはイーサネットデータからなる、請求項２２の方法。 - 【請求項２５】 前記等時性データ及び前記非等時性デー
タがＮＲＺＩ符号化／復号化によって送信される、請求
項２２の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/970,313 US5406559A (en) | 1992-11-02 | 1992-11-02 | Isochronous link protocol |
| US970313 | 1997-11-14 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003125251A Division JP3636456B2 (ja) | 1992-11-02 | 2003-04-30 | 等時性リンクプロトコル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06284143A JPH06284143A (ja) | 1994-10-07 |
| JP3448921B2 true JP3448921B2 (ja) | 2003-09-22 |
Family
ID=25516743
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27359093A Expired - Fee Related JP3448921B2 (ja) | 1992-11-02 | 1993-11-01 | 等時性リンクプロトコル |
| JP2003125251A Expired - Fee Related JP3636456B2 (ja) | 1992-11-02 | 2003-04-30 | 等時性リンクプロトコル |
| JP2004283390A Expired - Fee Related JP3819012B2 (ja) | 1992-11-02 | 2004-09-29 | 等時性リンクプロトコル |
| JP2006134793A Expired - Fee Related JP4220533B2 (ja) | 1992-11-02 | 2006-05-15 | 等時性リンクプロトコル |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003125251A Expired - Fee Related JP3636456B2 (ja) | 1992-11-02 | 2003-04-30 | 等時性リンクプロトコル |
| JP2004283390A Expired - Fee Related JP3819012B2 (ja) | 1992-11-02 | 2004-09-29 | 等時性リンクプロトコル |
| JP2006134793A Expired - Fee Related JP4220533B2 (ja) | 1992-11-02 | 2006-05-15 | 等時性リンクプロトコル |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US5406559A (ja) |
| EP (1) | EP0596649A1 (ja) |
| JP (4) | JP3448921B2 (ja) |
| KR (1) | KR100291244B1 (ja) |
| TW (1) | TW253091B (ja) |
Families Citing this family (62)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2118278C (en) * | 1993-12-21 | 1999-09-07 | J. David Garland | Multimedia system |
| JP2647010B2 (ja) * | 1994-08-08 | 1997-08-27 | 日本電気株式会社 | 無線選択呼出受信機の間欠受信回路 |
| WO1996013776A1 (en) * | 1994-10-31 | 1996-05-09 | Intel Corporation | M & a for exchanging data, status, and commands over a hierarchical serial bus assembly using communication packets |
| US5623610A (en) * | 1994-10-31 | 1997-04-22 | Intel Corporation | System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset |
| US5742847A (en) * | 1994-10-31 | 1998-04-21 | Intel Corporation | M&A for dynamically generating and maintaining frame based polling schedules for polling isochronous and asynchronous functions that guaranty latencies and bandwidths to the isochronous functions |
| US5621901A (en) * | 1994-10-31 | 1997-04-15 | Intel Corporation | Method and apparatus for serial bus elements of an hierarchical serial bus assembly to electrically represent data and control states to each other |
| US5615404A (en) * | 1994-10-31 | 1997-03-25 | Intel Corporation | System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals |
| US5550875A (en) * | 1994-12-29 | 1996-08-27 | Unisys Corporation | Apparatus and method for residual error clock skew bound, and clocking therewith |
| US5574726A (en) * | 1995-01-30 | 1996-11-12 | Level One Communications, Inc. | Inter-repeater backplane |
| US5559796A (en) * | 1995-02-28 | 1996-09-24 | National Semiconductor Corporation | Delay control for frame-based transmission of data |
| US5822381A (en) * | 1995-05-05 | 1998-10-13 | Silicon Graphics, Inc. | Distributed global clock system |
| JP3595836B2 (ja) | 1995-05-12 | 2004-12-02 | 株式会社 東芝 | 通信システム |
| US6697350B2 (en) | 1995-06-30 | 2004-02-24 | Interdigital Technology Corporation | Adaptive vector correlator for spread-spectrum communications |
| ZA965340B (en) | 1995-06-30 | 1997-01-27 | Interdigital Tech Corp | Code division multiple access (cdma) communication system |
| US6940840B2 (en) | 1995-06-30 | 2005-09-06 | Interdigital Technology Corporation | Apparatus for adaptive reverse power control for spread-spectrum communications |
| US6788662B2 (en) | 1995-06-30 | 2004-09-07 | Interdigital Technology Corporation | Method for adaptive reverse power control for spread-spectrum communications |
| US6885652B1 (en) | 1995-06-30 | 2005-04-26 | Interdigital Technology Corporation | Code division multiple access (CDMA) communication system |
| US7123600B2 (en) * | 1995-06-30 | 2006-10-17 | Interdigital Technology Corporation | Initial power control for spread-spectrum communications |
| US5940382A (en) | 1996-06-27 | 1999-08-17 | Interdigital Technology Corporation | Virtual locating of a fixed subscriber unit to reduce re-acquisition time |
| US7929498B2 (en) | 1995-06-30 | 2011-04-19 | Interdigital Technology Corporation | Adaptive forward power control and adaptive reverse power control for spread-spectrum communications |
| US6816473B2 (en) | 1995-06-30 | 2004-11-09 | Interdigital Technology Corporation | Method for adaptive forward power control for spread-spectrum communications |
| US7072380B2 (en) * | 1995-06-30 | 2006-07-04 | Interdigital Technology Corporation | Apparatus for initial power control for spread-spectrum communications |
| US7020111B2 (en) | 1996-06-27 | 2006-03-28 | Interdigital Technology Corporation | System for using rapid acquisition spreading codes for spread-spectrum communications |
| JP3271493B2 (ja) * | 1995-09-26 | 2002-04-02 | ヤマハ株式会社 | ネットワークおよびデータ伝送方法 |
| AU7730396A (en) * | 1995-11-13 | 1997-06-19 | Wideband Corporation | Wide bandwidth network technology |
| US5940600A (en) * | 1996-04-01 | 1999-08-17 | Apple Computer, Inc. | Isochronous channel having a linked list of buffers |
| US5784411A (en) * | 1996-05-22 | 1998-07-21 | Motorola, Inc. | Method and system for processing signals for use in a wireless communication system |
| US5805597A (en) * | 1996-06-04 | 1998-09-08 | National Semiconductor Corporation | Method and apparatus for providing low power basic telephony type service over a twisted pair ethernet physical layer |
| US6581104B1 (en) | 1996-10-01 | 2003-06-17 | International Business Machines Corporation | Load balancing in a distributed computer enterprise environment |
| US5960001A (en) * | 1997-06-19 | 1999-09-28 | Siemens Information And Communication Networks, Inc. | Apparatus and method for guaranteeing isochronous data flow on a CSMA/CD network |
| US6172984B1 (en) | 1997-06-19 | 2001-01-09 | Siemens Information And Communication Networks, Inc. | System and method for reducing the latency for time sensitive data over CSMA/CD networks |
| US6697385B1 (en) * | 1997-09-23 | 2004-02-24 | Cypress Semiconductor Corp. | Circuit(s), method(s) and architecture for configurable packet re-timing in network repeater hubs |
| US20040160906A1 (en) | 2002-06-21 | 2004-08-19 | Aware, Inc. | Multicarrier transmission system with low power sleep mode and rapid-on capability |
| GB2339653B (en) * | 1998-07-14 | 2003-06-04 | Ibm | Multiple synchronous data stream format for an optical data link |
| GB2339654A (en) * | 1998-07-14 | 2000-02-02 | Ibm | Optical data link system |
| GB2339655B (en) * | 1998-07-14 | 2003-09-10 | Ibm | Format for an optical data link |
| GB2349315B (en) * | 1999-04-16 | 2003-06-04 | Fujitsu Ltd | Delay adjustment unit and method, optical network unit, and communication system |
| US6704380B1 (en) * | 1999-10-08 | 2004-03-09 | Interdigital Technology Corporation | Synchronizing PCM and pseudorandom clocks |
| EP1124377A3 (en) * | 1999-12-28 | 2005-08-24 | Matsushita Electric Industrial Co., Ltd. | System, method and apparatus for data transmission |
| EP1128623A1 (en) * | 2000-02-24 | 2001-08-29 | Alcatel | Method to minimise transmission power of idle ATM cells in a XDSL system with trellis coded modulation |
| US6748000B1 (en) * | 2000-09-28 | 2004-06-08 | Nokia Networks | Apparatus, and an associated method, for compensating for variable delay of a packet data in a packet data communication system |
| US6795450B1 (en) * | 2000-09-28 | 2004-09-21 | Tdk Semiconductor Corporation | Method and apparatus for supporting physical layer link-suspend operation between network nodes |
| US7243249B1 (en) * | 2000-09-29 | 2007-07-10 | Intel Corporation | Method and apparatus for facilitating power state control and awareness of an autonomous subsystem in a computer based system |
| US7023876B2 (en) * | 2001-07-09 | 2006-04-04 | Quantum Corporation | Point-to-point protocol |
| US8370517B2 (en) * | 2001-09-27 | 2013-02-05 | International Business Machines Corporation | Conserving energy in a data processing network |
| US6874048B2 (en) * | 2002-05-29 | 2005-03-29 | Oasis Silicon Systems, Inc. | Communication system and methodology for sending a designator for at least one of a set of time-division multiplexed channels forwarded across a locally synchronized bus |
| IL159838A0 (en) | 2004-01-13 | 2004-06-20 | Yehuda Binder | Information device |
| US8028097B2 (en) * | 2004-10-04 | 2011-09-27 | Sony Corporation | System and method for synchronizing audio-visual devices on a power line communications (PLC) network |
| US7636305B1 (en) * | 2005-06-17 | 2009-12-22 | Cisco Technology, Inc. | Method and apparatus for monitoring network traffic |
| US8130767B2 (en) * | 2005-06-17 | 2012-03-06 | Cisco Technology, Inc. | Method and apparatus for aggregating network traffic flows |
| US20060291408A1 (en) * | 2005-06-27 | 2006-12-28 | Jonathan Huang | Low power operation for network nodes |
| KR101429249B1 (ko) * | 2006-02-17 | 2014-08-14 | 스탠다드 마이크로시스템즈 코포레이션 | 이더넷 코딩 위반으로 구분되는 프레임 및 패킷 구조를 이용하여 이더넷 전송선을 통해 상이한 유형의 스트리밍 및패킷화된 데이터를 전송하는 시스템 및 방법 |
| US7835289B2 (en) * | 2007-02-07 | 2010-11-16 | Valens Semiconductor Ltd. | Methods for managing a multi data type communication link |
| US7835382B2 (en) * | 2007-02-07 | 2010-11-16 | Valens Semiconductor Ltd. | High definition and low power partial functionality communication link |
| US8364991B2 (en) * | 2007-02-07 | 2013-01-29 | Valens Semiconductor Ltd. | Ethernet low power partial functionality communication link |
| US20080291986A1 (en) * | 2007-02-07 | 2008-11-27 | Valens Semiconductor Ltd. | Low power partial functionality modems |
| US8355327B2 (en) * | 2007-02-07 | 2013-01-15 | Valens Semiconductor Ltd. | Methods and devices for daisy chain CE device power save modes |
| US9426006B2 (en) * | 2007-02-07 | 2016-08-23 | Valens Semiconductor Ltd. | Low power partial functionality communication link |
| US8085858B2 (en) | 2007-02-07 | 2011-12-27 | Valens Semiconductor Ltd. | Power saving techniques for a partial functionality communication link |
| US20100036805A1 (en) * | 2008-08-05 | 2010-02-11 | International Business Machines Corporation | System Maintainable and Reusable I/O Value Caches |
| US8392606B2 (en) | 2008-09-23 | 2013-03-05 | Synapse Wireless, Inc. | Wireless networks and methods using multiple valid network identifiers |
| US7978717B2 (en) * | 2008-10-16 | 2011-07-12 | Synapse Wireless, Inc. | Systems and methods for reducing power consumption in communication networks |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2052172A5 (ja) * | 1969-07-25 | 1971-04-09 | Lignes Telegraph Telephon | |
| US3988716A (en) * | 1974-08-05 | 1976-10-26 | Nasa | Computer interface system |
| GB1566223A (en) * | 1978-01-17 | 1980-04-30 | Standard Telephones Cables Ltd | Digital duplex transmission system |
| FR2430141A1 (fr) * | 1978-06-29 | 1980-01-25 | Glowinski Albert | Reseau de commutation numerique a division du temps bit a bit |
| JPS55127745A (en) * | 1979-03-26 | 1980-10-02 | Hitachi Denshi Ltd | Bit buffer system |
| US4419765A (en) * | 1979-10-12 | 1983-12-06 | Keith H. Wycoff | Signal absence detector |
| CA1158739A (en) * | 1980-04-30 | 1983-12-13 | William Rodman | Distributed network synchronization system |
| FR2483145A2 (fr) * | 1980-05-23 | 1981-11-27 | France Etat | Perfectionnements aux reseaux de commutation numerique a division du temps bit a bit |
| FR2502426A1 (fr) * | 1981-03-20 | 1982-09-24 | Trt Telecom Radio Electr | Systeme de transmission d'informations entre une station principale et des stations secondaires operant selon un procede amrt |
| US4449248A (en) * | 1982-02-01 | 1984-05-15 | General Electric Company | Battery saving radio circuit and system |
| US4530088A (en) * | 1983-02-15 | 1985-07-16 | Sperry Corporation | Group coding system for serial data transmission |
| JPS6027241A (ja) * | 1983-07-25 | 1985-02-12 | Nec Corp | 無線中継方式のバツテリセ−ビング方式 |
| US4549292A (en) * | 1984-02-17 | 1985-10-22 | Burroughs Corporation | Method of efficiently and simultaneously transmitting both isochronous and nonisochronous data in a computer network |
| US4637014A (en) * | 1984-02-17 | 1987-01-13 | Burroughs Corporation | Method of inserting and removing isochronous data into a sequence of nonisochronous data characters without slot allocation on a computer network |
| US4771426A (en) * | 1984-07-20 | 1988-09-13 | Unisys Corporation | Isochronous clock reconstruction |
| US4587650A (en) * | 1984-10-30 | 1986-05-06 | Burroughs Corporation | Method of simultaneously transmitting isochronous and nonisochronous data on a local area network |
| JPS62214739A (ja) * | 1986-03-15 | 1987-09-21 | Nec Corp | 同期制御方式 |
| US4845609A (en) * | 1986-07-25 | 1989-07-04 | Systech Corporation | Computer communications subsystem using an embedded token-passing network |
| JPH0728280B2 (ja) * | 1986-10-17 | 1995-03-29 | 富士通株式会社 | 多重マルチフレ−ム同期検出回路 |
| GB8727846D0 (en) * | 1987-11-27 | 1987-12-31 | British Telecomm | Optical communications network |
| JPH0683172B2 (ja) * | 1988-09-27 | 1994-10-19 | 日本電気株式会社 | フレームアライメント方式 |
| US4964121A (en) * | 1989-08-30 | 1990-10-16 | Motorola, Inc. | Battery saver for a TDM system |
| US4961188A (en) * | 1989-09-07 | 1990-10-02 | Bell Communications Research, Inc. | Synchronous frequency encoding technique for clock timing recovery in a broadband network |
| US5001707A (en) * | 1989-11-02 | 1991-03-19 | Northern Telecom Limited | Method of providing reserved bandwidth in a dual bus system |
| FR2662887B1 (fr) * | 1990-06-01 | 1992-08-28 | Telediffusion Fse | Procede pour reduire la composante basse-frequence de la gigue dans un systeme de transmission de donnees numeriques. |
-
1992
- 1992-11-02 US US07/970,313 patent/US5406559A/en not_active Expired - Lifetime
-
1993
- 1993-10-27 EP EP93308569A patent/EP0596649A1/en not_active Withdrawn
- 1993-11-01 JP JP27359093A patent/JP3448921B2/ja not_active Expired - Fee Related
- 1993-11-01 KR KR1019930022993A patent/KR100291244B1/ko not_active IP Right Cessation
- 1993-11-01 US US08/146,723 patent/US5440556A/en not_active Expired - Lifetime
-
1994
- 1994-05-19 TW TW083104534A patent/TW253091B/zh not_active IP Right Cessation
-
2003
- 2003-04-30 JP JP2003125251A patent/JP3636456B2/ja not_active Expired - Fee Related
-
2004
- 2004-09-29 JP JP2004283390A patent/JP3819012B2/ja not_active Expired - Fee Related
-
2006
- 2006-05-15 JP JP2006134793A patent/JP4220533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100291244B1 (ko) | 2001-09-17 |
| JP2005057800A (ja) | 2005-03-03 |
| JP2003304283A (ja) | 2003-10-24 |
| JP3819012B2 (ja) | 2006-09-06 |
| EP0596649A1 (en) | 1994-05-11 |
| US5406559A (en) | 1995-04-11 |
| JP2006295953A (ja) | 2006-10-26 |
| US5440556A (en) | 1995-08-08 |
| JP4220533B2 (ja) | 2009-02-04 |
| JPH06284143A (ja) | 1994-10-07 |
| TW253091B (ja) | 1995-08-01 |
| JP3636456B2 (ja) | 2005-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448921B2 (ja) | 等時性リンクプロトコル | |
| JP3691504B2 (ja) | スイッチング機構における等時性データのローカルループバック | |
| US5559796A (en) | Delay control for frame-based transmission of data | |
| US5544324A (en) | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate | |
| JP3448086B2 (ja) | フレームベースのデータ伝送 | |
| US5521928A (en) | Time slot exchanger mechanism in a network for data communication having isochronous capability | |
| JP3705610B2 (ja) | ネットワークリンク端点性能検出 | |
| US5550802A (en) | Data communication network with management port for isochronous switch | |
| US6577631B1 (en) | Communication switching module for the transmission and control of audio, video, and computer data over a single network fabric | |
| US6490294B1 (en) | Apparatus and method for interconnecting isochronous systems over packet-switched networks | |
| JPH06261044A (ja) | 等時性ｆｉｆｏ化を用いてケーブル長遅延に適応する装置及び方法 | |
| USRE39395E1 (en) | Data communication network with transfer port, cascade port and/or frame synchronizing signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |