JPH06204987A - 適応データ転送率パケット通信方式 - Google Patents

適応データ転送率パケット通信方式

Info

Publication number
JPH06204987A
JPH06204987A JP5265218A JP26521893A JPH06204987A JP H06204987 A JPH06204987 A JP H06204987A JP 5265218 A JP5265218 A JP 5265218A JP 26521893 A JP26521893 A JP 26521893A JP H06204987 A JPH06204987 A JP H06204987A
Authority
JP
Japan
Prior art keywords
chip
frame
data
bit
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5265218A
Other languages
English (en)
Inventor
David Olmstead
オルムステッド デービッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH06204987A publication Critical patent/JPH06204987A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】 【目的】 測定したデータ転送率を使用して送信器の能
力を自動的に調節し、データ転送率を所定の限度内に収
めるように適応データ転送率パケット通信方式を構成す
る。 【構成】 ランダム、非ランダム雑音が存在する複合誤
り通信路をガウス通信路に見えるように変換する。ディ
ジタル誤り制御符号化、スペクトラム拡散、疑似乱数チ
ップインターリーブ及び帰還技術が使用される。通信工
程は、各フレームに対して動的チップ・ビット比率を生
ずる。送信側と受信側との間の時間／距離要素、データ
伝送率、定格チップ・ビット比率及びフレーム内のビッ
ト数を適切に選択することにより、高い処理量効率が得
られる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データを通信路（ステ
ーション”Ａ”からステーション”Ｂ”）に沿って伝送
するパケット通信方式に関する。「有効な」データパケ
ット（パケット状にしたデータ）を受信したらステーシ
ョン”Ｂ”がステーション”Ａ”に連絡する帰還路が設
けられる。受信したパケットの「有効性」は、ステーシ
ョン”Ｂ”においてディジタル誤り制御符号化（例え
ば、巡回冗長符号、Cyclic Redundancy Check Code、Ｃ
ＲＣ−１６又はＣＲＣ−ＣＣＩＴＴ等米国及び欧州でそ
れぞれ使用されている一般的な１６ビット符号）により
決定される。本発明の利点は、既存の通信路の現場の状
態に対して、通信路の状態変化を自動的に補償すること
により、情報の各パケットを伝送するのに最小限のエネ
ルギーが使用されるように、ディジタル誤り制御符号
化、スペクトラム拡散変調、インターリーブ及び帰還技
術を利用することにある。
【０００２】
【従来の技術】従来の技術においては、帰還を備えたデ
ータ通信方式は自動再送要求（Automatic Repeat Reque
st、ARQ）スキーマを使用している。通常３つの変種
は、停止−及び−待ち（Stop-and-Wait）ＡＲＱ、ゴー
バックエヌ（Go-Back-N）連続ＡＲＱ及び選択的再送連
続（Selective-Repeat Continuous）ＡＲＱであり、こ
れら３つの共通の変種の変形例も存在する。現在の帰還
誤り制御技術は、誤りが検出されると情報のフレーム全
体を廃棄するという共通の不都合がある。
【０００３】１９７３年８月２１日にエドワードＹ．ロ
ッシャ他に対して発行された米国特許３７５４２１１
は、所定の時間内に確認が受信されない場合には（複数
の）ブロックを再伝送するデータ通信システムが開示さ
れている。
【０００４】１９８０年６月２日の公開日を有する、発
明者熊倉和正の特開昭５５−７３１５７号公報及び高橋
他の発明になる１９８７年３月１１日の公開日を有する
英国特許出願では、誤りにより破壊された受信中のデー
タに対してはＡＣＫ信号が送信されないものの、データ
の正しい受信を確認するためにＡＣＫ信号を使用する点
を開示している。
【０００５】１９８９年２月７日にクリスチャン オゲ
ットに対して発行された米国特許４８０３６８５及び１
９９０年２月２７日にジェフリーＳ．チルドレス他に対
して発行された米国特許４９０５２３４は、どのフレー
ムが正しく受信されなかったかを特定し、それらのフレ
ームを再伝送する工程を開示している。
【０００６】１９８３年７月１２日にリチャードＡ．ケ
ッロッグ他に対して発行された米国特許４３９３５０１
及び１９８１年５月２６日に発行された米国特許４２７
０２０５は、可変データ転送率を有する通信方式を開示
している。
【０００７】マーク ヒューイッシュ他の記事（防衛電
子及び計算号３、Defense Electronics & Computing Nu
mber 3［国際防衛レビューの社説補足、Editorial Supp
lement to International Defense Review、１９９１年
７月号］）は、本発明と共に使用可能な汎地球測位シス
テム（Global Positioning System）、ＧＰＳによって
伝送されるタイミング信号を開示している。
【０００８】
【発明が解決しようとする課題】上記従来の技術で実施
されている点、例えば、誤りが検出されると情報のフレ
ーム全体を廃棄する点や、正しく受信されなかったフレ
ーム全体を再伝送する点等の必要がない、信頼性の高い
システムが望まれる。
【０００９】従って、本発明の主な目的は、通信路にた
とえランダム衝撃雑音が存在しても、ガウス雑音しか有
しないようにすることにある。
【００１０】本発明の他の目的は、通信路にたとえ非ラ
ンダム衝撃雑音が存在しても、ガウス雑音しか有しない
ようにすることにある。
【００１１】本発明の他の目的は、フレ−ム中に誤りが
検出された場合に、伝送されたフレームを完全に廃棄す
る必要をなくすことにある。
【００１２】本発明の他の目的は、通信路中のデータ転
送率を現状の雑音状態に動的に適合させることにある。
【００１３】本発明の他の目的は、測定したデータ転送
率を使用して送信器の能力を自動的に調節し、データ転
送率を所定の限度内に収めることにある。
【００１４】本発明の他の目的は、短時間継続（特定の
フレームを１つのステーションから別のステーションに
送るのに必要なチップ・ビット比率）並びに長時間継続
（システムの経年劣化や修正作業の必要時期等を示すた
めに使用可能な通信路の平均チップ・ビット比率）の両
方の通信路履歴特性に関する情報をシステムオペレータ
に提供することにある。
【００１５】本発明の他の目的は、安価で、信頼性が高
く、初期の目的を達成するのに十分に効果的な装置にお
ける改良された要素並びに装置を提供することにある。
【００１６】語句の定義及び全般的な背景 １．非スペクトラム拡散ディジタル通信方式では、情報
の最小量は転送「単位」に等しく、いずれも「ビット」
と呼ばれている。
【００１７】２．スペクトラム拡散ディジタル通信方式
では、情報の最小量は「ビット」であるが、転送単位
は、「ビット」に対し平均分数関係（average fraction
al relationship）を有する１「チップ」である。従っ
て、送信側が認識確認（CorrectRecognition Acknowled
gement,CRA）信号を受信するまでは、１つのビットを表
す複数のチップが伝送される。ＣＲＡは、受信した複数
のチップで表されるビットを確認した後、帰還路に沿っ
て受信側から送信側に送られる。
【００１８】３．パケットの各ビット中の１チップに関
連した時間が帰還路経由で情報を送るのに使用できる。
このようにして、受信側が複数のチップで表されるビッ
トを確認し終わると、送信側がＣＲＡを受信しフレーム
の次のビットを表す最初のチップの伝送を開始する前
に、送信側は１つの余分なチップを伝送するだけであ
る。この状態に対しては、効果的な通信に必要なエネル
ギー利用で表される生産量効率（Throughput Efficienc
y）は、チップ・ビット比率（Chip-To-Bit Ratio、CB
R）を１プラスＣＢＲで割った値に等しい。
【００１９】ランダム複合誤り通信路（すなわち、単独
の誤りとバースト誤りとが存在する通信路）はいずれ
も、ディジタルスペクトラム拡散変調及び疑似ランダム
インターリーブ工程を使用して、単独誤り通信路又は発
明者の呼び方による確率的通信路に変換可能である。そ
の結果は、ランダムあるいは周期的な雑音バースト（疑
似ランダムインターリーブに相関した雑音バースト又は
インテリジェントジャンミングは除く）ができるだけ多
くの情報ビット（ビット状にした情報）に拡散されるよ
うな方法で、情報の端数部分が伝送全体にわたって分散
される。雑音バーストは以下のような継続時間を有し、
通信の有効性に相応の影響を有する。
【００２０】１．１チップ又はそれ以下の継続時間。チ
ップ・ビット比率が高いので伝送への影響は非常に少な
い。
【００２１】２．１チップ以上、１チップフレーム以下
の継続時間。チップ・ビット比率が高いので伝送への影
響は非常に少ない。インターリーブがバーストの影響を
メッセージの複数ビット中に拡散し、１ビットへの集中
的な影響を防止する。
【００２２】３．１チップ以上であるがスペクトラム拡
散技術が克服可能な能力を越えない範囲。上記と同様の
理由により、影響は非常に小さい。
【００２３】４．使用されているスペクトラム拡散技術
の有効性を越える継続時間。誤りの存在を確認するため
には、ビットレベル誤り制御符号化技術を使用する必要
ある。雑音環境が衝撃的ではなく確率的に現れるので、
ディジタル誤り制御符号化技術の有効性が高められる。
【００２４】
【課題を解決するための手段】上記目的を達成すべく、
本発明は、信頼性の高いディジタルパケット通信装置を
提供するための特定の方法において各種の通信技術を利
用する方法並びに装置である。これらの技術には、ディ
ジタル誤り制御符号化、インターリーブ付スペクトラム
拡散変調、及び帰還技術が含まれる。
【００２５】本発明のパケット通信装置は、各ビットフ
レームが所定の長さを有するビットの記号列から成る複
数のデータビットフレームを記憶させるための第１フレ
ーム記憶手段と、該所定の長さよりも大きいビットの記
号列から成る第１疑似乱数データを記憶させるための第
１疑似乱数記憶手段と、第１入力のデータビットフレー
ムを第２入力のチップ作成データビットフレームによっ
て変調し変調済みのデータチップフレームを出力に提供
するためのチップ作成手段であって、該データビットフ
レーム、該チップ作成データビットフレーム、及びデー
タチップフレームが該所定の長さを有するビットの記号
列から成るチップ作成手段と、内部にデータ経路及び帰
還路を有する通信路と、該データ経路に沿ってデータを
伝送するデータ伝送器と、該帰還路からの帰還信号を受
信する帰還信号受信器と、該帰還信号受信器によって受
信される正しい認識確認信号を検知する検知手段と、奇
数番号の最終データビットフレームが検出されるまで各
奇数番号のデータビットフレーム用に所定の数のデータ
チップフレームを作成するために、該第１フレーム記憶
手段内に順番に記憶された全ての奇数番号のデータビッ
トフレームを該チップ作成手段の該第１入力に供給し、
該第１疑似乱数記憶手段からの該疑似乱数データの連続
ビット記号列を該チップ作成手段の該第２入力に供給す
ることにより複数の奇数の変調済みチップフレームを作
成するための奇数伝送キュー作成手段と、偶数番号の最
終データビットフレームが検出されるまで各偶数番号の
データビットフレーム用に該所定の数のデータチップフ
レームを作成するために、該第１フレーム記憶手段内に
順番に記憶された全ての偶数番号のデータビットフレー
ムを該チップ作成手段の該第１入力に供給し、該第１疑
似乱数記憶手段からの該疑似乱数データの連続ビット記
号列を該チップ作成手段の該第２入力に供給することに
より複数の偶数の変調済みチップフレームを作成するた
めの偶数伝送キュー作成手段であって、各偶数の変調済
みチップフレームは奇数の変調済みチップフレームを作
成した後に作成される、偶数伝送キュー作成手段と、該
奇数伝送キュー作成手段によって変調済奇数チップフレ
ームが作成された後に変調済み奇数チップフレームを記
憶させるための奇数伝送キュー記憶手段と、該偶数伝送
キュー作成手段によって変調済偶数チップフレームが作
成された後に変調済み偶数チップフレームを記憶させる
ための偶数伝送キュー記憶手段と、起動さた時、該奇数
伝送キュー記憶手段からの各連続チップフレームを、正
しい認識確認信号が該検知手段で検知されるまで伝送す
る第１伝送機能を有し、それに呼応して、正しい認識確
認信号が検知されるまで該偶数伝送キュー記憶手段から
の各連続チップフレームを伝送するための第２伝送機能
を起動させ、該第２伝送機能が起動されると該第１伝送
機能が再起動される伝送手段と、最初の奇数の変調済み
チップフレームが該奇数伝送キュー記憶手段に記憶され
た後で該第１伝送機能を起動させる起動手段とから成
る。
【００２６】本発明のパケット通信装置は、更に、該所
定の長さを有する各ビットの記号列から成る複数のデー
タビットフレームを記憶するための第２フレーム記憶手
段と、該第１疑似乱数データと同一の第２疑似乱数デー
タを記憶させるための第２疑似乱数記憶手段と、該デー
タ経路から該データチップフレームを受信するためのデ
ータ受信器と、該帰還路に沿って正しい認識確認信号を
伝送するための帰還伝送器と、該データ受信器により受
信したデータチップフレームを認識するためのデータ認
識手段と、該データ認識手段によって認識された時、チ
ップフレームの開始場所を決定するための同期手段と、
現在受信したデータチップフレームが以前に受信したデ
ータチップフレームと異なるデータビットフレームを示
した時は常にビットフレームの遷移を検知するための遷
移検知手段と、該データ認識手段によって認識された順
次受信したデータチップフレームの各ビット位置を、該
同期手段によって決定される第１のビット位置から最後
のビット位置まで、該第２疑似乱数データの各連続ビッ
トと順次比較し、両者間に相関関係が存在するか否かを
決定するためのチップ復調手段と、起動させた時、該順
次受信した各ビット位置用のデータチップフレームの各
ビットと該チップ復調手段によって決定される該第２疑
似乱数データの各連続ビットとの間に相関がなされる移
動合計回数を累計するための総和手段と、起動させた
時、該順次受信したデータチップフレームの各ビット位
置の移動合計をゼロにリセットするためのリセット手段
と、該データ認識手段によって認識される各連続データ
チップフレーム用の総和手段を起動させ、該遷移検知手
段がビットフレームの遷移を検知するたびに該リセット
手段を起動させるためのチップフレーム復調手段と、順
次受信された各データチップフレームの各ビット位置用
の該移動合計を所定の相関データと比較し、各ビット位
置用の該移動合計の各々に受入れ可能な相関関係が存在
する時には現在のビットフレームを首尾よく復調するた
めのビットフレーム復調手段と、最初のデータチップフ
レームが該データ認識手段によって認識された時該総和
手段を起動させるための最初のチップフレームを復調す
る復調手段とを更に備えることもできる。
【００２７】本発明のパケット通信データ伝送方法は、
送信場所から受信場所へデータ経路と帰還路とを有する
通信路を利用してパケット通信データを伝送するパケッ
ト通信データ伝送方法であって、該送信場所において第
１の所定長さを有するビットの記号列から成る複数のデ
ータを記憶させる工程と、第２の所定長さを有するビッ
トの記号列から成る疑似乱数を該送信場所において記憶
させる工程と、各ビットフレーム用に所定の数のチップ
フレームを生成するための該疑似乱数を使用して各ビッ
トフレームを第１のビットフレームから最後のビットフ
レームまで該送信場所において順次変調する工程と、正
しい受信確認信号を見出すために該送信場所において該
帰還路を連続的に監視する工程と、正しい受信確認信号
が該監視工程において検知されるまで該送信場所におい
て終りから２番目でない変調済みビットフレームの各チ
ップフレームを該データ経路に沿って連続的に伝送する
工程と、正しい受信確認信号が検知された時、終りから
２番目の変調済みビットフレームの各チップフレームを
該データ経路に沿って連続的に伝送する工程とから成
る。
【００２８】
【作用】各パケットは固定寸法であると仮定する。
【００２９】以下の実施例では、発明者は１４００ビッ
トのフレーム寸法を使用し、熱雑音を克服するためのチ
ップ・ビット比率は１０と仮定し、平均的なガウス雑音
環境に対する定格チップ・ビット比率は１００であり、
オペレータの作業を必要とするシステムの異常状態を示
すチップ・ビット比率は定格チップ・ビット比率の１０
倍、すなわち１０００である。
【００３０】伝送工程 伝送工程は概略以下のように進行する。
【００３１】１．パケットを伝送バッファから得る。
【００３２】２．ディジタル誤り符号がパケットに付加
され、フレームが作られる。
【００３３】３．フレームが長い２進疑似乱数（psuedo
random number、PRN）符号によって変調される（スペ
クトラム拡散変調）。このステップにおけるＰＲＮの長
さは、必要であると期待される以上のかなりの数のチッ
プが各ビットに作られる程度のものである。チップ・ビ
ット比率１００が期待される、と元のシステム設計が示
すならば、各ビットに対し１０００チップを生じる変調
工程は不合理ではない。
【００３４】４．スペクトラム拡散チップはチップフレ
ームを作るためにインターリーブされる。この工程は、
１フレームが１４００ビットを有する場合、最初のチッ
プフレームは１４００チップから成り、かつ、１４００
ビットの各最初のチップがチップグループを構成するよ
うなチップのグループ分けを結果としてもたらす。
【００３５】５．各チップフレームのチップの順序は別
なＰＲＮによる。
【００３６】６．送信側がチップフレームを順番に受信
ステーションに向けて発信を開始する。
【００３７】７．送信ステーションは受信ステーション
からの帰還路を介した認識確認（Correct Receipt Ackn
owledgement、CRA）を注視する。
【００３８】８．送信側が１ビットフレームを送信しＣ
ＲＡに注視している間に、送信側は次の伝送ビットフレ
ームを準備する。
【００３９】９．送信側が帰還路でＣＲＡを検出する
と、現在のチップフレームの終了時に次の伝送ビットフ
レームの中から最初のチップフレームを選定する。
【００４０】１０．送信側は、全てのパケットが伝送さ
れるまで工程７、８及び９を繰り返す。
【００４１】受信工程 受信工程は概略以下のように進行する。
【００４２】１．受信側は伝送ステーションと同期を確
立する。
【００４３】２．受信側はチップフレームと相関させ
る。これは上記伝送工程の４及び３の工程の逆である。
【００４４】すなわち、チップが疑似ランダム順序から
通常の順序に再配列され、フレーム中の各ビットのチッ
プがビット決定発生のための結合を行うために相関され
る。
【００４５】３．十分なチップが各ビット用に結合され
たら、ビット決定が行われる。その結果は、ビットフレ
ームである。「十分な」チップの決定は、熱雑音に基づ
く最小設計チップ・ビット比率及び好ましい同期工程に
基づく現状の評価を含む多くの要素に基づいている。
【００４６】４．上記工程３から受領したビットフレー
ムは、伝送工程の工程２で付加した誤り制御符号に基づ
いてその有効性が評価される。もしビットフレームが有
効であるとされた場合、工程は下記の工程５に進み、も
し有効でないとされた場合、別のチップフレームを得る
ために工程は上記工程３を繰り返す。
【００４７】５．帰還路により伝送ステーションにＣＲ
Ａの送信を開始する。
【００４８】６．後続のチップフレームを評価し、次の
ビットフレームへの遷移（transition）を検知する。ビ
ットフレームの遷移が一旦検知されるとＣＲＡの送信を
停止し上記工程２に進む。
【００４９】同期工程 好ましい実施例では、この方式は全２重方式で作動、す
なわち、同時に双方向に情報伝送が行われる。この状態
で、ステーションＡもステーションＢも同じ通信路で同
期信号と確認情 報を伝送する。受信側は３つのことを
知らなければならない。第一に、チップフレームが正確
にいつ開始するか、第二に、チップフレームが正確にど
れだけの長さ継続するか、第三に、いずれかのビットフ
レームの最初のチップフレームが正確にいつ開始される
か、である。
【００５０】伝送ステーションは、同期／帰還路により
連続的に信号を伝送する。この信号は常に１チップフレ
ームの継続時間に等しい周期を有し、各チップフレーム
の開始が認識可能なように構成される。それぞれ４つの
代替構成を備えた２つの基本的な信号構成（合計１０信
号構成用）が要求される。
【００５１】１．最初の手順は、ビットフレームの開始
を示すことであり、１フレーム当りのビットに熱雑音チ
ップ・ビット比率を乗じた合計継続時間（具体的な数値
を使用すれば、１０Ｘ１４００、すなわち１４０００）
を有する。このチップ順序は、手順の正確な開始時点が
１チップフレーム（１４００チップ）という小さなサン
プルから計算可能なように構成される。
【００５２】２．２番目の手順は、伝送された情報のチ
ップフレームタイミングを示すことであり、１チップフ
レーム（１４００チップ）の継続時間を有する。
【００５３】上記した２つの手順は、４つの帰還条件の
１つを示す４つの代替構成、すなわち、最初のフレーム
の正しい受信、偶数フレームの正しい受信、奇数フレー
ムの正しい受信、及び最終フレームの正しい受信、を有
する。
【００５４】伝送及び受信工程のいずれの時点において
も２つの伝送状態の１つしか存在し得ず、確認状態の内
１つしか存在し得ない。この履歴依存受信のために、計
算は可能性のある選択を評価するだけでよく、あり得な
い選択は無視できる。
【００５５】
【実施例】本発明の第１実施例によるパケット通信方式
は、受信側にデータを伝送するのに送信制御システム１
を利用している。本発明の送信制御システム１は、図１
に示されている。中央処理装置（ＣＰＵ）３がこの送信
制御システム１の主要制御装置であり、読取り専用記憶
装置（ＲＯＭ）、読取り書込み記憶装置（ＲＡＭ）及び
作動用のクロック信号を含んでいる。
【００５６】ＣＰＵ３がそれに付属する個々の回路の特
定部分に対するアクセスが可能なように、アドレスバス
３３が使用されている。このアドレスバス３３の一部
は、上記特定の回路を明記するために使用され、このア
ドレスバス３３の別な部分は上記特定の回路の特定の部
分に対するアクセスを行うために使用される。このアド
レスバスには、書込み可能信号が載せられるようになっ
ており、この書込み可能信号（write enable signal）
が発せられれた時には、データバス３５から上記個々の
回路の特定の部分に情報の記憶がされる。書込み可能信
号が行使されない場合には、アドレスされた特定の回路
の特定の部分からの情報はデータバス３５によってＣＰ
Ｕ３に転送される。記憶回路へのあるいは記憶回路から
の上記したデータの転送は、マイクロプロセッサ技術で
は公知である。
【００５７】フレーム記憶装置９は、第１実施例では、
パケット状にした情報をフレームビット（ビットから成
るフレーム）として記憶するのに使用される。伝送すべ
き各データフレーム（データから成るフレーム）を変調
するために第１実施例において使用されている疑似乱数
（Pseudo-Random Number、PRN）を記憶させるために疑
似乱数記憶装置１１が使用されている。ディジタル変調
回路１９は、ＣＰＵ３によりＢＦデータラインを介して
供給されるビットフレーム又はその一部を、ＣＰＵ３か
らデータバス３５を介して供給されるＰＲＮによって変
調するために使用される。一旦ディジタル変調回路１９
がバス３５によってアクセスされ、イネーブル（ENABL
E）ラインがＣＰＵ３によって起動されると、ＢＦデー
タライン上のデータが変調され、その結果が、変調され
たばかりの部分のビットフレーム用チップフレームデー
タを表わすＣＦデータライン上に複写される。ビットフ
レームは、変調が終わると出力バッファ回路１３に記憶
される。伝送すべきデータを検索するために、送信制御
回路１５は出力バッファ１３にアクセスする。送信制御
回路は、出力バッファ１３内の記憶位置にアクセスする
ためにアドレスバス３７を利用し、データバス３９上の
データを検索する。アドレスバス３７及び３５は出力バ
ッファ１３内の回路に接続され、刻時サイクルのいずれ
の一部分においも一つのデータバスしか出力バッファメ
モリにアクセスしないようにされている。
【００５８】送信制御回路１５は、アンテナ１７を介し
て通信路のデータ経路に沿って変調済のビットフレーム
を伝送する。受信側から送信されるＣＲＡ信号を通信路
の帰還経路に沿って受信するためにアンテナ２９が使用
される。ＣＲＡの各チップをＣＲＡ検出回路２７から受
信すると、入力バッファ回路２５が使用されＣＲＡの各
チップを記憶させる。データライン５はＣＰＵ３の専用
入力部に接続され、ＣＲＡチップが入力バッファ回路２
５により受信されると、入力バッファ回路２５に記憶さ
れたＣＲＡチップを伝送する。その他の専用ポートは、
ＢＦデータライン、ＣＦデータライン、イネーブルライ
ン及びデータバス４１を含む。
【００５９】伝送工程 本発明の第１実施例のアルゴリズムは図３乃至７に詳細
に記載されている。ブロック１０１は、例えば送信ボタ
ンを押す等従来の方法で開始可能な伝送工程の開始であ
る。ブロック１０２は、伝送工程の開始後に、また少な
くとも１個のパケットのフレーム記憶装置９内への記憶
が完了するまで実行される。第１実施例では、フレーム
記憶装置９は、外部の入力周辺機器２１からデータを供
給される。第１実施例では、フレーム記憶装置９内に記
憶されるデータは、個々のパケットを構成するビットで
ある。フレーム記憶装置９内にパケット状の情報が存在
することが確定すると、ブロック１０３に図示するよう
にパケットがフレーム記憶装置９内から検索される。第
１実施例では、１パケットは１３８４ビットから成ると
仮定される。
【００６０】フレーム記憶装置９から検索されたパケッ
トは４つの分類、すなわち、最初のパケット、偶数パケ
ット、奇数パケット及び最終パケットの１つに相当する
はずである。入力バッファ内にパケットが１個しかない
場合も発生し得るが、そのような場合には、そのパケッ
トは最終パケットとして扱われる（たとえそれが同時に
最初のパケットであったとしても）。発生し得るこれら
４つの場合の内、先行するパケットの種類に基づき、い
かなる時点においても２つの選択肢しかなく、これら２
つの選択の可能性の内１つは常に最終パケットの可能性
である。例えば、１番目のパケットが検索されたら、そ
のパケットは最初のパケットか最終パケットであり得
る。検索されたパケットが２番目のパケットの場合は、
そのパケットは偶数パケットか最終パケットである。ブ
ロック１０２で”ＹＥＳ”の決定が行われたために検索
されたパケットが３番目に検索されたパケットの場合
は、そのパケットは奇数パケット又は最終パケットであ
る。以下同様。
【００６１】ここでの検討用としては、図３のブロック
１０４の１番目のパケットは最終パケットではないと仮
定する。ブロック１０５に示された次のステップは、以
下に述べる目的のためにカウンタＦをゼロに設定するた
めのものである。その後、誤り制御符号がパケットに付
加され、ブロック１０６に示すフレームを作る。このビ
ットレベルでの誤り制御符号が、受信した情報のフレー
ムの有効性を決定するために受信側で使用される。上記
したように、ＣＲＣ−１６やＣＲＣ−ＣＣＩＴＴ等多く
の符号が先行技術に存在する。参照例として、１６ビッ
トが誤り制御符号によって使用されると仮定する。パケ
ット内の１３８４ビットと１６ビットの誤り制御符号と
を組合わせると１４００ビットのフレームを生ずる。
【００６２】ブロック１０７では、スペクトラム拡散変
調及びインターリーブ工程が達成される。複合誤り通信
路のランダムバースト成分が、フレーム全体にそのエネ
ルギーを分散させることによりシステムから効果的に一
掃する工程である。好ましいスペクトラム拡散変調及び
インターリーブ方法は、最初のチップフレームに対して
以下のように行われる。
【００６３】１．ＰＲＮの１番目のビットがフレームの
１番目のビットを変調する（チップ１）。
【００６４】２．ＰＲＮの２番目のビットがフレームの
２番目のビットを変調する（チップ２）。 ３．ＰＲＮの３番目のビットがフレームの３番目のビッ
トを変調する（チップ３）。 ４．等、等 ５．ＰＲＮの１３９８番目のビットがフレームの１３９
８番目のビットを変調する（チップ１３９８）。
【００６５】６．ＰＲＮの１３９９番目のビットがフレ
ームの１３９９番目のビットを変調する（チップ１３９
９）。
【００６６】７．ＰＲＮの１４００番目のビットがフレ
ームの１４００番目のビットを変調する（チップ１４０
０；最初の「チップフレーム」がこれで変調完了す
る）。
【００６７】ディジタル変調回路１９がビットフレーム
の変調のために使用され、チップフレームが作られる。
図８はこの変調回路１９の一部を示す。ＢＦデータライ
ンからのビットフレームデータは、記憶装置５０のフレ
ームビット位置１乃至Ｙに記憶される。ここで、Ｙは第
１実施例の場合１４００に等しい。例えば、ＢＦデータ
ラインがＣＰＵ３及びディジタル変調回路の１６個の専
用ポートに接続されると、ＢＦデータラインは１４００
ビット全てのビットを完全に記憶するためには８８回ロ
ードしなけらばならず、８８回目のロードの際には、Ｂ
Ｆデータの内半分が残るだけである。記憶回路５０がロ
ードされるのと同様の方法で、ＰＲＮデータがデータバ
ス３５からチップジェネレータ５１内にロードされる。
ビットフレームデータ及びＰＲＮデータが同時に記憶さ
れるように、記憶回路５０とチップジェネレータ（chip
generator、チップ生成）回路５１はいずれもアドレス
バス３３からアクセスされる。チップジェネレータ回路
５１は、ＰＲＮビットを記憶するための記憶位置を有
し、イネーブル信号を受信すると出力を出すための排他
的論理和（ＸＯＲ）回路も有し、上記したように各ビッ
トフレームを適切なチップフレームによって排他的論理
和の演算を施し、その結果変調ビットフレームをチップ
フレームデータとして作り出す。チップフレームデータ
は記憶回路５２に記憶される。ＣＦデータラインがディ
ジタル変調回路１９とＣＰＵ３とを接続する１６の専用
ポートを有する場合、アドレスバスはチップフレームに
８８回アクセスしなければならず、この８８回目のアク
セスの際には記憶回路５１の半分しかアクセスされな
い。すなわち、８ビットの情報のみがＣＰＵ３に転送さ
れる。
【００６８】ブロック１０８では、「チップフレーム」
ＰＲＮに基づいてチップの順序がスクランブルされる。
このようにして、１番目のチップは８番目のチップ位置
あるいはその他の位置に位置するかも知れない。このス
テップは（ジャミングしている）チップフレーム構成と
同期しているバースト雑音に対処するように特別に設計
されている点を除くと、ここでの目的は、ステップ１０
７のものと類似している。この工程こそが、周期的な同
期バースト成分のエネルギーをフレーム全体に分散させ
ることにより、周期的な同期バースト成分を効果的に一
掃するための工程である。例えば、周期的な同期バース
ト成分が８番目のチップフレーム成分に発生する傾向が
ある時は、１番目のチップは８番目のチップ位置に変更
されているので、１番目のフレーム用には１番目のチッ
プは失われる。後続のチップ位置では８番目のチップ位
置は、異なるフレームビットを表す他のチップで占拠さ
れている。一旦１番目のチップフレームが作られると、
後続のチップフレームは同様の方法で作られる。
【００６９】８．ＰＲＮの１４０１番目のビットがフレ
ームの１番目のビットを変調する（チップ１４０１；２
番目のチップフレームの開始）。
【００７０】９．ＰＲＮの１４０２番目のビットがフレ
ームの２番目のビットを変調する（チップ１４０２）。
【００７１】１０．ＰＲＮの１４０３番目のビットがフ
レームの３番目のビットを変調する（チップ１４０
３）。
【００７２】１１．等、等。フレームがチップ・ビット
比率の初期値の１０倍（正確な値は設計事項）になるま
で継続する。
【００７３】１２．ＰＲＮの１４０００００番目のビッ
トがフレームの１４００番目のビットを変調する（チッ
プ１４０００００；この例ではチップ・ビット比率の初
期値は１００であり、各ビットは１０００チップによっ
て変調される）。
【００７４】これを視覚化する方法は、それを、割当て
られた１４００のタイムスロットを有する時分割多重通
信路とみなすことである。各タイムスロットは、変調後
のビットフレームを表す１チップを含んでいる。これが
１０００回行われる。ステップ１０８が完了し、１００
０個のチップフレームが変調され出力バッファ１３に記
憶されると、送信制御回路１５は最初のチップフレーム
の伝送を開始する。図５のブロック１２８を参照のこ
と。次いでＣＰＵ３は受信側からの最初のＣＲＡ信号の
受信を待つ。ブロック１２９を参照のこと。ステップ１
３２と１３３では、伝送されたチップフレームがカウン
トされ、もし最初のフレーム用のチップフレーム数が１
０００を越えると、システム内に誤動作が発生している
ことになる。システムエラーが発生したらオペレータに
示される。ブロック１３４を参照のこと。後述する受信
制御システム２は、ハードウエアに故障がない限り、１
０００番目のチップフレームが伝送される前に、最初の
フレームを表すチップフレームを復調することができ
る。
【００７５】ブロック１２８、１２９、１３２及び１３
３に示された伝送工程が送信制御回路１５によって実行
されている間に、ＣＰＵ３は次に伝送すべきパケットの
検索を行っている。ブロック１１９を参照のこと。ブロ
ック１１９においては、次のステップは、このパケット
が最終のパケットか否かの決定を行うことである。も
し、最終でなければ、２番目のパケットが伝送される。
カウンタＥはブロック１２１でゼロにセットされる。
【００７６】ブロック１２３、１２５及び１２７で行わ
れるステップは、それぞれブロック１０６、１０７及び
１０８で最初のフレームに対して行われたステップと同
一の作用を２番目あるいは後続の偶数のフレームに対し
て行う。２番目のパケットあるいは後続の偶数のパケッ
トがたまたま伝送すべき最終のパケットであった場合に
は、ブロック１２１、１２３、１２５及び１２７で偶数
のパケット用に行われるステップと同様のステップがブ
ロック１２０、１２２、１２４及び１２９で行われる。
伝送すべき次のパケットが上記のようにビットフレーム
に変更され、そのビットフレームが上記のように一連の
チップフレームに変調されると、ＣＰＵ３は最初のＣＲ
Ａ信号を待つ。ブロック１２９を参照のこと。
【００７７】通信路のデータ経路に沿って送信制御シス
テム１によって伝送されるチップフレームを受信制御シ
ステム２が変調に成功すると、受信制御システム２は通
信路の帰還経路に沿って最初のＣＲＡを伝送する。図１
２を参照のこと。図５のブロック１２９で決定される如
く一旦最初のＣＲＡが受信されると、上記の如く最初の
チップフレームの伝送中にＣＰＵ３で変調されたパケッ
トが最終パケットであるか否かの決定を行う。もしそれ
が最終パケットでない場合には、工程は図６のステップ
に続行される。ステップ１１８乃至１２７は、ステップ
１２８、１２９、１３２及び１３３のステップと同時に
行われる並行した工程である。
【００７８】ステップ１４０−１４４で変調されるパケ
ットが、例えば図３のブロック１０２のＹＥＳの判断後
の３番目のパケットのように奇数のパケットである点を
除くと、図６は図５と同一である。また、ステップ１４
６において、送信制御システムは偶数のＣＲＡを待って
いる。その理由は、現在伝送されているチップフレーム
が、ブロック１０２の直前のＹＥＳの判断後入力バッフ
ァ回路９から検索された２番目のパケット又はその他の
偶数のパケットを表すからである。
【００７９】偶数のＣＲＡを受信すると次のステップ
は、例えばブロック１５２、１５３等図７の並行工程で
変調された前のパケットが、入力バッファ回路９で検索
されるべき最終パケットか否かを決定することである。
もし、それが最終パケットでない場合には、工程は図６
の処理手順に戻る。図６と７の工程は最終パケットが検
索されるまで行われる。偶数でなく、最初でなく、最終
でもないパケットは、たとえそれが１３番目又は素数の
パケットであっても奇数であるとみなされる。
【００８０】ステップ１３０、１４７又は１６４のいず
れかのステップで決定された通り最終のパケットに達す
ると、工程は図４のブロック１１３に進む。ブロック１
１３、１１４、１１５及び１１６は、伝送された最初の
パケットに対してブロック１２８、１２９、１３２及び
１３３が行ったのと同一の工程を行う。ブロック１０９
乃至１１２は、最初のパケットが、伝送される最終のパ
ケットである場合にのみ行われることに留意のこと。最
終のＣＲＡがブロック１１４で決定される如く受信され
ると、工程はステップ１０２に戻り、使用できる次のパ
ケットを待つ。
【００８１】受信工程 受信工程は、同期に必要な連続した予備ステップから成
る。ブロック２０１、２０２及び２０３を参照のこと。
ブロック２０４に示されたステップは最初のビットフレ
ーム（ＦＢＦ）を相関させる。この工程は、送信側で行
った作業を逆にしただけのものである。同期工程は上記
工程を開始する正確な時刻を与えるものであり、チップ
フレームをビットフレーム順序に戻す疑似ランダム構成
が分かり、所定のビットに対しチップを連関させる工程
が明確になるようにチップフレームの正確な長さがこの
同期工程で与えられ、ビットの変調に使用される疑似ラ
ンダム順序は公知の係数である。
【００８２】受信制御システム２は、図２に示されてい
る。アンテナ１６がデータ経路からの伝送データを受信
する。データ信号はデータ受信回路１８で検知され、受
信されたチップデータは入力バッファ２０に入力され
る。データライン４０は入力バッファ２０から受信側の
ＣＰＵ４にデータを転送する。ＰＲＮ記憶装置１０は、
送信制御システム１に記憶されたＰＲＮと同一のＰＲＮ
を記憶させる。このようにして、特定のビットフレーム
位置を表す各チップの位置及びフレ−ムの上記特定のビ
ットを変調した特定のＰＲＮビットの位置が決定でき
る。フレームのビットの変調にＸＯＲ技術を使用したの
で、もしＰＲＮのビットが受信したチップと一致すれ
ば、復調されたビットはゼロである。さもなければ、復
調されたビットは１である。同期を達成すると受信側は
どのＰＲＮがどのフレームのビットを変調したかを正確
に知ることができ、従って、各チップフレームを受信す
ると各チップを変調してビットフレームを再構成するこ
とが可能である。しかしながら、チップフレームの中に
は雑音により破壊され、不適切に変調されるものもある
ことに留意すべきである。十分なチップフレームが受信
されると、チップの大多数が変調された適切なビットを
示し、チップの少数が不適切に変調されたものであっ
た。
【００８３】ブロック２０６で実行されるステップは、
ビットフレーム作成の試みが行われる前に超過すべき基
本的な最小要件が与えられる。第１の要件は、このビッ
トフレームのための受信側での現行のチップ・ビット比
率（ＣＢＲ）が、通信路の公知の熱雑音を克服するのに
要求されるチップ・ビット比率よりも大きくなけらばな
らないということである。この値以下では信頼性のある
通信はできない。この値を下まわる「有効」ビットフレ
ームは、どれも小さなサンプルサイズ上での統計学的確
立の結果であり、誤った「有効」を示す可能性がある。
第２の要件は、ＣＢＲが同期信号に関連した同等値の８
０％（０．８Ｒ）よりも大きくなけらばならないという
ことである。例えば、送信側によって伝送された同期信
号のチップの８０％が正しく受信されると、各ビットフ
レーム中のビットとして受信されたチップの少なくとも
６４％が特定の２進数の内の１つに合致するはずであ
る。各チップフレームが受信され、予備的な条件が満た
された後で、チップフレームが計算される。
【００８４】ステップ２０８では、フレ−ムの有効性を
決定するためにビットフレーム誤り制御符号が評価され
る。フレームが有効でない場合には、ステップ２０４及
び２０６に戻ることにより別なチップフレームが相関関
係に追加される。ビットフレームの有効性が確認される
と、次のビットフレームの準備のために相関関係バッフ
ァがリセットされ（ステップ２１６）、確認工程が開始
される（ステップ２１０）。
【００８５】ステップ２１０、２１２及び２１４で要求
される行動は明確であるが、ステップ２１２を行う方法
は明確化が必要である。工程のこの時点で、受信側は構
成と内容の両方で送信側が何を送信しているかを「知っ
て」いる。この事実を与えられると、チップの流れは、
次のビットフレームへの遷移がいつ発生したかを検知す
るために受信側によって作られた流れと比較することが
できる。最初、最終、偶数及び奇数の符号が別々に使用
される理由は、この遷移を確認するためである。一連の
パケットが伝送中であり、かつ、受信ステーションが次
のフレームへの遷移に気付かずにＣＲＡを送信し続ける
ようなバースト雑音が発生したら、不正なパケットに連
続ＣＲＡが送信側によって使用される可能性がある。
【００８６】時間／距離要素 送信側と受信側との間の距離である時間／距離要素、チ
ップ伝送率、定格チップ・ビット比率及びフレーム内の
ビット数は、最適な実施が行えるように注意深く選択し
なければならない。
【００８７】高いエネルギー効率を得る方法は、定格チ
ップ・ビット比率（９９％又はそれ以上の定格処理量効
率を達成するには、通常、９９以上）、フレ−ム寸法
（通常、定格チップ・ビット比率の３倍プラス２個の
「処理」時間以上）及び通信路で隔てたステーション
「Ａ」とステーション「Ｂ」との物理的な距離を注意深
く選択することである。要求される点は、ステーション
「Ｂ」が「有効な」データのパケットが受信されたこと
を決定すること、及びステーション「Ａ」がこの事実
を、ステーション「Ａ」が１つのチップフレームを伝送
するのに必要な時間以下で「知ら」なければならないと
いうことである。
【００８８】例えば、ステーションＢが１００チップの
フレーム受信後にフレームの正しい受信を確認すると仮
定すると、以下の事態と時間的な間隔が適切な時間／距
離の関係を示す。
【００８９】１．ステーション「Ａ」がチップフレーム
１０１の送信を開始する。
【００９０】２．ステーション「Ａ」はステーション
「Ｂ」から４００チップだけ離される（１チップは、通
信路内の波長の伝播速度を定数とし、チップ率を定数と
した場合、所望のビット率が１００００ビット／秒であ
るとすると、定格チップ・ビット比率１００に対してチ
ップ率は１００００００チップ／秒になる。通信路内の
波長の伝播速度が２．５Ｘ１０8メートル／秒であれ
ば、通信路内の波長の伝搬速度をチップ率で割るとチッ
プ当たりの距離、すなわち、［２．５Ｘ１０8メートル
／秒］を［１Ｘ１０6チップ／秒］で割ったものは２５
０メートル／チップ、すなわち、４００チップに対して
１０キロメートルになる）。
【００９１】３．ステーション「Ａ」がチップフレーム
１０１のチップ４０１の送信を開始すると、ステーショ
ン「Ｂ」はチップフレーム１００において最終チップを
受信したことになる。
【００９２】４．ステーション「Ｂ」がビットフレーム
を正しいと決定するのに１００チップの伝送に関連した
時間がかかる（処理時間１）と仮定し、ＣＲＡの送信を
開始する（ステーション「Ａ」はチップフレーム１０１
のチップ５００の位置）。
【００９３】５．ＣＲＡの先端がステーション「Ａ」に
達するのに４００チップ必要である（ステーション
「Ａ」は今やチップフレーム１０１のチップ９００の位
置）。
【００９４】６．１６ユニット以下の情報（２進法のワ
ードで４ディジット）がＣＲＡに含まれている限り、Ｃ
ＲＡを適切に解釈するには平均４００チップ又はそれ以
下が必要である（ステーション「Ａ」は今やチップフレ
ーム１０１のチップ１３００の位置）。
【００９５】７．次のチップフレームがその伝送サイク
ルを開始する時、ステーション「Ａ」は次のビットフレ
ームの伝送の準備に１００チップ分の時間を有する。
【００９６】他の実施例 図１２の第１実施例では、帰還通信路がＣＲＡ信号用に
使用され、データ通信路がチップフレーム並びに上記同
期信号の伝送用に使用されている。しかしながら、図１
３に示す第２実施例では、帰還通信路が省略可能であ
る。第２実施例は、送信制御システム１Ａ及び受信制御
システム２Ａが場所Ａに位置し、受信制御システム２Ｂ
及び送信制御システム１Ｂが異なる場所Ｂにある全２重
方式である。送信制御システム１Ａ及び１Ｂは、図１に
示す送信制御システムと同じ回路図を有する。
【００９７】送信制御システム１Ａはチップフレームと
同期信号を通信路ＡＢに沿って伝送する。同期信号も、
以下に詳細に説明するようにＣＲＡ信号を含んでいる。
受信制御システム２Ｂは、受信制御システム２が行うの
と同様にしてチップを受信する。唯一の違いは、受信シ
ステム２ＢはＣＲＡ信号も受信し、それを解読しなけれ
ばならないということである。上記したように、その前
に受信したフレームに基づいて受信側がいずれの一時点
にも監視する交番ＣＲＡ信号は２つしかないから、これ
は問題にはならない。
【００９８】例えば、受信側がチップフレームをまだ受
信していない場合には、例えば、受信工程を開始したば
かりである場合には、受信側は同期信号と共に伝送され
るべき最初のＣＲＡ信号又は同期信号と共に伝送される
べき最後のＣＲＡ信号を探している。同期信号のみが受
信制御システム２Ｂで受信された場合には、受信制御シ
ステム２Ａは現在送信制御システム１Ｂで伝送されてい
るチップフレームをまだ復号していない。受信制御シス
テム２Ａが送信制御システム１Ｂで伝送されているチッ
プフレームを復号し終わっていた場合には、送信制御シ
ステム１Ａの周辺入力装置２１の１つに接続されている
外部周辺出力装置３０を介して、受信制御システム２Ａ
はこのことを送信制御システム１Ａに示すはずである。
受信制御システム２Ａが、現在受信制御システム２Ａが
受信しているチップフレームを正しく復調したことを送
信制御システム１Ａに表示したら、送信制御システム１
Ａは、同期信号及び送信制御システム１Ａが伝送中のチ
ップフレームと共に正しいＣＲＡ信号をデータ経路ＡＢ
を介して伝送する。すると、受信制御システム２Ｂは送
信制御システム１Ｂに対して、受信制御システム２Ａが
現在のビットフレームの復号を完了したことを表示す
る。送信制御システムはそこで、そのビットフレームの
チップフレームの伝送を、上記第１実施例で開示した方
法と同様の方法で停止する。送信制御システム１Ｂはこ
の時点で伝送すべき次のビットフレームを表す次の一連
のチップフレームの伝送を開始する。
【００９９】受信制御システム２Ｂが送信制御システム
１Ａで伝送されているビットフレームを一旦正しく復調
すると、受信制御システムはこのことを送信制御システ
ム１Ｂに示し、次に送信制御システム１Ｂはこのことを
受信制御システム２Ａに示し、次に受信制御システム２
Ａはこのことを送信制御システム１Ａに連絡する。この
連絡は、受信制御システム２Ａが送信制御システム１Ｂ
に連絡したのと同じ方法で行なわれる。このようにし
て、本発明の第２実施例では、帰還経路は別途設ける必
要はない。
【０１００】第３実施例では、図１４に示すように、送
信制御システム１Ｃと受信制御システム２Ｃとの間に帰
還がないので、帰還経路は必要ない。送信制御システム
１Ｃは第１実施例の送信制御システム１と同じ回路構成
を有する。受信制御システム２Ｃは第１実施例の受信制
御システム２と同じ回路構成を有する。送信制御システ
ム１Ｃはデータ入力を受入れそれを復調して上記したよ
うなインターリーブチップフレームを作る。例えば、図
３のブロック１０７に関する説明を参照のこと。もし必
要ならば、チップフレーム位置の位置決めも上記したよ
うに再配列することも可能である。例えば、図３のブロ
ック１０８に関する説明を参照のこと。受信制御システ
ム２Ｃはデータ経路上のデータを第１実施例に関連して
以上に説明したと同じ方法で復調する。しかしながら、
ＣＲＡの送信は行われない。
【０１０１】送信制御システム１Ｃに対するデータ入力
は、上記したパケット状の情報の可能性もあり、インタ
ーリーブされていないチップフレームの可能性もある。
すなわち、連続した１グループ中の全チップでフレーム
中の１ビットを現す。この場合、送信制御方式１は単に
チップフレーム全体を記憶し、それを上記したようにイ
ンターリーブ状態で伝送し、連続したチップのどれもが
異なったビットフレームを現すので、多数の変調された
ビットフレーム中の隣接する１つのチップ流れに発生し
得るバースト雑音を拡散することで、複合誤り通信経路
をガウス雑音通信路に変換することができる。
【０１０２】本発明は上記した実施例に限定されるもの
ではなく、請求項の範囲に入る実施例は全て含むもので
ある。
【０１０３】
【発明の効果】以上の説明から明らかなように、本発明
によれば、既存の通信路の現場の状態に対して、通信路
の状態変化を自動的に補償することにより、情報の各パ
ケットを伝送するのに最小限のエネルギーが使用される
ようにしたので、安価で、信頼性が高い装置及び方法が
提供されるという効果がある。
【図面の簡単な説明】
【図１】 本発明のブロック図
【図２】 本発明のブロック図
【図３】 本発明の第１実施例の送信工程のフローチャ
ート
【図４】 本発明の第１実施例の送信工程のフローチャ
ート
【図５】 本発明の第１実施例の送信工程のフローチャ
ート
【図６】 本発明の第１実施例の送信工程のフローチャ
ート
【図７】 本発明の第１実施例の送信工程のフローチャ
ート
【図８】 本発明の第１実施例におけるデータの変調方
法を示すブロック図
【図９】 本発明の第１実施例の受信工程のフローチ
ャート
【図１０】 本発明の第１実施例の受信工程のフローチ
ャート
【図１１】 本発明の第１実施例の受信工程のフローチ
ャート
【図１２】 本発明の他の実施例のブロック図
【図１３】 本発明の他の実施例のブロック図
【図１４】 本発明の他の実施例のブロック図
【符号の説明】
３ 送信側ＣＰＵ ４ 受信側ＣＰＵ ９、１２ フレーム記憶装置 １１、１０ 疑似乱数
記憶装置 １３、２６ 出力バッファ回路 １５ 送信制
御回路 １８ データ受信回路 １９ ディジタル変
調回路 ２０、２５ 入力バッファ回路 ２１、３０ 入出力
外部周辺機器 ２４ ＣＲＡ伝送回路 ２７ ＣＲＡ検出回
路 ５０、５２ 記憶回路 ５１ チップ
ジェネレータ回路

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 各ビットフレームが所定の長さを有する
    ビットの記号列から成る複数のデータビットフレームを
    記憶させるための第１フレーム記憶手段と、 該所定の長さよりも大きいビットの記号列から成る第１
    疑似乱数データを記憶させるための第１疑似乱数記憶手
    段と、 第１入力のデータビットフレームを第２入力のチップ作
    成データビットフレームによって変調し変調済みのデー
    タチップフレームを出力に提供するためのチップ作成手
    段であって、該データビットフレーム、該チップ作成デ
    ータビットフレーム、及びデータチップフレームが該所
    定の長さを有するビットの記号列から成るチップ作成手
    段と、 内部にデータ経路及び帰還路を有する通信路と、 該データ経路に沿ってデータを伝送するデータ伝送器
    と、 該帰還路からの帰還信号を受信する帰還信号受信器と、 該帰還信号受信器によって受信される正しい認識確認信
    号を検知する検知手段と、 奇数番号の最終データビットフレームが検出されるまで
    各奇数番号のデータビットフレーム用に所定の数のデー
    タチップフレームを作成するために、該第１フレーム記
    憶手段内に順番に記憶された全ての奇数番号のデータビ
    ットフレームを該チップ作成手段の該第１入力に供給
    し、該第１疑似乱数記憶手段からの該疑似乱数データの
    連続ビット記号列を該チップ作成手段の該第２入力に供
    給することにより複数の奇数の変調済みチップフレーム
    を作成するための奇数伝送キュー作成手段と、 偶数番号の最終データビットフレームが検出されるまで
    各偶数番号のデータビットフレーム用に該所定の数のデ
    ータチップフレームを作成するために、該第１フレーム
    記憶手段内に順番に記憶された全ての偶数番号のデータ
    ビットフレームを該チップ作成手段の該第１入力に供給
    し、該第１疑似乱数記憶手段からの該疑似乱数データの
    連続ビット記号列を該チップ作成手段の該第２入力に供
    給することにより複数の偶数の変調済みチップフレーム
    を作成するための偶数伝送キュー作成手段であって、各
    偶数の変調済みチップフレームは奇数の変調済みチップ
    フレームを作成した後に作成される、偶数伝送キュー作
    成手段と、 該奇数伝送キュー作成手段によって変調済奇数チップフ
    レームが作成された後に変調済み奇数チップフレームを
    記憶させるための奇数伝送キュー記憶手段と、 該偶数伝送キュー作成手段によって変調済偶数チップフ
    レームが作成された後に変調済み偶数チップフレームを
    記憶させるための偶数伝送キュー記憶手段と、 起動さた時、該奇数伝送キュー記憶手段からの各連続チ
    ップフレームを、正しい認識確認信号が該検知手段で検
    知されるまで伝送する第１伝送機能を有し、それに呼応
    して、正しい認識確認信号が検知されるまで該偶数伝送
    キュー記憶手段からの各連続チップフレームを伝送する
    ための第２伝送機能を起動させ、該第２伝送機能が起動
    されると該第１伝送機能が再起動される伝送手段と、 最初の奇数の変調済みチップフレームが該奇数伝送キュ
    ー記憶手段に記憶された後で該第１伝送機能を起動させ
    る起動手段とから成るパケット通信装置。
  2. 【請求項２】 該所定の長さを有する各ビットの記号列
    から成る複数のデータビットフレームを記憶するための
    第２フレーム記憶手段と、 該第１疑似乱数データと同一の第２疑似乱数データを記
    憶させるための第２疑似乱数記憶手段と、 該データ経路から該データチップフレームを受信するた
    めのデータ受信器と、 該帰還路に沿って正しい認識確認信号を伝送するための
    帰還伝送器と、 該データ受信器により受信したデータチップフレームを
    認識するためのデータ認識手段と、 該データ認識手段によって認識された時、チップフレー
    ムの開始場所を決定するための同期手段と、 現在受信したデータチップフレームが以前に受信したデ
    ータチップフレームと異なるデータビットフレームを示
    した時は常にビットフレームの遷移を検知するための遷
    移検知手段と、 該データ認識手段によって認識された順次受信したデー
    タチップフレームの各ビット位置を、該同期手段によっ
    て決定される第１のビット位置から最後のビット位置ま
    で、該第２疑似乱数データの各連続ビットと順次比較
    し、両者間に相関関係が存在するか否かを決定するため
    のチップ復調手段と、 起動させた時、該順次受信した各ビット位置用のデータ
    チップフレームの各ビットと該チップ復調手段によって
    決定される該第２疑似乱数データの各連続ビットとの間
    に相関がなされる移動合計回数を累計するための総和手
    段と、 起動させた時、該順次受信したデータチップフレームの
    各ビット位置の移動合計をゼロにリセットするためのリ
    セット手段と、 該データ認識手段によって認識される各連続データチッ
    プフレーム用の総和手段を起動させ、該遷移検知手段が
    ビットフレームの遷移を検知するたびに該リセット手段
    を起動させるためのチップフレーム復調手段と、 順次受信された各データチップフレームの各ビット位置
    用の該移動合計を所定の相関データと比較し、各ビット
    位置用の該移動合計の各々に受入れ可能な相関関係が存
    在する時には現在のビットフレームを首尾よく復調する
    ためのビットフレーム復調手段と、 最初のデータチップフレームが該データ認識手段によっ
    て認識された時該総和手段を起動させるための最初のチ
    ップフレームを復調する復調手段とを更に有することを
    特徴とする請求項１に記載のパケット通信装置。
  3. 【請求項３】 該各データビットフレームがデータビッ
    トフレーム内の誤りを検出するための誤り符号を有し、
    該ビットフレーム復調手段が該ビットフレーム内の誤り
    を検出するために該誤り符号を使用するための手段を更
    に有することを特徴とする請求項２に記載のパケット通
    信装置。
  4. 【請求項４】 送信場所から受信場所へデータ経路と帰
    還路とを有する通信路を利用してパケット通信データを
    伝送するパケット通信データ伝送方法であって、 該送信場所において第１の所定長さを有するビットの記
    号列から成る複数のデータを記憶させる工程と、 第２の所定長さを有するビットの記号列から成る疑似乱
    数を該送信場所において記憶させる工程と、 各ビットフレーム用に所定の数のチップフレームを生成
    するための該疑似乱数を使用して各ビットフレームを第
    １のビットフレームから最後のビットフレームまで該送
    信場所において順次変調する工程と、 正しい受信確認信号を見出すために該送信場所において
    該帰還路を連続的に監視する工程と、 正しい受信確認信号が該監視工程において検知されるま
    で該送信場所において終りから２番目でない変調済みビ
    ットフレームの各チップフレームを該データ経路に沿っ
    て連続的に伝送する工程と、 正しい受信確認信号が検知された時、終りから２番目の
    変調済みビットフレームの各チップフレームを該データ
    経路に沿って連続的に伝送する工程とから成ることを特
    徴とするパケット通信データ伝送方法。
  5. 【請求項５】 該送信場所で受信したのと同一の疑似乱
    数を該受信場所において記憶させる工程と、 送信側によって伝送された各チップフレームを該受信場
    所において受信する工程と、 該受信場所に記憶されている疑似乱数を使用して各チッ
    プフレームを該受信場所において復調する工程と、 順次受信した各チップフレームの各ビット位置を該受信
    場所において所定の基準で相関させ、該所定の基準が順
    次受信されたチップフレームの各ビット位置用である時
    には該チップフレームを変調したビットフレームを復調
    する相関工程と、 該相関工程においてビットフレームが復調されるたびに
    正しい受信確認信号を伝送する工程とから成ることを特
    徴とする請求項４に記載のパケット通信データ伝送方
    法。
  6. 【請求項６】 ディジタル通信方式で利用される複合誤
    り通信路をガウス雑音通信路のみに変換する変換方法で
    あって、疑似ランダムチップをインターリーブすること
    を特徴とする変換方法。
  7. 【請求項７】 固定のエネルギー内容をもって通信路経
    由で情報を伝送する必要をなくす方法であって、 受信確認を確認すべき時点を動的に決定する工程と、 時間／距離要素と上記した受信確認を確認すべき時点の
    動的決定とに従ってチップ・ビット比率を現場の雑音状
    態に動的に調節することを特徴とする方法。
  8. 【請求項８】 連続チップフレーム内の所定のビットか
    らのチップと同期して現れる衝撃雑音に対して改良され
    た性能を有さず、可変の雑音状態に調節されない既存の
    スペクトラム拡散通信方式において、衝撃雑音に対する
    改良された性能を得る方法であって、 チップフレーム内のチップの疑似乱数順序なしに維持さ
    れた固定チップ・ビット比率を使用する工程から成るこ
    とを特徴とする方法。
  9. 【請求項９】 固定チップ・ビット比率を使用し、スペ
    クトラム拡散通信路が可変の雑音状態に調節されないス
    ペクトラム拡散通信方式において、連続チップフレーム
    のチップ位置と同期して現れるランダム衝撃雑音と衝撃
    雑音とに対して改良された性能を得る方法であって、 チップインターリーブを使用する工程と、 該チップフレーム中のチップの疑似ランダム順序を使用
    する工程とからなることを特徴とする方法。
JP5265218A 1992-10-23 1993-10-22 適応データ転送率パケット通信方式 Pending JPH06204987A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/965,700 US5274667A (en) 1992-10-23 1992-10-23 Adaptive data rate packet communications system
US07/965,700 1992-10-23

Publications (1)

Publication Number Publication Date
JPH06204987A true JPH06204987A (ja) 1994-07-22

Family

ID=25510361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5265218A Pending JPH06204987A (ja) 1992-10-23 1993-10-22 適応データ転送率パケット通信方式

Country Status (4)

Country Link
US (2) US5274667A (ja)
EP (1) EP0594325A3 (ja)
JP (1) JPH06204987A (ja)
CA (1) CA2103744A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636723B1 (en) 1998-07-24 2003-10-21 Matsushita Electric Industrial Co., Ltd. CDMA radio communication system using chip interleaving

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8352400B2 (en) 1991-12-23 2013-01-08 Hoffberg Steven M Adaptive pattern recognition based controller apparatus and method and human-factored interface therefore
US10361802B1 (en) 1999-02-01 2019-07-23 Blanding Hovenweep, Llc Adaptive pattern recognition based control system and method
US5274667A (en) * 1992-10-23 1993-12-28 David Olmstead Adaptive data rate packet communications system
US5420593A (en) * 1993-04-09 1995-05-30 Trimble Navigation Limited Method and apparatus for accelerating code correlation searches in initial acquisition and doppler and code phase in re-acquisition of GPS satellite signals
TW306102B (ja) * 1993-06-14 1997-05-21 Ericsson Telefon Ab L M
US5363404A (en) * 1993-07-13 1994-11-08 Motorola Inc. Apparatus and method for conveying information in a communication network
FI110042B (fi) * 1993-10-04 2002-11-15 Nokia Corp Solukkoradiojärjestelmä
CA2145566C (en) * 1994-04-29 1999-12-28 Nambirajan Seshadri Methods of and devices for enhancing communications that use spread spectrum technology
JP2737655B2 (ja) * 1994-07-12 1998-04-08 双葉電子工業株式会社 スペクトル拡散通信方式
US5896368A (en) * 1995-05-01 1999-04-20 Telefonaktiebolaget Lm Ericsson Multi-code compressed mode DS-CDMA systems and methods
US5883899A (en) * 1995-05-01 1999-03-16 Telefonaktiebolaget Lm Ericsson Code-rate increased compressed mode DS-CDMA systems and methods
US6252898B1 (en) * 1995-07-19 2001-06-26 Hitachi Denshi Kabushiki Kaisha Spread spectrum communication method and system wherein data rate of data to be transmitted is changed in accordance with transmission quality
US5737357A (en) * 1995-09-08 1998-04-07 Motorola, Inc. Apparatus and method for data pattern sensitivity correction
JPH09321659A (ja) * 1996-05-31 1997-12-12 Fujitsu Ltd スペクトラム拡散通信方式
US6061386A (en) * 1997-03-19 2000-05-09 I.C. Com Ltd. Method of chip interleaving in direct sequence spread spectrum communications
US6301288B1 (en) 1997-03-19 2001-10-09 Infineon Technologies Ag Method of chip interleaving in direct sequence spread spectrum communications
US6046991A (en) * 1997-04-09 2000-04-04 Aloha Networks, Inc. TDM variable broadcast energy transmitter
SE511561C2 (sv) * 1997-05-02 1999-10-18 Ericsson Telefon Ab L M Anordningar och förfarande relaterande till hantering av digitala signaler
US7268700B1 (en) 1998-01-27 2007-09-11 Hoffberg Steven M Mobile communication device
US6067646A (en) * 1998-04-17 2000-05-23 Ameritech Corporation Method and system for adaptive interleaving
US7966078B2 (en) 1999-02-01 2011-06-21 Steven Hoffberg Network media appliance system and method
US6493405B1 (en) 1999-03-02 2002-12-10 Harris Corporation Correlator having enhanced memory for reference and input data
US6438182B1 (en) 1999-03-02 2002-08-20 Harris Corporation Correlator with serial-parallel partition
US6038271A (en) * 1999-03-02 2000-03-14 Harris Corporation Correlator with cascade data paths to facilitate expansion of correlator length
JP3595738B2 (ja) 1999-08-30 2004-12-02 松下電器産業株式会社 距離検出方法、位置検出方法及びその装置
US7620154B2 (en) 2002-12-23 2009-11-17 Cambron G Keith Equivalent working length determinative system for digital subscriber line circuits
US9818136B1 (en) 2003-02-05 2017-11-14 Steven M. Hoffberg System and method for determining contingent relevance
US7515541B2 (en) * 2003-08-08 2009-04-07 Intel Corporation Transmission of data with feedback to the transmitter in a wireless local area network or the like

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754211A (en) * 1971-12-30 1973-08-21 Ibm Fast error recovery communication controller
JPS5573157A (en) * 1978-11-27 1980-06-02 Ricoh Co Ltd Data communication system
US4418393A (en) * 1980-10-27 1983-11-29 Sperry Corporation Matched filter spread spectrum code recovery apparatus
US4393501A (en) * 1981-02-26 1983-07-12 General Electric Company Line protocol for communication system
DE3304300A1 (de) * 1983-02-09 1984-08-09 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren und einrichtung zur busanforderung und sammelquittierung in einem prozessbus-system
US4761796A (en) * 1985-01-24 1988-08-02 Itt Defense Communications High frequency spread spectrum communication system terminal
FR2595522A1 (fr) * 1986-03-06 1987-09-11 Cimsa Sintra Procede et dispositif de transmission de donnees numeriques par messages organises en trames
US4694467A (en) * 1986-07-03 1987-09-15 Signatron, Inc. Modem for use in multipath communication systems
US4905234A (en) * 1987-06-03 1990-02-27 General Electric Company Apparatus and method for transmitting digital data over a radio communications channel
US5067136A (en) * 1988-11-02 1991-11-19 Axonn Corporation Wireless alarm system
US5016255A (en) * 1989-08-07 1991-05-14 Omnipoint Data Company, Incorporated Asymmetric spread spectrum correlator
US5128958A (en) * 1990-07-26 1992-07-07 Unisys Corp. Digital time error signal generator
US5157688A (en) * 1991-03-14 1992-10-20 Hughes Aircraft Company Spread spectrum transmitter for degrading spread spectrum feature detectors
US5159608A (en) * 1991-08-28 1992-10-27 Falconer David D Method and apparatus for using orthogonal coding in a communication system
US5274667A (en) * 1992-10-23 1993-12-28 David Olmstead Adaptive data rate packet communications system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6636723B1 (en) 1998-07-24 2003-10-21 Matsushita Electric Industrial Co., Ltd. CDMA radio communication system using chip interleaving

Also Published As

Publication number Publication date
US5335247A (en) 1994-08-02
US5274667A (en) 1993-12-28
EP0594325A2 (en) 1994-04-27
CA2103744A1 (en) 1994-04-24
EP0594325A3 (en) 1995-02-08

Similar Documents

Publication Publication Date Title
JPH06204987A (ja) 適応データ転送率パケット通信方式
KR100312729B1 (ko) 에이알큐 시스템용 에러검출방법
RU2237380C2 (ru) Случайный доступ в мобильной системе связи
US7548561B2 (en) Method of transmitting and receiving data
US6421803B1 (en) System and method for implementing hybrid automatic repeat request using parity check combining
US7751418B2 (en) Apparatus and method for controlling data transmission
CN100555926C (zh) 多媒体数据的防错方法和防错设备
US6570865B2 (en) CDMA mobile communications system and communication method
US4888767A (en) Repeat request signal transmission method for multi-station packet communication
US6845104B2 (en) Receiver for time division multiplex system without explicit time slot assignment
KR100265293B1 (ko) 데이타 전송, 특히 비디오 전송시 반복된 정보 블록을 수신하기 위한 장치
EP1244239A2 (en) Method and apparatus for data encoding and communication over noisy media
RU2008147403A (ru) От nac k ack обнаружение ошибок и восстановление
US20070223425A1 (en) CDMA mobile communication system and communication method
RU2002116683A (ru) Способ передачи/приема данных в системе передачи данных с гибридным запросом автоматического повторения
US8483259B2 (en) Method for providing packet framing in a communication system
RU2002116668A (ru) Устройство и способ гибридного запроса автоматического повторения для системы мобильной связи
US4432090A (en) Automatic error correction system for teleprinter traffic with bunched repetition
US5657342A (en) Adaptive data rate packet communication system
CN1132368C (zh) 在电信系统中为多个用户信道产生pn序列的发射机、接收机和方法
JP2002135177A (ja) 電力線搬送システム
RU2216868C2 (ru) Система и способ осуществления гибридного автоматического запроса на повторение с использованием объединения проверки четности
EP1075744B1 (en) Data transmission system with automatic repeat request
WO1996021978A1 (en) Wireless desktop area network system
JP4256707B2 (ja) 受信装置