JPH06204237A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device

Info

Publication number
JPH06204237A
JPH06204237A JP34771092A JP34771092A JPH06204237A JP H06204237 A JPH06204237 A JP H06204237A JP 34771092 A JP34771092 A JP 34771092A JP 34771092 A JP34771092 A JP 34771092A JP H06204237 A JPH06204237 A JP H06204237A
Authority
JP
Japan
Prior art keywords
gate electrode
semiconductor substrate
forming
oxide film
ldd region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34771092A
Other languages
Japanese (ja)
Inventor
Yoshifumi Umetsu
好文 梅津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP34771092A priority Critical patent/JPH06204237A/en
Publication of JPH06204237A publication Critical patent/JPH06204237A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

PURPOSE:To provide a manufacturing method of semiconductor device capable of displaying the specific electric characteristics without deteriorating the reliability upon the device. CONSTITUTION:An oxide film 15 wherein bird's beaks 15a are formed between the parts corresponding to the edge part of a gate electrode 8 and the edge parts of LDD regions 10 of a P type semiconductor substrate 8 is formed by removing a gate oxide film 5 so as to oxidize the removed part.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体装置の製造方法
に関し、特にLDD領域を有するNチャンネル型MOS
トランジスタの製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to an N channel type MOS having an LDD region.
The present invention relates to a method for manufacturing a transistor.

【0002】[0002]

【従来の技術】図5は従来のLDD構造を有するNチャ
ンネル型MOSトランジスタを示した断面図である。図
において、1はP型半導体領域、2はこのP型半導体領
域1を取り囲むように形成されたN型半導体領域、3は
P型半導体領域1とN型半導体領域2とから成るP型の
半導体基板で、所望の電気的特性が得られるように不純
物濃度調整されている。4はこの半導体基板3上に形成
される素子間を分離する酸化膜、5は半導体基板3上で
両酸化膜4の間に形成されたゲート酸化膜である。
2. Description of the Related Art FIG. 5 is a sectional view showing an N-channel type MOS transistor having a conventional LDD structure. In the figure, 1 is a P-type semiconductor region, 2 is an N-type semiconductor region formed so as to surround the P-type semiconductor region 1, and 3 is a P-type semiconductor composed of a P-type semiconductor region 1 and an N-type semiconductor region 2. The impurity concentration of the substrate is adjusted so that desired electrical characteristics can be obtained. Reference numeral 4 is an oxide film for separating elements formed on the semiconductor substrate 3, and reference numeral 5 is a gate oxide film formed between both oxide films 4 on the semiconductor substrate 3.

【0003】6はゲート酸化膜5を介して半導体基板3
上に形成された多結晶シリコン薄膜、7はこの多結晶シ
リコン薄膜6上に形成された高融点金属薄膜、8は多結
晶シリコン薄膜6と高融点金属薄膜7とから成るゲート
電極、9はこのゲート電極8側壁に形成されたスペー
サ、10は半導体基板3内における両酸化膜4とゲート
電極8との間に形成されたN型のLDD領域、11はこ
のLDD領域10の下方側に形成され、LDD領域10
と供にソース及びドレイン領域を構成する高濃度のN型
不純物領域である。
Reference numeral 6 denotes a semiconductor substrate 3 via a gate oxide film 5.
The polycrystalline silicon thin film formed above, 7 is a refractory metal thin film formed on this polycrystalline silicon thin film 6, 8 is a gate electrode composed of the polycrystalline silicon thin film 6 and the refractory metal thin film 7, and 9 is this Spacers formed on the sidewalls of the gate electrode 8 are N-type LDD regions formed between the oxide films 4 and the gate electrode 8 in the semiconductor substrate 3, and 11 are formed below the LDD regions 10. , LDD region 10
Together with this, it is a high-concentration N-type impurity region that constitutes the source and drain regions.

【0004】次に上記のように構成された半導体装置の
製造方法について図6に基づいて説明する。まず、図6
(a)に示すように半導体基板3上の両端に酸化膜4を
形成し、この両酸化膜4の間にゲート酸化膜5を形成す
る。次に、図6(b)に示すようにゲート酸化膜5を介
して半導体基板3表面に多結晶シリコン薄膜6と高融点
金属薄膜7とを順次堆積させ、成形することによりゲー
ト電極8を形成する。そして、図6(c)に示すように
N型不純物を大傾角回転イオン注入法により矢印12の
方向から、ゲート電極8の周囲に注入し、N型のLDD
領域10を形成する。
Next, a method of manufacturing the semiconductor device having the above structure will be described with reference to FIG. First, FIG.
As shown in (a), an oxide film 4 is formed on both ends of the semiconductor substrate 3, and a gate oxide film 5 is formed between the oxide films 4. Next, as shown in FIG. 6B, a polycrystalline silicon thin film 6 and a refractory metal thin film 7 are sequentially deposited on the surface of the semiconductor substrate 3 through the gate oxide film 5 and molded to form a gate electrode 8. To do. Then, as shown in FIG. 6C, N-type impurities are implanted around the gate electrode 8 in the direction of arrow 12 by the large-angle tilt ion implantation method to form an N-type LDD.
Region 10 is formed.

【0005】次に、図6(d)に示すように半導体基板
3表面全面にCVD法により酸化膜13を堆積する。そ
して、図6(e)に示すように酸化膜13を所望の部分
を残してドライエッチングによって他の部分を除去する
ことにより、ゲート電極8の側壁にスペーサ9を形成す
る。最後に、図5に示すようにN型不純物を矢印14の
方向からイオン注入し高濃度のN型不純物領域11を形
成し、半導体装置が完成される。
Next, as shown in FIG. 6D, an oxide film 13 is deposited on the entire surface of the semiconductor substrate 3 by the CVD method. Then, as shown in FIG. 6E, the spacer 9 is formed on the side wall of the gate electrode 8 by removing the desired portion of the oxide film 13 by dry etching and removing the other portion. Finally, as shown in FIG. 5, N-type impurities are ion-implanted from the direction of arrow 14 to form high-concentration N-type impurity regions 11, and the semiconductor device is completed.

【0006】[0006]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は以上のように、LDD領域のN型不純物の濃度
プロファイル調整を大傾角イオン注入方法で行っている
ので、細かい濃度プロファイル調整が不可能なため所望
の電気特性を得るのが難しいという問題点があった。
As described above, since the conventional semiconductor device manufacturing method adjusts the concentration profile of the N-type impurity in the LDD region by the large tilt angle ion implantation method, it is not possible to perform fine concentration profile adjustment. There is a problem that it is difficult to obtain desired electrical characteristics because it is possible.

【0007】この発明は上記のような問題点を解消する
ためになされたもので、信頼性を劣化させることなく所
望の電気的特性を得ることが可能な半導体装置の製造方
法を提供することを目的とする。
The present invention has been made to solve the above problems, and it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of obtaining desired electrical characteristics without degrading reliability. To aim.

【0008】[0008]

【課題を解決するための手段】この発明に係る請求項1
の半導体装置の製造方法は、P型半導体基板上にゲート
電極を形成する工程と、P型半導体基板上にN型不純物
のイオンを注入することによりLDD領域を形成する工
程と、ゲート酸化膜を除去し、除去した部分を酸化する
ことによりゲート電極のエッジ部と、P型半導体基板の
LDD領域のエッジ部に対応する部分との間にバーズビ
ークが形成された酸化膜を形成する工程とを備えたもの
である。
[Means for Solving the Problems] Claim 1 according to the present invention
In the method of manufacturing a semiconductor device, the step of forming a gate electrode on a P-type semiconductor substrate, the step of forming an LDD region by implanting N-type impurity ions on the P-type semiconductor substrate, and the step of forming a gate oxide film And a step of forming an oxide film having bird's beaks formed between the edge portion of the gate electrode and the portion corresponding to the edge portion of the LDD region of the P-type semiconductor substrate by oxidizing the removed portion. It is a thing.

【0009】又、この発明に係る請求項2の半導体装置
の製造方法は、P型半導体基板上にゲート電極を形成す
る工程と、P型半導体基板上にN型不純物のイオンを注
入することによりLDD領域を形成する工程と、ゲート
酸化膜を除去し、除去した部分を酸化することによりゲ
ート電極のエッジ部と、P型半導体基板のLDD領域の
エッジ部に対応する部分との間にバーズビークが形成さ
れた酸化膜を形成する工程と、ゲート電極の側壁にスペ
ーサを形成する工程と、LDD領域にN型不純物のイオ
ンを注入する工程とを備えたものである。
Further, according to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which comprises forming a gate electrode on a P-type semiconductor substrate and implanting N-type impurity ions on the P-type semiconductor substrate. A bird's beak is formed between the edge portion of the gate electrode and the portion corresponding to the edge portion of the LDD region of the P-type semiconductor substrate by removing the gate oxide film and oxidizing the removed portion. It comprises a step of forming the formed oxide film, a step of forming a spacer on the side wall of the gate electrode, and a step of implanting N-type impurity ions into the LDD region.

【0010】又、この発明に係る請求項3の半導体装置
の製造方法は、P型半導体基板上にゲート電極を形成す
る工程と、上記P型半導体基板上にN型不純物のイオン
を注入することによりLDD領域を形成する工程と、上
記ゲート電極の側壁に少なくとも2段階以上に分けてス
ペーサを形成する工程と、上記スペーサの形成の段階ご
とに、上記LDD領域にN型不純物のイオンを注入する
工程とを備えたものである。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of forming a gate electrode on a P-type semiconductor substrate and implanting N-type impurity ions on the P-type semiconductor substrate. To form an LDD region, a step of forming a spacer on the side wall of the gate electrode in at least two steps or more, and an N-type impurity ion is implanted into the LDD region at each step of forming the spacer. And a process.

【0011】[0011]

【作用】この発明の請求項1による半導体装置の製造方
法で形成される、ゲート電極のエッジ部とP型半導体基
板のLDD領域のエッジ部に対応する部分との間のバー
ズビークは、ゲート電極のエッジ部の電界強度を緩和
し、且つ、拡散層としてのLDD領域をシャロウ化し、
短チャンネル耐性を向上させる。
The bird's beak between the edge portion of the gate electrode and the portion corresponding to the edge portion of the LDD region of the P-type semiconductor substrate, which is formed by the method of manufacturing a semiconductor device according to the first aspect of the present invention, is Alleviates the electric field strength at the edges, and shallows the LDD region as a diffusion layer,
Improve short channel resistance.

【0012】又、この発明の請求項2による半導体装置
の製造方法で形成されるスペーサは、LDD領域に注入
されるN型不純物のイオンがゲート電極の側壁近傍に入
射するのを阻止することにより、半導体装置の実効チャ
ンネルの長さを変えることなく、LDD領域の濃度プロ
ファイル調整を行う。
The spacer formed by the method for manufacturing a semiconductor device according to the second aspect of the present invention prevents ions of N-type impurities implanted in the LDD region from entering near the side wall of the gate electrode. The density profile of the LDD region is adjusted without changing the effective channel length of the semiconductor device.

【0013】又、この発明の請求項3による半導体装置
の製造方法で少なくとも2段階以上に分けて形成される
スペーサは、このスペーサの形成の段階ごとに、LDD
領域に注入されるN型不純物のイオンを阻止する領域を
段階的に変化させることにより、LDD領域の濃度プロ
ファイル調整を行い、且つ、拡散層としてのLDD領域
の深さの制御能力を向上させる。
Further, the spacer formed in at least two steps in the method for manufacturing a semiconductor device according to the third aspect of the present invention is LDD at each step of forming the spacer.
The concentration profile of the LDD region is adjusted and the ability to control the depth of the LDD region as a diffusion layer is improved by changing the region that blocks N-type impurity ions implanted into the region stepwise.

【0014】[0014]

【実施例】実施例1.以下、この発明の実施例を図につ
いて説明する。図1はこの発明の実施例1における半導
体装置の製造工程を示す断面図である。図において、ま
ず、図1(a)に示すように従来の場合と同様に、P型
の半導体基板3上にゲート酸化膜5を介してゲート電極
8を形成し、図1(b)に示すようにN型不純物を大傾
角回転イオン注入法により矢印12の方向から、ゲート
電極8の周囲に注入し、ソース及びドレイン領域として
のN型のLDD領域10を形成する。
EXAMPLES Example 1. Embodiments of the present invention will be described below with reference to the drawings. 1 is a sectional view showing a manufacturing process of a semiconductor device according to a first embodiment of the present invention. In the figure, first, as shown in FIG. 1A, a gate electrode 8 is formed on a P-type semiconductor substrate 3 with a gate oxide film 5 interposed therebetween, as shown in FIG. 1B. As described above, N-type impurities are implanted around the gate electrode 8 in the direction of arrow 12 by the large-angle tilt ion implantation method to form N-type LDD regions 10 as source and drain regions.

【0015】次に、図1(c)に示すようにゲート酸化
膜5のゲート電極8が形成されていない部分を除去し、
この部分を例えば900℃以下でオングストローム程度
の深さで酸化することにより、ゲート電極8のエッジ部
と半導体基板3のLDD領域10のエッジ部に対応する
部分との間にバーズビーク15aが形成された酸化膜1
5が得られ、半導体装置が完成される。実施例1によれ
ば、ゲート電極8のエッジ部とLDD領域10のエッジ
部に対応する部分との間にバーズビーク15aを形成し
ているので、ゲート電極8のエッジ部の電界強度が緩和
され、半導体基板3の電流の発生がおさえられ、且つ、
ゲート電極8の下方に対応するLDD領域10の濃度プ
ロファイル調整ができるため短チャンネルマージンの改
善が可能となる。
Next, as shown in FIG. 1C, the portion of the gate oxide film 5 where the gate electrode 8 is not formed is removed,
By oxidizing this portion at a temperature of 900 ° C. or less to a depth of about angstrom, bird's beaks 15a are formed between the edge portion of the gate electrode 8 and the portion corresponding to the edge portion of the LDD region 10 of the semiconductor substrate 3. Oxide film 1
5 is obtained, and the semiconductor device is completed. According to the first embodiment, since the bird's beak 15a is formed between the edge portion of the gate electrode 8 and the portion corresponding to the edge portion of the LDD region 10, the electric field strength at the edge portion of the gate electrode 8 is relaxed, Generation of current in the semiconductor substrate 3 is suppressed, and
Since the concentration profile of the LDD region 10 corresponding to the lower part of the gate electrode 8 can be adjusted, the short channel margin can be improved.

【0016】実施例2.上記実施例1ではLDD領域を
形成したのち酸化膜15を形成しているけれども、逆の
工程、すなわちバーズビーク15aが形成された酸化膜
15を形成した後、LDD領域10を形成しても同様の
半導体装置が得られる。
Example 2. Although the oxide film 15 is formed after forming the LDD region in the first embodiment, the same process can be performed if the LDD region 10 is formed after the reverse process, that is, the oxide film 15 having the bird's beaks 15a is formed. A semiconductor device is obtained.

【0017】実施例3.図2はこの発明の実施例3にお
ける半導体装置の製造方法を示す断面図である。図にお
いて、まず、図2(a)に示すように実施例1と同様に
ゲート電極8のエッジ部と半導体基板3のLDD領域1
0のエッジ部に対応する部分との間にバーズビーク15
aが形成された酸化膜15を形成する。次に、図2
(b)に示すように従来の場合と同様に半導体基板3表
面全面にCVD法により酸化膜(図示せず)を堆積さ
せ、この酸化膜の所望の部分を残してドライエッチング
によって他の部分を除去することによりゲート電極8の
側壁にスペーサ9を形成し、図2(c)に示すように、
N型不純物を大傾角回転イオン注入法により矢印12の
方向から、ゲート電極8の周囲に注入して、第2のLD
D領域16を形成する。
Embodiment 3. FIG. 2 is a sectional view showing a method of manufacturing a semiconductor device according to a third embodiment of the present invention. In the figure, first, as shown in FIG. 2A, the edge portion of the gate electrode 8 and the LDD region 1 of the semiconductor substrate 3 as in the first embodiment.
Bird's beak 15 between the part corresponding to the edge part of 0
An oxide film 15 having a formed thereon is formed. Next, FIG.
As shown in (b), as in the conventional case, an oxide film (not shown) is deposited on the entire surface of the semiconductor substrate 3 by a CVD method, and a desired portion of the oxide film is left to dry the other portion. The spacer 9 is formed on the side wall of the gate electrode 8 by removing it, and as shown in FIG.
A second LD is formed by implanting N-type impurities around the gate electrode 8 in the direction of arrow 12 by a large tilt rotation ion implantation method.
The D region 16 is formed.

【0018】最後に、図2(d)に示すようにN型不純
物を矢印14の方向からイオン注入し、N型不純物領域
17を形成する。そして、このように形成されたLDD
領域10と第2のLDD領域16とN型不純物領域17
とで、ソース及びドレイン領域18を構成することによ
って半導体装置が完成される。実施例3によれば上記各
実施例と同様にバーズビーク15aを形成し、又、LD
D領域10に注入されるN型不純物のイオンはスペーサ
9によりゲート電極8の側壁近傍に入射するのが阻止さ
れるので、半導体装置の実効チャンネルの長さを変える
ことなく、ソース及びドレイン領域18の濃度プロファ
イルを調整でき、半導体装置のドライブ能力の補償及び
改善が可能となる。
Finally, as shown in FIG. 2D, N-type impurities are ion-implanted from the direction of arrow 14 to form an N-type impurity region 17. And the LDD formed in this way
Region 10, second LDD region 16 and N-type impurity region 17
By configuring the source and drain regions 18, the semiconductor device is completed. According to the third embodiment, the bird's beak 15a is formed in the same manner as in the above respective embodiments, and the LD
N-type impurity ions implanted in the D region 10 are prevented from entering the vicinity of the side wall of the gate electrode 8 by the spacer 9, so that the source and drain regions 18 can be formed without changing the effective channel length of the semiconductor device. The concentration profile of can be adjusted, and the drive capability of the semiconductor device can be compensated and improved.

【0019】実施例4.図3はこの発明の実施例4にお
ける半導体装置の製造方法を示す断面図である。図にお
いて、まず、図3(a)に示すようにゲート電極8のエ
ッジ部と半導体基板3のLDD領域10のエッジ部に対
応する部分との間に、バーズビーク15aを有する酸化
膜15が形成された半導体基板3表面全面にCVD法に
より酸化膜(図示せず)を堆積させ、この酸化膜を所望
の部分を残してドライエッチングによって他の部分を除
去することにより、ゲート電極8の側壁に第1段階のス
ペーサ9aを形成し、実施例3の場合と同様にN型不純
物を大傾角回転イオン注入法により、矢印12の方向か
らゲート電極8の周囲に注入し、第2のLDD領域19
を形成する。
Example 4. 3 is a sectional view showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention. In the figure, first, as shown in FIG. 3A, an oxide film 15 having bird's beaks 15a is formed between the edge portion of the gate electrode 8 and the portion corresponding to the edge portion of the LDD region 10 of the semiconductor substrate 3. By depositing an oxide film (not shown) on the entire surface of the semiconductor substrate 3 by the CVD method and removing the other part of the oxide film by dry etching leaving a desired part, the side wall of the gate electrode 8 is removed. The one-stage spacer 9a is formed, and N-type impurities are implanted around the gate electrode 8 in the direction of arrow 12 by the large tilt rotation ion implantation method as in the case of the third embodiment, and the second LDD region 19 is formed.
To form.

【0020】次に図3(b)に示すように再度半導体基
板3表面全面にCVD法により酸化膜(図示せず)を堆
積させ、この酸化膜を所望の部分を残してドライエッチ
ングによって他の部分を除去することによりゲート電極
8の側壁に第2段階のスペーサ9bを形成して第1段階
のスペーサ9aと供にスペーサ9を構成し、再度N型不
純物を大傾角回転イオン注入法により矢印12の方向か
らゲート電極8の周囲に注入することにより、第3のL
DD領域20を形成する。
Next, as shown in FIG. 3B, an oxide film (not shown) is again deposited on the entire surface of the semiconductor substrate 3 by the CVD method, and another portion of the oxide film is dry-etched by leaving a desired portion. By removing the portion, a second-stage spacer 9b is formed on the side wall of the gate electrode 8, and the spacer 9 is formed together with the first-stage spacer 9a. By injecting into the periphery of the gate electrode 8 from the direction of 12, the third L
The DD region 20 is formed.

【0021】最後に、図3(c)に示すようにN型不純
物を矢印14の方向からイオン注入しN型不純物領域2
1を形成する。そして、このように形成されたLDD領
域10と第2のLDD領域19と第3のLDD領域20
とN型不純物領域21とで、ソース及びドレイン領域2
2を構成することによって半導体装置が完成される。実
施例4によれば、上記各実施例と同様にバーズビーク1
5aが形成され、又、スペーサ9を段階的に形成し、注
入されるN型不純物のイオンの注入領域を段階的に変化
させているので、半導体装置の実効チャンネルの長さを
変えることなく、又、ソース及びドレイン領域22の濃
度プロファイルを細かく調整できるので半導体装置のド
ライブ能力の補償及び改善が可能となる。
Finally, as shown in FIG. 3C, N type impurities are ion-implanted from the direction of arrow 14 to form the N type impurity region 2.
1 is formed. Then, the LDD region 10, the second LDD region 19, and the third LDD region 20 thus formed are formed.
And the N-type impurity region 21, the source and drain region 2
The semiconductor device is completed by constructing 2. According to the fourth embodiment, the bird's beak 1
5a is formed and the spacer 9 is formed stepwise to change the implantation region of the implanted N-type impurity ions stepwise, without changing the effective channel length of the semiconductor device. Further, since the concentration profile of the source / drain region 22 can be finely adjusted, it is possible to compensate and improve the driving ability of the semiconductor device.

【0022】実施例5.上記実施例4ではスペーサ9を
2段階にて形成する例を示したが、これに限られること
なく、所望のスペーサを3段階以上に分けて形成し、ス
ペーサの形成の段階ごとにLDD領域にN型不純物のイ
オンを注入するようにすれば、より細かいLDD領域の
濃度プロファイルの調整が可能となる。
Embodiment 5. In the fourth embodiment, the example in which the spacer 9 is formed in two steps is shown, but the present invention is not limited to this, and a desired spacer is formed in three or more steps, and the LDD region is formed in each step of forming the spacer. By implanting N-type impurity ions, it is possible to finely adjust the concentration profile of the LDD region.

【0023】実施例6.図4はこの発明の実施例6にお
ける半導体装置の製造方法を示す断面図である。図にお
いて、まず、図4(a)に示すように従来の場合と同様
にN型不純物を大傾角回転イオン注入法により矢印12
の方向からゲート電極8の周囲に注入しN型のLDD領
域10を形成し、図4(b)に示すように半導体基板3
表面全面にCVD法により酸化膜(図示せず)を堆積さ
せ、この酸化膜を所望の部分を残してドライエッチング
によって他の部分を除去することにより、ゲート電極8
の側壁に第1段階のスペーサ9cを形成し、N型不純物
を大傾角回転イオン注入法により矢印12の方向からゲ
ート電極8の周囲に注入し、第2のLDD領域23を形
成する。
Example 6. FIG. 4 is a sectional view showing a method of manufacturing a semiconductor device according to a sixth embodiment of the present invention. In the figure, first, as shown in FIG. 4 (a), as in the conventional case, an N-type impurity is formed by an arrow 12 by a large-angle tilt ion implantation method.
To form an N-type LDD region 10 by injecting it around the gate electrode 8 from the direction of FIG.
An oxide film (not shown) is deposited on the entire surface by the CVD method, and the oxide film is removed by dry etching while leaving the desired part, and the other part is removed.
A first-stage spacer 9c is formed on the side wall of the gate electrode 8, and N-type impurities are implanted around the gate electrode 8 in the direction of arrow 12 by the large-angle tilt ion implantation method to form the second LDD region 23.

【0024】次に、図4(c)に示すように再度半導体
基板3表面全面にCVD法により酸化膜(図示せず)を
堆積させ、この酸化膜を所望の部分を残してドライエッ
チングによって他の部分を除去することによりゲート電
極8の側壁に第2段階のスペーサ9dを形成して第1段
階のスペーサ9cと供にスペーサ9を構成し、再度N型
不純物を大傾角回転イオン注入法により矢印12の方向
からゲート電極8の周囲に注入することにより第3のL
DD領域24を形成する。
Next, as shown in FIG. 4 (c), an oxide film (not shown) is again deposited on the entire surface of the semiconductor substrate 3 by the CVD method, and this oxide film is dry-etched by leaving a desired portion. The second step spacer 9d is formed on the side wall of the gate electrode 8 by removing the portion of FIG. 9 and the spacer 9 is formed together with the first step spacer 9c, and the N-type impurity is again formed by the large tilt rotation ion implantation method. By injecting into the periphery of the gate electrode 8 from the direction of arrow 12, the third L
The DD region 24 is formed.

【0025】最後に、図4(d)に示すようにN型不純
物を矢印14の方向からイオン注入し、N型不純物領域
25を形成する。そして、このように形成されたLDD
領域10と第2のLDD領域23と第3のLDD領域2
4とN型不純物領域25とで、ソース及びドレイン領域
26を構成することによって半導体装置が完成される。
実施例6によれば、スペーサ9を段階的に形成し、注入
されるN型不純物のイオンの注入領域を段階的に変化さ
せているので、ソース及びドレイン領域26の濃度プロ
ファイルを細かく調整できる。
Finally, as shown in FIG. 4D, N-type impurities are ion-implanted from the direction of arrow 14 to form N-type impurity regions 25. And the LDD formed in this way
Region 10, second LDD region 23 and third LDD region 2
The semiconductor device is completed by forming the source and drain regions 26 by 4 and the N-type impurity region 25.
According to the sixth embodiment, since the spacer 9 is formed stepwise and the implantation region of the implanted N-type impurity ions is varied stepwise, the concentration profile of the source and drain regions 26 can be finely adjusted.

【0026】実施例7.上記実施例6ではスペーサ9を
2段階にて形成する例を示したが、これに限られること
なく、所望のスペーサを3段階以上に分けて形成し、ス
ペーサの形成の段階ごとにLDD領域にN型不純物のイ
オンを注入するようにすれば、より細かいLDD領域の
濃度プロファイルの調整が可能となる。
Example 7. Although the example of forming the spacer 9 in two steps has been described in the sixth embodiment, the present invention is not limited to this, and the desired spacer is formed in three or more steps, and the LDD region is formed in each step of forming the spacer. By implanting N-type impurity ions, it is possible to finely adjust the concentration profile of the LDD region.

【0027】[0027]

【発明の効果】以上のように、この発明の請求項1によ
ればP型半導体基板上にゲート電極を形成する工程と、
P型半導体基板上にN型不純物のイオンを注入すること
によりLDD領域を形成する工程と、ゲート酸化膜を除
去し、除去した部分を酸化することによりゲート電極の
エッジ部とP型半導体基板のLDD領域のエッジ部に対
応する部分との間にバーズビークが形成された酸化膜を
形成する工程とを備え、又、請求項2によればP型半導
体基板上にゲート電極を形成する工程と、P型半導体基
板上にN型不純物のイオンを注入することによりLDD
領域を形成する工程と、ゲート酸化膜を除去し、除去し
た部分を酸化することによりゲート電極のエッジ部と、
P型半導体基板のLDD領域のエッジ部に対応する部分
との間にバーズビークが形成された酸化膜を形成する工
程と、ゲート電極の側壁にスペーサを形成する工程と、
LDD領域にN型不純物のイオンを注入する工程とを備
え、又、請求項3によればP型半導体基板上にゲート電
極を形成する工程と、P型半導体基板上にN型不純物の
イオンを注入することによりLDD領域を形成する工程
と、ゲート電極の側壁に少なくとも2段階以上に分けて
スペーサを形成する工程と、スペーサの形成の段階ごと
に、LDD領域にN型不純物のイオンを注入する工程と
を備えるようにしたので、信頼性を劣化させることなく
所望の電気的特性を得ることが可能な半導体装置の製造
方法を提供することができる。
As described above, according to claim 1 of the present invention, a step of forming a gate electrode on a P-type semiconductor substrate,
A step of forming an LDD region by implanting N-type impurity ions on the P-type semiconductor substrate, and a step of removing the gate oxide film and oxidizing the removed portion to form an edge portion of the gate electrode and the P-type semiconductor substrate. A step of forming an oxide film in which bird's beaks are formed between the LDD region and a portion corresponding to the edge portion, and a step of forming a gate electrode on the P-type semiconductor substrate according to claim 2, LDD by implanting N-type impurity ions on a P-type semiconductor substrate
A step of forming a region, an edge portion of the gate electrode by removing the gate oxide film, and oxidizing the removed portion,
A step of forming an oxide film having bird's beaks formed between the p-type semiconductor substrate and a portion corresponding to an edge portion of the LDD region, and a step of forming a spacer on a side wall of the gate electrode,
Implanting N-type impurity ions into the LDD region, and forming the gate electrode on the P-type semiconductor substrate according to claim 3; and implanting N-type impurity ions on the P-type semiconductor substrate. A step of forming an LDD region by implanting, a step of forming a spacer in the sidewall of the gate electrode in at least two steps or more, and an ion of an N-type impurity is implanted into the LDD area at each step of forming the spacer. Since the steps are provided, it is possible to provide a method for manufacturing a semiconductor device capable of obtaining desired electrical characteristics without degrading reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1による半導体装置の製造方
法を示す断面図である。
FIG. 1 is a sectional view showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】この発明の実施例3による半導体装置の製造方
法を示す断面図である。
FIG. 2 is a sectional view showing a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図3】この発明の実施例4による半導体装置の製造方
法を示す断面図である。
FIG. 3 is a sectional view showing a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図4】この発明の実施例6による半導体装置の製造方
法を示す断面図である。
FIG. 4 is a sectional view showing a method for manufacturing a semiconductor device according to a sixth embodiment of the present invention.

【図5】従来の半導体装置の構成を示す断面図である。FIG. 5 is a cross-sectional view showing the configuration of a conventional semiconductor device.

【図6】図5に示す半導体装置の製造方法を示す断面図
である。
6 is a cross-sectional view showing the method of manufacturing the semiconductor device shown in FIG.

【符号の説明】[Explanation of symbols]

3 半導体基板 4、15 酸化膜 5 ゲート酸化膜 8 ゲート電極 9 スペーサ 9a、9c 第1段階のスペーサ 9b、9d 第2段階のスペーサ 10 LDD領域 11、17、21、25 N型不純物領域 15a バーズビーク 16、19、23 第2のLDD領域 18、22、26 ソース及びドレイン領域 20、24 第3のLDD領域 3 Semiconductor Substrate 4, 15 Oxide Film 5 Gate Oxide Film 8 Gate Electrode 9 Spacers 9a, 9c First Stage Spacer 9b, 9d Second Stage Spacer 10 LDD Regions 11, 17, 21, 25 N-type Impurity Region 15a Bird's Beak 16 , 19, 23 Second LDD region 18, 22, 26 Source and drain region 20, 24 Third LDD region

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 P型半導体基板上にゲート電極を形成す
る工程と、上記P型半導体基板上にN型不純物のイオン
を注入することによりLDD領域を形成する工程と、ゲ
ート酸化膜を除去し、除去した部分を酸化することによ
り上記ゲート電極のエッジ部と上記P型半導体基板の上
記LDD領域の上記エッジ部に対応する部分との間にバ
ーズビークが形成された酸化膜を形成する工程とを備え
たことを特徴とする半導体装置の製造方法。
1. A step of forming a gate electrode on a P-type semiconductor substrate, a step of forming an LDD region by implanting ions of an N-type impurity on the P-type semiconductor substrate, and removing a gate oxide film. Oxidizing the removed portion to form an oxide film having bird's beaks formed between the edge portion of the gate electrode and the portion corresponding to the edge portion of the LDD region of the P-type semiconductor substrate. A method of manufacturing a semiconductor device, comprising:
【請求項2】 P型半導体基板上にゲート電極を形成す
る工程と、上記P型半導体基板上にN型不純物のイオン
を注入することによりLDD領域を形成する工程と、ゲ
ート酸化膜を除去し、除去した部分を酸化することによ
り上記ゲート電極のエッジ部と、上記P型半導体基板の
上記LDD領域の上記エッジ部に対応する部分との間に
バーズビークが形成された酸化膜を形成する工程と、上
記ゲート電極の側壁にスペーサを形成する工程と、上記
LDD領域にN型不純物のイオンを注入する工程とを備
えたことを特徴とする半導体装置の製造方法。
2. A step of forming a gate electrode on a P-type semiconductor substrate, a step of forming LDD regions by implanting N-type impurity ions on the P-type semiconductor substrate, and removing a gate oxide film. Forming an oxide film having bird's beaks formed between the edge portion of the gate electrode and the portion corresponding to the edge portion of the LDD region of the P-type semiconductor substrate by oxidizing the removed portion. A method of manufacturing a semiconductor device, comprising: a step of forming a spacer on a sidewall of the gate electrode; and a step of implanting N-type impurity ions into the LDD region.
【請求項3】 P型半導体基板上にゲート電極を形成す
る工程と、上記P型半導体基板上にN型不純物のイオン
を注入することによりLDD領域を形成する工程と、上
記ゲート電極の側壁に少なくとも2段階以上に分けてス
ペーサを形成する工程と、上記スペーサの形成の段階ご
とに、上記LDD領域にN型不純物のイオンを注入する
工程とを備えたことを特徴とする半導体装置の製造方
法。
3. A step of forming a gate electrode on a P-type semiconductor substrate, a step of forming an LDD region by implanting N-type impurity ions on the P-type semiconductor substrate, and a sidewall of the gate electrode. A method of manufacturing a semiconductor device, comprising: a step of forming a spacer in at least two steps or more; and a step of implanting N-type impurity ions into the LDD region at each step of forming the spacer. .
JP34771092A 1992-12-28 1992-12-28 Manufacturing method of semiconductor device Pending JPH06204237A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34771092A JPH06204237A (en) 1992-12-28 1992-12-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34771092A JPH06204237A (en) 1992-12-28 1992-12-28 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JPH06204237A true JPH06204237A (en) 1994-07-22

Family

ID=18392064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34771092A Pending JPH06204237A (en) 1992-12-28 1992-12-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JPH06204237A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323527B1 (en) 1997-06-24 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323527B1 (en) 1997-06-24 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US6479330B2 (en) 1997-06-24 2002-11-12 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US6660590B2 (en) Vertical transistor and method of manufacturing thereof
US6188104B1 (en) Trench DMOS device having an amorphous silicon and polysilicon gate
EP0797245B1 (en) Method of manufacturing a vertical MOS semiconductor device
JPH04321269A (en) Mos type semiconductor device and manufacture thereof
KR0128501B1 (en) Method of manufacturing a semiconductor device
JP3605086B2 (en) Field effect transistor
JPH02228041A (en) Manufacture of semiconductor device
JPH06204237A (en) Manufacturing method of semiconductor device
KR100242379B1 (en) Vertical channel mosfet and manufacturing method thereof
JP3402548B2 (en) Method for manufacturing semiconductor device
JPS6344769A (en) Field effect transistor and manufacture of the same
JPH0621452A (en) Field effect transistor and manufacture thereof
JPH0923013A (en) Semiconductor element and its preparation
JPH06302826A (en) Insulated gate field-effect transistor and preparation thereof
JPH11186402A (en) Semiconductor device and manufacture of semiconductor
JPH0341773A (en) Semiconductor device and manufacture thereof
JPH06244208A (en) Manufacture of semiconductor device
JPH07153944A (en) Manufacture of mos transistor
JPH07153940A (en) Manufacture of field-effect transistor
JPS6395664A (en) Semiconductor device and manufacture thereof
JPH06314782A (en) Manufacture of semiconductor device
KR940000986B1 (en) Manufacturing method of stack type cmos
JPH0445543A (en) Manufacture method of semiconductor device
JPH0684937A (en) Mos transistor
JPH0653231A (en) Manufacture of mosfet