JPH0620319Y2 - 薄膜ｅｌ表示装置の駆動回路 - Google Patents
薄膜ｅｌ表示装置の駆動回路Info
- Publication number
- JPH0620319Y2 JPH0620319Y2 JP1987075751U JP7575187U JPH0620319Y2 JP H0620319 Y2 JPH0620319 Y2 JP H0620319Y2 JP 1987075751 U JP1987075751 U JP 1987075751U JP 7575187 U JP7575187 U JP 7575187U JP H0620319 Y2 JPH0620319 Y2 JP H0620319Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- positive
- negative
- output transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、交流駆動型容量性フラットマトリックスディ
スプレイパネル、即ち薄膜ＥＬ表示装置の駆動回路に関
し、特にその電源回路に関するものである。
スプレイパネル、即ち薄膜ＥＬ表示装置の駆動回路に関
し、特にその電源回路に関するものである。
〈考案の概要〉 本考案は、ＥＬ層、を互いに交差する方向に配列した走
査側電極とデータ側電極間に介設し、前記走査側電極に
正あるいは負の書き込み電圧を印加し、データ側電極に
変調電圧を印加してなる薄膜ＥＬ表示装置の駆動回路に
おいて、 前記変調電圧に関する第１の電圧が印加される入力と、
電気的に分離された各分離端子から正及び負の電圧の出
力をする多出力トランス、該多出力トランスへの前記変
調電圧に関する第１の電圧の印加を制御するスイッチン
グ手段、該スイッチング手段のオン，オフを制御する制
御手段、前記多出力トランスの電気的に分離された正及
び負の各出力端子から前記正及び負の書き込み電圧に関
する複数の第２の電圧を取り出す手段とからなる多出力
電源を備えてなり、 前記制御手段は、前記多出力トランスの正または負のあ
る１出力端子からの出力電圧をフィードバックし、該フ
ィードバック量を調整して前記多出力トランスの出力電
圧を安定化する手段と、前記多出力トランスの電気的に
分離された各分離端子とアース間にそれぞれ電流制限用
フィードバック抵抗を接続し、前記分離端子と前記電流
制限用フィードバック抵抗との接続点から該電流制限用
フィードバック抵抗に流れる電流に応じた電圧をフィー
ドバックし、前記多出力トランスへの入力電流を制限し
て前記多出力トランスの出力電源を制限する手段とを有
してなることにより、 大幅な部品点数の削減によるコンパクト化、低コスト化
が可能で、かつ出力電圧の安定化及び電流制限も容易で
ある多出力電源を有する薄膜ＥＬ表示装置の駆動回路を
得るものである。
査側電極とデータ側電極間に介設し、前記走査側電極に
正あるいは負の書き込み電圧を印加し、データ側電極に
変調電圧を印加してなる薄膜ＥＬ表示装置の駆動回路に
おいて、 前記変調電圧に関する第１の電圧が印加される入力と、
電気的に分離された各分離端子から正及び負の電圧の出
力をする多出力トランス、該多出力トランスへの前記変
調電圧に関する第１の電圧の印加を制御するスイッチン
グ手段、該スイッチング手段のオン，オフを制御する制
御手段、前記多出力トランスの電気的に分離された正及
び負の各出力端子から前記正及び負の書き込み電圧に関
する複数の第２の電圧を取り出す手段とからなる多出力
電源を備えてなり、 前記制御手段は、前記多出力トランスの正または負のあ
る１出力端子からの出力電圧をフィードバックし、該フ
ィードバック量を調整して前記多出力トランスの出力電
圧を安定化する手段と、前記多出力トランスの電気的に
分離された各分離端子とアース間にそれぞれ電流制限用
フィードバック抵抗を接続し、前記分離端子と前記電流
制限用フィードバック抵抗との接続点から該電流制限用
フィードバック抵抗に流れる電流に応じた電圧をフィー
ドバックし、前記多出力トランスへの入力電流を制限し
て前記多出力トランスの出力電源を制限する手段とを有
してなることにより、 大幅な部品点数の削減によるコンパクト化、低コスト化
が可能で、かつ出力電圧の安定化及び電流制限も容易で
ある多出力電源を有する薄膜ＥＬ表示装置の駆動回路を
得るものである。
〈従来の技術〉 例えば二重絶縁型（または三層構造）薄膜ＥＬ素子は次
のように構成される。
のように構成される。
第６図の如く、ガラス基板１の上にＩｎ2Ｏ3よりなる帯
状の透明電極１２を平行に設け、この上に例えばＹ
2Ｏ3，Ｓｉ3Ｎ4，Ａｌ2Ｏ3等の誘電物質１３、Ｍｎ等の
活性剤をドープしたＺｎＳよりなるＥＬ層１４および上
記と同じくＹ2Ｏ3，Ｓｉ3Ｎ4，ＴｉＯ2，Ａｌ2Ｏ3等の
誘電物質層１３′を蒸着法，スパッタリング法のような
薄膜技術を用いて順次５００〜１００００Åの膜厚に積
層して三層構造にし、その上に上記透明電極１２と直交
する方向にＡｌ2Ｏ3になる帯状の背面電極１５を平行に
設けている。
状の透明電極１２を平行に設け、この上に例えばＹ
2Ｏ3，Ｓｉ3Ｎ4，Ａｌ2Ｏ3等の誘電物質１３、Ｍｎ等の
活性剤をドープしたＺｎＳよりなるＥＬ層１４および上
記と同じくＹ2Ｏ3，Ｓｉ3Ｎ4，ＴｉＯ2，Ａｌ2Ｏ3等の
誘電物質層１３′を蒸着法，スパッタリング法のような
薄膜技術を用いて順次５００〜１００００Åの膜厚に積
層して三層構造にし、その上に上記透明電極１２と直交
する方向にＡｌ2Ｏ3になる帯状の背面電極１５を平行に
設けている。
上記薄膜ＥＬ素子はその電極間に、誘電物質１３，１
３′に挟持されたＥＬ物質１４を介在させたものである
から、等価回路的には容量性素子と見ることができる。
また、この薄膜ＥＬ素子は第７図に示す電圧−輝度特性
から明らかな如く、２００Ｖ程度の比較的高電圧を印加
して駆動される。このような薄膜ＥＬ素子は交流電界に
よって高輝度発光し、しかも長寿命であるという特徴を
有している。
３′に挟持されたＥＬ物質１４を介在させたものである
から、等価回路的には容量性素子と見ることができる。
また、この薄膜ＥＬ素子は第７図に示す電圧−輝度特性
から明らかな如く、２００Ｖ程度の比較的高電圧を印加
して駆動される。このような薄膜ＥＬ素子は交流電界に
よって高輝度発光し、しかも長寿命であるという特徴を
有している。
上記のような薄膜ＥＬ素子を用いた表示装置のため本出
願人は低消費電力化、低コスト化、コンパクト化のた
め、第８図に示すような駆動回路を提案している。
願人は低消費電力化、低コスト化、コンパクト化のた
め、第８図に示すような駆動回路を提案している。
第８図において、１０は発光しきい値電圧Vth（Ｖｗ＜V
th＜Ｖｗ＋Ｖｍ）の薄膜ＥＬ表示装置を示し、この図で
はＸ方向電極をデータ側電極とし、Ｙ方向電極を走査側
電極として電極のみを示している。
th＜Ｖｗ＋Ｖｍ）の薄膜ＥＬ表示装置を示し、この図で
はＸ方向電極をデータ側電極とし、Ｙ方向電極を走査側
電極として電極のみを示している。
２０，３０は上記薄膜ＥＬ表示装置１０のＹ方向電極の
奇数ラインと偶数ラインにそれぞれ対応する走査側高耐
圧プッシュ・プル双方向性ドライバーＩＣ（以下、走査
側ドライバーＩＣと言う）である。２１，３１は上記各
走査側ドライバーＩＣ２０，３０中のシフトレジスタ等
の論理回路であり、"Scan data"，“ＰＵＰ”，“ＰＤ
Ｗ”等の制御信号により、上記シフトレジスタ中の"Sca
n data"に対応してプルアップ素子もしくはプルダウン
素子がオンする状態および"Scan data"に関係なく全て
のプルアップ素子もしくはプルダウン素子がオンする状
態をつくりだすものである。
奇数ラインと偶数ラインにそれぞれ対応する走査側高耐
圧プッシュ・プル双方向性ドライバーＩＣ（以下、走査
側ドライバーＩＣと言う）である。２１，３１は上記各
走査側ドライバーＩＣ２０，３０中のシフトレジスタ等
の論理回路であり、"Scan data"，“ＰＵＰ”，“ＰＤ
Ｗ”等の制御信号により、上記シフトレジスタ中の"Sca
n data"に対応してプルアップ素子もしくはプルダウン
素子がオンする状態および"Scan data"に関係なく全て
のプルアップ素子もしくはプルダウン素子がオンする状
態をつくりだすものである。
４０は上記薄膜ＥＬ表示装置１０のＸ方向電極に対応す
るデータ側高耐圧プッシュ・プル双方向性ドライバーＩ
Ｃ（以下、データ側ドライバーＩＣと言う）である。４
１は上記データ側ドライバーＩＣ４０中のシフトレジス
タ等の論理回路である。
るデータ側高耐圧プッシュ・プル双方向性ドライバーＩ
Ｃ（以下、データ側ドライバーＩＣと言う）である。４
１は上記データ側ドライバーＩＣ４０中のシフトレジス
タ等の論理回路である。
第９図に上記高耐圧プッシュ・プル双方向性ドライバー
ＩＣの一構成例を示す。図中５０１はプルアップ用のＰ
ｃｈ高耐圧ＭＯＳＦＥＴ（フィールドエフェクトトラン
ジスタ）、５０２はプルダウン用のＮｃｈ高耐圧ＭＯＳ
ＦＥＴ、５０３，５０４は各々のＦＥＴに対して逆方向
に電流を流すためのダイオードである。前記高耐圧ＭＯ
ＳＦＥＴ５０１，５０２は入力データに応じてレベルシ
フタ等の回路によりオン，オフが行われる。このプッシ
ュプルタイプドライバーは、プルアップ機能をもつスイ
ッチング素子とプルダウン機能をもつスイッチング素子
で構成されていれば差し支えない。
ＩＣの一構成例を示す。図中５０１はプルアップ用のＰ
ｃｈ高耐圧ＭＯＳＦＥＴ（フィールドエフェクトトラン
ジスタ）、５０２はプルダウン用のＮｃｈ高耐圧ＭＯＳ
ＦＥＴ、５０３，５０４は各々のＦＥＴに対して逆方向
に電流を流すためのダイオードである。前記高耐圧ＭＯ
ＳＦＥＴ５０１，５０２は入力データに応じてレベルシ
フタ等の回路によりオン，オフが行われる。このプッシ
ュプルタイプドライバーは、プルアップ機能をもつスイ
ッチング素子とプルダウン機能をもつスイッチング素子
で構成されていれば差し支えない。
１００は上記走査側ドライバーＩＣ２０，３０のプルダ
ウン共通線電位を切り替える回路であり、制御信号“Ｎ
ＶＣ”，“ＮＧＣ”，“ＮＭ２”により負極性の書き込
み電圧−Ｖｗと０Ｖと変調電圧１／２Ｖｍとに切り替え
るスイッチＳＷ１，ＳＷ２，ＳＷ３、及び制御信号“Ｎ
Ｍ２Ｒ”により上記スイッチＳＷ３と逆方向にスイッチ
ングするスイッチＳＷ３′により構成されている。
ウン共通線電位を切り替える回路であり、制御信号“Ｎ
ＶＣ”，“ＮＧＣ”，“ＮＭ２”により負極性の書き込
み電圧−Ｖｗと０Ｖと変調電圧１／２Ｖｍとに切り替え
るスイッチＳＷ１，ＳＷ２，ＳＷ３、及び制御信号“Ｎ
Ｍ２Ｒ”により上記スイッチＳＷ３と逆方向にスイッチ
ングするスイッチＳＷ３′により構成されている。
２００は上記走査側ドライバーＩＣ２０，３０のプルア
ップ共通線電位を切り替える回路であり、制御信号“Ｐ
ＶＣ”，“ＰＭ２”により正極性の書き込み電圧Ｖｗ＋
Ｖｍと変調電圧１／２Ｖｍとに切り替えるスイッチＳＷ
４，ＳＷ５により構成されている。
ップ共通線電位を切り替える回路であり、制御信号“Ｐ
ＶＣ”，“ＰＭ２”により正極性の書き込み電圧Ｖｗ＋
Ｖｍと変調電圧１／２Ｖｍとに切り替えるスイッチＳＷ
４，ＳＷ５により構成されている。
３００は上記データ側ドライバーＩＣ４０のプルアップ
共通線電位を切り替える回路であり、制御信号“Ｍ１”
により変調電圧１／２Ｖｍとフローティング状態とに切
り替えるスイッチＳＷ６、及び制御信号"MIR"により上
記スイッチＳＷ６と逆方向にスイッチングするスイッチ
ＳＷ６′により構成されている。
共通線電位を切り替える回路であり、制御信号“Ｍ１”
により変調電圧１／２Ｖｍとフローティング状態とに切
り替えるスイッチＳＷ６、及び制御信号"MIR"により上
記スイッチＳＷ６と逆方向にスイッチングするスイッチ
ＳＷ６′により構成されている。
４００は制御信号“ＭＤＷ”によりスイッチＳＷ８をオ
ンにしてコンデンサーＣｍに変調電圧１／４Ｖｍを充電
し、充電後スイッチＳＷ８をオフにして制御信号"MUP"
によりスイッチＳＷ７をオンにすることで、変調電圧１
／４Ｖｍを供給した後、変調電圧１／２Ｖｍを供給する
回路であり、制御信号“ＮＭ２”，“ＰＭ２”，“Ｍ
１”により制御されるスイッチＳＷ３，ＳＷ５，ＳＷ６
に接続される。また、制御信号“ＮＭ２Ｒ”もしくは
“ＭＩＲ”によりスイッチＳＷ３′もしくはスイッチＳ
Ｗ６′をオンにし、さらに制御信号“ＭＤＷ”によりス
イッチＳＷ８をオンにすることで、上記ＥＬ表示装置に
蓄積されたエネルギーの一部を上記コンデンサーＣｍに
蓄積する回路でもある。
ンにしてコンデンサーＣｍに変調電圧１／４Ｖｍを充電
し、充電後スイッチＳＷ８をオフにして制御信号"MUP"
によりスイッチＳＷ７をオンにすることで、変調電圧１
／４Ｖｍを供給した後、変調電圧１／２Ｖｍを供給する
回路であり、制御信号“ＮＭ２”，“ＰＭ２”，“Ｍ
１”により制御されるスイッチＳＷ３，ＳＷ５，ＳＷ６
に接続される。また、制御信号“ＮＭ２Ｒ”もしくは
“ＭＩＲ”によりスイッチＳＷ３′もしくはスイッチＳ
Ｗ６′をオンにし、さらに制御信号“ＭＤＷ”によりス
イッチＳＷ８をオンにすることで、上記ＥＬ表示装置に
蓄積されたエネルギーの一部を上記コンデンサーＣｍに
蓄積する回路でもある。
５００はデータ反転コントロール回路である。
ところで、上記のような駆動回路では書き込み電圧の印
加は書き込み電圧として電位Ｖｗ＋Ｖｍ，−Ｖｍ，０Ｖ
が直接印加されていたが、さらに書き込み時の消費電力
を低減するため、一般的には電位１／２（Ｖｗ＋Ｖｍ）
を印加してから電位Ｖｗ＋Ｖｍを、また電位−１／２Ｖ
ｗを印加してから−Ｖｗを印加するというステップ駆動
方法が用いられている。
加は書き込み電圧として電位Ｖｗ＋Ｖｍ，−Ｖｍ，０Ｖ
が直接印加されていたが、さらに書き込み時の消費電力
を低減するため、一般的には電位１／２（Ｖｗ＋Ｖｍ）
を印加してから電位Ｖｗ＋Ｖｍを、また電位−１／２Ｖ
ｗを印加してから−Ｖｗを印加するというステップ駆動
方法が用いられている。
従来このような駆動回路への高圧電源には、書き込み電
圧に関する複数の第２の電圧である正の書き込み電圧、
１／２の正の書き込み電圧、1/2の負の書き込み電圧、
負の書き込み電圧が必要で、各電圧の供給方法として第
３図、第４図、第５図のような回路が用いられてきた。
圧に関する複数の第２の電圧である正の書き込み電圧、
１／２の正の書き込み電圧、1/2の負の書き込み電圧、
負の書き込み電圧が必要で、各電圧の供給方法として第
３図、第４図、第５図のような回路が用いられてきた。
第３図は変調電圧に関する第１の電圧1/4Ｖｍ（＝１５
Ｖ）より１／２の正の書き込み電圧１／２（Ｖｗ＋Ｖ
ｍ）を発生する電源回路である。第３図において、ＴＳ
１はスイッチングトランジスタ、Ｔ１は１／４Ｖｍから
１／２Ｖｗを発生させる昇圧トランス、Ｄ１は整流ダイ
オード、ＣＲ１は平滑コンデンサ、Ｃ１は１／２Ｖｍ充
電用コンデンサ、ＴＲ１は前記充電用コンデンサＣ１の
片側を１／２Ｖｗに持ち上げるトランジスタ、ＴＲ２は
前記充電用コンデンサＣ１に１／２Ｖｍを充電するため
のトランジスタである。この回路では昇圧トランスＴ１
により１／４Ｖｍから１／２Ｖｗが発生されている。こ
の電圧は可変抵抗ＶＲ１を介して制御ＩＣ３にフィード
バックされ、一定電圧の保たれる。次にトランジスタＴ
Ｒ２をオンすることで充電用コンデンサＣ１に１／２Ｖ
ｍを充電し、その後トランジスタＴＲ２をオフにし、ト
ランジスタＴＲ１をオンにすることで出力部に1/2の正
の書き込み電圧１／２（Ｖｗ＋Ｖｍ）を発生させてい
る。また、Ｒ１は電流検出用の抵抗で、抵抗Ｒ１に流れ
る電流に応じた電圧を制御ＩＣ３にフィードバックし、
過電流の場合は前記スイッチングトランジスタＴＳ１の
動作タイミング、即ち入力パルス幅を制限することによ
って多出力トランス１への入力量を制限して電位１／２
Ｖｗを下げ、過電流を防止している。
Ｖ）より１／２の正の書き込み電圧１／２（Ｖｗ＋Ｖ
ｍ）を発生する電源回路である。第３図において、ＴＳ
１はスイッチングトランジスタ、Ｔ１は１／４Ｖｍから
１／２Ｖｗを発生させる昇圧トランス、Ｄ１は整流ダイ
オード、ＣＲ１は平滑コンデンサ、Ｃ１は１／２Ｖｍ充
電用コンデンサ、ＴＲ１は前記充電用コンデンサＣ１の
片側を１／２Ｖｗに持ち上げるトランジスタ、ＴＲ２は
前記充電用コンデンサＣ１に１／２Ｖｍを充電するため
のトランジスタである。この回路では昇圧トランスＴ１
により１／４Ｖｍから１／２Ｖｗが発生されている。こ
の電圧は可変抵抗ＶＲ１を介して制御ＩＣ３にフィード
バックされ、一定電圧の保たれる。次にトランジスタＴ
Ｒ２をオンすることで充電用コンデンサＣ１に１／２Ｖ
ｍを充電し、その後トランジスタＴＲ２をオフにし、ト
ランジスタＴＲ１をオンにすることで出力部に1/2の正
の書き込み電圧１／２（Ｖｗ＋Ｖｍ）を発生させてい
る。また、Ｒ１は電流検出用の抵抗で、抵抗Ｒ１に流れ
る電流に応じた電圧を制御ＩＣ３にフィードバックし、
過電流の場合は前記スイッチングトランジスタＴＳ１の
動作タイミング、即ち入力パルス幅を制限することによ
って多出力トランス１への入力量を制限して電位１／２
Ｖｗを下げ、過電流を防止している。
第４図は１／２の正の書き込み電圧1/2（Ｖｗ＋Ｖｍ）
より正の書き込み電圧Ｖｗ＋Ｖｍを発生する電源回路で
ある。第４図において、Ｃ２は１／２（Ｖｗ＋Ｖｍ）充
電用コンデンサ、ＴＲ３は前記充電用コンデンサＣ２の
片側を1/2（Ｖｗ＋Ｖｍ）に持ち上げるトランジスタ。
ＴＲ４は前記充電用コンデンサＣ２に１／２（Ｖｗ＋Ｖ
ｍ）を充電するためのトランジスタである。この回路で
はトランジスタＴＲ４をオンすることで充電用コンデン
サＣ２に１／２（Ｖｗ＋Ｖｍ）を充電し、その後トラン
ジスタＴＲ４をオフにし、トランジスタＴＲ３をオンに
することで出力部に正の書き込み電圧Ｖｗ＋Ｖｍを発生
させている。
より正の書き込み電圧Ｖｗ＋Ｖｍを発生する電源回路で
ある。第４図において、Ｃ２は１／２（Ｖｗ＋Ｖｍ）充
電用コンデンサ、ＴＲ３は前記充電用コンデンサＣ２の
片側を1/2（Ｖｗ＋Ｖｍ）に持ち上げるトランジスタ。
ＴＲ４は前記充電用コンデンサＣ２に１／２（Ｖｗ＋Ｖ
ｍ）を充電するためのトランジスタである。この回路で
はトランジスタＴＲ４をオンすることで充電用コンデン
サＣ２に１／２（Ｖｗ＋Ｖｍ）を充電し、その後トラン
ジスタＴＲ４をオフにし、トランジスタＴＲ３をオンに
することで出力部に正の書き込み電圧Ｖｗ＋Ｖｍを発生
させている。
第５図は電位１／２Ｖｗより１／２の負の書き込み電圧
−１／２Ｖｗを発生する電源回路である。第５図におい
て、Ｃ３は１／２Ｖｗ充電用コンデンサ、ＴＲ５は前記
充電用コンデンサＣ３に1/2Ｖｗを充電させるためのト
ランジスタ、ＴＲ６は前記充電用コンデンサＣ３の片側
を０Ｖに引き下げるためのトランジスタである。この回
路ではトランジスタＴＲ５をオンすることで充電用コン
デンサＣ３に１／２Ｖｗを充電し、その後トランジスタ
ＴＲ５をオフにし、トランジスタＴＲ６をオンにするこ
とで出力部に１／２の負の書き込み電圧−１／２Ｖｗを
発生させている。
−１／２Ｖｗを発生する電源回路である。第５図におい
て、Ｃ３は１／２Ｖｗ充電用コンデンサ、ＴＲ５は前記
充電用コンデンサＣ３に1/2Ｖｗを充電させるためのト
ランジスタ、ＴＲ６は前記充電用コンデンサＣ３の片側
を０Ｖに引き下げるためのトランジスタである。この回
路ではトランジスタＴＲ５をオンすることで充電用コン
デンサＣ３に１／２Ｖｗを充電し、その後トランジスタ
ＴＲ５をオフにし、トランジスタＴＲ６をオンにするこ
とで出力部に１／２の負の書き込み電圧−１／２Ｖｗを
発生させている。
また、１／２の負の書き込み電圧−１／２Ｖｗから負の
書き込み電圧Ｖｗを発生するには第４図と同様の回路を
構成する。
書き込み電圧Ｖｗを発生するには第４図と同様の回路を
構成する。
以上で薄膜ＥＬ表示装置に駆動回路に必要な電源電圧Ｖ
ｗ＋Ｖｍ，1/2（Ｖｗ＋Ｖｍ），-1/2Ｖｗ、−Ｖｗの各
電位を発生できることになる。
ｗ＋Ｖｍ，1/2（Ｖｗ＋Ｖｍ），-1/2Ｖｗ、−Ｖｗの各
電位を発生できることになる。
〈考案が解決しようとする問題点〉 しかしながら、このように第３図中の昇圧回路で得られ
る単一の高圧から数種の高圧を発生させるには、回路の
部品点数が多く、コスト的にもまたコンパクト性からも
不利な点があった。
る単一の高圧から数種の高圧を発生させるには、回路の
部品点数が多く、コスト的にもまたコンパクト性からも
不利な点があった。
一方、本出願人は、実願昭６２−４０９８７において、
上記問題点を解決すべく、第２図に示す多出力の電源回
路を考案し、コンパクト，ローコストを実現したが、正
の負の出力のアース端子が共通なため、例えば前記アー
ス端子に電源制限用フィードバック抵抗を接続した場
合、他の端子に電流が流れても前記フィードバック抵抗
に電流が流れない場合があり、このような場合は過電流
防止が不可能であった。
上記問題点を解決すべく、第２図に示す多出力の電源回
路を考案し、コンパクト，ローコストを実現したが、正
の負の出力のアース端子が共通なため、例えば前記アー
ス端子に電源制限用フィードバック抵抗を接続した場
合、他の端子に電流が流れても前記フィードバック抵抗
に電流が流れない場合があり、このような場合は過電流
防止が不可能であった。
本考案は、上記問題点に鑑みて為されたものであり、薄
膜ＥＬ表示装置の駆動回路として、ローコストでコンパ
クト、かつ電流制限が可能な信頼性の高い駆動用電源を
有する薄膜ＥＬ表示装置の駆動回路を提供することを目
的とする。
膜ＥＬ表示装置の駆動回路として、ローコストでコンパ
クト、かつ電流制限が可能な信頼性の高い駆動用電源を
有する薄膜ＥＬ表示装置の駆動回路を提供することを目
的とする。
〈問題点を解決するための手段〉 本考案は、ＥＬ層を、互いに交差する方向に配列した走
査側電極とデータ側電極間に介設し、前記走査側電極に
正あるいは負の書き込み電圧を印加し、データ側電極に
変調電圧を印加してなる薄膜ＥＬ表示装置の駆動回路に
おいて、前記変調電圧に関する第１の電圧が印加される
入力と、電気的に分離された各分離端子から正及び負の
電圧の出力をする多出力トランス、該多出力トランスへ
の前記変調電圧に関する第１の電圧の印加を制御するス
イッチング手段、該スイッチング手段のオン，オフを制
御する制御手段、前記多出力トランスの電気的に分離さ
れた正及び負の出力端子から前記正及び負の書き込み電
圧に関する複数の第２の電圧を取り出す手段とからなる
多出力電源を備えてなり、前記制御手段は、前記多出力
トランスの正または負のある１出力端子からの出力電圧
をフィードバックし、該フィードバック量を調整して前
記多出力トランスの出力電圧を安定化する手段と、前記
多出力トランスの電気的に分離された各分離端子とアー
ス間にそれぞれ電流制限用フィードバック抵抗を接続
し、前記分離端子と前記電流制限用フィードバック抵抗
との接続点から該電流制限用フィードバック抵抗に流れ
る電流に応じた電圧をフィードバックし、前記多出力ト
ランスへの入力電流を制限して前記多出力トランスの出
力電流を制限する手段とを有してなる多出力電源を備え
てなる薄膜ＥＬ表示装置の駆動回路である。
査側電極とデータ側電極間に介設し、前記走査側電極に
正あるいは負の書き込み電圧を印加し、データ側電極に
変調電圧を印加してなる薄膜ＥＬ表示装置の駆動回路に
おいて、前記変調電圧に関する第１の電圧が印加される
入力と、電気的に分離された各分離端子から正及び負の
電圧の出力をする多出力トランス、該多出力トランスへ
の前記変調電圧に関する第１の電圧の印加を制御するス
イッチング手段、該スイッチング手段のオン，オフを制
御する制御手段、前記多出力トランスの電気的に分離さ
れた正及び負の出力端子から前記正及び負の書き込み電
圧に関する複数の第２の電圧を取り出す手段とからなる
多出力電源を備えてなり、前記制御手段は、前記多出力
トランスの正または負のある１出力端子からの出力電圧
をフィードバックし、該フィードバック量を調整して前
記多出力トランスの出力電圧を安定化する手段と、前記
多出力トランスの電気的に分離された各分離端子とアー
ス間にそれぞれ電流制限用フィードバック抵抗を接続
し、前記分離端子と前記電流制限用フィードバック抵抗
との接続点から該電流制限用フィードバック抵抗に流れ
る電流に応じた電圧をフィードバックし、前記多出力ト
ランスへの入力電流を制限して前記多出力トランスの出
力電流を制限する手段とを有してなる多出力電源を備え
てなる薄膜ＥＬ表示装置の駆動回路である。
〈作用〉 上記の如く、薄膜ＥＬ表示装置の駆動回路用電源として
上記の多出力電源を採用することにより、出力の極性に
関係なく過電流防止機能を有する安全性の高い多出力電
源を得ることができる。
上記の多出力電源を採用することにより、出力の極性に
関係なく過電流防止機能を有する安全性の高い多出力電
源を得ることができる。
〈実施例〉 以下、第１図を用いて本考案の一実施例を詳細に説明す
る。
る。
第１図において、１は変調電圧に関する第１の電圧１／
４Ｖｍ（＝１５Ｖ）より書き込み電圧に関する複数の第
２の電圧Ｖｗ＋Ｖｍ，1/2（Ｖｗ＋Ｖｍ），−１／２Ｖ
ｗ，−Ｖｗが出力されるように１次と２次の巻数比を設
定し、２次側の正出力と負出力は電気的に分離された分
離端子１ａ，１ｂを有し、かつ１次側と２次側の極性を
逆にした多出力トランス、２はスイッチングトランジス
タ、３はスイッチングトランジスタ２の制御ＩＣ、４は
Ｄ１，Ｄ２，Ｄ３，Ｄ４からなる整流用ダイオード、５
はＣ１，Ｃ２，Ｃ３，Ｃ４からなる平滑用コンデンサ、
６は出力電圧制御用フィードバック抵抗、７は前記分離
端子１ａとアース間に接続された正出力電流制限用フィ
ードバック抵抗、８は前記分離端子１ｂとアース間に接
続された負出力電流制限用フィードバック抵抗である。
４Ｖｍ（＝１５Ｖ）より書き込み電圧に関する複数の第
２の電圧Ｖｗ＋Ｖｍ，1/2（Ｖｗ＋Ｖｍ），−１／２Ｖ
ｗ，−Ｖｗが出力されるように１次と２次の巻数比を設
定し、２次側の正出力と負出力は電気的に分離された分
離端子１ａ，１ｂを有し、かつ１次側と２次側の極性を
逆にした多出力トランス、２はスイッチングトランジス
タ、３はスイッチングトランジスタ２の制御ＩＣ、４は
Ｄ１，Ｄ２，Ｄ３，Ｄ４からなる整流用ダイオード、５
はＣ１，Ｃ２，Ｃ３，Ｃ４からなる平滑用コンデンサ、
６は出力電圧制御用フィードバック抵抗、７は前記分離
端子１ａとアース間に接続された正出力電流制限用フィ
ードバック抵抗、８は前記分離端子１ｂとアース間に接
続された負出力電流制限用フィードバック抵抗である。
次に上記の如く構成された薄膜ＥＬ表示装置の駆動回路
用電源の動作について説明する。多出力昇圧トランス１
の１次側の片方に変調電圧に関する第１の電圧１／４Ｖ
ｍ（＝１５Ｖ）を印加し、他方をスイッチングトランジ
スタ２によって、ある一定の周波数（約２０kHz〜１０
０kHz程度）で制御ＩＣ３からの出力信号によりオン，
オフさせる。スイッチングトランジスタ２がオンの時に
はダイオードＤ１〜Ｄ４がオンし１次巻線に蓄積された
エネルギーを２次巻線へ供給することで、コンデンサＤ
１〜Ｄ４へ電流が流れ１次，２次の巻数比に応じて、電
圧が出力される。
用電源の動作について説明する。多出力昇圧トランス１
の１次側の片方に変調電圧に関する第１の電圧１／４Ｖ
ｍ（＝１５Ｖ）を印加し、他方をスイッチングトランジ
スタ２によって、ある一定の周波数（約２０kHz〜１０
０kHz程度）で制御ＩＣ３からの出力信号によりオン，
オフさせる。スイッチングトランジスタ２がオンの時に
はダイオードＤ１〜Ｄ４がオンし１次巻線に蓄積された
エネルギーを２次巻線へ供給することで、コンデンサＤ
１〜Ｄ４へ電流が流れ１次，２次の巻数比に応じて、電
圧が出力される。
出力の安定化としては、正の書き込み電圧Ｖｗ＋Ｖｍ出
力部よりフィードバック抵抗６を介して制御ＩＣ３の電
圧制御用端子Ｔｖから制御ＩＣ３内の誤差アンプへ入力
し負帰還をかけることにより行う。ここで薄膜ＥＬ表示
装置の駆動回路の場合、ある１出力部のみに極端に負荷
がかかることは起こりえず、各出力に平均した負荷がか
かるため、１出力のみの安定化で他の出力も安定する。
これにより、安定した４電源、即ち正の書き込み電圧Ｖ
ｗ＋Ｖｍ，１／２の正の書き込み電圧1/2（Ｖｗ＋Ｖ
ｍ），負の書き込み電圧−Ｖｗ，1/2の負の書き込み電
圧−１／２Ｖｗが薄膜ＥＬ表示装置の駆動回路へ供給で
きるのである。
力部よりフィードバック抵抗６を介して制御ＩＣ３の電
圧制御用端子Ｔｖから制御ＩＣ３内の誤差アンプへ入力
し負帰還をかけることにより行う。ここで薄膜ＥＬ表示
装置の駆動回路の場合、ある１出力部のみに極端に負荷
がかかることは起こりえず、各出力に平均した負荷がか
かるため、１出力のみの安定化で他の出力も安定する。
これにより、安定した４電源、即ち正の書き込み電圧Ｖ
ｗ＋Ｖｍ，１／２の正の書き込み電圧1/2（Ｖｗ＋Ｖ
ｍ），負の書き込み電圧−Ｖｗ，1/2の負の書き込み電
圧−１／２Ｖｗが薄膜ＥＬ表示装置の駆動回路へ供給で
きるのである。
次に出力電流制限としては、制御ＩＣ３のコモン端子Ｔ
ｃが駆動回路のアースではなく、負出力電流制限用フィ
ードバック抵抗８に接続されているため、正出力電流制
限用フィードバック抵抗７を介して制御ＩＣ３の電流制
限用端子Ｔａから制御ＩＣ３内の誤差アンプへ入力し正
帰還をかけると、前記出力電流制限用フィードバック抵
抗７，８のそれぞれに流れる電流の和に応じた電圧が帰
還され、この電圧が高電位すなわち過電流の場合は前記
スイッチングトランジスタＴＳ１のオン，オフの動作タ
イミングを制御ＩＣ３で制御して、多出力トランス１へ
の入力電流を制限することによって出力電流を制限す
る。従って正出力に流れる電流と負出力に流れる電流が
１つの制御系で同時に制限できる。
ｃが駆動回路のアースではなく、負出力電流制限用フィ
ードバック抵抗８に接続されているため、正出力電流制
限用フィードバック抵抗７を介して制御ＩＣ３の電流制
限用端子Ｔａから制御ＩＣ３内の誤差アンプへ入力し正
帰還をかけると、前記出力電流制限用フィードバック抵
抗７，８のそれぞれに流れる電流の和に応じた電圧が帰
還され、この電圧が高電位すなわち過電流の場合は前記
スイッチングトランジスタＴＳ１のオン，オフの動作タ
イミングを制御ＩＣ３で制御して、多出力トランス１へ
の入力電流を制限することによって出力電流を制限す
る。従って正出力に流れる電流と負出力に流れる電流が
１つの制御系で同時に制限できる。
なお、走査側をステップ駆動しない場合は、消費電力が
多少増加するが、この場合は多出力トランス１の出力は
正の書き込み電圧Ｖｗ＋Ｖｍ，負の書き込み電圧−Ｖｗ
の２出力のみで良く、回路が簡略化される。
多少増加するが、この場合は多出力トランス１の出力は
正の書き込み電圧Ｖｗ＋Ｖｍ，負の書き込み電圧−Ｖｗ
の２出力のみで良く、回路が簡略化される。
〈考案の効果〉 以上のように本考案によれば、薄膜ＥＬ表示装置の駆動
回路への供給用電源回路として上述の多出力電源回路を
採用したことにより、大幅な部品点数の削減に伴い、コ
ンパクト化，低コスト化が実現でき、出力の安定化が容
易であるとともに、電流制限が可能な信頼性の高い多出
力電源を備えた有用な薄膜ＥＬ表示装置の駆動回路を提
供できる。
回路への供給用電源回路として上述の多出力電源回路を
採用したことにより、大幅な部品点数の削減に伴い、コ
ンパクト化，低コスト化が実現でき、出力の安定化が容
易であるとともに、電流制限が可能な信頼性の高い多出
力電源を備えた有用な薄膜ＥＬ表示装置の駆動回路を提
供できる。
第１図は本考案の一実施例を示す薄膜ＥＬ表示装置の駆
動回路用電源回路図、第２図は従来例を示す多出力電源
回路図、第３図乃至第５図は同駆動回路用電源回路図、
第６図は一般的な薄膜ＥＬ表示装置の一部切り欠き斜視
図、第７図は薄膜ＥＬ表示装置の印加電圧に対する輝度
特性を示す図、第８図は薄膜ＥＬ表示装置の駆動回路
図、第９図は高耐圧プッシュ・プル双方向性ドライバー
の構成例を示す図である。 １……多出力トランス、 ２……スイッチングトランジスタ、 ３……制御ＩＣ、 ４……整流用ダイオード、 ５……平滑用コンデンサ、 ６……電圧制御用フィードバック抵抗、 ７……正出力電流制限用フィードバック抵抗、 ８……負出力電流制限用フィードバック抵抗。
動回路用電源回路図、第２図は従来例を示す多出力電源
回路図、第３図乃至第５図は同駆動回路用電源回路図、
第６図は一般的な薄膜ＥＬ表示装置の一部切り欠き斜視
図、第７図は薄膜ＥＬ表示装置の印加電圧に対する輝度
特性を示す図、第８図は薄膜ＥＬ表示装置の駆動回路
図、第９図は高耐圧プッシュ・プル双方向性ドライバー
の構成例を示す図である。 １……多出力トランス、 ２……スイッチングトランジスタ、 ３……制御ＩＣ、 ４……整流用ダイオード、 ５……平滑用コンデンサ、 ６……電圧制御用フィードバック抵抗、 ７……正出力電流制限用フィードバック抵抗、 ８……負出力電流制限用フィードバック抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)考案者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)考案者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 実開 昭63−148990（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】ＥＬ層を、互いに交差する方向に配列した
走査側電極とデータ側電極間に介設し、前記走査側電極
に正あるいは負の書き込み電圧を印加し、データ側電極
に変調電圧を印加してなる薄膜ＥＬ表示装置の駆動回路
において、 前記変調電圧に関する第１の電圧が印加される入力と、
電気的に分離された各分離端子から正及び負の電圧の出
力をする多出力トランス、 該多出力トランスへの前記変調電圧に関する第１の電圧
の印加を制御するスイッチング手段、 該スイッチング手段のオン，オフを制御する制御手段、 前記多出力トランスの電気的に分離された正及び負の各
出力端子から前記正及び負の書き込み電圧に関する複数
の第２の電圧を取り出す手段、 とからなる多出力電源を備えてなり、 前記制御手段は、 前記多出力トランスの正または負のある１出力端子から
の出力電圧をフィードバックし、該フィードバック量を
調整して前記多出力トランスの出力電圧を安定化する手
段と、 前記多出力トランスの電気的に分離された各分離端子と
アース間にそれぞれ電流制限用フィードバック抵抗を接
続し、前記分離端子と前記電流制限用フィードバック抵
抗との接続点から該電流制限用フィードバック抵抗に流
れる電流に応じた電圧をフィードバックし、前記多出力
トランスへの入力電流を制限して前記多出力トランスの
出力電流を制限する手段とを有してなることを特徴とす
る薄膜ＥＬ表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987075751U JPH0620319Y2 (ja) | 1987-05-19 | 1987-05-19 | 薄膜ｅｌ表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987075751U JPH0620319Y2 (ja) | 1987-05-19 | 1987-05-19 | 薄膜ｅｌ表示装置の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63184596U JPS63184596U (ja) | 1988-11-28 |
| JPH0620319Y2 true JPH0620319Y2 (ja) | 1994-05-25 |
Family
ID=30922187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987075751U Expired - Lifetime JPH0620319Y2 (ja) | 1987-05-19 | 1987-05-19 | 薄膜ｅｌ表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620319Y2 (ja) |
-
1987
- 1987-05-19 JP JP1987075751U patent/JPH0620319Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63184596U (ja) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0595792B1 (en) | Method and apparatus for driving capacitive display device | |
| US4523189A (en) | El display device | |
| US6894436B2 (en) | Drive method of light-emitting display panel and organic EL display device | |
| US7088319B2 (en) | Drive method of light-emitting display panel and organic EL display device | |
| US8587513B2 (en) | Electro-optical device, method for driving electro-optical device, control circuit and electronic device | |
| US5235253A (en) | Thin-film electroluminescent device drive circuit | |
| US4999618A (en) | Driving method of thin film EL display unit and driving circuit thereof | |
| TW584821B (en) | Display device | |
| JPH0118434B2 (ja) | ||
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JP2000122610A (ja) | 負荷駆動装置およびｅｌ素子の駆動装置 | |
| US8581835B2 (en) | Electro-optical device, method for driving electro-optical device, control circuit and electronic apparatus | |
| JPH0620319Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US8111214B2 (en) | Charge recovery for enhanced transistor drive | |
| US20090267928A1 (en) | Display Devices | |
| JP2003280583A (ja) | 有機ｅｌ表示装置 | |
| JP4406969B2 (ja) | Ｅｌ表示装置 | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2897695B2 (ja) | Ｅｌ素子の駆動装置 | |
| JPH07109543B2 (ja) | 表示装置 | |
| JPH0973282A (ja) | Ｅｌ表示装置 | |
| JP3072221B2 (ja) | 表示装置の駆動方法及びその回路 | |
| JP2934649B2 (ja) | Ｅｌ素子の駆動装置 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0656544B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 |