JPH06202999A - 並列計算機 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】リング状転送路で接続したデータ処理ユニット
間の処理速度及び使用効率を向上させる。 【構成】第１のデータ処理ユニット1-1 に接続する第１
の転送路接続手段3-1 と第４のデータ処理ユニット1-m
に第４の転送路接続手段3-m をもつ第１のデータ転送ユ
ニット2-0 と、第２のデータ処理ユニット1-2に接続す
る第２の転送路接続手段3-2 と第３のデータ処理ユニッ
ト1-l に第３の転送路接続手段3-l をもつ第２のデータ
転送ユニット2-1 間で、第１の転送路接続手段3-1 と第
２の転送路接続手段3-2 間および第３の転送路接続手段
3-l と第４の転送路接続手段3-m 間をリング状のデータ
転送路で接続し、第１の転送路接続手段3-1 からのデー
タは第２の転送路接続手段3-2 に、第３の転送路接続手
段3-l からのデータは第４の転送路接続手段3-m に転送
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のデータ処理ユニ
ット（以下、プロセッシングエレメントとする。）をリ
ング状転送路で接続した並列計算機に関する。近年、デ
ータ処理装置の適用分野の拡大に伴いプロセッシングエ
レメントの処理速度が向上し、単一プロセッシングエレ
メントでの処理速度は飽和する傾向にある。

【０００２】このため、複数のプロセッシングエレメン
トを利用して並列的に処理を行うことにより、処理の高
速化を図った並列計算機が使用されている。この並列計
算機において、さらに命令に対する処理の高速化を図る
ために、処理速度向上の妨げとなるプロセッシングエレ
メント間のデータの転送速度を向上させるようにする必
要がある。

【０００３】

【従来の技術】図１２は従来例を示す図であり、ＳＩＭ
Ｄ型並列計算機の全体の構成図を示すものである。図１
２に示すように、従来のＳＩＭＤ型並列計算機は、複数
のプロセッシングエレメント1-0,1-1,1-2,…,1-nを各々
に対応するノード10-0,10-1,10-2, …,10-n に接続し、
該ノード10-0,10-1,10-2, …,10-n をリング状転送路で
接続していた。

【０００４】ＳＩＭＤ型並列計算機は、複数のプロセッ
シングエレメントをもち、各プロセッシングエレメント
に単一のプログラムで異なるデータに対する演算を同時
に実行させるものである。本従来例のＳＩＭＤ型並列計
算機では、全てのプロセッシングエレメント1-0,1-1,1-
2,…,1-nでの処理の開始、全ての処理は同期しているも
のとして以下説明を行う。

【０００５】図１２に示すような並列計算機で処理を行
うには、まず、図示しないホストから実行命令が各プロ
セッシングエレメント1-0,1-1,1-2,…,1-nに接続されて
いるローカルメモリ11-0,11-1,11-2, …,11-n に送信さ
れ、記憶される。そして、各プロセッシングエレメント
1-0,1-1,1-2,…,1-nは、各々に接続されているローカル
メモリ11-0,11-1,11-2, …,11-n から、命令およびデー
タの読み出し、該命令の実行、各プロセッシングエレメ
ント間でのデータ転送等の処理を全て同期して行う。

【０００６】上記の各プロセッシングエレメント1-0,1-
1,1-2,…,1-nに接続されているローカルメモリ11-0,11-
1,11-2, …,11-n から読み出される命令に、あるプロセ
ッシングエレメントで行われた処理結果を他のプロセッ
シングエレメントでの処理の際にデータとして使用する
ために、該処理結果を前記他のプロセッシングエレメン
トに転送するものがあり、以下、それについて説明す
る。

【０００７】図１３は、従来の並列計算機によるデータ
転送処理の一例を示す図であり、同図（ａ）はリード＆
シフト処理を示す図であり、同図（ｂ）はライト＆シフ
ト処理を示す図である。図１３の通り、各ノード10-0,1
0-1,10-2, …は、それぞれデュアルポートメモリ12-0,1
2-1,12-2, …と調停回路13-0,13-1,13-2, …で構成され
ており、各ノード10-0,10-1,10-2, …はリング状転送路
で接続されている。

【０００８】以下、図１３（ａ）を使用して、リード＆
シフト処理を説明する。リード＆シフト処理とは、ある
プロセッシングエレメントが隣接の他のプロセッシング
エレメントが接続されているノード内のデュアルポート
メモリからデータを読み込み、その読み込んだデータを
該ノードと異なるノード内のデュアルポートメモリに書
き込む処理である。

【０００９】各プロセッシングエレメント1-0,1-1,1-2,
…によって実行される命令は同一であるため、以下、プ
ロセッシングエレメント1-1 および該プロセッシングエ
レメント1-1 が接続されているノード10-1に注目して説
明を行う。プロセッシングエレメント1-1 によって、自
身が接続されているローカルメモリ11-1から読み出され
た命令が右回りのリード＆シフト処理であったとする。

【００１０】まず、プロセッシングエレメント1-1 は、
ローカルメモリ11-1から読み出されたデータによってア
ドレスを指定する。前記アドレスによって、自ノード10
-1の右隣のノード10-2内のデュアルポートメモリ12-2の
アドレスからデータを読み込む（）。次に、プロセッ
シングエレメント1-1 は、自身が接続されているノード
10-1内のデュアルポートメモリ12-1の前記アドレスと論
理的に一致するアドレスに、前記デュアルポートメモリ
10-2から読み込んだデータを書き込む（）。

【００１１】上記の処理において、ノード10-1内の調停
回路13-1は、該ノード10-1内のデュアルポートメモリ12
-1からプロセッシングエレメント1-0 によるデータの読
み出しが完了するまで、該デュアルポートメモリ12-1へ
プロセッシングエレメント1-1 によるデータの書き込み
を行わせないようにアクセス調停処理を行う。この処理
によって、プロセッシングエレメント1-1 がノード10-2
内のデュアルポートメモリ12-2のデータを受け取りつ
つ、そのデータを右回りにシフトしたことになる。

【００１２】次に、図１３（ｂ）を使用してライト＆シ
フト処理を説明する。ライト＆シフト処理とは、あるプ
ロセッシングエレメントが、自身が接続されているノー
ド内のデュアルポートメモリにデータを書き込み、該プ
ロセッシングエレメントに隣接する他のプロセッシング
エレメントが接続されているノード内のデュアルポート
メモリからデータを読み込み、該読み込んだデータを自
身が接続されているノード内のデュアルポートメモリに
書き込む処理である。

【００１３】まず、プロセッシングエレメント1-1 は、
ローカルメモリ11-1から読み出されたデータによって指
定される該プロセッシングエレメント1-1 が接続されて
いるノード10-1内のデュアルポートメモリ12-1のアドレ
スにデータを書き込む（）。そして、プロセッシング
エレメント1-1 は、プロセッシングエレメント1-1 と同
様にプロセッシングエレメント1-2 によってデータが書
き込まれたノード10-2内のデュアルポートメモリ12-2の
前記アドレスと論理的に一致するアドレスからデータを
読み込む。（） さらに、プロセッシングエレメント1-1 は、前記デュア
ルポートメモリ12-2から読み込んだデータを自身が接続
されているノード10-1内のデュアルポートメモリ12-1の
前記と同じアドレスに書き込む。（） 上記の処理において、ノード10-1内の調停回路13-1は、
該ノード10-1内のデュアルポートメモリ12-1へプロセッ
サエレメント1-1 によるデータの書き込みが完了するま
で、プロセッシングエレメント1-0 によるノード10-1内
のデュアルポートメモリ12-1からのデータの読み込みを
行わせないようアクセス調停処理を行う。プロセッシン
グエレメント1-0 によるノード10-1内のデュアルポート
メモリ12-1からのデータの読み込みが完了するまで、該
デュアルポートメモリ12-1へプロセッシングエレメント
1-1 による該デュアルポートメモリ12-1からのデータの
読み込みを行わせないようアクセス調停処理を行う。

【００１４】このノードによるデータ転送処理は、公知
のように、まず、プロセッシングエレメント1-0,1-1,
…,1-nは、該プロセッシングエレメント1-0,1-1,…,1-n
が接続される各ノード10-0,10-1,…,10-n の図示しない
制御レジスタにデータの転送先をセットする。さらに、
プロセッシングエレメント1-0,1-1,…,1-nは、該プロセ
ッシングエレメント1-0,1-1,…,1-nが接続される各ノー
ド10-0,10-1,…,10-n に転送しようとするデータをセッ
トする。そして、各プロセッシングエレメント1-0,1-1,
…,1-nによるノードへのデータのセット後、各プロセッ
シングエレメント1-0,1-1,…,1-nはデータ転送を開始さ
せる。その後、各プロセッシングエレメント1-0,1-1,
…,1-nは、データ転送終了の割り込み信号を受け取ると
次の処理を行う。

【００１５】

【発明が解決しようとする課題】図１２に示すように、
該各プロセッシングエレメント1-0,1-1,1-2,…,1-nが接
続されるノード10-0,10-1,10-2, …,10-n をリング状転
送路によって接続すると、プロセッシングエレメント1-
n,1-0 間の転送路が他のプロセッシングエレメント間の
転送路に比べて著しく長くなる。

【００１６】このプロセッシングエレメント1-n,1-0 間
の転送路のように、他のプロセッシングエレメント間の
転送路よりも長くなるような箇所が生じると、そのプロ
セッシングエレメント間の転送路におけるデータ転送時
間と、他のプロセッシングエレメント間の転送路におけ
るデータ転送時間とでは伝播誤差を生じてしまう。しか
し、ＳＩＭＤ型並列計算機であるために、各プロセッシ
ングエレメントにより行われる全ての処理は、処理時間
の最大値を単位として同一時間内に終了しなければなら
ない。

【００１７】そのため、プロセッシングエレメント1-n,
1-0 間の転送路によるデータ転送に最も時間がかかるこ
とにより、そのプロセッシングエレメント1-n,1-0 間の
転送路によるデータ転送時間が各プロセッシングエレメ
ント間でデータ転送を行う際の処理時間とされる。この
ようにして、各プロセッシングエレメント間の転送路に
よるデータ転送での処理時間を、プロセッシングエレメ
ント間の転送路で最大のデータ転送時間とすると、最も
データ転送時間がかかるプロセッシングエレメント間の
転送路でデータ転送が行われている際に、他のプロセッ
シングエレメント間ではデータ転送が終了することにな
る。従って、あるプロセッシングエレメントではデータ
転送が終了したので次の処理が実行可能であるが、その
時、データ転送が終了していないプロセッシングエレメ
ントが存在するために、データ転送が終了したプロセッ
シングエレメントは次の処理を実行することができな
い。

【００１８】このプロセッシングエレメント間における
データ転送時間の伝播誤差により、プロセッシングエレ
メントの処理効率が低下し、処理の高速化を妨げる原因
となる。各プロセッシングエレメント間でのデータ転送
処理を開始するためには、各プロセッシングエレメント
は各々が接続されるノードの制御レジスタへのデータ転
送先のセット、転送しようとするデータのセット後、デ
ータ転送を開始しなければならない。そのため、データ
転送を開始するまで各制御レジスタへのデータ転送する
ための情報をセットする時間を必要とする。

【００１９】また、リング状転送路によって接続された
複数のノードの各々に接続されているプロセッシングエ
レメントのうち、幾つかのプロセッシングエレメントを
切り離して使用し、プログラムの実行を行う場合があ
る。図１２に示すようなシステム構成にすると、プログ
ラムの実行に関与しないプロセッシングエレメントが接
続されているノードは、プログラムの実行に関与してい
るプロセッシングエレメント間のデータ転送のときに転
送路の一部となる。

【００２０】そのため、通常の処理においてプログラム
の実行に関与していないプロセッシングエレメントも、
プロセッシングエレメント間のデータ転送の際にはプロ
グラムの実行に関与することになる。そのプログラムの
実行に関与していないプロセッシングエレメントでは、
プログラムの実行に関与していないものの、プロセッシ
ングエレメント間のデータ転送以外の処理も他のプロセ
ッシングエレメントと同様に行われているが、その処理
結果はプログラムの実行においては反映されない。

【００２１】従って、プログラムの実行に関与していな
いプロセッシングエレメントは、プロセッシングエレメ
ント間のデータ転送処理以外は無駄な処理をしているこ
とになり、プロセッシングエレメントが効率的に使用さ
れない。本発明は、複数のデータ処理ユニットをリング
状転送路で接続した並列計算機において、データ処理ユ
ニット間のデータ転送時間を均一化して処理速度を向上
させることを目的とする。また、データ処理ユニットの
使用効率を向上させることを目的とする。

【００２２】

【課題を解決するための手段】図１は本発明の第１の原
理図である。図中、1-1,1-2,1-l,1-m はデータ処理ユニ
ットであり、全ての処理を同期して行うものである。3-
1,3-2,3-l,3-m は転送路接続手段であり、対応するデー
タ処理ユニットを接続するデータ交換用ポートと他の転
送路接続手段のデータ交換用ポートに接続する２つのデ
ータ交換用ポートの３つのデータ交換用ポートを少なく
とも備えている。

【００２３】2-0,2-1 はデータ転送ユニットであり、そ
れぞれ少なくとも２つの転送路接続手段を有し、各デー
タ転送ユニット内において各々の転送路接続手段による
データ転送方向が相異なるように転送路接続手段を配置
しているものである。請求項１において、データ転送ユ
ニット2-0 には少なくとも第１の転送路接続手段3-1 お
よび第４の転送路接続手段3-m 、データ転送ユニット2-
1 には少なくとも第２の転送路接続手段3-2 および第３
の転送路接続手段3-l を有し、少なくとも第１の転送路
接続手段3-1 と第２の転送路接続手段3-2 間および第３
の転送路接続手段3-l と第４の転送路接続手段3-m 間を
データ転送路により接続したリング状転送路を構成し、
第１の転送路接続手段3-1 からのデータは第２の転送路
接続手段3-2 に転送され、かつ、第３の転送路接続手段
3-l からのデータは第４の転送路接続手段3-m に転送さ
れるようにしている。

【００２４】図２は本発明の第２の原理図である。請求
項２において、１つのデータ転送ユニットに、少なくと
も第１の転送路接続手段3-0 と第２の転送路接続手段3-
1 と第３の転送路接続手段3-m および第４の転送路接続
手段3-n を有し、少なくとも第１の転送路接続手段3-0
と第２の転送路接続手段3-1 間および第３の転送路接続
手段3-m と第４の転送路接続手段3-n 間をデータ転送路
により接続し、第１の転送路接続手段3-0 からのデータ
は第２の転送路接続手段3-1 に転送され、かつ、第３の
転送路接続手段3-m からのデータは第４の転送路接続手
段3-n に転送されるようにしている。

【００２５】請求項３において、前記各データ転送ユニ
ット内の転送路接続手段を完全結合網で結合している。
請求項４において、前記記完全結合網を同時双方向通信
可能としている。請求項５において、前記各データ転送
ユニット内の各転送路接続手段を一定のデータ長単位ご
とに分割し、分割された転送路接続手段ごとに完全結合
網で結合している。

【００２６】請求項６において、前記完全結合網によっ
て、各データ転送ユニット内に独立したデータ転送路を
形成している。請求項７において、前記完全結合網によ
って、前記リング状転送路を独立した複数のリング状転
送路に分割するようにしている。請求項８において、前
記各転送路接続手段に、該各転送路接続手段に対応して
接続されるデータ処理ユニットまたは該転送路接続手段
に対応して接続されるデータ処理ユニット以外のデータ
処理ユニットが接続される転送路接続手段から転送され
るデータを記憶する記憶手段を設けている。

【００２７】請求項９において、前記各転送路接続手段
は、他の転送路接続手段から転送されるデータを該転送
路接続手段が有する記憶手段に記憶することなく、該各
転送路接続手段に接続されるデータ処理ユニットに転送
するようにしている。請求項１０において、前記各転送
路接続手段は、該各転送路接続手段が有する記憶手段か
らデータを読み出して、データ処理ユニットが接続され
ているデータ交換用ポート以外のデータ交換用ポートに
出力すると同時に、データを出力したデータ交換用ポー
トおよびデータ処理ユニットが接続されているデータ交
換用ポート以外のデータ交換用ポートに入力されるデー
タを該各転送路接続手段が有する記憶手段に記憶するこ
となく、該各転送路接続手段に接続されるデータ処理ユ
ニットに転送するようにしている。

【００２８】請求項１１において、前記各転送路接続手
段が有する記憶手段から読み出されるデータは、該各転
送路接続手段に接続されるデータ処理ユニットが指定す
るようにしている。請求項１２において、前記各データ
処理ユニットから該各データ処理ユニットが接続されて
いる転送路接続手段には、該各転送路接続手段が有する
記憶手段に記憶されているデータのアドレスを指定する
アドレス信号が出力され、該各データ処理ユニットから
該各データ処理ユニットが接続される転送路接続手段に
出力されるアドレス信号を該各転送路接続手段の処理命
令としている。

【００２９】

【作用】図１に示すように、第１の発明では、少なくと
も３つのデータ交換用ポートを有する転送路接続手段3-
1,3-2,3-l,3-m のうち、転送路接続手段3-1,3-m をデー
タ転送ユニット2-0 内に、また、転送路接続手段3-2,3-
l をデータ転送ユニット2-1 内に備え、各転送路接続手
段3-1,3-2,3-l,3-m の１つのデータ交換用ポートに各転
送路接続手段3-1,3-2,3-l,3-m に対応するデータ処理ユ
ニット1-1,1-2,1-l,1-m を接続する。

【００３０】そして、各データ処理ユニット1-1,1-2,1-
l,1-m に接続される各転送路接続手段3-1,3-2,3-l,3-m
のデータ交換用ポート以外の２つのデータ交換用ポート
を他の転送路接続手段に接続してリング状転送路を形成
している。また、図２に示すように、第２の発明では、
少なくとも３つのデータ交換用ポートを有する転送路接
続手段3-0,3-1,3-m,3-n をデータ転送ユニット2-0 内に
備え、各転送路接続手段3-0,3-1,3-m,3-n の１つのデー
タ交換用ポートに各転送路接続手段3-0,3-1,3-m,3-n に
対応するデータ処理ユニット1-0,1-1,1-m,1-n を接続す
る。

【００３１】上記のような構成にすることにより、従来
例で示したようなデータ転送ユニット間（従来例では、
ノード間）でのデータ転送の際に、各データ転送ユニッ
ト間でデータ転送時間の伝播誤差が著しく長くなる転送
路が生じないため、各データ転送ユニット間でのデータ
転送にかかる時間が均一化される。さらに、その各転送
路接続手段3-0,3-1,3-2,3-l,3-m,3-n は、他の転送路接
続手段から転送されるデータを記憶できる記憶手段を有
するとともに、各データ転送ユニット2-0,2-1 内の転送
路接続手段を完全結合網で結合し、その転送路接続手段
3-0,3-1,3-2,3-l,3-m,3-n によってデータの転送方向を
変えることができるようにしている。

【００３２】その転送路接続手段3-0,3-1,3-2,3-l,3-m,
3-n によってデータ転送方向を制御することにより、各
データ転送ユニット2-0,2-1 内に独立したデータ転送路
を形成することが可能となり、１つのリング状転送路を
複数の独立したリング状転送路を形成し、各リング状転
送路で独立に処理を行うことができるようにしている。

【００３３】また、その転送路接続手段3-0,3-1,3-2,3-
l,3-m,3-n にバイパス機能を設けることにより、他の転
送路接続手段から転送されるデータを該各転送路接続手
段3-0,3-1,3-2,3-l,3-m,3-n の記憶手段に書き込むこと
なく、該各転送路接続手段3-0,3-1,3-2,3-l,3-m,3-n に
接続されるデータ処理ユニット1-0,1-1,1-2,1-l,1-m,1-
n に該データを転送することを可能としている。

【００３４】従って、各転送路接続手段3-0,3-1,3-2,3-
l,3-m,3-n の記憶手段が記憶しているデータを更新する
ことなく、各記憶手段に対して複数のデータ処理ユニッ
トがアクセスすることができるので、各データ処理ユニ
ット1-0,1-1,1-2,1-l,1-m,1-n は共有メモリ型のデータ
参照処理を行うことができる。さらに、各データ処理ユ
ニット1-0,1-1,1-2,1-l,1-m,1-n から該各データ処理ユ
ニット1-0,1-1,1-2,1-l,1-m,1-n が接続されている各転
送路接続手段3-0,3-1,3-2,3-l,3-m,3-n に出力されるア
ドレス信号を各転送路接続手段3-0,3-1,3-2,3-l,3-m,3-
n の処理命令とすることにより、データ転送開始時に転
送路接続手段のアクセス制御にかかるオーバーヘッドを
軽減している。

【００３５】

【実施例】以下、図面を用いて実施例を詳細に説明す
る。図３は、本発明の実施例を示す図である。図４は、
本発明によるデータ転送ユニットを示す図であり、同図
（ａ）はデータ転送ユニットの概略図であり、同図
（ｂ）はデータ転送ユニット内のトレイの構成を示す図
である。

【００３６】図３は、各データ転送ユニットに、プロセ
ッシングエレメントが４つずつ接続されている場合のも
のであり、図３に示すように、プロセッシングエレメン
ト1-0,1-1,1-m,1-n がデータ転送ユニット2-0 に、プロ
セッシングエレメント1-2,1-3,1-l,1-k がデータ転送ユ
ニット2-1 に、プロセッシングエレメント1-4,1-5,1-j,
1-i がデータ転送ユニット2-2 に、プロセッシングエレ
メント1-e,1-f,1-g,1-h がデータ転送ユニット2-d にバ
スで接続されている。

【００３７】各データ転送ユニット2-0,2-1,…,2-dは、
自身に接続される各プロセッシングエレメント1-0,1-1,
…,1-nに対応してレジスタファイル7-0,7-1,…,7-nを有
しており、該レジスタファイル7-0,7-1,…,7-nには、対
応するプロセッシングエレメント1-0,1-1,…,1-nからデ
ータ転送ユニット2-0,2-1,…,2-dに接続されるバス中の
データバスが接続される。

【００３８】その各データ転送ユニット2-0,2-1,…,2-d
内の各レジスタファイル7-0,7-1,…,7-nは、他のレジス
タファイルまたはデータ転送ユニットのポートにバスで
接続されている。そして、各データ転送ユニット2-0,2-
1,…,2-dのポートを隣接するデータ転送ユニットのポー
トとバスで接続することにより、一つのリング状転送路
を形成している。

【００３９】本実施例においても、従来例と同様に、全
てのプロセッシングエレメント1-0,1-1,1-2,…,1-nでの
処理の開始、１つの処理に要する時間は全て同期してい
るものとして以下説明を行う。各プロセッシングエレメ
ント1-0,1-1,…,1-nには、図示しないが従来同様、プロ
グラムおよび処理で使用するデータが記憶されているロ
ーカルメモリがそれぞれ接続されている。

【００４０】各プロセッシングエレメント1-0,1-1,…,1
-nが３２ビットのデータを処理するものとすると、デー
タ転送ユニット間を接続している各バスは３２ビットの
データを転送するものである。図４（ａ）は、データ転
送ユニットの概略図であり、例としてプロセッシングエ
レメント1-2,1-3,1-l,1-k が接続されたデータ転送ユニ
ット2-1 を示しているが、全データ転送ユニットも同様
の構成である。

【００４１】以下、図４（ａ）を用いてデータ転送ユニ
ット2-1 について説明する。図４（ａ）に示すように、
データ転送ユニット2-1 は、プロセッシングエレメント
間のデータ転送、およびデータの保持を行うトレイ5-0,
5-1,5-2,5-3 と、他のデータ転送ユニットからのバスを
接続するためのポート6-2,6-3,6-k,6-l を有している。

【００４２】前記各ポート6-2,6-3,6-k,6-l に接続され
る他のデータ転送ユニットからのバスは、該データ転送
ユニット2-1 内で８ビットずつの４本のバスに分割され
る。そして、前記データ転送ユニット2-1 内で、各ポー
ト6-2,6-3,6-k,6-l からの４本のバスは、それぞれ各ト
レイ5-0,5-1,5-2,5-3 に接続されクロスバ網を形成して
いる。

【００４３】また、各プロセッシングエレメント1-2,1-
3,1-l,1-k を前記データ転送ユニット2-1 に接続する各
バス中のデータバスも、該データ転送ユニット2-1 内で
８ビットずつの４本のバスに分割される。そして、前記
データ転送ユニット2-1 内で、前記４本のバスはそれぞ
れ各トレイ5-0,5-1,5-2,5-3 に接続されクロスバ網を形
成している。

【００４４】上記のトレイによるデータの転送を制御す
ることによってデータ転送路の形状変更ができ、一本の
リング状のデータ転送路に各プロセッシングエレメント
1-0,1-1,…,1-nが接続されるようなネットワーク、複数
の独立したリング状のデータ転送路に幾つかのプロセッ
シングエレメントが接続されるようなネットワークを構
成することが可能となる。

【００４５】さらに、そのトレイ5-0,5-1,5-2,5-3 の制
御により、データ転送ユニットとプロセッシングエレメ
ント間のデータ転送、またはデータ転送ユニット間のデ
ータ転送を行うことができる。例としてトレイ5-3 の内
部構成を図４（ｂ）に示しているが、他のトレイにおい
ても同様の構成をとる。

【００４６】図４（ｂ）に示す構成図の各トレイ5-0,5-
1,5-2,5-3 は８ビット単位であって、各トレイ5-0,5-1,
5-2,5-3 は、それぞれ１つのＬＳＩで構成するようにし
ている。図４（ｂ）に示すように、トレイ5-3 は、デー
タ転送ユニット2-1 に接続される各プロセッシングエレ
メント1-2,1-3,1-l,1-k に対応した２リード−１ライト
レジスタファイル7-2,7-3,7-k,7-l と、データの転送方
向を決めるトリステートバッファ8-0,8-1,8-2,8-3,8-4,
8-5,8-6,8-7 と、マルチプレクサ9-0,9-1,9-2,9-3,9-4,
9-5,9-6,9-7,9-8,9-9,9-A,9-B で構成されている。ま
た、DA,DB,DC,DD は各ポート6-2,6-3,6-k,6-l からのバ
スを分割した４本のバスと接続されるデータ入出力部で
あり、XDA,XDB,XDC,XDD は各プロセッシングエレメント
1-2,1-3,1-l,1-k からのデータバスが接続されるデータ
入出力部である。

【００４７】さらに、各トレイ5-0,5-1,5-2,5-3 は、図
示しないが、接続されるプロセッシングエレメントごと
に対応するシーケンサを有する。例えば、各データ転送
ユニット2-0,2-1,2-2,…,2-d内の、各プロセッシングエ
レメント1-0,1-1,…,1-nに対応するレジスタファイル7-
0,7-1,…,7-nに記憶されているデータをリング状転送路
により左回りにシフトするものとする。

【００４８】まず、図３を用いて、シフト命令によるデ
ータ転送の概略を説明する。左回りのシフト命令が指定
されると、図３に示すデータ転送ユニット2-1 のレジス
タファイル7-3 には、データ転送ユニット2-2 のレジス
タファイル7-4 から読み出されたデータがデータ転送ユ
ニット2-2 のポート6-4 とデータ転送ユニット2-1 のポ
ート6-3 間を接続するバスで転送され、データ転送ユニ
ット2-1 のレジスタファイル7-l には、データ転送ユニ
ット2-0 のレジスタファイル7-m から読み出されたデー
タがデータ転送ユニット2-0 のポート6-m とデータ転送
ユニット2-1 のポート6-l 間を接続するバスで転送され
る。上記と並行してデータ転送ユニット2-1 のレジスタ
ファイル7-3 から読み出されたデータは、レジスタファ
イル7-2 に、レジスタファイル7-l から読み出されたデ
ータは、レジスタファイル7-k に転送される。さらに、
データ転送ユニット2-1 のレジスタファイル7-2から読
み出されたデータは、データ転送ユニット2-1 のポート
6-2 とデータ転送ユニット2-0 のポート6-1 間を接続す
るバスでデータ転送ユニット2-0 のレジスタファイル7-
1 に転送され、データ転送ユニット2-1 のレジスタファ
イル7-k から読み出されたデータは、データ転送ユニッ
ト2-1 のポート6-k とデータ転送ユニット2-2 のポート
6-j を接続するバスでデータ転送ユニット2-2 のレジス
タファイル7-j に転送される。

【００４９】データ転送ユニット2-0 においては、レジ
スタファイル7-1 から読み出されたデータはレジスタフ
ァイル7-0 に、レジスタファイル7-0 から読み出された
データはレジスタファイル7-n に、レジスタファイル7-
n から読み出されたデータはレジスタファイル7-m に転
送される。また、上記のように、データ転送ユニット2-
0 のレジスタファイル7-1 には、データ転送ユニット2-
1 のレジスタファイル7-2 から読み出されたデータが転
送され、データ転送ユニット2-0 のレジスタファイル7-
m から読み出されたデータは、データ転送ユニット2-1
のレジスタファイル7-l に転送される。他のデータ転送
ユニットにおいても上記と同様の処理が行われ、各レジ
スタファイルから読み出されたデータがリング状転送路
により左回りに一つずつシフトされる。

【００５０】次に、プロセッシングエレメントとトレイ
間を接続するバスにより送受信される信号について説明
する。図５はプロセッシングエレメントとトレイ間での
送受信信号を示す図である。図中、プロセッシングエレ
メントおよびトレイに入力されるX2は、クロック信号で
ある。

【００５１】H1はクロック信号X2の半分の周波数である
タイミング信号であって、このタイミング信号H1に基づ
きプロセッシングエレメントで各処理が行われる。MSTR
B はアクセスストローブ信号であり、プロセッシングエ
レメントから送信されるデータをトレイに読み込ませる
タイミングを指定する信号であり、該アクセスストロー
ブ信号MSTRB がローレベルで、かつタイミング信号H1が
立ち下がりの際にトレイは送信されるデータを読み込
む。

【００５２】XR/Wはアクセスモード信号であって、ハイ
レベルでリード、ローレベルでライトを指定するもので
ある。XDはプロセッシングエレメントとトレイ間を接続
するデータバスにより転送されるデータである。XAはア
ドレスバスのアドレス信号であり、そのアドレス信号は
１３ビットとする。そのアドレスバスのアドレス信号XA
の１３ビット中の下位３ビットと、プロセッシングエレ
メントからトレイに送信されるアクセスモード信号XR/W
の組合せによって、トレイを制御する各命令となる。ア
ドレス信号の上位１０ビット中のそれぞれ５ビットは、
トレイ内のレジスタファイルに格納されるデータのアド
レスを指定する４ビットとパリティチェック用の１ビッ
トのパリティビットである。

【００５３】プロセッシングエレメントからトレイに送
信されるアクセスストローブ信号MSTRB ，アクセスモー
ド信号XR/W，アドレス信号XAは、トレイ内の図示しない
シーケンサに送信される。そして、シーケンサは、送信
されたアドレス信号XAの下位３ビットとアクセス信号XR
/Wをデコードして命令とする。また、そのシーケンサ
は、制御レジスタを有し、その制御レジスタには、左シ
フト命令時のデータの入力ポートおよび右シフト命令時
のデータの入力ポートが設定され、デコードによる命令
および制御レジスタの内容によりトレイ内の各部が制御
される。

【００５４】さらに、図６を用いて、上記説明した左回
りのシフト命令によるデータ転送時におけるデータ転送
ユニット2-1 内でデータ転送について詳細に説明する。
図６は左シフト命令におけるデータ転送ユニット2-1 内
でのデータ転送を示す図である。まず、プロセッシング
エレメントは、アクセスモード信号XR/Wとアドレス信号
XAにより、左シフト命令におけるデータの入力ポートお
よび右シフト命令におけるデータの入力ポートをトレイ
内の図示しないシーケンサの制御レジスタに設定する。

【００５５】そのレジスタファイル7-2 に対応するシー
ケンサの制御レジスタには、該レジスタファイル7-2 の
入力ポートがレジスタファイル7-3 のデータ出力部と設
定され、レジスタファイル7-3 に対応するシーケンサの
制御レジスタには、該レジスタファイル7-3 の入力ポー
トがデータ入出力部DBと設定される。また、レジスタフ
ァイル7-k に対応するシーケンサの制御レジスタには、
該レジスタファイル7-k の入力ポートがレジスタファイ
ル7-l のデータ出力部と設定され、レジスタファイル7-
l に対応するシーケンサの制御レジスタには、該レジス
タファイル7-lの入力ポートがデータ入出力部DDと設定
される。

【００５６】左回りのシフト命令が指定されると、デー
タ転送ユニット2-2 のレジスタファイル7-2 から読み出
されたデータがデータ転送ユニット2-1 のポート6-3 を
経てデータ入出力部DBに入力され、データ転送ユニット
2-0 のレジスタファイル7-mから読み出されたデータが
データ転送ユニット2-1 のポート6-l を経てデータ入出
力部DDに入力される。

【００５７】データ入出力部DBに入力されたデータは、
マルチプレクサ9-4 により選択されてレジスタファイル
7-3 に書き込まれ、データ入出力部DDに入力されたデー
タは、マルチプレクサ9-A により選択されてレジスタフ
ァイル7-l に書き込まれる。上記と並行して、レジスタ
ファイル7-3 から読み出されたデータは、マルチプレク
サ9-2 により選択され、さらにマルチプレクサ9-1 によ
り選択されてレジスタファイル7-2 に書き込まれ、レジ
スタファイル7-l から読み出されたデータは、マルチプ
レクサ9-8 により選択され、さらにマルチプレクサ9-7
により選択されてレジスタファイル7-k に書き込まれ
る。また、レジスタファイル7-2 から読み出されたデー
タは、トリステートバッファ8-1 をローレベルにするこ
とによりデータ入出力部DAから出力され、ポート6-2 お
よび図３に示すデータ転送ユニット2-0 のポート6-1 を
経てデータ転送ユニット2-0 のレジスタファイル7-1 に
書き込まれる。同時に、レジスタファイル7-k から読み
出されたデータは、トリステートバッファ8-5 をローレ
ベルにすることによりデータ入出力部DCから出力され、
ポート6-k および図３に示すデータ転送ユニット2-2 の
ポート6-j を経てデータ転送ユニット2-2 のレジスタフ
ァイル7-j に書き込まれる。

【００５８】次に、図７を用いてリード＆シフト処理に
ついて説明する。図７は、本発明によるリード＆シフト
処理を示す図であり、同図（ａ）はトレイ内でのデータ
の移動を示す図であり、同図（ｂ）はそのタイムチャー
トである。図７中のTIはレジスタファイル7-k のデータ
入力部であり、TX,TQ はレジスタファイル7-k のデータ
出力部である。

【００５９】また、従来例と対応付けて説明を行うため
に、アドレス信号XAの上位１０ビットで１つのアドレス
を指定し、レジスタファイルの該アドレスからデータが
読み出され、転送されるデータはレジスタファイルの該
アドレスに書き込まれる。図７（ｂ）に示すように、タ
イミング１において、アクセスモード信号XR/Wをハイレ
ベルのまま、タイミング信号H1の立ち下がりと同期して
アドレスストローブ信号MSTRB をローレベルにする。そ
れにより、プロセッシングエレメント1-kからデータ転
送ユニット2-1 内のトレイ5-3 に送信されたアドレス信
号XAのInst(n+1) が読み込まれる。そのアドレス信号XA
のInst(n+1) の下位３ビットは右回りのシフト命令を指
定しており、かつアクセスモード信号XR/Wがハイレベル
であるため、各データ転送ユニットでは右回りのリード
＆シフト処理が行われる。

【００６０】タイミング１において、右回りのリード＆
シフト処理命令が指定されると、データ転送ユニット2-
2 のレジスタファイル7-j のアドレス信号XAのInst(n+
1) で指定されたアドレスから読み出されたデータData
(n+1) がポート6-k を経てデータ入出力部DCからマルチ
プレクサ9-7 に入力される。さらに、同タイミング１
で、マルチプレクサ9-7 はデータ入出力部DCから入力さ
れているデータData(n+1)を選択し、レジスタファイル7
-k のデータ入力部TIからアドレス信号XAのInst(n+1)
で指定されたアドレスに該データData(n+1) を書き込
む。

【００６１】次に、タイミング２において、レジスタフ
ァイル7-k の前記アドレスに書き込まれたデータData(n
+1) がデータ出力部TXおよびデータ出力部TQを経て読み
出される。データ出力部TQから読み出されたデータData
(n+1) は、マルチプレクサ9-9 およびマルチプレクサ9-
A により選択され、レジスタファイル7-l に書き込まれ
る。また、データ出力部TXから読み出されたデータData
(n+1) は、マルチプレクサ9-6 により選択され、トリス
テートバッファ8-4 をローレベルにすることによりデー
タ入出力部XDC を経てプロセッシングエレメント1-k に
転送される。

【００６２】そのデータ転送ユニット内の他のレジスタ
ファイル、マルチプレクサ、トリステートバッファも同
タイミングで同様に動作し、他のデータ転送ユニットも
同タイミングで同様に動作して、データ転送ユニット内
のレジスタファイル間のデータのシフト、プロセッシン
グエレメントへのデータの転送およびデータ転送ユニッ
ト間のデータのシフトが行われる。

【００６３】次に、図８を使用してライト＆シフト処理
について説明する。図８は、本発明によるライト＆シフ
ト処理を示す図であり、同図（ａ）はトレイ内でのデー
タの移動を示す図であり、同図（ｂ）はそのタイムチャ
ートであって、図中の各記号は図７と同様のものであ
る。このライト＆シフト処理においても、上記リード＆
シフト処理と同様、アドレス信号XAの上位１０ビットで
１つのアドレスを指定し、レジスタファイルの該アドレ
スからデータが読み出され、転送されるデータはレジス
タファイルの該アドレスに書き込まれる。

【００６４】図８（ｂ）に示すように、タイミング０に
おいて、タイミング信号H1の立ち上がりと同時に、アク
セスモード信号XR/Wをローレベルにする。そして、タイ
ミング１において、タイミング信号H1の立ち下がりと同
時にアドレスストローブ信号MSTRB をローレベルにす
る。それにより、プロセッシングエレメント1-k からデ
ータ転送ユニット2-1 内のトレイ5-3 に送信されたアド
レス信号XAのInst(n+1) が読み込まれる。そのアドレス
信号XAのInst(n+1) の下位3ビットは右回りのシフト命
令を指定しており、かつアクセスモード信号XR/Wがロー
レベルであるため、各データ転送ユニットでは右回りの
ライト＆シフト処理が行われる。

【００６５】タイミング１において、右回りのライト＆
シフト処理命令が指定されると、プロセッシングエレメ
ント1-k からデータData(n) がデータ入出力部XDC を経
てマルチプレクサ9-7 に入力される。さらに、データ転
送ユニット2-2 のレジスタファイル7-j のアドレス信号
XAのInst(n) で指定されたアドレスから読み出されたデ
ータData(n-1) がポート6-k を経てデータ入出力部DCか
らマルチプレクサ9-7に入力される。マルチプレクサ9-7
はデータ入出力部XDC から入力されているデータData
(n) を選択し、レジスタファイル7-k のデータ入力部TI
からアドレス信号XAのInst(n) で指定されたアドレスに
該データData(n) を書き込む。

【００６６】次に、タイミング２において、レジスタフ
ァイル7-k の前記アドレスに書き込まれたデータData
(n) がレジスタファイル7-k のデータ出力部TQから読み
出される。データ出力部TQから読み出されたデータData
(n) は、マルチプレクサ9-9 およびマルチプレクサ9-A
により選択され、レジスタファイル7-l に書き込まれ
る。同時に、データ入出力部DCから入力されているデー
タData(n-1) をマルチプレクサ9-7 が選択し、レジスタ
ファイル7-k のデータ入力部TIから前記アドレスに該デ
ータData(n-1) を書き込む。

【００６７】そのデータ転送ユニット内の他のレジスタ
ファイル、マルチプレクサ、トリステートバッファも同
タイミングにおいて同様に動作し、他のデータ転送ユニ
ットも同タイミングにおいて同様に動作して、データ転
送ユニット内のレジスタファイル間のデータのシフト、
プロセッシングエレメントへのデータの転送およびデー
タ転送ユニット間のデータのシフトが行われる。

【００６８】リード＆シフト処理、ライト＆シフト処理
およびその他の各処理において、各レジスタファイルに
データを書き込む際には、転送されてきたデータに対し
てパリティチェックを行われる。さらに、本発明による
バイパス処理によるデータ転送について説明する。図９
は、本発明によるバイパス処理時のデータ転送を示す図
である。

【００６９】バイパス処理とは、あるプロセッシングエ
レメントが隣接の他のプロセッシングエレメントが接続
されているレジスタファイルから読み出したデータを、
自身が接続されているレジスタファイルに書き込むこと
なく該データを受け取る処理のことである。前記リード
＆シフト処理およびライト＆シフト処理と同様、バイパ
ス処理もアドレス信号の下位３ビットとプロセッシング
エレメントのアクセスモード信号XR/Wの組合せによって
指定される。

【００７０】アクセスモード信号XR/Wがローレベルであ
ることよりライト処理が指定され、アドレス信号XAの下
位３ビットが右回りのバイパス命令を指定するものであ
ると、各データ転送ユニットは右回りのバイパス処理を
行う。その際の各データ転送ユニットからトレイに送信
されるアドレス信号XAの上位１０ビットを用いてデータ
を読み出すレジスタファイルのアドレスを１つ指定す
る。

【００７１】右回りのバイパス処理の命令が指定される
と、レジスタファイル7-k のアドレス信号XAで指定され
たアドレスからデータが読み出され、データ出力部TQか
ら該データが出力される。その読み出されたデータは、
マルチプレクサ9-9 およびマルチプレクサ9-A により選
択される。さらに、該マルチプレクサ9-A により選択さ
れた前記データをマルチプレクサ9-B が選択し、トリス
テートバッファ8-6 をローレベルにすることによりデー
タ入出力部XDD を経てプロセッシングエレメント1-l に
転送される。

【００７２】同様に、レジスタファイル7-2 から読み出
されたデータは、マルチプレクサ9-5 およびマルチプレ
クサ9-4 によって選択され、該マルチプレクサ9-4 によ
って選択された前記データは、さらに、マルチプレクサ
9-3 によって選択され、トリステートバッファ8-2 をロ
ーレベルとすることによりデータ入出力部XDB を経てプ
ロセッシングエレメント1-3 に転送される。

【００７３】また、レジスタファイル7-l から読み出さ
れたデータは、トリステートバッファ8-7 をローレベル
にすることによりデータ入出力部DDを経てポート6-l か
ら出力される。同様に、レジスタファイル7-3 から読み
出されたデータは、トリステートバッファ8-3 をローレ
ベルにすることによりデータ入出力部DBを経てポート6-
3 から出力される。

【００７４】さらに、ポート6-k を経てデータ入出力部
DCに入力されるデータは、マルチプレクサ9-7 およびマ
ルチプレクサ9-6 により選択され、トリステートバッフ
ァ8-4 をローレベルにすることによって、該マルチプレ
クサ9-6 により選択されたデータはデータ入出力部XDC
を経てプロセッシングエレメント1-k に転送される。同
様に、ポート6-2 を経てデータ入出力部DAに入力される
データは、マルチプレクサ9-1 およびマルチプレクサ9-
0 により選択され、トリステートバッファ8-0 をローレ
ベルにすることによって、該マルチプレクサ9-0 により
選択されたデータはデータ入出力部XDB を経てプロセッ
シングエレメント1-3 に転送される。

【００７５】他のデータ転送ユニットにおいても同様の
処理が行われレジスタファイルにデータが書き込まれる
ことなく、プロセッシングエレメントに該データが転送
される。次に、各レジスタファイル間をバスにより接続
して形成している一つのリング状転送路を複数のリング
状転送路に分割し、分割された各リング状転送路で行わ
れるデータ転送について説明する。

【００７６】図１０は、本発明によるリング状転送路の
分割を示す図である。図１０に示すように、各データ転
送ユニット2-0,2-1,…,2-d内のレジスタファイルは完全
結合網で結合されている。そして、データ転送ユニット
2-1 内に形成されている完全結合網によって、レジスタ
ファイル7-2 とレジスタファイル7-l 間、およびレジス
タファイル7-3 とレジスタファイル7-k 間でデータ転送
が行われるようにしている。

【００７７】上記により、データ転送ユニット2-0 とデ
ータ転送ユニット2-1 で一つのリング状転送路を形成
し、データ転送ユニット2-1,2-2,…,2-dで一つのリング
状転送路を形成している。ここで、各リング状転送路で
左回りのシフト命令によるデータ転送を行うものとし、
まず、各リング状転送路でのデータ転送の概略を説明す
る。

【００７８】各リング状転送路で左回りのシフト命令が
指定されると、データ転送ユニット2-1 レジスタファイ
ル7-l には、データ転送ユニット2-0 のレジスタファイ
ル7-m から読み出されたデータがデータ転送ユニット2-
0 のポート6-m とデータ転送ユニット2-1 のポート6-l
間を接続するバスで転送され、データ転送ユニット2-1
のレジスタファイル7-3 には、データ転送ユニット2-2
のレジスタファイル7-4 から読み出されたデータがデー
タ転送ユニット2-2 のポート6-4 とデータ転送ユニット
2-1 のポート6-3 間を接続するバスで転送される。上記
と並行してデータ転送ユニット2-1 のレジスタファイル
7-l から読み出されたデータは、そのデータ転送ユニッ
ト2-1 内に形成されている完全結合網によりレジスタフ
ァイル7-2 に転送され、レジスタファイル7-3 から読み
出されたデータは、完全結合網によりレジスタファイル
7-k に転送される。さらに、データ転送ユニット2-1 の
レジスタファイル7-2 から読み出されたデータは、デー
タ転送ユニット2-1 のポート6-2 とデータ転送ユニット
2-0 のポート6-1 間を接続するバスでデータ転送ユニッ
ト2-0 のレジスタファイル7-1 に転送され、レジスタフ
ァイル7-k から読み出されたデータは、データ転送ユニ
ット2-1 のポート6-k とデータ転送ユニット2-2 のポー
ト6-j 間を接続するバスでデータ転送ユニット2-2 のレ
ジスタファイル7-j に転送される。

【００７９】以上により、各リング状転送路でレジスタ
ファイルのデータが左回りに一つずつシフトされたこと
となる。さらに、図１１を用いてデータ転送ユニット2-
1 内でのデータ転送を詳細に説明する。図１１は、リン
グ状転送路の分割によるデータ転送ユニット2-1 内での
データ転送を示す図であり、分割された各リング状転送
路でレジスタファイルのデータが左回りのシフト命令に
よるデータ転送を示すものである。

【００８０】まず、プロセッシングエレメントは、アク
セスモード信号XR/Wとアドレス信号XAにより、左シフト
命令におけるデータの入力ポートおよび右シフト命令に
おけるデータの入力ポートをトレイ内の図示しないシー
ケンサの制御レジスタに設定する。そのレジスタファイ
ル7-2 に対応するシーケンサの制御レジスタには、該レ
ジスタファイル7-2 の入力ポートがレジスタファイル7-
l のデータ出力部と設定され、レジスタファイル7-3 に
対応するシーケンサの制御レジスタには、該レジスタフ
ァイル7-3 の入力ポートがデータ入出力部DBと設定され
る。また、レジスタファイル7-k に対応するシーケンサ
の制御レジスタには、該レジスタファイル7-k の入力ポ
ートがレジスタファイル7-3 のデータ出力部と設定さ
れ、レジスタファイル7-l に対応するシーケンサの制御
レジスタには、該レジスタファイル7-lの入力ポートが
データ入出力部DDと設定される。

【００８１】左回りのシフト命令が指定されると、デー
タ転送ユニット2-2 のレジスタファイル7-2 から読み出
されたデータがデータ転送ユニット2-1 のポート6-3 を
経てデータ入出力部DBに入力され、データ転送ユニット
2-0 のレジスタファイル7-mから読み出されたデータが
データ転送ユニット2-1 のポート6-l を経てデータ入出
力部DDに入力される。

【００８２】データ入出力部DBに入力されたデータは、
マルチプレクサ9-4 により選択されてレジスタファイル
7-3 に書き込まれ、データ入出力部DDに入力されたデー
タは、マルチプレクサ9-A により選択されてレジスタフ
ァイル7-l に書き込まれる。上記と並行して、レジスタ
ファイル7-3 から読み出されたデータは、マルチプレク
サ9-8 により選択され、さらにマルチプレクサ9-7 によ
り選択されてレジスタファイル7-k に書き込まれ、レジ
スタファイル7-l から読み出されたデータは、マルチプ
レクサ9-2 により選択され、さらにマルチプレクサ9-1
により選択されてレジスタファイル7-2 に書き込まれ
る。また、レジスタファイル7-2 から読み出されたデー
タは、トリステートバッファ8-1 をローレベルにするこ
とによりデータ入出力部DAから出力され、ポート6-2 お
よび図１０に示すデータ転送ユニット2-0 のポート6-1
を経てデータ転送ユニット2-0 のレジスタファイル7-1
に書き込まれる。同時に、レジスタファイル7-k から読
み出されたデータは、トリステートバッファ8-5 をロー
レベルにすることによりデータ入出力部DCから出力さ
れ、ポート6-k および図１０に示すデータ転送ユニット
2-2 のポート6-j を経てデータ転送ユニット2-2 のレジ
スタファイル7-j に書き込まれる。

【００８３】以上のように、データ転送ユニット2-1 内
でデータ転送方向を制御することにより、データ転送ユ
ニット2-0,2-1 で一つのリング状転送路を形成し、デー
タ転送ユニット2-1,2-2,…,2-dで一つのリング状転送路
を形成して、各リング状転送路でレジスタファイルのデ
ータをシフトすることができる。本実施例では、レジス
タファイルのデータの読み出し、または書き込みを行う
アドレスをアドレス信号XAの上位１０ビットで１つ指定
する場合についてのみ説明したが、アドレス信号XAの上
位１０ビットで２つのアドレスを指定することにより、
レジスタファイルのデータを読み出すアドレスと書き込
むアドレスを異なるように設定することができる。

【００８４】さらに、本実施例では、複数のデータ転送
ユニットの各々に４つのプロセッシングエレメントを接
続し、各データ転送ユニット間を２本のバスで接続して
リング状転送路を形成したが、全てのプロセッシングエ
レメントを１つのデータ転送ユニットのみに接続して、
該データ転送ユニット内にリング状転送路を形成するこ
とも可能である。

【００８５】

【発明の効果】以上説明したように、本発明によれば、
複数個のデータ処理ユニットが接続されているデータ転
送ユニット間の転送路において、著しく転送路が長くな
る個所がなくなるので、データ転送ユニット間でのデー
タ転送の際に転送時間を均一化することができる。

【００８６】それによって、データ転送処理と他の処理
が同時に行われる処理ステップにおいて、その処理時間
を短縮することができるため処理の高速化が図れる。さ
らに、データ転送ユニットを制御することにより、１つ
のリング状転送路を動的に変更して複数の独立したリン
グ状転送路を作成することができるため、それぞれのリ
ング状転送路で異なる処理を行うことが可能となりデー
タ処理ユニットの使用効率が向上する。

【００８７】また、データ転送処理時のトレイへのアク
セス制御にかかるオーバーヘッドが減少する。

【図面の簡単な説明】

【図１】本発明の第１の原理図である。

【図２】本発明の第２の原理図である。

【図３】本発明の実施例を示す図である。

【図４】本発明によるデータ転送ユニットを示す図であ
り、同図（ａ）はデータ転送ユニットの概略図であり、
同図（ｂ）はデータ転送ユニット内のトレイの構成を示
す図である。

【図５】プロセッシングエレメントとトレイ間での送受
信信号を示す図である。

【図６】左シフト命令におけるデータ転送ユニット2-1
内でのデータ転送を示す図である。

【図７】本発明によるリード＆シフト処理を示す図であ
り、同図（ａ）はトレイ内でのデータの移動を示す図で
あり、同図（ｂ）はそのタイムチャートである。

【図８】本発明によるライト＆シフト処理を示す図であ
り、同図（ａ）はトレイ内でのデータの移動を示す図で
あり、同図（ｂ）はそのタイムチャートである。

【図９】本発明によるバイパス処理時のデータ転送を示
す図である。

【図１０】本発明によるリング状転送路の分割を示す図
である。

【図１１】リング状転送路の分割によるデータ転送ユニ
ット2-1 内でのデータ転送を示す図である。

【図１２】従来例を示す図である。

【図１３】従来の並列計算機による処理の一例を示す図
であり、同図（ａ）はリード＆シフト処理を示す図であ
り、同図（ｂ）はライト＆シフト処理を示す図である。

【符号の説明】

1-0,1-1,…,1-n データ処理ユニット，プロセッシング
エレメント 2-0,2-1,…,2-d データ転送ユニット 3-0,3-1,3-2,3-3,3-l,3-m,3-n 転送路接続手段 5-0,5-1,5-2,5-3 トレイ 6-0,6-1,…,6-n ポート 7-0,7-1,…,7-n レジスタファイル 8-0,8-1,8-2,8-3,8-4,8-5,8-6,8-7 トリステートバッ
ファ 9-0,9-1,9-2,9-3,9-4,9-5,9-6,9-7,9-8,9-9,9-A,9-B
マルチプレクサ 10-0,10-1,…,10-n ノード 11-0,11-1,…,11-n ローカルメモリ 12-0,12-1,… デュアルポートメモリ 13-0,13-1,… 調停回路

【手続補正書】

【提出日】平成５年１２月１０日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】変更

【補正内容】

【図７】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】変更

【補正内容】

【図１０】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】変更

【補正内容】

【図１２】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正内容】

【図１３】

【手続補正書】

【提出日】平成５年１２月２４日

【手続補正１】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】変更

【補正内容】

【図１３】

フロントページの続き (72)発明者 加藤 秀樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (12)

【特許請求の範囲】
1. 【請求項１】 少なくとも第１のデータ処理ユニット
   （1-1 ）と第２のデータ処理ユニット（1-2 ）と第３の
   データ処理ユニット（1-l ）および第４のデータ処理ユ
   ニット（1-m ）を含む複数のデータ処理ユニットで構成
   される並列計算機において、 第１のデータ処理ユニット（1-1 ）が接続される第１の
   転送路接続手段（3-1）と第２のデータ処理ユニット（1
   -2 ）が接続される第２の転送路接続手段（3-2 ）と第
   ３のデータ処理ユニット（1-l ）が接続される第３の転
   送路接続手段（3-l ）および第４のデータ処理ユニット
   （1-m ）が接続される第４の転送路接続手段（3-m ）を
   備え、 少なくとも該第１の転送路接続手段（3-1 ）と該第４の
   転送路接続手段（3-m）を有する第１のデータ転送ユニ
   ット（2-0 ）と、少なくとも該第２の転送路接続手段
   （3-2 ）と該第３の転送路接続手段（3-l ）を有する第
   ２のデータ転送ユニット（2-1 ）間で、 少なくとも該第１の転送路接続手段（3-1 ）と該第２の
   転送路接続手段（3-2）間および該第３の転送路接続手
   段（3-l ）と該第４の転送路接続手段（3-m ）間をデー
   タ転送路により接続したリング状転送路を構成し、 前記第１の転送路接続手段（3-1 ）からのデータは前記
   第２の転送路接続手段（3-2 ）に転送され、かつ、前記
   第３の転送路接続手段（3-l ）からのデータは前記第４
   の転送路接続手段（3-m ）に転送されるようにしたこと
   を特徴とする並列計算機。
2. 【請求項２】 少なくとも第１のデータ処理ユニット
   （1-0 ）と第２のデータ処理ユニット（1-1 ）と第３の
   データ処理ユニット（1-m ）および第４のデータ処理ユ
   ニット（1-n ）を含む複数のデータ処理ユニットで構成
   される並列計算機において、 第１のデータ処理ユニット（1-0 ）が接続される第１の
   転送路接続手段（3-0）と第２のデータ処理ユニット（1
   -1 ）が接続される第２の転送路接続手段（3-1 ）と第
   ３のデータ処理ユニット（1-m ）が接続される第３の転
   送路接続手段（3-m ）および第４のデータ処理ユニット
   （1-n ）が接続される第４の転送路接続手段（3-n ）を
   備え、 データ転送ユニット内に、少なくとも該第１の転送路接
   続手段（3-0 ）と該第２の転送路接続手段（3-1 ）間お
   よび該第３の転送路接続手段（3-m ）と該第４の転送路
   接続手段（3-n ）間をデータ転送路で接続したリング状
   転送路を構成し、 前記第１の転送路接続手段（3-0 ）からのデータは前記
   第２の転送路接続手段（3-1 ）に転送され、かつ、前記
   第３の転送路接続手段（3-m ）からのデータは前記第４
   の転送路接続手段（3-n ）に転送されるようにしたこと
   を特徴とする並列計算機。
3. 【請求項３】 前記各データ転送ユニット内の転送路接
   続手段を完全結合網で結合したことを特徴とする前記請
   求項１および請求項２記載の並列計算機。
4. 【請求項４】 前記完全結合網は同時双方向通信可能で
   あることを特徴とする前記請求項３記載の並列計算機。
5. 【請求項５】 前記各データ転送ユニット内の各転送路
   接続手段を一定のデータ長単位ごとに分割し、分割され
   た転送路接続手段ごとに完全結合網で結合したことを特
   徴とする前記請求項３または請求項４記載の並列計算
   機。
6. 【請求項６】 前記完全結合網によって、各データ転送
   ユニット内に独立したデータ転送路を形成することを特
   徴とする前記請求項３乃至請求項５のいずれかに記載の
   並列計算機。
7. 【請求項７】 前記完全結合網によって、前記リング状
   転送路を独立した複数のリング状転送路に分割すること
   を特徴とする前記請求項３乃至請求項６のいずれかに記
   載の並列計算機。
8. 【請求項８】 前記各転送路接続手段に、該各転送路接
   続手段に対応して接続されるデータ処理ユニットまたは
   該転送路接続手段に対応して接続されるデータ処理ユニ
   ット以外のデータ処理ユニットが接続される転送路接続
   手段から転送されるデータを記憶する記憶手段を設けた
   ことを特徴とする前記請求項１乃至請求項７のいずれか
   に記載の並列計算機。
9. 【請求項９】 前記各転送路接続手段は、他の転送路接
   続手段から転送されるデータを該転送路接続手段が有す
   る記憶手段に記憶することなく、該各転送路接続手段に
   接続されるデータ処理ユニットに転送するように構成し
   たことを特徴とする前記請求項８記載の並列計算機。
10. 【請求項１０】 前記各転送路接続手段は、該各転送路
    接続手段が有する記憶手段からデータを読み出して、デ
    ータ処理ユニットが接続されているデータ交換用ポート
    以外のデータ交換用ポートに出力すると同時に、データ
    を出力したデータ交換用ポートおよびデータ処理ユニッ
    トが接続されているデータ交換用ポート以外のデータ交
    換用ポートに入力されるデータを該各転送路接続手段が
    有する記憶手段に記憶することなく、該各転送路接続手
    段に接続されるデータ処理ユニットに転送するように構
    成したことを特徴とする前記請求項８または請求項９記
    載の並列計算機。
11. 【請求項１１】 前記各転送路接続手段が有する記憶手
    段から読み出されるデータは、該各転送路接続手段に接
    続されるデータ処理ユニットが指定することを特徴とす
    る前記請求項８乃至請求項１０のいずれかに記載の並列
    計算機。
12. 【請求項１２】 前記各データ処理ユニットから該各デ
    ータ処理ユニットが接続されている転送路接続手段に
    は、該各転送路接続手段が有する記憶手段に記憶されて
    いるデータのアドレスを指定するアドレス信号が出力さ
    れ、 該各データ処理ユニットから該各データ処理ユニットが
    接続される転送路接続手段に出力されるアドレス信号を
    該各転送路接続手段の処理命令とすることを特徴とする
    前記請求項８乃至請求項１１のいずれかに記載の並列計
    算機。