JP4573940B2 - クロスバススイッチ装置 - Google Patents
クロスバススイッチ装置 Download PDFInfo
- Publication number
- JP4573940B2 JP4573940B2 JP2000074878A JP2000074878A JP4573940B2 JP 4573940 B2 JP4573940 B2 JP 4573940B2 JP 2000074878 A JP2000074878 A JP 2000074878A JP 2000074878 A JP2000074878 A JP 2000074878A JP 4573940 B2 JP4573940 B2 JP 4573940B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- cross
- bus switch
- buses
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、複数のソース装置の内の任意の１つと複数のデスティネーション装置の内の任意の１つとを２組以上同時に接続することができるクロスバススイッチ装置、及び、システムＬＳＩに関する。
【０００２】
【従来の技術】
近年、複数のＬＳＩを相互に接続することによりプリント基板上で実現されていたシステムを１個のＬＳＩに集積化する、いわゆるシステムＬＳＩ化が行われ始めている。
システムＬＳＩ化のメリットとしては、まず小型化によるコストダウンがあげられる。さらに、トランジスタサイズの小型化によるトランジスタのスイッチング遅延時間の減少や、配線長の短縮による信号伝達遅延時間の減少等がある。
【０００３】
ここで、トランジスタのスイッチング遅延時間は、プロセス技術のルールが微細になりトランジスタサイズが小型化されるにつれて著しく減少するが、配線による信号伝達遅延時間の方は、多少プロセス技術のルールが微細になっても著しくは減少しない。プロセス技術のルールが微細になればなる程、遅延時間全体に対する配線による信号伝達遅延時間の割合が増える。一例として、遅延時間全体に対する配線による信号伝達遅延時間の割合は、０．２５ｕｍルールのプロセス技術で製造されたＬＳＩの場合はおよそ５０％であるが、０．１８ｕｍルールのプロセス技術で製造されたＬＳＩの場合はおよそ８０％である。このことからわかるように、遅延時間全体をさらに減少させる為には、配線による信号伝達遅延時間を減少させることが必須であり、また、その為には機能を損なうことなくより効率的なパターン設計を行う必要がある。
【０００４】
次に、デジタル放送受信機（以下、「ＳＴＢ」と記す）を例にとって、システムＬＳＩ化について説明する。
図７は、システムＬＳＩ化されていないＳＴＢの構成を示す図である。
図７に示す様に、複数のＬＳＩを用いたＳＴＢは、複数のＬＳＩ（“マイコン”、“トランスポートデコーダ”、“ＡＶデコーダ”、“Ｍｏｄｅｍ”、“Ｇｌｕｅ−ＡＳＩＣ”、“ＤＲＡＭ”、“ＲＯＭ”）が、プリント基板上に配置されたアドレスバスとデータバスとにより相互接続されており、各ＬＳＩはそれぞれ、対応するデバイス類と接続されている。
【０００５】
図８は、システムＬＳＩ化されたＳＴＢの構成を示す図である。
図８に示す様に、システムＬＳＩ化されたＳＴＢは、図７に示した様な各バスにより相互接続された複数のＬＳＩの大部分を１個のＬＳＩに集積化したＳＴＢシステムＬＳＩと、メモリ類（“ＦＬＡＳＨ−ＲＯＭ”、“ＳＤＲＡＭ”）と、デバイス類とを備える。
【０００６】
図９は、ＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。また、ＳＴＢシステムＬＳＩ内部の各構成要素をユニットと呼ぶものとする。
図９に示す様に、主記憶バス９０８は、ＳＤＲＡＭ Ｉ／Ｆユニット９０５とＥｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６と周辺Ｉ／Ｏ Ｂｕｓ９０７と（以下、これらのユニット又はこのバスに接続される様なデータの転送を要求される側の装置を「デスティネーション装置」と記す）に接続され、マイコンユニット９１０内の命令キャッシュに接続された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに接続されたデータキャッシュバス９０２、ＤＭＡマネージャユニット９１１に接続されたＤＭＡバス９０３、トランスポートデコーダユニット９１２に接続されたＴＤバス９０４（以下、これらのバス９０１〜９０４に接続される様な、データの転送を要求する側の装置を「ソース装置」と記す）、及び、主記憶バス９０８がバススイッチユニット９２０に配線されている。
【０００７】
図１０は、図９に示したバススイッチユニット９２０の構成を、簡略化して示す図である。なお、この図には、バススイッチユニットに接続された各ユニットも記載している。
図１０に示すバススイッチユニット９２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、及び、ＴＤバス９０４の何れか１つを選択して主記憶バス９０８と接続することができる。
【０００８】
ここで、ソース装置とデスティネーション装置とがそれぞれ異なる２つの転送要求が同時に発生した場合、例えば、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の主記憶への転送要求と、マイコンユニット９１０内のデータキャッシュから何れかのＩＯデバイスへの転送要求とが同時に発生したとすると、バススイッチユニット９２０内の調停部９２１が、どちらか一方の転送要求を選択して相応するバススイッチをＯＮにすることで、選択した転送要求に対応するマスタバスとスレーブバスとを接続し、選択されなかった転送要求は待たされる。
【０００９】
しかしながら、本来、これらの２つの転送要求が指示する転送はソース装置とデスティネーション装置とがそれぞれ異なるので同時実行が可能であるはずなのに、デスティネーション装置側のバスが共有である為にどちらか一方の転送要求は待たされざるを得ない。
この問題を解決する技術の１つに、クロスバススイッチを用いる方法がある。
【００１０】
図１１は、クロスバススイッチを用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。
図１１に示す様に、マイコンユニット９１０内の命令キャッシュに配線された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに配線されたデータキャッシュバス９０２、ＤＭＡマネージャユニット９１１に配線されたＤＭＡバス９０３、及び、トランスポートデコーダユニット９１２に配線されたＴＤバス９０４（以下、ソース装置に接続されるこれらのバスを「ソースバス」と記す）がクロスバススイッチユニット９４０に配線され、同様に、ＳＤＲＡＭ Ｉ／Ｆユニット９０５に配線された高速アクセス主記憶バス９３１、Ｅｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６に配線された低速アクセス主記憶バス９３２、及び、周辺Ｉ／Ｏバス９０７（以下、デスティネーション装置に接続されるこれらのバスを「デスティネーションバス」と記す）がクロスバススイッチユニット９４０に配線されている。
【００１１】
図１２は、図１１に示したクロスバススイッチユニット９４０の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチユニットに接続された各ユニットも記載している。
図１２に示すクロスバススイッチユニット９４０は、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、高速アクセス主記憶バス９３１（以下、これら、バスの接続を要求される側のバスを総称して「スレーブバス」と記す）毎に、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、及び、ＴＤバス９０４（以下、これらバスの接続を要求する側のバスを総称して「マスタバス」と記す）の何れか１つを選択して接続することができる。
【００１２】
なお、ここではトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバス９０１は周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００１３】
ここで、バススイッチユニット９２０の場合と同様に、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求１と、マイコンユニット９１０内のデータキャッシュからハードディスク等の低速アクセス主記憶９３４への転送要求２とが同時に発生したとすると、クロスバススイッチユニット９４０内の調停部９４１が転送要求１に相応するバススイッチ９４３をＯＮにすることでＴＤバス９０４と高速アクセス主記憶バス９３１とを接続し、クロスバススイッチユニット９４０内の調停部９４２が転送要求２に相応するバススイッチ９４４をＯＮにすることでデータキャッシュバス９０２と低速アクセス主記憶バス９３２とを接続するので、何れの転送要求も待たされることはない。
【００１４】
要するにクロスバススイッチユニットを用いたＳＴＢシステムＬＳＩでは、図１０に示したバススイッチユニット９２０とは異なり、デスティネーション装置側の各スレーブバスがそれぞれ独立していてスレーブバス毎に調停を行える為に、ソース装置とデスティネーション装置とがそれぞれ異なる転送要求は待たされることがなく、これらの転送要求が指示する転送は同時に実行されうるのでシステム性能の向上が期待できる。
【００１５】
【発明が解決しようとする課題】
しかしながら、この様なクロスバススイッチユニットを用いたＳＴＢシステムＬＳＩは、クロスバススイッチユニットに大部分のバスを配線しなければならない。図１２に示したクロスバススイッチユニット９４０では、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、ＴＤバス９０４、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、高速アクセス主記憶バス９３１の７つのバスを配線しなければならない。ここでバス１つあたりの信号線の数を６４本とすると、４４８本（６４本Ｘ７）もの配線が集中することになる。これほどの配線を１箇所で取り回すとなると、どうしても配線長が長くならざるを得ないので、配線効率が悪くなり、信号伝達遅延時間の増加が顕著に現われ、動作周波数が頭打ちとなる。
【００１６】
そこで、本発明はかかる問題点に鑑みてなされたものであり、ソース装置とデスティネーション装置とがそれぞれ異なる２つ以上の転送要求が指示する転送を同時に実行でき、且つ、バスの配線を１箇所に集中させずに配線効率を良くしたクロスバススイッチ装置、及び、システムＬＳＩ等を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線されることを特徴とする。
【００１８】
この構成によれば、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
よって、配線効率を良くすることができる。
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００１９】
この構成によれば、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
上記目的を達成するために、本発明に係るシステムＬＳＩは、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の１個のソースバスと配線されているデスティネーションバス中の１個のデスティネーションバスとを接続可能であることを特徴とする。
【００２０】
上記目的を達成するために、本発明に係るシステムＬＳＩは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００２１】
上記目的を達成するために、本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとＮ個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Ｎは１以上の整数とし、Ｎ個の前記接続バスはそれぞれ前記第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットの中の１個との間を接続可能にするものであり前記第２階層クロスバススイッチユニットのマスタバスとして配線され前記第１階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、第１階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、Ｎ個の第２階層クロスバススイッチユニットはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【００２２】
この構成によれば、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【００２３】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【００２４】
【発明の実施の形態】
（実施の形態１）
＜概要＞
本発明の実施の形態１に係るクロスバススイッチ装置は、クロスバススイッチユニットにおいてマスタバス側に接続されていたＴＤバスと、クロスバススイッチユニットにおいてマスタバス側に接続されていたＴＤバス以外のバスとを回路上で隔離し、メインクロスバススイッチユニットにＴＤバス以外のバスをマスタバスとして配線し、サブクロスバススイッチユニットにＴＤバスをマスタバスとして配線し、これら２つのクロスバススイッチユニット間を接続バスで接続可能とすることにより、いままでのクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【００２５】
＜構成＞
図１は、本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。
【００２６】
本発明の実施の形態１に係るクロスバススイッチ装置は、メインクロスバススイッチユニット１２０、サブクロスバススイッチユニット１４０、及び、接続バス１６０から構成されている。
図１に示す様に、マイコンユニット９１０内の命令キャッシュに配線された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに配線されたデータキャッシュバス９０２、及び、ＤＭＡマネージャユニット９１１に配線されたＤＭＡバス９０３からなるソースバスが、マスタバスとしてメインクロスバススイッチユニット１２０に配線され、同様に、Ｅｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６に配線された低速アクセス主記憶バス９３２、周辺Ｉ／Ｏバス９０７からなるデスティネーションバス、及び、接続バス１６０がスレーブバスとしてメインクロスバススイッチユニット１２０に配線されている。
【００２７】
また、トランスポートデコーダユニット９１２に配線されたＴＤバス９０４からなるソースバスと接続バス１６０とがマスタバスとしてサブクロスバススイッチユニット１４０に配線され、ＳＤＲＡＭ Ｉ／Ｆユニット９０５に配線された高速アクセス主記憶バス９３１からなるデスティネーションバスがスレーブバスとしてサブクロスバススイッチユニット１４０に配線されている。
【００２８】
図２は、図１に示したクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
図２に示すメインクロスバススイッチユニット１２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３がマスタバスの組として配線され、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、接続バス１６０がスレーブバスの組として配線され、当該マスタバスの組の中の１個のバスと当該スレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部１２１〜１２３を含む。
【００２９】
図２に示すサブクロスバススイッチユニット１４０は、高速アクセス主記憶バス９３１がスレーブバスとして配線され、ＴＤバス９０４、及び、接続バス１６０がマスタバスの組として配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスとを接続するバススイッチを全ての組み合わせについて含み、当該マスタバスの何れか１つを選択して当該スレーブバスと接続することができる。さらに、当該スレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部１４１を含む。
【００３０】
なお、ここでもトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバスは周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００３１】
メインクロスバススイッチユニット１２０、及び、サブクロスバススイッチユニット１４０がスレーブバス毎に備える各調停部はそれぞれ、対応するスレーブバスに接点をもつバススイッチを、通常のラウンドロビン方式などの均等割付の調停方式を採用して略均等な割合で選択するものである。ここでは、代表してメインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３について説明する。
【００３２】
図３は、メインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３の内部の構成を示す図である。
図３に示す調停部１２３は、記憶部２０１、選択部２０２、接続部２０３、書換え部２０４を含む。
また、図２には図示はしていないが、図３には各マスタバス毎に設けられた転送要求先判断部、命令キャッシュバス９０１の転送要求先判断部２０５、データキャッシュバス９０２の転送要求先判断部２０６、及び、ＤＭＡバス９０３の転送要求先判断部２０７を記載している。
【００３３】
記憶部２０１は、例えばメモリ素子であり、直前に接続したマスタバスに対応する識別情報を記憶する。
選択部２０２は、対応するスレーブバスと接続することが想定されているマスタバスの転送要求先判断部の１個から当該スレーブバスに対して接続すべき要求がある場合はそのマスタバスに接点をもつバススイッチを選択し、当該スレーブバスと接続することが想定されているマスタバスの転送要求先判断部の複数から当該スレーブバスに対して接続すべき要求がある場合は記憶部２０１に記憶されている識別情報が示すマスタバス以外のマスタバスに接点をもつバススイッチを選択する。
【００３４】
接続部２０３は、選択部２０２により選択されたバススイッチを用いて当該スレーブバスと当該バススイッチに対応するマスタバスとを接続させる。
書換え部２０４は、接続部２０３により接続されたマスタバスに対応する識別情報を記憶部２０１に記憶させる。
命令キャッシュバス９０１の転送要求先判断部２０５、データキャッシュバス９０２の転送要求先判断部２０６、及び、ＤＭＡバス９０３の転送要求先判断部２０７は、転送要求先のスレーブバスが何れであるかを判断して、転送要求先のスレーブバスに対応する調停部へその旨を連絡する。これにより、各調停部は転送要求の発生を知ることができる
なお、当該スレーブバスと接続することが想定されているマスタバスが３個以上ある場合においては、マスタバスの優先順位を、記憶部２０１に記憶された直前に接続したマスタバスの番号別に予め決めておいてもよい。例えば３個以上のＮ個のマスタバスに１〜Ｎの番号を付けると、マスタバスの優先順位は高い順に、記憶部２０１に記憶された番号が１の時には{２，３，．．．，Ｎ，１}、２の時には{３，．．．，Ｎ，１，２}、Ｍ（２≦Ｍ≦Ｎ−１）の時には、{Ｍ＋１，．．．，Ｎ，１，２，３，．．．，Ｍ}、Ｎの時には{１，２，３，．．．，Ｎ}、となる。
【００３５】
また、接続バスは２個以上のクロスバススイッチユニット間を接続するものであり、１個以上のクロスバススイッチユニットのマスタバスとなり、１個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット１４０のマスタバスとなり、メインクロスバススイッチユニット１２０のスレーブバスとなっている。
【００３６】
＜動作＞
図４は、本発明の実施の形態１に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
以下に、図４を用いて調停処理の手順を説明する。
（１）何れかのマスタバスに設けられた転送要求先判断部より、転送要求が発生するまで待つ（ステップＳ１）。
【００３７】
（２）転送要求が発生したら（ステップＳ１：Ｙｅｓ）、発生した転送要求が複数であるか否かを判断する（ステップＳ２）。
（３）発生した転送要求が複数である場合は（ステップＳ２：Ｙｅｓ）、選択部２０２が、発生した転送要求の中の１つに相当する、記憶部２０１に対応する識別情報が記憶されていないマスタバスに接点をもつバススイッチを１つ選択する。あるいは記憶部２０１に対応する識別情報が記憶されている直前に接続されたマスタバス別に予め決めておいたマスタバスの優先順位に従って、発生した転送要求の中の１つに相当するバススイッチを１つ選択する（ステップＳ３）。
【００３８】
（４）発生した転送要求が１つである場合は（ステップＳ２：Ｎｏ）発生した転送要求に相当するバススイッチを、発生した転送要求が複数である場合は選択されたバススイッチを、接続部２０３がＯＮにする（ステップＳ４）。
（５）書換え部２０４が、接続部２０３により接続されたマスタバスに対応する識別情報を記憶部２０１に記憶させる（ステップＳ５）。
【００３９】
（６）転送が終了するまで待つ（ステップＳ６）。
（７）転送が終了すると（ステップＳ６：Ｙｅｓ）、接続部２０３が、担当するバススイッチを全てＯＦＦにして、次の転送要求が発生していないかをチェックしにステップＳ１へ戻る（ステップＳ７）。
ここで、本発明の実施の形態１に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置からそれぞれ異なるデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記に説明した様に、それぞれのデスティネーションバスに対応するそれぞれの調停部が相応する接続をし、何れの転送要求も待たされることはない。
【００４０】
例えば、図２において、マイコンユニット９１０内のデータキャッシュからハードディスク等の低速アクセス主記憶９３４への転送要求と、ＤＭＡマネージャユニット９１１から周辺Ｉ／Ｏ９３５への転送要求と、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求とが同時に発生したとすると、低速アクセス主記憶バス９３２の調停部１２２がバススイッチ１２４をＯＮにしてデータキャッシュバス９０２と低速アクセス主記憶バス９３２とを接続し、周辺Ｉ／Ｏバス９０７の調停部１２１がバススイッチ１２５をＯＮにしてＤＭＡバス９０３と周辺Ｉ／Ｏバス９０７とを接続し、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４２をＯＮにしてＴＤバス９０４と高速アクセス主記憶バス９３１とを接続する。
【００４１】
また、例えば、マイコンユニット９１０内の命令キャッシュからＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求が発生したとすると、接続バス１６０の調停部１２３がバススイッチ１２６をＯＮにして命令キャッシュバス９０１と接続バス１６０とを接続し、続いて、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４３をＯＮにして接続バス１６０と高速アクセス主記憶バス９３１とを接続する。
【００４２】
また、本発明の実施の形態１に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置から同じデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記で説明した様に、このデスティネーションバスに対応する調停部が、このデスティネーションバスに接続されたバススイッチの１つを選択して接続し、選択されなかったバススイッチに対応する転送要求は待たされる。
【００４３】
例えば、マイコンユニット９１０内のデータキャッシュと、ＤＭＡマネージャユニット９１１と、トランスポートデコーダユニット９１２とから、ＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求が発生したとすると、接続バス１６０の調停部１２３がバススイッチ１２７及びバススイッチ１２８のどちらかを選択的にＯＮにしてデータキャッシュバス９０２及びＤＭＡバス９０３のどちらかを接続バス１６０と接続し、続いて、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４３及びバススイッチ１４２のどちらかを選択的にＯＮにして接続バス１６０及びＴＤバス９０４のどちらかを高速アクセス主記憶バス９３１と接続する。
【００４４】
ここで、注目すべきポイントの１つは、メインクロスバススイッチユニット１２０に接続されたソースバスとサブクロスバススイッチユニット１４０に接続されたデスティネーションバスとを接続する場合には２段階の調停を行うことになるので、サブクロスバススイッチユニット１４０に接続されたデスティネーションバスに対する、メインクロスバススイッチユニット１２０に接続されたソースバスの占有率が、サブクロスバススイッチユニット１４０に接続されたソースバスの占有率よりも相当低くなることである。ここでは、各調停部が各バススイッチを略均等な割合で選択するものであるので、高速アクセス主記憶バス９３１に対する占有率は、ＴＤバス９０４が１／２であり、他の各ソースバス９０１〜９０３がそれぞれ１／６である。
【００４５】
このことは、略均等な割合で選択を行うような比較的簡単な調停部を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。 特に、ＳＴＢ等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要がある。そこで、例えばいままでのＳＴＢでは、異なる割合で選択を行うような比較的複雑な調停回路によりＴＤバスの占有率を高くしていたのに対して、本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢでは、略均等な割合で選択を行うような比較的簡単な調停部を用いていながらもＴＤバスの占有率を高くすることを可能にしている。
【００４６】
また、２段階の調停を行うと、いままでよりも調停に係る時間が長くなってしまうのではないかという懸念があるが、２段階の調停に余分に１クロック掛かるものとしても、動作周波数が上がることによるメリットの方が大きければ十分な効果が期待できる。例えば、分割しない場合のクロスバススイッチユニットにおいて、クロスバス動作のクロック数を３クロック（マスタからクロスバススイッチユニットへのバス要求＋クロスバススイッチユニット調停＋スレーブへ伝達）とし、動作周波数を８０ＭＨｚとすると、この時のクロスバス動作に係る時間は、３×（１／８０ＭＨｚ）＝３７．５ｎｓであり、本発明の実施の形態１に係るクロスバススイッチ装置において、２段階の調停を行うクロスバス動作のクロック数を４クロック（マスタからメインクロスバススイッチユニットへのバス要求＋メインクロスバススイッチユニット調停とサブクロスバススイッチユニットへのバス要求＋サブクロスバススイッチユニット調停＋スレーブへ伝達）とし、動作周波数を１２０ＭＨｚとすると、この時のクロスバス動作に係る時間は、４×（１／１２０ＭＨｚ）＝３３．３ｎｓであるので、このような場合には十分な効果が得られる。また、たとえ２段階の調停を行うクロスバス動作に係る時間が、分割しない場合のクロスバススイッチユニットのクロスバス動作に係る時間よりも長くなってしまったとしても、全体の動作周波数が上がっているのでトータル的に効果が得られる場合もある。
【００４７】
以上のように、本発明の実施の形態１に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割することにより、配線効率がよくなり動作周波数が上がる。
（実施の形態２）
＜概要＞
本発明の実施の形態２に係るクロスバススイッチ装置は、実施の形態１に係るクロスバススイッチ装置の高速アクセス主記憶にＳＤＲＡＭを用い、サブクロスバススイッチユニットにおいて、ＳＤＲＡＭのバンク毎にスレーブバスを備えて、バンク別にマスタバスの接続を許すものである。
【００４８】
＜構成＞
図５は、本発明の実施の形態２に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態２に係るクロスバススイッチ装置は、メインクロスバススイッチユニット３２０、サブクロスバススイッチユニット３４０、接続バス３６０、及び、アクティブバンク伝達部３８０から構成されている。
【００４９】
図５に示すメインクロスバススイッチユニット３２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３がマスタバスの組として配線され、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、接続バス３６０がスレーブバスの組として配線され、当該マスタバスの組の中の１個のバスと当該スレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部３２１〜３２３を含む。
【００５０】
図５に示すサブクロスバススイッチユニット３４０は、ＳＤＲＡＭ９３６に接続されるＳＤＲＡＭ用デスティネーションバス９３７がデスティネーションバスとして配線され、ＳＤＲＡＭ９３６のバンクＡに対応するバンクＡ用内部スレーブバス３５１、及び、ＳＤＲＡＭ９３６のバンクＢに対応するバンクＢ用内部スレーブバス３５２をスレーブバスの組として含み、当該ソースバスと当該スレーブバスの何れかとを接続するメモリインターフェイス部３５０を含み、ＴＤバス９０４、及び、接続バス３６０がマスタバスの組として配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスの組の中の１個のバスとを接続するバススイッチを全ての組み合わせについて含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、マスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続するバンクアドレス判断付き調停部３４１〜３４２を含む。
【００５１】
なお、ここではトランスポートデコーダユニット９１２はバンクＡ用内部スレーブバス３５１、及び、バンクＢ用内部スレーブバス３５２にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバスは周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００５２】
メインクロスバススイッチユニット３２０がスレーブバス毎に備える調停部３２１〜３２３は、実施の形態１の調停部１２１〜１２３と同様なので、その説明を省略する。
サブクロスバススイッチユニット３４０が各バンク用の内部スレーブバス毎に備えるバンクアドレス判断付き調停部３４１〜３４２はそれぞれ、接続することが想定されている各マスタバス上のバンクアドレスを参照してマスタバス毎に接続すべきバンクを認識し、認識したバンクが各内部スレーブバスに対応するバンクと一致するマスタバスのみを接続対象とする。その他の機能は、実施の形態１の各調停部（１２１〜１２３，１４１）と同様である。
【００５３】
サブクロスバススイッチユニット３４０が備えるメモリインターフェイス部３５０は、ＳＤＲＡＭ用デスティネーションバス９３７と、現在有効なバンク用の内部スレーブバスの１個とを接続し、有効なバンクが切り替わるのに伴って、有効なバンクに対応する内部スレーブバスに切り替える。
また、接続バスは２個以上のクロスバススイッチユニット間を接続するものであり、１個以上のクロスバススイッチユニットのマスタバスとなり、１個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット３４０のマスタバスとなり、メインクロスバススイッチユニット３２０のスレーブバスとなっている。
【００５４】
また、アクティブバンク伝達部３８０は、サブクロスバススイッチユニット３４０のバススイッチの状態を、メインクロスバススイッチユニット３２０が備えるサブクロスバススイッチユニット３４０に対応する調停部３２３に伝達する。
ここで、メインクロスバススイッチユニット３２０が備える調停部３２３は、さらに、バンクアドレスよりバンクを判断する機能を備え、調停部３２３に対応する接続バスに対して、当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合には、対応するアクティブバンク伝達部により伝達されたサブクロスバススイッチユニットのバススイッチの状態に基づいて、現在使用されているバンクに対する転送要求の優先順位を下げることで、現在使用されていないバンクへの転送要求を優先させる。
【００５５】
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
＜動作＞
本発明の実施の形態２に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態１と同様なので、その説明を省略する。
【００５６】
以上のように、本発明の実施の形態２に係るクロスバススイッチ装置によれば、実施の形態１の効果に加えて、ＳＤＲＡＭのバンク毎に内部スレーブバスを備えそれぞれ異なるマスタバスと接続することができ、また、サブクロスバススイッチユニットからメインクロスバススイッチユニットへ、どのバンクがアクセス中であるのかを伝達することで、メインクロスバススイッチユニットがアクセス中でないバンクを優先的に接続するので、ＳＤＲＡＭのバンク間におけるアクセス並列度が向上し、転送を効率的に行うことができる。
（実施の形態３）
＜概要＞
本発明の実施の形態３に係るクロスバススイッチ装置は、分割しない場合のクロスバススイッチユニットにおいてマスタバス側に接続されていたソースバスを略均等に２つの組に分け、２つのメインクロスバススイッチユニットは、それぞれのソースバスの組がマスタバスとして配線され、接続すべきデスティネーションバスの数の接続バスがスレーブバスとして配線され、デスティネーションバス毎のサブクロスバススイッチユニットは、２つのメインクロスバススイッチユニットにスレーブバスとしてそれぞれ接続した接続バスの各１つずつがマスタバスとして配線され、当該デスティネーションバスがスレーブバスとして配線されることにより、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を複数に分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【００５７】
＜構成＞
図６は、本発明の実施の形態３に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態３に係るクロスバススイッチ装置は、第１メインクロスバススイッチユニット４１０、第２メインクロスバススイッチユニット４２０、第１サブクロスバススイッチユニット４３０、第２サブクロスバススイッチユニット４４０、第３サブクロスバススイッチユニット４５０、及び、第１〜６接続バス４６１〜４６６から構成されている。
【００５８】
図６に示す第１メインクロスバススイッチユニット４１０は、命令キャッシュバス９０１、及び、データキャッシュバス９０２がマスタバスの組として配線され、第１〜３接続バス４６１〜４６３がスレーブバスの組として配線される。また、第２メインクロスバススイッチユニット４２０は、ＤＭＡバス９０３、及び、ＴＤバス９０４がマスタバスの組として配線され、第４〜６接続バス４６４〜４６６がスレーブバスの組として配線される。
【００５９】
ここで、第１メインクロスバススイッチユニット４１０、及び、第２メインクロスバススイッチユニット４２０はそれぞれ、配線されたマスタバスの組の中の１個のバスと、配線されたスレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があったマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部４１１〜４１３、及び、調停部４２１〜４２３を含む。
【００６０】
図６に示す第１サブクロスバススイッチユニット４３０、第２サブクロスバススイッチユニット４４０、及び、第３サブクロスバススイッチユニット４５０はそれぞれ、第１〜２メインクロスバススイッチユニットのそれぞれから１個ずつの接続バスがマスタバスとして配線され、各ソースバスがスレーブバスとして配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスとを接続するバススイッチをマスタバス毎に含み、当該マスタバスの何れか１つを選択して当該スレーブバスと接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部４３１、調停部４４１、及び、調停部４５１を含む。
【００６１】
具体的には、第１サブクロスバススイッチユニット４３０は、第１接続バス４６１と第４接続バス４６４がマスタバスとして配線され、周辺Ｉ／Ｏバス９０７がスレーブバスとして配線され、第２サブクロスバススイッチユニット４４０は、第２接続バス４６２と第５接続バス４６５がマスタバスとして配線され、低速アクセス主記憶バス９３２がスレーブバスとして配線され、第３サブクロスバススイッチユニット４５０は、第３接続バス４６３と第６接続バス４６６がマスタバスとして配線され、高速アクセス主記憶バス９３１がスレーブバスとして配線される。
【００６２】
なお、ここではトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバス９０１は周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００６３】
各メインクロスバススイッチユニットと各サブクロスバススイッチユニットとがスレーブバス毎に備える調停部は、実施の形態１と同様なので、その説明を省略する。
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
【００６４】
＜動作＞
本発明の実施の形態３に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態１と同様なので、その説明を省略する。
以上のように、本発明の実施の形態３に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割することにより、配線効率がよくなり動作周波数が上がる。
【００６５】
なお、実施の形態１、２においてサブクロスバススイッチユニットは１個だけであったが、２個以上であってもよい。
また、実施の形態３においてソースバスを２組に分けたが、ソースバスを３組以上に分けて、メインクロスバススイッチユニットを分けた組の数だけ備えてもよい。
【００６６】
また、実施の形態３においてサブクロスバススイッチユニット毎のスレーブバスは１個であったが、２個以上であってもよい。
また、実施の形態１〜３において、各クロスバススイッチユニットに配線されたバスは一例であって、どの様なバスであってもよく、メインクロスバススイッチユニット、サブクロスバススイッチユニット、ソースバス、デスティネーションバス、及び、接続バス等の各数量は、これらの実施の形態で説明されたものに限られるものではなく、幾つであってもよい。特に、実施の形態１、２においてサブクロスバススイッチユニットのマスタ側に接続したソースバスはＴＤバス１個だけであったが、どの様なバスでもよく、２個以上であってもよい。要するに複数のクロスバススイッチユニットを備え、その間を接続バスで接続したものでありさえすれば、本発明の目的は達せられる。
【００６７】
【発明の効果】
本発明に係るクロスバススイッチ装置は、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線されることを特徴とする。
【００６８】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置は、２個以上の前記クロスバススイッチユニットを接続可能な接続バスを１個以上備えることを特徴とするものであってもよい。
【００６９】
これによって、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも１つは自身に配線されているソースバス中の１個のバスと当該接続バスとを接続可能であり、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも１つは自身に配線されているデスティネーションバス中の１個のバスと当該接続バスとを接続可能であることを特徴とするものであってもよい。
【００７０】
これによって、接続バスと接続バスにより接続可能なクロスバススイッチユニットによって、分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、接続可能なソースバス及び接続バスの中の複数から接続可能なデスティネーションバス及び別の接続バスの中の１個に対して接続すべき要求がある場合に接続すべき要求をしたバスの中の何れか１個を選択して選択したバスと接続すべき要求をされたバスとを接続することを特徴とするものであってもよい。
【００７１】
これによって、同一バスに対して複数の接続要求がある場合にも、いずれか１個を接続することができる。
本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００７２】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチ装置はさらに複数のソースバスと複数のデスティネーションバスとを備え、複数のソースバスにはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され何れかのクロスバススイッチユニットに配線され、複数のデスティネーションバスにはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され何れかのクロスバススイッチユニットに配線され、複数のクロスバススイッチユニットにはそれぞれ前記複数のソースバスの一部である２個以上のソースバスの組、複数の接続バスの組、及び、前記複数のソースバスの一部である１個以上のソースバスと１以上の接続バスの組の内のいずれか１組がマスタバスの組として配線され前記複数のデスティネーションバスの一部である１個以上のデスティネーションバスの組、１個以上の接続バスの組、及び、前記複数のデスティネーションバスの一部である１個以上のデスティネーションバスと１個以上の接続バスとの組の内のいずれか１組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であることを特徴とするものであってもよい。
【００７３】
これによって、複数のソースバスと複数のデスティネーションバスとが、複数のクロスバススイッチユニットに分担して配線されるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、配線されたスレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を選択して選択したマスタバスと当該スレーブバスとを接続させる調停手段を含むことを特徴とするものであってもよい。
【００７４】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合にも、いずれかのマスタバスを選択することができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとであり、ここでＮは１以上の整数とし、前記第１階層クロスバススイッチユニットには複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され、Ｎ個の前記第２階層クロスバススイッチユニットにはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線されることを特徴とするものであってもよい。
【００７５】
これによって、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段はそれぞれ対応するスレーブバスに接続が可能なマスタバスを略均等な割合で選択することを特徴とするものであってもよい。
【００７６】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなくなる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段は、それぞれ、直前に接続したマスタバスに対応する識別情報を記憶する記憶手段と、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合には記憶手段に記憶されている識別情報が示すマスタバス以外を選択する選択手段と、選択手段により選択されたマスタバスと当該スレーブバスとを接続させる接続手段と、接続手段により接続されたマスタバスに対応する識別情報を記憶手段に記憶させる書換え手段とを含むことを特徴とするものであってもよい。
【００７７】
これによって、調停手段の構造を比較的簡単にすることができる。
また、本発明に係るクロスバススイッチ装置において、高い占有率が必要なソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とするものであってもよい。
このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができるので、この様な配線が適する。
【００７８】
このことは、略均等な割合で選択を行うような比較的簡単な調停手段を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。
また、本発明に係るクロスバススイッチ装置において、前記第２階層クロスバススイッチユニットの何れかに配線される高い占有率を欲するソースバスはストリームデータの転送に用いられるものであることを特徴とするものであってもよい。
【００７９】
ＳＴＢ等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
例えば従来のＳＴＢでは、異なる割合で選択を行うような比較的複雑な調停回路によりＴＤバスの占有率を高くしていたのに対して、この構成によるクロスバススイッチ装置を用いたＳＴＢでは、略均等な割合で選択を行うような比較的簡単な調停手段を用いていながらもＴＤバスの占有率を高くすることを可能にしている。
【００８０】
また、本発明に係るクロスバススイッチ装置において、Ｎ個の前記第２階層クロスバススイッチユニットの内の少なくとも１個は、複数のバンクを持つメモリのバンク毎に対応するスレーブバスである複数の内部スレーブバスと、前記複数のバンクを持つメモリが接続されるデスティネーションバスであるメモリ用デスティネーションバスと、前記メモリ用デスティネーションバスと現在有効なバンクに対応する内部スレーブバスの１個とを接続し有効なバンクが切り替わるのに伴って有効なバンクに対応する内部スレーブバスに切り替えるメモリインターフェイスとを含み、当該第２階層クロスバススイッチユニットが含む内部スレーブバス毎の調停手段はそれぞれ、各マスタバス上のバンクアドレスを参照してバンクアドレスが当該調停手段毎の内部スレーブバスに対応するバンクのバンクアドレスと一致するマスタバスを接続対象とすることを特徴とするものであってもよい。
【００８１】
これによって、第２階層クロスバススイッチユニットの内の少なくとも１個は、ＳＤＲＡＭ等の複数のバンクを持つメモリのバンク毎に内部スレーブバスを含むので、この様なメモリをより効率よくアクセスできる。
また、本発明に係るクロスバススイッチ装置において、前記メモリインターフェイスを含む第２階層クロスバススイッチユニットは、さらに、当該第２階層クロスバススイッチユニットのバスの接続状態を前記第１階層クロスバススイッチユニットが備える当該第２階層クロスバススイッチユニットに対応する調停手段に伝達するアクティブバンク伝達手段を含み、前記第１階層クロスバススイッチユニットが備える当該第２階層クロスバススイッチユニットに対応する調停手段は、この調停手段に対応する接続バスに対して当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合に対応する第２階層クロスバススイッチユニットのアクティブバンク伝達手段により伝達された当該第２階層クロスバススイッチユニットのバスの接続状態に基づいて接続すべき要求をしたマスタバスの中の１個を選択して選択したマスタバスと当該接続バスとを接続させることを特徴とするものであってもよい。
【００８２】
これによって、アクティブバンク伝達手段が第２階層クロスバススイッチユニットにおけるバスの接続状態を第１階層クロスバススイッチユニットに伝達するので、第１階層クロスバススイッチユニットが接続を許される空いているバンクを知ることができ、より効率的な選択を行える。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第１階層クロスバススイッチユニットと１個以上の第２階層クロスバススイッチユニットとであり、複数の前記第１階層クロスバススイッチユニットには１個以上のソースバスの組がマスタバスの組として配線され１個以上の接続バスの組がスレーブバスの組として配線され、１個以上の前記第２階層クロスバススイッチユニットには前記第１階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつがマスタバスの組として配線されまた１個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【００８３】
これによって、クロスバススイッチ装置が、複数の第１階層クロスバススイッチユニットと１個以上の第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記第１階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
【００８４】
これによって、第１階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第１階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第１階層クロスバススイッチユニットとそれぞれ複数の第２〜第（Ｍ−１）階層クロスバススイッチユニットと１個以上の第Ｍ階層クロスバススイッチユニットとであり、ここでＭは３以上の整数とし、前記第１階層クロスバススイッチユニットには１個以上のソースバスの組がマスタバスの組として配線され１個以上の接続バスの組がスレーブバスの組として配線され、前記第２〜第（Ｍ−１）階層クロスバススイッチユニットには１つ数字の小さい階層の複数のクロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつが２個以上集まった接続バスの組がマスタバスの組として配線されまた１個以上の接続バスがスレーブバスとして配線され、前記第Ｍ階層クロスバススイッチユニットは第（Ｍ−１）階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつが２個以上集まった接続バスの組がマスタバスの組として配線されまた１個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【００８５】
これによって、クロスバススイッチ装置が、複数の第１階層クロスバススイッチユニットと、それぞれ複数の第２〜第（Ｍ−１）階層クロスバススイッチユニットと、１個以上の第Ｍ階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
【００８６】
また、本発明に係るクロスバススイッチ装置において、複数の前記第１階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
これによって、第１階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第１階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
【００８７】
本発明に係るシステムＬＳＩは、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の１個のソースバスと配線されているデスティネーションバス中の１個のデスティネーションバスとを接続可能であることを特徴とする。
【００８８】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
本発明に係るシステムＬＳＩは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００８９】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとＮ個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Ｎは１以上の整数とし、Ｎ個の前記接続バスはそれぞれ前記第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットの中の１個との間を接続可能にするものであり前記第２階層クロスバススイッチユニットのマスタバスとして配線され前記第１階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、第１階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、Ｎ個の第２階層クロスバススイッチユニットはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【００９０】
これによって、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【００９１】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図２】図１に示したクロスバススイッチ装置の構成を、簡略化して示す図である。
【図３】メインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３の内部の構成を示す図である。
【図４】本発明の実施の形態１に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
【図５】本発明の実施の形態２に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図６】本発明の実施の形態３に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図７】システムＬＳＩ化されていないＳＴＢの構成を示す図である。
【図８】システムＬＳＩ化されたＳＴＢの構成を示す図である。
【図９】ＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図１０】図９に示したバススイッチユニット９２０の構成を、簡略化して示す図である。
【図１１】クロスバススイッチを用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図１２】図１１に示したクロスバススイッチユニット９４０の構成を、簡略化して示す図である。
【符号の説明】
１２０ メインクロスバススイッチユニット
１２１〜１２３ 調停部
１２４〜１２８ バススイッチ
１４０ サブクロスバススイッチユニット
１４１ 調停部
１４２〜１４３ バススイッチ
１６０ 接続バス
２０１ 記憶部
２０２ 選択部
２０３ 接続部
２０４ 書換え部
２０５ 命令キャッシュバスの転送要求先判断部
２０６ データキャッシュバスの転送要求先判断部
２０７ ＤＭＡバスの転送要求先判断部
３２０ メインクロスバススイッチユニット
３２１〜３２３ 調停部
３４０ サブクロスバススイッチユニット
３４１〜３４２ 調停部
３５０ メモリインターフェイス部
３５１ バンクＡ用内部スレーブバス
３５２ バンクＢ用内部スレーブバス
３６０ 接続バス
３８０ アクティブバンク伝達部
４１０ 第１メインクロスバススイッチユニット
４１１〜４１３ 調停部
４２０ 第２メインクロスバススイッチユニット
４２１〜４２３ 調停部
４３０ 第１サブクロスバススイッチユニット
４３１ 調停部
４４０ 第２サブクロスバススイッチユニット
４４１ 調停部
４５０ 第３サブクロスバススイッチユニット
４５１ 調停部
４６１〜４６６ 接続バス
９０１ 命令キャッシュバス
９０２ データキャッシュバス
９０３ ＤＭＡバス
９０４ ＴＤバス
９０５ Ｉ／Ｆユニット
９０６ Ｉ／Ｆユニット
９０７ 周辺Ｉ／Ｏバス
９０８ 主記憶バス
９１０ マイコンユニット
９１１ ＤＭＡマネージャユニット
９１２ トランスポートデコーダユニット
９２０ バススイッチユニット
９２１ 調停部
９３１ 高速アクセス主記憶バス
９３２ 低速アクセス主記憶バス
９３３ 高速アクセス主記憶
９３４ 低速アクセス主記憶
９３５ 周辺Ｉ／Ｏ
９３６ ＳＤＲＡＭ
９３７ ＳＤＲＡＭ用デスティネーションバス
９４０ クロスバススイッチユニット
９４１〜９４２ 調停部
９４３〜９４４ バススイッチ
【発明の属する技術分野】
本発明は、複数のソース装置の内の任意の１つと複数のデスティネーション装置の内の任意の１つとを２組以上同時に接続することができるクロスバススイッチ装置、及び、システムＬＳＩに関する。
【０００２】
【従来の技術】
近年、複数のＬＳＩを相互に接続することによりプリント基板上で実現されていたシステムを１個のＬＳＩに集積化する、いわゆるシステムＬＳＩ化が行われ始めている。
システムＬＳＩ化のメリットとしては、まず小型化によるコストダウンがあげられる。さらに、トランジスタサイズの小型化によるトランジスタのスイッチング遅延時間の減少や、配線長の短縮による信号伝達遅延時間の減少等がある。
【０００３】
ここで、トランジスタのスイッチング遅延時間は、プロセス技術のルールが微細になりトランジスタサイズが小型化されるにつれて著しく減少するが、配線による信号伝達遅延時間の方は、多少プロセス技術のルールが微細になっても著しくは減少しない。プロセス技術のルールが微細になればなる程、遅延時間全体に対する配線による信号伝達遅延時間の割合が増える。一例として、遅延時間全体に対する配線による信号伝達遅延時間の割合は、０．２５ｕｍルールのプロセス技術で製造されたＬＳＩの場合はおよそ５０％であるが、０．１８ｕｍルールのプロセス技術で製造されたＬＳＩの場合はおよそ８０％である。このことからわかるように、遅延時間全体をさらに減少させる為には、配線による信号伝達遅延時間を減少させることが必須であり、また、その為には機能を損なうことなくより効率的なパターン設計を行う必要がある。
【０００４】
次に、デジタル放送受信機（以下、「ＳＴＢ」と記す）を例にとって、システムＬＳＩ化について説明する。
図７は、システムＬＳＩ化されていないＳＴＢの構成を示す図である。
図７に示す様に、複数のＬＳＩを用いたＳＴＢは、複数のＬＳＩ（“マイコン”、“トランスポートデコーダ”、“ＡＶデコーダ”、“Ｍｏｄｅｍ”、“Ｇｌｕｅ−ＡＳＩＣ”、“ＤＲＡＭ”、“ＲＯＭ”）が、プリント基板上に配置されたアドレスバスとデータバスとにより相互接続されており、各ＬＳＩはそれぞれ、対応するデバイス類と接続されている。
【０００５】
図８は、システムＬＳＩ化されたＳＴＢの構成を示す図である。
図８に示す様に、システムＬＳＩ化されたＳＴＢは、図７に示した様な各バスにより相互接続された複数のＬＳＩの大部分を１個のＬＳＩに集積化したＳＴＢシステムＬＳＩと、メモリ類（“ＦＬＡＳＨ−ＲＯＭ”、“ＳＤＲＡＭ”）と、デバイス類とを備える。
【０００６】
図９は、ＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。また、ＳＴＢシステムＬＳＩ内部の各構成要素をユニットと呼ぶものとする。
図９に示す様に、主記憶バス９０８は、ＳＤＲＡＭ Ｉ／Ｆユニット９０５とＥｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６と周辺Ｉ／Ｏ Ｂｕｓ９０７と（以下、これらのユニット又はこのバスに接続される様なデータの転送を要求される側の装置を「デスティネーション装置」と記す）に接続され、マイコンユニット９１０内の命令キャッシュに接続された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに接続されたデータキャッシュバス９０２、ＤＭＡマネージャユニット９１１に接続されたＤＭＡバス９０３、トランスポートデコーダユニット９１２に接続されたＴＤバス９０４（以下、これらのバス９０１〜９０４に接続される様な、データの転送を要求する側の装置を「ソース装置」と記す）、及び、主記憶バス９０８がバススイッチユニット９２０に配線されている。
【０００７】
図１０は、図９に示したバススイッチユニット９２０の構成を、簡略化して示す図である。なお、この図には、バススイッチユニットに接続された各ユニットも記載している。
図１０に示すバススイッチユニット９２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、及び、ＴＤバス９０４の何れか１つを選択して主記憶バス９０８と接続することができる。
【０００８】
ここで、ソース装置とデスティネーション装置とがそれぞれ異なる２つの転送要求が同時に発生した場合、例えば、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の主記憶への転送要求と、マイコンユニット９１０内のデータキャッシュから何れかのＩＯデバイスへの転送要求とが同時に発生したとすると、バススイッチユニット９２０内の調停部９２１が、どちらか一方の転送要求を選択して相応するバススイッチをＯＮにすることで、選択した転送要求に対応するマスタバスとスレーブバスとを接続し、選択されなかった転送要求は待たされる。
【０００９】
しかしながら、本来、これらの２つの転送要求が指示する転送はソース装置とデスティネーション装置とがそれぞれ異なるので同時実行が可能であるはずなのに、デスティネーション装置側のバスが共有である為にどちらか一方の転送要求は待たされざるを得ない。
この問題を解決する技術の１つに、クロスバススイッチを用いる方法がある。
【００１０】
図１１は、クロスバススイッチを用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。
図１１に示す様に、マイコンユニット９１０内の命令キャッシュに配線された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに配線されたデータキャッシュバス９０２、ＤＭＡマネージャユニット９１１に配線されたＤＭＡバス９０３、及び、トランスポートデコーダユニット９１２に配線されたＴＤバス９０４（以下、ソース装置に接続されるこれらのバスを「ソースバス」と記す）がクロスバススイッチユニット９４０に配線され、同様に、ＳＤＲＡＭ Ｉ／Ｆユニット９０５に配線された高速アクセス主記憶バス９３１、Ｅｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６に配線された低速アクセス主記憶バス９３２、及び、周辺Ｉ／Ｏバス９０７（以下、デスティネーション装置に接続されるこれらのバスを「デスティネーションバス」と記す）がクロスバススイッチユニット９４０に配線されている。
【００１１】
図１２は、図１１に示したクロスバススイッチユニット９４０の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチユニットに接続された各ユニットも記載している。
図１２に示すクロスバススイッチユニット９４０は、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、高速アクセス主記憶バス９３１（以下、これら、バスの接続を要求される側のバスを総称して「スレーブバス」と記す）毎に、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、及び、ＴＤバス９０４（以下、これらバスの接続を要求する側のバスを総称して「マスタバス」と記す）の何れか１つを選択して接続することができる。
【００１２】
なお、ここではトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバス９０１は周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００１３】
ここで、バススイッチユニット９２０の場合と同様に、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求１と、マイコンユニット９１０内のデータキャッシュからハードディスク等の低速アクセス主記憶９３４への転送要求２とが同時に発生したとすると、クロスバススイッチユニット９４０内の調停部９４１が転送要求１に相応するバススイッチ９４３をＯＮにすることでＴＤバス９０４と高速アクセス主記憶バス９３１とを接続し、クロスバススイッチユニット９４０内の調停部９４２が転送要求２に相応するバススイッチ９４４をＯＮにすることでデータキャッシュバス９０２と低速アクセス主記憶バス９３２とを接続するので、何れの転送要求も待たされることはない。
【００１４】
要するにクロスバススイッチユニットを用いたＳＴＢシステムＬＳＩでは、図１０に示したバススイッチユニット９２０とは異なり、デスティネーション装置側の各スレーブバスがそれぞれ独立していてスレーブバス毎に調停を行える為に、ソース装置とデスティネーション装置とがそれぞれ異なる転送要求は待たされることがなく、これらの転送要求が指示する転送は同時に実行されうるのでシステム性能の向上が期待できる。
【００１５】
【発明が解決しようとする課題】
しかしながら、この様なクロスバススイッチユニットを用いたＳＴＢシステムＬＳＩは、クロスバススイッチユニットに大部分のバスを配線しなければならない。図１２に示したクロスバススイッチユニット９４０では、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３、ＴＤバス９０４、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、高速アクセス主記憶バス９３１の７つのバスを配線しなければならない。ここでバス１つあたりの信号線の数を６４本とすると、４４８本（６４本Ｘ７）もの配線が集中することになる。これほどの配線を１箇所で取り回すとなると、どうしても配線長が長くならざるを得ないので、配線効率が悪くなり、信号伝達遅延時間の増加が顕著に現われ、動作周波数が頭打ちとなる。
【００１６】
そこで、本発明はかかる問題点に鑑みてなされたものであり、ソース装置とデスティネーション装置とがそれぞれ異なる２つ以上の転送要求が指示する転送を同時に実行でき、且つ、バスの配線を１箇所に集中させずに配線効率を良くしたクロスバススイッチ装置、及び、システムＬＳＩ等を提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線されることを特徴とする。
【００１８】
この構成によれば、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
よって、配線効率を良くすることができる。
上記目的を達成するために、本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００１９】
この構成によれば、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
上記目的を達成するために、本発明に係るシステムＬＳＩは、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の１個のソースバスと配線されているデスティネーションバス中の１個のデスティネーションバスとを接続可能であることを特徴とする。
【００２０】
上記目的を達成するために、本発明に係るシステムＬＳＩは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００２１】
上記目的を達成するために、本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとＮ個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Ｎは１以上の整数とし、Ｎ個の前記接続バスはそれぞれ前記第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットの中の１個との間を接続可能にするものであり前記第２階層クロスバススイッチユニットのマスタバスとして配線され前記第１階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、第１階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、Ｎ個の第２階層クロスバススイッチユニットはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【００２２】
この構成によれば、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【００２３】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【００２４】
【発明の実施の形態】
（実施の形態１）
＜概要＞
本発明の実施の形態１に係るクロスバススイッチ装置は、クロスバススイッチユニットにおいてマスタバス側に接続されていたＴＤバスと、クロスバススイッチユニットにおいてマスタバス側に接続されていたＴＤバス以外のバスとを回路上で隔離し、メインクロスバススイッチユニットにＴＤバス以外のバスをマスタバスとして配線し、サブクロスバススイッチユニットにＴＤバスをマスタバスとして配線し、これら２つのクロスバススイッチユニット間を接続バスで接続可能とすることにより、いままでのクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【００２５】
＜構成＞
図１は、本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。なお、この図には各ポートを介して接続される外部素子等（“ＳＤＲＡＭ”、“ＲＯＭ”、“Ｏｔｈｅｒ ｄｅｖｉｃｅｓ”、“ＳＤＲＡＭ”）も記載している。
【００２６】
本発明の実施の形態１に係るクロスバススイッチ装置は、メインクロスバススイッチユニット１２０、サブクロスバススイッチユニット１４０、及び、接続バス１６０から構成されている。
図１に示す様に、マイコンユニット９１０内の命令キャッシュに配線された命令キャッシュバス９０１、マイコンユニット９１０内のデータキャッシュに配線されたデータキャッシュバス９０２、及び、ＤＭＡマネージャユニット９１１に配線されたＤＭＡバス９０３からなるソースバスが、マスタバスとしてメインクロスバススイッチユニット１２０に配線され、同様に、Ｅｘｔｅｒｎａｌ Ｄｅｖｉｃｅ Ｉ／Ｆユニット９０６に配線された低速アクセス主記憶バス９３２、周辺Ｉ／Ｏバス９０７からなるデスティネーションバス、及び、接続バス１６０がスレーブバスとしてメインクロスバススイッチユニット１２０に配線されている。
【００２７】
また、トランスポートデコーダユニット９１２に配線されたＴＤバス９０４からなるソースバスと接続バス１６０とがマスタバスとしてサブクロスバススイッチユニット１４０に配線され、ＳＤＲＡＭ Ｉ／Ｆユニット９０５に配線された高速アクセス主記憶バス９３１からなるデスティネーションバスがスレーブバスとしてサブクロスバススイッチユニット１４０に配線されている。
【００２８】
図２は、図１に示したクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
図２に示すメインクロスバススイッチユニット１２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３がマスタバスの組として配線され、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、接続バス１６０がスレーブバスの組として配線され、当該マスタバスの組の中の１個のバスと当該スレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部１２１〜１２３を含む。
【００２９】
図２に示すサブクロスバススイッチユニット１４０は、高速アクセス主記憶バス９３１がスレーブバスとして配線され、ＴＤバス９０４、及び、接続バス１６０がマスタバスの組として配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスとを接続するバススイッチを全ての組み合わせについて含み、当該マスタバスの何れか１つを選択して当該スレーブバスと接続することができる。さらに、当該スレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部１４１を含む。
【００３０】
なお、ここでもトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバスは周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００３１】
メインクロスバススイッチユニット１２０、及び、サブクロスバススイッチユニット１４０がスレーブバス毎に備える各調停部はそれぞれ、対応するスレーブバスに接点をもつバススイッチを、通常のラウンドロビン方式などの均等割付の調停方式を採用して略均等な割合で選択するものである。ここでは、代表してメインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３について説明する。
【００３２】
図３は、メインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３の内部の構成を示す図である。
図３に示す調停部１２３は、記憶部２０１、選択部２０２、接続部２０３、書換え部２０４を含む。
また、図２には図示はしていないが、図３には各マスタバス毎に設けられた転送要求先判断部、命令キャッシュバス９０１の転送要求先判断部２０５、データキャッシュバス９０２の転送要求先判断部２０６、及び、ＤＭＡバス９０３の転送要求先判断部２０７を記載している。
【００３３】
記憶部２０１は、例えばメモリ素子であり、直前に接続したマスタバスに対応する識別情報を記憶する。
選択部２０２は、対応するスレーブバスと接続することが想定されているマスタバスの転送要求先判断部の１個から当該スレーブバスに対して接続すべき要求がある場合はそのマスタバスに接点をもつバススイッチを選択し、当該スレーブバスと接続することが想定されているマスタバスの転送要求先判断部の複数から当該スレーブバスに対して接続すべき要求がある場合は記憶部２０１に記憶されている識別情報が示すマスタバス以外のマスタバスに接点をもつバススイッチを選択する。
【００３４】
接続部２０３は、選択部２０２により選択されたバススイッチを用いて当該スレーブバスと当該バススイッチに対応するマスタバスとを接続させる。
書換え部２０４は、接続部２０３により接続されたマスタバスに対応する識別情報を記憶部２０１に記憶させる。
命令キャッシュバス９０１の転送要求先判断部２０５、データキャッシュバス９０２の転送要求先判断部２０６、及び、ＤＭＡバス９０３の転送要求先判断部２０７は、転送要求先のスレーブバスが何れであるかを判断して、転送要求先のスレーブバスに対応する調停部へその旨を連絡する。これにより、各調停部は転送要求の発生を知ることができる
なお、当該スレーブバスと接続することが想定されているマスタバスが３個以上ある場合においては、マスタバスの優先順位を、記憶部２０１に記憶された直前に接続したマスタバスの番号別に予め決めておいてもよい。例えば３個以上のＮ個のマスタバスに１〜Ｎの番号を付けると、マスタバスの優先順位は高い順に、記憶部２０１に記憶された番号が１の時には{２，３，．．．，Ｎ，１}、２の時には{３，．．．，Ｎ，１，２}、Ｍ（２≦Ｍ≦Ｎ−１）の時には、{Ｍ＋１，．．．，Ｎ，１，２，３，．．．，Ｍ}、Ｎの時には{１，２，３，．．．，Ｎ}、となる。
【００３５】
また、接続バスは２個以上のクロスバススイッチユニット間を接続するものであり、１個以上のクロスバススイッチユニットのマスタバスとなり、１個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット１４０のマスタバスとなり、メインクロスバススイッチユニット１２０のスレーブバスとなっている。
【００３６】
＜動作＞
図４は、本発明の実施の形態１に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
以下に、図４を用いて調停処理の手順を説明する。
（１）何れかのマスタバスに設けられた転送要求先判断部より、転送要求が発生するまで待つ（ステップＳ１）。
【００３７】
（２）転送要求が発生したら（ステップＳ１：Ｙｅｓ）、発生した転送要求が複数であるか否かを判断する（ステップＳ２）。
（３）発生した転送要求が複数である場合は（ステップＳ２：Ｙｅｓ）、選択部２０２が、発生した転送要求の中の１つに相当する、記憶部２０１に対応する識別情報が記憶されていないマスタバスに接点をもつバススイッチを１つ選択する。あるいは記憶部２０１に対応する識別情報が記憶されている直前に接続されたマスタバス別に予め決めておいたマスタバスの優先順位に従って、発生した転送要求の中の１つに相当するバススイッチを１つ選択する（ステップＳ３）。
【００３８】
（４）発生した転送要求が１つである場合は（ステップＳ２：Ｎｏ）発生した転送要求に相当するバススイッチを、発生した転送要求が複数である場合は選択されたバススイッチを、接続部２０３がＯＮにする（ステップＳ４）。
（５）書換え部２０４が、接続部２０３により接続されたマスタバスに対応する識別情報を記憶部２０１に記憶させる（ステップＳ５）。
【００３９】
（６）転送が終了するまで待つ（ステップＳ６）。
（７）転送が終了すると（ステップＳ６：Ｙｅｓ）、接続部２０３が、担当するバススイッチを全てＯＦＦにして、次の転送要求が発生していないかをチェックしにステップＳ１へ戻る（ステップＳ７）。
ここで、本発明の実施の形態１に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置からそれぞれ異なるデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記に説明した様に、それぞれのデスティネーションバスに対応するそれぞれの調停部が相応する接続をし、何れの転送要求も待たされることはない。
【００４０】
例えば、図２において、マイコンユニット９１０内のデータキャッシュからハードディスク等の低速アクセス主記憶９３４への転送要求と、ＤＭＡマネージャユニット９１１から周辺Ｉ／Ｏ９３５への転送要求と、トランスポートデコーダユニット９１２からＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求とが同時に発生したとすると、低速アクセス主記憶バス９３２の調停部１２２がバススイッチ１２４をＯＮにしてデータキャッシュバス９０２と低速アクセス主記憶バス９３２とを接続し、周辺Ｉ／Ｏバス９０７の調停部１２１がバススイッチ１２５をＯＮにしてＤＭＡバス９０３と周辺Ｉ／Ｏバス９０７とを接続し、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４２をＯＮにしてＴＤバス９０４と高速アクセス主記憶バス９３１とを接続する。
【００４１】
また、例えば、マイコンユニット９１０内の命令キャッシュからＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求が発生したとすると、接続バス１６０の調停部１２３がバススイッチ１２６をＯＮにして命令キャッシュバス９０１と接続バス１６０とを接続し、続いて、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４３をＯＮにして接続バス１６０と高速アクセス主記憶バス９３１とを接続する。
【００４２】
また、本発明の実施の形態１に係るクロスバススイッチ装置において、それぞれ異なるソースバスに接続されたソース装置から同じデスティネーションバスを介するデータ転送要求がほぼ同時に発生したとすると、上記で説明した様に、このデスティネーションバスに対応する調停部が、このデスティネーションバスに接続されたバススイッチの１つを選択して接続し、選択されなかったバススイッチに対応する転送要求は待たされる。
【００４３】
例えば、マイコンユニット９１０内のデータキャッシュと、ＤＭＡマネージャユニット９１１と、トランスポートデコーダユニット９１２とから、ＳＤＲＡＭ等の高速アクセス主記憶９３３への転送要求が発生したとすると、接続バス１６０の調停部１２３がバススイッチ１２７及びバススイッチ１２８のどちらかを選択的にＯＮにしてデータキャッシュバス９０２及びＤＭＡバス９０３のどちらかを接続バス１６０と接続し、続いて、高速アクセス主記憶バス９３１の調停部１４１がバススイッチ１４３及びバススイッチ１４２のどちらかを選択的にＯＮにして接続バス１６０及びＴＤバス９０４のどちらかを高速アクセス主記憶バス９３１と接続する。
【００４４】
ここで、注目すべきポイントの１つは、メインクロスバススイッチユニット１２０に接続されたソースバスとサブクロスバススイッチユニット１４０に接続されたデスティネーションバスとを接続する場合には２段階の調停を行うことになるので、サブクロスバススイッチユニット１４０に接続されたデスティネーションバスに対する、メインクロスバススイッチユニット１２０に接続されたソースバスの占有率が、サブクロスバススイッチユニット１４０に接続されたソースバスの占有率よりも相当低くなることである。ここでは、各調停部が各バススイッチを略均等な割合で選択するものであるので、高速アクセス主記憶バス９３１に対する占有率は、ＴＤバス９０４が１／２であり、他の各ソースバス９０１〜９０３がそれぞれ１／６である。
【００４５】
このことは、略均等な割合で選択を行うような比較的簡単な調停部を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。 特に、ＳＴＢ等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要がある。そこで、例えばいままでのＳＴＢでは、異なる割合で選択を行うような比較的複雑な調停回路によりＴＤバスの占有率を高くしていたのに対して、本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢでは、略均等な割合で選択を行うような比較的簡単な調停部を用いていながらもＴＤバスの占有率を高くすることを可能にしている。
【００４６】
また、２段階の調停を行うと、いままでよりも調停に係る時間が長くなってしまうのではないかという懸念があるが、２段階の調停に余分に１クロック掛かるものとしても、動作周波数が上がることによるメリットの方が大きければ十分な効果が期待できる。例えば、分割しない場合のクロスバススイッチユニットにおいて、クロスバス動作のクロック数を３クロック（マスタからクロスバススイッチユニットへのバス要求＋クロスバススイッチユニット調停＋スレーブへ伝達）とし、動作周波数を８０ＭＨｚとすると、この時のクロスバス動作に係る時間は、３×（１／８０ＭＨｚ）＝３７．５ｎｓであり、本発明の実施の形態１に係るクロスバススイッチ装置において、２段階の調停を行うクロスバス動作のクロック数を４クロック（マスタからメインクロスバススイッチユニットへのバス要求＋メインクロスバススイッチユニット調停とサブクロスバススイッチユニットへのバス要求＋サブクロスバススイッチユニット調停＋スレーブへ伝達）とし、動作周波数を１２０ＭＨｚとすると、この時のクロスバス動作に係る時間は、４×（１／１２０ＭＨｚ）＝３３．３ｎｓであるので、このような場合には十分な効果が得られる。また、たとえ２段階の調停を行うクロスバス動作に係る時間が、分割しない場合のクロスバススイッチユニットのクロスバス動作に係る時間よりも長くなってしまったとしても、全体の動作周波数が上がっているのでトータル的に効果が得られる場合もある。
【００４７】
以上のように、本発明の実施の形態１に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割することにより、配線効率がよくなり動作周波数が上がる。
（実施の形態２）
＜概要＞
本発明の実施の形態２に係るクロスバススイッチ装置は、実施の形態１に係るクロスバススイッチ装置の高速アクセス主記憶にＳＤＲＡＭを用い、サブクロスバススイッチユニットにおいて、ＳＤＲＡＭのバンク毎にスレーブバスを備えて、バンク別にマスタバスの接続を許すものである。
【００４８】
＜構成＞
図５は、本発明の実施の形態２に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態２に係るクロスバススイッチ装置は、メインクロスバススイッチユニット３２０、サブクロスバススイッチユニット３４０、接続バス３６０、及び、アクティブバンク伝達部３８０から構成されている。
【００４９】
図５に示すメインクロスバススイッチユニット３２０は、命令キャッシュバス９０１、データキャッシュバス９０２、ＤＭＡバス９０３がマスタバスの組として配線され、周辺Ｉ／Ｏバス９０７、低速アクセス主記憶バス９３２、及び、接続バス３６０がスレーブバスの組として配線され、当該マスタバスの組の中の１個のバスと当該スレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部３２１〜３２３を含む。
【００５０】
図５に示すサブクロスバススイッチユニット３４０は、ＳＤＲＡＭ９３６に接続されるＳＤＲＡＭ用デスティネーションバス９３７がデスティネーションバスとして配線され、ＳＤＲＡＭ９３６のバンクＡに対応するバンクＡ用内部スレーブバス３５１、及び、ＳＤＲＡＭ９３６のバンクＢに対応するバンクＢ用内部スレーブバス３５２をスレーブバスの組として含み、当該ソースバスと当該スレーブバスの何れかとを接続するメモリインターフェイス部３５０を含み、ＴＤバス９０４、及び、接続バス３６０がマスタバスの組として配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスの組の中の１個のバスとを接続するバススイッチを全ての組み合わせについて含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができる。さらに、スレーブバス毎に、マスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続するバンクアドレス判断付き調停部３４１〜３４２を含む。
【００５１】
なお、ここではトランスポートデコーダユニット９１２はバンクＡ用内部スレーブバス３５１、及び、バンクＢ用内部スレーブバス３５２にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバスは周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００５２】
メインクロスバススイッチユニット３２０がスレーブバス毎に備える調停部３２１〜３２３は、実施の形態１の調停部１２１〜１２３と同様なので、その説明を省略する。
サブクロスバススイッチユニット３４０が各バンク用の内部スレーブバス毎に備えるバンクアドレス判断付き調停部３４１〜３４２はそれぞれ、接続することが想定されている各マスタバス上のバンクアドレスを参照してマスタバス毎に接続すべきバンクを認識し、認識したバンクが各内部スレーブバスに対応するバンクと一致するマスタバスのみを接続対象とする。その他の機能は、実施の形態１の各調停部（１２１〜１２３，１４１）と同様である。
【００５３】
サブクロスバススイッチユニット３４０が備えるメモリインターフェイス部３５０は、ＳＤＲＡＭ用デスティネーションバス９３７と、現在有効なバンク用の内部スレーブバスの１個とを接続し、有効なバンクが切り替わるのに伴って、有効なバンクに対応する内部スレーブバスに切り替える。
また、接続バスは２個以上のクロスバススイッチユニット間を接続するものであり、１個以上のクロスバススイッチユニットのマスタバスとなり、１個以上のクロスバススイッチユニットのスレーブバスとなる。ここでは、サブクロスバススイッチユニット３４０のマスタバスとなり、メインクロスバススイッチユニット３２０のスレーブバスとなっている。
【００５４】
また、アクティブバンク伝達部３８０は、サブクロスバススイッチユニット３４０のバススイッチの状態を、メインクロスバススイッチユニット３２０が備えるサブクロスバススイッチユニット３４０に対応する調停部３２３に伝達する。
ここで、メインクロスバススイッチユニット３２０が備える調停部３２３は、さらに、バンクアドレスよりバンクを判断する機能を備え、調停部３２３に対応する接続バスに対して、当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合には、対応するアクティブバンク伝達部により伝達されたサブクロスバススイッチユニットのバススイッチの状態に基づいて、現在使用されているバンクに対する転送要求の優先順位を下げることで、現在使用されていないバンクへの転送要求を優先させる。
【００５５】
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
＜動作＞
本発明の実施の形態２に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態１と同様なので、その説明を省略する。
【００５６】
以上のように、本発明の実施の形態２に係るクロスバススイッチ装置によれば、実施の形態１の効果に加えて、ＳＤＲＡＭのバンク毎に内部スレーブバスを備えそれぞれ異なるマスタバスと接続することができ、また、サブクロスバススイッチユニットからメインクロスバススイッチユニットへ、どのバンクがアクセス中であるのかを伝達することで、メインクロスバススイッチユニットがアクセス中でないバンクを優先的に接続するので、ＳＤＲＡＭのバンク間におけるアクセス並列度が向上し、転送を効率的に行うことができる。
（実施の形態３）
＜概要＞
本発明の実施の形態３に係るクロスバススイッチ装置は、分割しない場合のクロスバススイッチユニットにおいてマスタバス側に接続されていたソースバスを略均等に２つの組に分け、２つのメインクロスバススイッチユニットは、それぞれのソースバスの組がマスタバスとして配線され、接続すべきデスティネーションバスの数の接続バスがスレーブバスとして配線され、デスティネーションバス毎のサブクロスバススイッチユニットは、２つのメインクロスバススイッチユニットにスレーブバスとしてそれぞれ接続した接続バスの各１つずつがマスタバスとして配線され、当該デスティネーションバスがスレーブバスとして配線されることにより、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を複数に分割するものであり、配線効率がよくなり動作周波数が上がることを期待するものである。
【００５７】
＜構成＞
図６は、本発明の実施の形態３に係るクロスバススイッチ装置の構成を、簡略化して示す図である。なお、この図には、クロスバススイッチ装置に接続された各ユニットも記載している。
本発明の実施の形態３に係るクロスバススイッチ装置は、第１メインクロスバススイッチユニット４１０、第２メインクロスバススイッチユニット４２０、第１サブクロスバススイッチユニット４３０、第２サブクロスバススイッチユニット４４０、第３サブクロスバススイッチユニット４５０、及び、第１〜６接続バス４６１〜４６６から構成されている。
【００５８】
図６に示す第１メインクロスバススイッチユニット４１０は、命令キャッシュバス９０１、及び、データキャッシュバス９０２がマスタバスの組として配線され、第１〜３接続バス４６１〜４６３がスレーブバスの組として配線される。また、第２メインクロスバススイッチユニット４２０は、ＤＭＡバス９０３、及び、ＴＤバス９０４がマスタバスの組として配線され、第４〜６接続バス４６４〜４６６がスレーブバスの組として配線される。
【００５９】
ここで、第１メインクロスバススイッチユニット４１０、及び、第２メインクロスバススイッチユニット４２０はそれぞれ、配線されたマスタバスの組の中の１個のバスと、配線されたスレーブバスの組の中の１個のバスとを接続するバススイッチを、接続することが想定されている組み合わせ毎に含み、スレーブバス毎に、当該マスタバスの何れか１つを選択して接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があったマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部４１１〜４１３、及び、調停部４２１〜４２３を含む。
【００６０】
図６に示す第１サブクロスバススイッチユニット４３０、第２サブクロスバススイッチユニット４４０、及び、第３サブクロスバススイッチユニット４５０はそれぞれ、第１〜２メインクロスバススイッチユニットのそれぞれから１個ずつの接続バスがマスタバスとして配線され、各ソースバスがスレーブバスとして配線され、配線されたマスタバスの組の中の１個のバスと配線されたスレーブバスとを接続するバススイッチをマスタバス毎に含み、当該マスタバスの何れか１つを選択して当該スレーブバスと接続することができ、さらに、あるスレーブバスと接続することが想定されているマスタバスの複数から当該スレーブバスに対して接続すべき要求がある場合に、当該スレーブバスに接点を持つバススイッチの中の１個を選択して、接続すべき要求があるマスタバスの中の１個のバスと当該スレーブバスとを接続させる調停部４３１、調停部４４１、及び、調停部４５１を含む。
【００６１】
具体的には、第１サブクロスバススイッチユニット４３０は、第１接続バス４６１と第４接続バス４６４がマスタバスとして配線され、周辺Ｉ／Ｏバス９０７がスレーブバスとして配線され、第２サブクロスバススイッチユニット４４０は、第２接続バス４６２と第５接続バス４６５がマスタバスとして配線され、低速アクセス主記憶バス９３２がスレーブバスとして配線され、第３サブクロスバススイッチユニット４５０は、第３接続バス４６３と第６接続バス４６６がマスタバスとして配線され、高速アクセス主記憶バス９３１がスレーブバスとして配線される。
【００６２】
なお、ここではトランスポートデコーダユニット９１２は高速アクセス主記憶バス９３１にのみ接続されることが想定されており、又、マイコンユニット９１０の命令キャッシュバス９０１は周辺Ｉ／Ｏバス９０７には接続されないので、ＴＤバス９０４と周辺Ｉ／Ｏバス９０７との間、及び、ＴＤバス９０４と低速アクセス主記憶バス９３２の間、及び、命令キャッシュバス９０１と周辺Ｉ／Ｏバス９０７との間にはバススイッチを備えていない。
【００６３】
各メインクロスバススイッチユニットと各サブクロスバススイッチユニットとがスレーブバス毎に備える調停部は、実施の形態１と同様なので、その説明を省略する。
また、図示はしていないが、各マスタバス毎に設けられた転送要求先判断部により転送要求先のスレーブバスが何れであるかが判断されて、対応する調停部へ連絡されることにより、各調停部は転送要求の発生を知ることができる。
【００６４】
＜動作＞
本発明の実施の形態３に係るクロスバススイッチ装置の各調停部における調停処理の手順は実施の形態１と同様なので、その説明を省略する。
以上のように、本発明の実施の形態３に係るクロスバススイッチ装置によれば、分割しない場合のクロスバススイッチユニットと同様の機能を備えたままで回路を２つに分割することにより、配線効率がよくなり動作周波数が上がる。
【００６５】
なお、実施の形態１、２においてサブクロスバススイッチユニットは１個だけであったが、２個以上であってもよい。
また、実施の形態３においてソースバスを２組に分けたが、ソースバスを３組以上に分けて、メインクロスバススイッチユニットを分けた組の数だけ備えてもよい。
【００６６】
また、実施の形態３においてサブクロスバススイッチユニット毎のスレーブバスは１個であったが、２個以上であってもよい。
また、実施の形態１〜３において、各クロスバススイッチユニットに配線されたバスは一例であって、どの様なバスであってもよく、メインクロスバススイッチユニット、サブクロスバススイッチユニット、ソースバス、デスティネーションバス、及び、接続バス等の各数量は、これらの実施の形態で説明されたものに限られるものではなく、幾つであってもよい。特に、実施の形態１、２においてサブクロスバススイッチユニットのマスタ側に接続したソースバスはＴＤバス１個だけであったが、どの様なバスでもよく、２個以上であってもよい。要するに複数のクロスバススイッチユニットを備え、その間を接続バスで接続したものでありさえすれば、本発明の目的は達せられる。
【００６７】
【発明の効果】
本発明に係るクロスバススイッチ装置は、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２組以上同時に接続する機能を有するクロスバススイッチ装置であって、複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線されることを特徴とする。
【００６８】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置は、２個以上の前記クロスバススイッチユニットを接続可能な接続バスを１個以上備えることを特徴とするものであってもよい。
【００６９】
これによって、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも１つは自身に配線されているソースバス中の１個のバスと当該接続バスとを接続可能であり、ある接続バスにより接続可能なクロスバススイッチユニットの少なくとも１つは自身に配線されているデスティネーションバス中の１個のバスと当該接続バスとを接続可能であることを特徴とするものであってもよい。
【００７０】
これによって、接続バスと接続バスにより接続可能なクロスバススイッチユニットによって、分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、接続可能なソースバス及び接続バスの中の複数から接続可能なデスティネーションバス及び別の接続バスの中の１個に対して接続すべき要求がある場合に接続すべき要求をしたバスの中の何れか１個を選択して選択したバスと接続すべき要求をされたバスとを接続することを特徴とするものであってもよい。
【００７１】
これによって、同一バスに対して複数の接続要求がある場合にも、いずれか１個を接続することができる。
本発明に係るクロスバススイッチ装置は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置であって、複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００７２】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチ装置はさらに複数のソースバスと複数のデスティネーションバスとを備え、複数のソースバスにはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され何れかのクロスバススイッチユニットに配線され、複数のデスティネーションバスにはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され何れかのクロスバススイッチユニットに配線され、複数のクロスバススイッチユニットにはそれぞれ前記複数のソースバスの一部である２個以上のソースバスの組、複数の接続バスの組、及び、前記複数のソースバスの一部である１個以上のソースバスと１以上の接続バスの組の内のいずれか１組がマスタバスの組として配線され前記複数のデスティネーションバスの一部である１個以上のデスティネーションバスの組、１個以上の接続バスの組、及び、前記複数のデスティネーションバスの一部である１個以上のデスティネーションバスと１個以上の接続バスとの組の内のいずれか１組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であることを特徴とするものであってもよい。
【００７３】
これによって、複数のソースバスと複数のデスティネーションバスとが、複数のクロスバススイッチユニットに分担して配線されるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、前記クロスバススイッチユニットはそれぞれ、配線されたスレーブバス毎に、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を選択して選択したマスタバスと当該スレーブバスとを接続させる調停手段を含むことを特徴とするものであってもよい。
【００７４】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合にも、いずれかのマスタバスを選択することができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとであり、ここでＮは１以上の整数とし、前記第１階層クロスバススイッチユニットには複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され、Ｎ個の前記第２階層クロスバススイッチユニットにはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線されることを特徴とするものであってもよい。
【００７５】
これによって、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段はそれぞれ対応するスレーブバスに接続が可能なマスタバスを略均等な割合で選択することを特徴とするものであってもよい。
【００７６】
これによって、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなくなる。
また、本発明に係るクロスバススイッチ装置において、複数の前記調停手段は、それぞれ、直前に接続したマスタバスに対応する識別情報を記憶する記憶手段と、対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合には記憶手段に記憶されている識別情報が示すマスタバス以外を選択する選択手段と、選択手段により選択されたマスタバスと当該スレーブバスとを接続させる接続手段と、接続手段により接続されたマスタバスに対応する識別情報を記憶手段に記憶させる書換え手段とを含むことを特徴とするものであってもよい。
【００７７】
これによって、調停手段の構造を比較的簡単にすることができる。
また、本発明に係るクロスバススイッチ装置において、高い占有率が必要なソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とするものであってもよい。
このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができるので、この様な配線が適する。
【００７８】
このことは、略均等な割合で選択を行うような比較的簡単な調停手段を用いているにも関わらず、クロスバススイッチ装置におけるクロスバススイッチユニットの構成によって、各ソースバスの占有率を異なるものにできることを意味している。
また、本発明に係るクロスバススイッチ装置において、前記第２階層クロスバススイッチユニットの何れかに配線される高い占有率を欲するソースバスはストリームデータの転送に用いられるものであることを特徴とするものであってもよい。
【００７９】
ＳＴＢ等のストリームデータを扱う装置においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
例えば従来のＳＴＢでは、異なる割合で選択を行うような比較的複雑な調停回路によりＴＤバスの占有率を高くしていたのに対して、この構成によるクロスバススイッチ装置を用いたＳＴＢでは、略均等な割合で選択を行うような比較的簡単な調停手段を用いていながらもＴＤバスの占有率を高くすることを可能にしている。
【００８０】
また、本発明に係るクロスバススイッチ装置において、Ｎ個の前記第２階層クロスバススイッチユニットの内の少なくとも１個は、複数のバンクを持つメモリのバンク毎に対応するスレーブバスである複数の内部スレーブバスと、前記複数のバンクを持つメモリが接続されるデスティネーションバスであるメモリ用デスティネーションバスと、前記メモリ用デスティネーションバスと現在有効なバンクに対応する内部スレーブバスの１個とを接続し有効なバンクが切り替わるのに伴って有効なバンクに対応する内部スレーブバスに切り替えるメモリインターフェイスとを含み、当該第２階層クロスバススイッチユニットが含む内部スレーブバス毎の調停手段はそれぞれ、各マスタバス上のバンクアドレスを参照してバンクアドレスが当該調停手段毎の内部スレーブバスに対応するバンクのバンクアドレスと一致するマスタバスを接続対象とすることを特徴とするものであってもよい。
【００８１】
これによって、第２階層クロスバススイッチユニットの内の少なくとも１個は、ＳＤＲＡＭ等の複数のバンクを持つメモリのバンク毎に内部スレーブバスを含むので、この様なメモリをより効率よくアクセスできる。
また、本発明に係るクロスバススイッチ装置において、前記メモリインターフェイスを含む第２階層クロスバススイッチユニットは、さらに、当該第２階層クロスバススイッチユニットのバスの接続状態を前記第１階層クロスバススイッチユニットが備える当該第２階層クロスバススイッチユニットに対応する調停手段に伝達するアクティブバンク伝達手段を含み、前記第１階層クロスバススイッチユニットが備える当該第２階層クロスバススイッチユニットに対応する調停手段は、この調停手段に対応する接続バスに対して当該接続バスと接続することが想定されているマスタバスの複数から接続すべき要求がある場合に対応する第２階層クロスバススイッチユニットのアクティブバンク伝達手段により伝達された当該第２階層クロスバススイッチユニットのバスの接続状態に基づいて接続すべき要求をしたマスタバスの中の１個を選択して選択したマスタバスと当該接続バスとを接続させることを特徴とするものであってもよい。
【００８２】
これによって、アクティブバンク伝達手段が第２階層クロスバススイッチユニットにおけるバスの接続状態を第１階層クロスバススイッチユニットに伝達するので、第１階層クロスバススイッチユニットが接続を許される空いているバンクを知ることができ、より効率的な選択を行える。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第１階層クロスバススイッチユニットと１個以上の第２階層クロスバススイッチユニットとであり、複数の前記第１階層クロスバススイッチユニットには１個以上のソースバスの組がマスタバスの組として配線され１個以上の接続バスの組がスレーブバスの組として配線され、１個以上の前記第２階層クロスバススイッチユニットには前記第１階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつがマスタバスの組として配線されまた１個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【００８３】
これによって、クロスバススイッチ装置が、複数の第１階層クロスバススイッチユニットと１個以上の第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
また、本発明に係るクロスバススイッチ装置において、複数の前記第１階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
【００８４】
これによって、第１階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第１階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
また、本発明に係るクロスバススイッチ装置において、複数の前記クロスバススイッチユニットは複数の第１階層クロスバススイッチユニットとそれぞれ複数の第２〜第（Ｍ−１）階層クロスバススイッチユニットと１個以上の第Ｍ階層クロスバススイッチユニットとであり、ここでＭは３以上の整数とし、前記第１階層クロスバススイッチユニットには１個以上のソースバスの組がマスタバスの組として配線され１個以上の接続バスの組がスレーブバスの組として配線され、前記第２〜第（Ｍ−１）階層クロスバススイッチユニットには１つ数字の小さい階層の複数のクロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつが２個以上集まった接続バスの組がマスタバスの組として配線されまた１個以上の接続バスがスレーブバスとして配線され、前記第Ｍ階層クロスバススイッチユニットは第（Ｍ−１）階層クロスバススイッチユニットのそれぞれにスレーブバスとして配線された接続バスの内の１個ずつが２個以上集まった接続バスの組がマスタバスの組として配線されまた１個のデスティネーションバスがスレーブバスとして配線されることを特徴とするものであってもよい。
【００８５】
これによって、クロスバススイッチ装置が、複数の第１階層クロスバススイッチユニットと、それぞれ複数の第２〜第（Ｍ−１）階層クロスバススイッチユニットと、１個以上の第Ｍ階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
【００８６】
また、本発明に係るクロスバススイッチ装置において、複数の前記第１階層クロスバススイッチユニットにはそれぞれ、複数の前記ソースバスが略均等な割合で分担されて配線されることを特徴とするものであってもよい。
これによって、第１階層クロスバススイッチユニットに複数の前記ソースバスが略均等な割合で分担されて配線されるので、第１階層クロスバススイッチユニットの回路規模がほぼ等しくなり、有効に回路が分割できる。
【００８７】
本発明に係るシステムＬＳＩは、１個以上のソース装置が接続された複数のソースバス中の任意の１個のバスと１個以上のデスティネーション装置が接続された複数のデスティネーションバス中の任意の１個のバスとを２つ以上同時に接続する機能を有するクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットを備え、複数の前記ソースバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、複数の前記デスティネーションバスが複数のバスグループに分割されそれぞれ何れかの前記クロスバススイッチユニットに配線され、それぞれのクロスバススイッチユニットにはソースバスの１つのバスグループ及びデスティネーションバスの１つのバスグループの何れか、又は、両方のバスのバスグループが１つずつ配線され、それぞれのクロスバススイッチユニットは接続することが想定されている配線されているソースバス中の１個のソースバスと配線されているデスティネーションバス中の１個のデスティネーションバスとを接続可能であることを特徴とする。
【００８８】
これによって、クロスバススイッチ装置が、ソースバス、及び、デスティネーションバスを分担して配線した複数のクロスバススイッチユニットからなるので、バスの配線が１箇所に集中しない。
従って、配線効率を良くすることができる。
本発明に係るシステムＬＳＩは、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるシステムＬＳＩであって、前記クロスバススイッチ装置は複数のクロスバススイッチユニットと１個以上の接続バスとを備え、前記接続バスは２個以上のクロスバススイッチユニット間を接続可能にするものであり１個以上のクロスバススイッチユニットのマスタバスとして配線され１個以上の他のクロスバススイッチユニットのスレーブバスとして配線されることを特徴とする。
【００８９】
これによって、クロスバススイッチ装置を複数のクロスバススイッチユニットに分割しても、接続バスによって分割しない場合のクロスバススイッチと同等の機能を備えることができる。
本発明に係るデジタル放送受信機は、バスの接続を要求する側のマスタバスとバスの接続を要求される側のスレーブバスとを接続することができるクロスバススイッチ装置を備えるデジタル放送受信機であって、前記クロスバススイッチ装置は１個の第１階層クロスバススイッチユニットとＮ個の第２階層クロスバススイッチユニットとＮ個の接続バスと複数のソースバスと複数のデスティネーションバスとを備え、ここで、Ｎは１以上の整数とし、Ｎ個の前記接続バスはそれぞれ前記第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットの中の１個との間を接続可能にするものであり前記第２階層クロスバススイッチユニットのマスタバスとして配線され前記第１階層クロスバススイッチユニットのスレーブバスとして配線され、複数のソースバスはそれぞれデータの転送を提起する側の装置であるソース装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、複数のデスティネーションバスはそれぞれデータの転送を提起される側の装置であるデスティネーション装置が１個以上接続され前記第１階層クロスバススイッチユニット及びＮ個の前記第２階層クロスバススイッチユニットの何れかに配線され、第１階層クロスバススイッチユニットは複数のソースバスの組がマスタバスの組として配線され１個以上のデスティネーションバスとＮ個の接続バスとの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、Ｎ個の第２階層クロスバススイッチユニットはそれぞれ１個以上のソースバスと１個の接続バスとの組がマスタバスの組として配線され１個以上のデスティネーションバスの組がスレーブバスの組として配線され接続することが想定されている配線されているマスタバスの組の内の１個と配線されているスレーブバスの組の内の１個とを接続可能であり配線されたスレーブバス毎に対応するスレーブバスと接続することが想定されているマスタバスの中の複数から当該スレーブバスに対して接続すべき要求がある場合に当該接続すべき要求をした複数のマスタバスの中の１個を略均等な割合で選択して選択したマスタバスと当該スレーブバスとを接続させ、ここで、ストリームデータの転送に用いられる高い優先順位のソースバスは前記第２階層クロスバススイッチユニットの何れかに配線されることを特徴とする。
【００９０】
これによって、クロスバススイッチ装置が、１個の第１階層クロスバススイッチユニットとＮ個の前記第２階層クロスバススイッチユニットとからなるので、バスの配線が１箇所に集中しない。
また、同一スレーブバスに対して複数のマスタバスから接続要求がある場合において、同じマスタバスが連続して選択されることがなく、選択的にいずれかを接続することができる。
【００９１】
また、このクロスバススイッチ装置は、比較的簡単な調停手段を用いるにも関わらず、第２階層クロスバススイッチユニットに分配したソースバスの占有率を、第１階層クロスバススイッチユニットに分配したソースバスの占有率よりも高くすることができる。
特にストリームデータを扱うデジタル放送受信機においては、ストリームデータの流れをある一定以上確保しなければ動画や再生の途切れが生じる為、ＴＤバスのようなストリームデータの転送に用いられるバスの占有率を高くする必要があるので、この様な配線が適する。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るクロスバススイッチ装置を用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図２】図１に示したクロスバススイッチ装置の構成を、簡略化して示す図である。
【図３】メインクロスバススイッチユニット１２０が備える接続バス１６０の調停部１２３の内部の構成を示す図である。
【図４】本発明の実施の形態１に係るクロスバススイッチ装置の各調停部における調停処理の手順を示す図である。
【図５】本発明の実施の形態２に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図６】本発明の実施の形態３に係るクロスバススイッチ装置の構成を、簡略化して示す図である。
【図７】システムＬＳＩ化されていないＳＴＢの構成を示す図である。
【図８】システムＬＳＩ化されたＳＴＢの構成を示す図である。
【図９】ＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図１０】図９に示したバススイッチユニット９２０の構成を、簡略化して示す図である。
【図１１】クロスバススイッチを用いたＳＴＢシステムＬＳＩ内部の構成を示す図である。
【図１２】図１１に示したクロスバススイッチユニット９４０の構成を、簡略化して示す図である。
【符号の説明】
１２０ メインクロスバススイッチユニット
１２１〜１２３ 調停部
１２４〜１２８ バススイッチ
１４０ サブクロスバススイッチユニット
１４１ 調停部
１４２〜１４３ バススイッチ
１６０ 接続バス
２０１ 記憶部
２０２ 選択部
２０３ 接続部
２０４ 書換え部
２０５ 命令キャッシュバスの転送要求先判断部
２０６ データキャッシュバスの転送要求先判断部
２０７ ＤＭＡバスの転送要求先判断部
３２０ メインクロスバススイッチユニット
３２１〜３２３ 調停部
３４０ サブクロスバススイッチユニット
３４１〜３４２ 調停部
３５０ メモリインターフェイス部
３５１ バンクＡ用内部スレーブバス
３５２ バンクＢ用内部スレーブバス
３６０ 接続バス
３８０ アクティブバンク伝達部
４１０ 第１メインクロスバススイッチユニット
４１１〜４１３ 調停部
４２０ 第２メインクロスバススイッチユニット
４２１〜４２３ 調停部
４３０ 第１サブクロスバススイッチユニット
４３１ 調停部
４４０ 第２サブクロスバススイッチユニット
４４１ 調停部
４５０ 第３サブクロスバススイッチユニット
４５１ 調停部
４６１〜４６６ 接続バス
９０１ 命令キャッシュバス
９０２ データキャッシュバス
９０３ ＤＭＡバス
９０４ ＴＤバス
９０５ Ｉ／Ｆユニット
９０６ Ｉ／Ｆユニット
９０７ 周辺Ｉ／Ｏバス
９０８ 主記憶バス
９１０ マイコンユニット
９１１ ＤＭＡマネージャユニット
９１２ トランスポートデコーダユニット
９２０ バススイッチユニット
９２１ 調停部
９３１ 高速アクセス主記憶バス
９３２ 低速アクセス主記憶バス
９３３ 高速アクセス主記憶
９３４ 低速アクセス主記憶
９３５ 周辺Ｉ／Ｏ
９３６ ＳＤＲＡＭ
９３７ ＳＤＲＡＭ用デスティネーションバス
９４０ クロスバススイッチユニット
９４１〜９４２ 調停部
９４３〜９４４ バススイッチ
Claims (5)
- Ｋ入力Ｌ出力（Ｋ、Ｌは２以上の自然数）の第１のクロスバススイッチユニットと、Ｍ入力Ｎ出力（Ｍ、Ｎは２以上の自然数）の第２のクロスバススイッチユニットと、第１のクロスバススイッチユニットの出力の１つを第２のクロスバススイッチユニットの入力の１つに接続する接続バスとから構成されるクロスバススイッチ装置であって、
第１のクロスバススイッチユニットは、Ｌ個の出力それぞれに重複なく対応付けられたＬ個の調停手段を備えており、
第２のクロスバススイッチユニットは、Ｍ個の出力それぞれに重複なく対応付けられたＮ個の調停手段を備えており、
第１及び第２のクロスバススイッチユニットが備える各調停手段は、複数の入力についての自手段が対応づけられている出力に対する接続要求が略同時に生じた場合に、調停により前記複数の入力のうち１の入力を選択して自手段が対応づけられている出力に接続すること
を特徴とするクロスバススイッチ装置。 - 前記調停手段は、それぞれ、前記調停として、前記複数の入力のうちの一を略均等な確率で選択し、自手段が対応づけられている出力に接続する
ことを特徴とする請求項１に記載のクロスバススイッチ装置。 - 前記調停手段は、それぞれ、
前回接続した入力に対応する識別情報を記憶する記憶手段と、
前記接続要求が略同時に生じた場合において、前記記憶手段に記憶されている前記識別情報が示す入力以外を選択する選択手段と、
前記選択手段により選択された入力を、自手段が対応づけられている出力に接続する接続手段と、
前記選択された入力に対応する識別情報で、前記記憶手段に記憶されている識別情報を書き換える書換え手段とを含むこと
を特徴とする請求項１に記載のクロスバススイッチ装置。 - 出力に高い占有率で接続されるべき入力は、前記第２のクロスバススイッチユニットに係る前記接続バスが接続されていない（Ｍ−１）入力のいずれかに割り当てられること
を特徴とする請求項１に記載のクロスバススイッチ装置。 - 前記高い占有率が必要な入力は、ストリームデータ用であること
を特徴とする請求項４に記載のクロスバススイッチ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000074878A JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-75203 | 1999-03-19 | ||
| JP7520399 | 1999-03-19 | ||
| JP2000074878A JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000339269A JP2000339269A (ja) | 2000-12-08 |
| JP4573940B2 true JP4573940B2 (ja) | 2010-11-04 |
Family
ID=26416359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074878A Expired - Fee Related JP4573940B2 (ja) | 1999-03-19 | 2000-03-16 | クロスバススイッチ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4573940B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7389364B2 (en) * | 2003-07-22 | 2008-06-17 | Micron Technology, Inc. | Apparatus and method for direct memory access in a hub-based memory system |
| US7707266B2 (en) * | 2004-11-23 | 2010-04-27 | Intel Corporation | Scalable, high-performance, global interconnect scheme for multi-threaded, multiprocessing system-on-a-chip network processor unit |
| US7174403B2 (en) * | 2005-02-24 | 2007-02-06 | Qualcomm Incorporated | Plural bus arbitrations per cycle via higher-frequency arbiter |
| JP5049802B2 (ja) * | 2008-01-22 | 2012-10-17 | 株式会社リコー | 画像処理装置 |
| KR101960870B1 (ko) | 2011-04-20 | 2019-03-21 | 마벨 월드 트레이드 리미티드 | 가변 길이 중재 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0475160A (ja) * | 1990-07-17 | 1992-03-10 | Gijutsu Kenkyu Kumiai Kokusai Fuajii Kogaku Kenkyusho | データ処理装置 |
| JPH07122869B2 (ja) * | 1992-01-22 | 1995-12-25 | 工業技術院長 | ネットワーク |
| JPH1166024A (ja) * | 1997-08-20 | 1999-03-09 | Nec Eng Ltd | クロスバスイッチ切換システム |
-
2000
- 2000-03-16 JP JP2000074878A patent/JP4573940B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000339269A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6678813B1 (en) | Dynamically adaptive buffer mechanism | |
| US6119196A (en) | System having multiple arbitrating levels for arbitrating access to a shared memory by network ports operating at different data rates | |
| US7127563B2 (en) | Shared memory architecture | |
| US20080183926A1 (en) | Communications system and method with multilevel connection identification | |
| US20070115995A1 (en) | NoC system employing AXI protocol and interleaving method thereof | |
| US20070162645A1 (en) | Communication system for data transfer between on-chip circuits | |
| US20050097256A1 (en) | Arbitration technique based on processor task priority | |
| US5958031A (en) | Data transmitting/receiving device of a multiprocessor system and method therefor | |
| JP7138190B2 (ja) | ネットワークスイッチのキュー | |
| JP2008159075A (ja) | 集積回路及びそれを用いた情報処理装置 | |
| JP2008171232A (ja) | データ処理装置及び半導体集積回路 | |
| JP4573940B2 (ja) | クロスバススイッチ装置 | |
| US8359419B2 (en) | System LSI having plural buses | |
| JPH04291446A (ja) | スケーラブルメモリ帯域を備えた緊密結合型多重プロセッサ | |
| US20050177674A1 (en) | Configurable embedded processor | |
| JP2007094649A (ja) | アクセス調停回路 | |
| US6842104B1 (en) | System lsi and a cross-bus switch apparatus achieved in a plurality of circuits in which two or more pairs of a source apparatus and a destination apparatus are connected simultaneously and buses are wired without concentration | |
| CN100520748C (zh) | 数据处理系统 | |
| US6510155B1 (en) | ATM layer device controlling method and ATM layer device | |
| US20090235003A1 (en) | Memory control device and memory control method | |
| JP2007199859A (ja) | データ転送システム | |
| JP4605874B2 (ja) | マルチプロセッサによる通信プロトコル処理装置 | |
| JPH10326224A (ja) | ディジタル・シグナル・プロセッサ | |
| JP2853652B2 (ja) | プロセッサ間通信におけるパケット送信方法およびその装置 | |
| JP2000029823A (ja) | バスアクセス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100818 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |