JPH0620014B2 - Multilayer chip inductor and manufacturing method thereof - Google Patents

Multilayer chip inductor and manufacturing method thereof

Info

Publication number
JPH0620014B2
JPH0620014B2 JP63275813A JP27581388A JPH0620014B2 JP H0620014 B2 JPH0620014 B2 JP H0620014B2 JP 63275813 A JP63275813 A JP 63275813A JP 27581388 A JP27581388 A JP 27581388A JP H0620014 B2 JPH0620014 B2 JP H0620014B2
Authority
JP
Japan
Prior art keywords
conductor
chip inductor
manufacturing
temperature
multilayer chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63275813A
Other languages
Japanese (ja)
Other versions
JPH02122505A (en
Inventor
直治 西岡
健一 星
義純 福井
睦士 中沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP63275813A priority Critical patent/JPH0620014B2/en
Publication of JPH02122505A publication Critical patent/JPH02122505A/en
Publication of JPH0620014B2 publication Critical patent/JPH0620014B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、Ag若しくはAg−Pd導体を内部電極とす
る積層チップインダクタとその製造方法に関する。
TECHNICAL FIELD The present invention relates to a laminated chip inductor having an Ag or Ag—Pd conductor as an internal electrode and a method for manufacturing the same.

[従来の技術] 電子部品の小型化、高密度に伴って、小型で大きなイン
ダクタンスが取得出来るインダクタとして、積層チップ
インダクタが注目されるようになった。
[Prior Art] With the miniaturization and high density of electronic parts, a multilayer chip inductor has come to be noticed as an inductor that is small and can obtain a large inductance.

積層チップインダクタは、主として次の二つの方法によ
り製造されていた。一つは、フィルム状の担体上に、強
磁性体ペーストを塗布し、その上に導電ペーストをター
ン状に印刷し、該ターン状の一方の端部を除いた部分の
上に、強磁性体ペーストを印刷し、これを繰り返して強
磁性体の間に周回状の導体が形成された積層体を形成
し、この積層体をフィルム状の担体から剥離し、焼成
し、さらに上記周回状に接続されたターン状の導体の両
端部に接続するよう、外部電極を形成することにより製
造する方法である。二つは、未焼成の磁性体シート上
に、導電性ペーストをターン状に印刷し、これを重ね合
わせて圧着し、焼成し、さらに上記周回状に接続された
ターン状の導体の両端部に接続するよう、外部電極を形
成して製造する方法である。
The laminated chip inductor was mainly manufactured by the following two methods. One is to apply a ferromagnetic paste on a film-shaped carrier, print the conductive paste in a turn shape on the carrier, and then apply the ferromagnetic material on the portion excluding one end of the turn shape. A paste is printed, and this is repeated to form a laminated body in which a circular conductor is formed between ferromagnetic bodies, the laminated body is peeled from a film carrier, baked, and further connected in the circular shape. It is a method of manufacturing by forming external electrodes so as to be connected to both ends of the formed turn-shaped conductor. The second is that the conductive paste is printed in a turn shape on an unsintered magnetic material sheet, and the paste is superposed and pressure-bonded, fired, and further applied to both ends of the turn-shaped conductors connected in the above-mentioned spiral shape. It is a method of manufacturing by forming an external electrode so as to be connected.

第1図に、前者の製造方法において、焼成前の積層体を
形成する迄の工程の一例が示してある。すなわち、まず
(a)で示すように、ベースとなる未焼成の磁性体シー
ト1の上に半ターン状の内部電極を形成するための導電
ペースト2を塗布し、次いで(b)に示すように、その
上から上記導電ペースト2の一部を覆うように磁性体ペ
ースト9を塗布する。次いで、(c)で示すように、上
記導電ペースト2の一端に接続するよう、もう半ターン
分の導電ペースト4を塗布し、さらに(d)で示すよう
に、その上から前に塗布した導電ペースト2の残りと、
新たに塗布した導電ペースト4の一部を覆うよう磁性体
ペーストを塗布する。以下、(e)〜(h)に示すよう
に、これを何度か繰り返し、最後に或る程度の厚さの磁
性体シート5を積層し、積層体7を得る。この場合、最
初と最後の導電ペースト2、4については、その一端が
積層体7の端面に露出するよう、端部を磁性体シート1
や磁性体ペースト9の端縁まで印刷する。
FIG. 1 shows an example of steps in the former manufacturing method up to forming a laminated body before firing. That is, first, as shown in (a), a conductive paste 2 for forming a semi-turned internal electrode is applied on an unfired magnetic sheet 1 serving as a base, and then as shown in (b). Then, the magnetic paste 9 is applied so as to cover a part of the conductive paste 2 from above. Next, as shown in (c), another half turn of the conductive paste 4 is applied so as to connect to one end of the conductive paste 2, and further, as shown in (d), the conductive paste applied from above is applied. With the rest of paste 2
The magnetic paste is applied so as to cover a part of the newly applied conductive paste 4. Hereinafter, as shown in (e) to (h), this is repeated several times, and finally, the magnetic material sheets 5 having a certain thickness are laminated to obtain a laminated body 7. In this case, the end portions of the first and last conductive pastes 2 and 4 are exposed so that one end thereof is exposed on the end surface of the laminated body 7.
The magnetic paste 9 is printed up to the edge.

第2図は、後者の製造方法において、積層体を形成する
工程の一例を示すもので、(a)で示すように、予め半
ターンずつ導電ペースト2、4を印刷した未焼成の磁性
体シート3、3…を多数積層、圧着し、同図(b)のよ
うな積層体を得る。この場合、隣接する層の導電ペース
ト2、4は、磁性体シート3、3…に開設したバァイア
ホール6に導電ペーストの充填により、螺旋状に接続さ
れる。
FIG. 2 shows an example of a step of forming a laminated body in the latter manufacturing method, and as shown in (a), an unfired magnetic material sheet on which conductive pastes 2 and 4 have been previously printed by half turns. A large number of 3, 3, ... Are laminated and pressure-bonded to obtain a laminated body as shown in FIG. In this case, the conductive pastes 2 and 4 of the adjacent layers are spirally connected by filling the via holes 6 formed in the magnetic sheets 3, 3 ... With the conductive paste.

こうして形成された積層体7は、焼成炉に導入して焼成
の後、第3図(a)の状態からメッキや導電ペーストの
塗布、焼付け等の手段で、同図(b)で示すように端部
に外部電極8、8を形成する。これにより、積層チップ
インダクタが完成する。
The laminated body 7 formed in this way is introduced into a firing furnace and fired, and then, as shown in FIG. 3B, by means such as plating, application of a conductive paste, and baking from the state of FIG. 3A. The external electrodes 8 are formed at the ends. As a result, the laminated chip inductor is completed.

積層チップインダクタの前記内部電極を形成するための
材料となる印刷用の導電ペーストに含まれる導体として
は、Ag若しくはAgを主とするAg−Pd合金が使用
されていた。
As the conductor contained in the conductive paste for printing, which is a material for forming the internal electrodes of the multilayer chip inductor, Ag or an Ag-Pd alloy mainly containing Ag has been used.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

上記従来の積層インダクタとその製造方法においては、
次のような問題点を有していた。
In the above conventional laminated inductor and its manufacturing method,
It had the following problems.

上記インダクタでは、導体の抵抗値が低い程、そのイン
ダクタの品質係数(Q)が向上する。Ag−Pd合金の
場合、合金中のPdの比率が増大する程、導体の抵抗率
が高くなるので、合金中のPdの量を増加させることは
好ましくない。ちなみに、5重量%のPdを含むAg−
Pd合金の抵抗率は、Pdを含まないAgの約2倍の抵
抗率を示す。従って、導体の抵抗値という観点からすれ
ば、インダクタの導体としてはAgを使用するのが最も
望ましく、また、Ag−Pd合金を使用する場合でも、
合金中のPdの比率が5重量%以下のものを用いるのこ
とが必要である。
In the above inductor, the lower the resistance value of the conductor, the higher the quality factor (Q) of the inductor. In the case of Ag-Pd alloy, it is not preferable to increase the amount of Pd in the alloy because the resistivity of the conductor increases as the ratio of Pd in the alloy increases. By the way, Ag-containing 5% by weight of Pd
The resistivity of the Pd alloy is about twice that of Ag containing no Pd. Therefore, from the viewpoint of the resistance value of the conductor, it is most preferable to use Ag as the conductor of the inductor, and even when the Ag-Pd alloy is used,
It is necessary to use an alloy having a Pd ratio of 5% by weight or less.

導電ペースト用の導体として用いられるAgあるいはA
g−Pd合金は、融点若しくは固相線温度が低い。例え
ば、Agの融点は、960℃であり、また、Ag−Pd
合金は、合金中のPdの比率が5重量%の場合、固相線
温度は980℃である。
Ag or A used as a conductor for conductive paste
The melting point or solidus temperature of the g-Pd alloy is low. For example, the melting point of Ag is 960 ° C., and Ag-Pd
The alloy has a solidus temperature of 980 ° C. when the proportion of Pd in the alloy is 5% by weight.

積層チップ型インダクタに使用される磁性材料は、一般
にフェライト磁性材料であるが、この内部に印刷された
導電ペーストを、その導体材料の融点または固相線温度
に近い温度で焼成すると、導体材料がフェライトの内部
に拡散し、内部電極の抵抗値を増大させ、インダクタの
品質係数(Q)が悪化する。そこでこの問題を解消する
ため、従来では上記導体材料の融点または固相線温度よ
り100℃程低い温度、具体的には860℃前後の温度
で積層体を焼成することが行なわれていた。
The magnetic material used for the multilayer chip inductor is generally a ferrite magnetic material. However, when the conductive paste printed inside is fired at a temperature close to the melting point or solidus temperature of the conductor material, the conductor material becomes It diffuses inside the ferrite, increases the resistance value of the internal electrode, and deteriorates the quality factor (Q) of the inductor. Therefore, in order to solve this problem, conventionally, the laminate was fired at a temperature about 100 ° C. lower than the melting point or solidus temperature of the conductor material, specifically about 860 ° C.

しかし、積層体を低い温度で焼成するためには、低温焼
成可能なフェライト材料を用いる必要があり、そのた
め、フェライト原料粉末を微粉末化したり、原料中にC
uO等の焼結助剤を多量に加える等の手段をとらねけれ
ばならない。ところが、微粉末原料を用いたフェライト
材料は、高価であり、積層チップ型インダクタのコスト
を上昇させる欠点があり、またCuO等の焼結助剤を多
く加えると、フェライトの透磁率(μ)やインダクタの
品質係数(Q)の低下を招くという欠点がある。
However, in order to fire the laminate at a low temperature, it is necessary to use a ferrite material that can be fired at a low temperature. Therefore, the ferrite raw material powder is made into a fine powder, or C is added to the raw material.
Means such as adding a large amount of sintering aid such as uO must be taken. However, the ferrite material using the fine powder raw material is expensive and has the drawback of increasing the cost of the laminated chip type inductor, and if a large amount of a sintering aid such as CuO is added, the magnetic permeability (μ) of ferrite and There is a disadvantage that the quality factor (Q) of the inductor is lowered.

さらに、上記のような860℃前後という、低い温度
で、積層体を焼成しても、なお完全に磁性体中への導体
の拡散を防止することができず、インダクタの品質係数
(Q)の低下を防ぐことができない、という課題があっ
た。
Furthermore, even if the laminated body is fired at a low temperature of about 860 ° C. as described above, it is still impossible to completely prevent the diffusion of the conductor into the magnetic body, and the quality factor (Q) of the inductor is reduced. There was a problem that the decline could not be prevented.

そこで、本発明の目的は、上記課題を解消する事ができ
る積層チップインダクタとその製造方法を提供する事に
ある。
Then, the objective of this invention is providing the laminated chip inductor which can solve the said subject, and its manufacturing method.

[課題を解消する為の手段] すなわち、上記目的を達成する為の手段の要旨は、第一
に、磁性体の中にターン状の導体が周回状に接続された
積層チップインダクタに於いて、上記磁性体とAg若し
くはAgを主体とする合金からなる導体とが低酸素濃度
雰囲気中で上記導体の融点または固相線温度に近い温度
で焼成された事を特徴とする積層チップインダクタであ
る。
[Means for Solving the Problems] That is, the gist of the means for achieving the above-mentioned object is, firstly, in a multilayer chip inductor in which a turn-shaped conductor is spirally connected in a magnetic body, A multilayer chip inductor characterized in that the magnetic material and a conductor made of Ag or an alloy mainly containing Ag are fired in a low oxygen concentration atmosphere at a temperature close to the melting point or solidus temperature of the conductor.

第二に、未焼成の磁性体シート上に、Ag若しくはAg
を主体とする合金を含むターン状の導電ペーストを塗布
し、これら磁性体シートを積層して焼成することによ
り、ターン状の導体が周回状に接続された積層チップイ
ンダクタを製造する方法に於いて、構成雰囲気を低酸素
濃度雰囲気とし、且つ焼成温度を上記導電ペースト中の
導体の融点または固相線温度に近い温度とする事を特徴
とする積層チップインダクタの製造方法である。
Second, Ag or Ag on the unsintered magnetic sheet
A method for producing a laminated chip inductor in which turn-shaped conductors are connected in a spiral shape by applying a turn-shaped conductive paste containing an alloy mainly containing The method for producing a multilayer chip inductor is characterized in that the constituent atmosphere is a low oxygen concentration atmosphere, and the firing temperature is close to the melting point or solidus temperature of the conductor in the conductive paste.

第三に、磁性体ペーストと、Ag若しくはAgを主体と
する合金を含むターン状の導電ペーストを交互に塗布
し、得られた積層体を焼成することにより、ターン状の
導体が周回状に接続された積層チップインダクタを製造
する方法に於いて、焼成雰囲気を低酸素温度雰囲気と
し、且つ構成温度を上記導電ペースト中の導体の融点ま
たは固相線温度に近い温度とする事を特徴とする積層チ
ップインダクタの製造方法である。
Thirdly, the magnetic paste and the turn-shaped conductive paste containing Ag or an alloy mainly composed of Ag are alternately applied, and the obtained laminated body is fired to connect the turn-shaped conductors in a spiral shape. A method for manufacturing the laminated chip inductor described above, wherein the firing atmosphere is a low oxygen temperature atmosphere and the constituent temperature is close to the melting point or solidus temperature of the conductor in the conductive paste. It is a method for manufacturing a chip inductor.

さらに、上記低酸素濃度雰囲気が、具体的には、 5000
0ppm以下の酸素濃度雰囲気である積層チップインダクタ
の製造方法である。
Furthermore, the low oxygen concentration atmosphere is, specifically, 5000
This is a method for manufacturing a multilayer chip inductor in an oxygen concentration atmosphere of 0 ppm or less.

[作 用] Ag持しくはAgを主体とするAg合金を含む導電ペー
ストを、大気中より十分酸素の濃度が低い雰囲気、より
具体的には酸素濃度50000ppm以下の雰囲気中で焼結する
と、Agの活性が低下し、焼成時に磁性体の中へのAg
の拡散が極度に抑えられる。このため、大気中における
Agの融点若しくはAg合金の固相線温度に近い温度で
焼成しても、磁性セラミックの中へ導体が拡散しにく
い。
[Operation] When Ag is or conductive paste containing Ag alloy mainly composed of Ag is sintered in an atmosphere in which oxygen concentration is sufficiently lower than that in the air, more specifically, in an atmosphere having an oxygen concentration of 50,000 ppm or less, Ag Activity decreases and Ag into the magnetic material during firing
Diffusion is extremely suppressed. Therefore, even if the conductor is fired at a temperature close to the melting point of Ag in the atmosphere or the solidus temperature of the Ag alloy, the conductor is unlikely to diffuse into the magnetic ceramic.

従って、焼成温度をAgと融点またはAg合金の固相線
温度に近づけても内部電極の抵抗値が増大せず、またイ
ンダクタの品質係数(Q)が低下しない。これにより、
状来より焼成温度の高い磁性材料の使用が可能となり、
良好な特性のインダクタが安価にして得られる。
Therefore, even if the firing temperature is brought close to the melting point of Ag and the melting point or the solidus temperature of Ag alloy, the resistance value of the internal electrode does not increase, and the quality factor (Q) of the inductor does not decrease. This allows
It is now possible to use magnetic materials with a higher firing temperature,
An inductor having good characteristics can be obtained at low cost.

[実 施 例] 次に、本発明の具体的な実施例について詳細に説明す
る。
[Examples] Next, specific examples of the present invention will be described in detail.

(実施例1) Fe23が48モル%、NiOが21モル%、ZnOが
21モル%、CuOが10モル%からなるフェライト原
料粉末と、トルエン、エタノールが1対1の混合溶媒中
に、ポリビニルブチラールを溶解した有機バインダと、
ジブチルフタレート(可塑剤)と、オレイン酸(分散
剤)とをポールミルで混合し、セラミック原料のスラリ
を用意した。
(Example 1) Fe 2 O 3 48 mol%, NiO 21 mol%, ZnO 21 mol%, CuO 10 mol% ferrite raw material powder and toluene, ethanol in a mixed solvent of 1: 1 An organic binder in which polyvinyl butyral is dissolved,
Dibutyl phthalate (plasticizer) and oleic acid (dispersant) were mixed in a pole mill to prepare a ceramic raw material slurry.

このスラリを真空脱泡機で脱泡した後、これからドクタ
ーブレード法によって、厚さ70μmの長尺なフェライ
ト・グリーンシートを形成した。このフェライト・グリ
ーンシートを所定の大きさ、例えば150mm×120mm
に切断し、このシート上に直径150μmの貫通孔を複
数形成してバァイアホールを形成した。
After degassing the slurry with a vacuum degassing machine, a long ferrite green sheet having a thickness of 70 μm was formed by the doctor blade method. This ferrite green sheet has a specified size, for example 150mm x 120mm
Then, a plurality of through holes having a diameter of 150 μm were formed on this sheet to form via holes.

またこれとは別に、エチルセルローズをテレビネオール
溶剤で溶解したバインダ中に、Ag粉末(比表面積1.
5m2/g)を加えて混練し、Agペーストを作った。
Separately from this, Ag powder (specific surface area 1.
5 m 2 / g) was added and kneaded to prepare an Ag paste.

前記バァイアホールを形成したグリーンシート上に、前
記Agペーストを第2図で示すような半ターンのコイル
状にスクリーン印刷し、これと同時にバァイアホールの
内部にもAgペーストを充填した。このようなシート
を、半ターンずつ交互に複数枚重ねて、60℃に保温し
たまま200kg/cmの圧力で熱圧着した。
The Ag paste was screen-printed on the green sheet having the via holes in the shape of a half-turn coil as shown in FIG. 2, and at the same time, the Ag paste was filled in the via holes. A plurality of such sheets were alternately laminated by half turn and thermocompression bonded under a pressure of 200 kg / cm 2 while keeping the temperature at 60 ° C.

こうして作られた未焼成のスラミック基板を、両端の導
体の一端が積層体の両端面に露出するよう裁断してチッ
プ状とし、これをまず大気中で、1.0℃/minの温
度勾配で室温から500℃ま昇温させ、続いて500℃
の温度を10分間保持し、その後−10℃/minの温
度勾配で室温まで冷却し、脱バインダ処理を行った。
The unsintered slamic substrate thus prepared is cut into chips so that one end of each conductor is exposed at both end faces of the laminate, and this is first formed in air at a temperature gradient of 1.0 ° C / min. Raise from room temperature to 500 ° C, then 500 ° C
The temperature was maintained for 10 minutes and then cooled to room temperature with a temperature gradient of −10 ° C./min to remove the binder.

次ぎに炉内に窒素ガスを導入し、これで炉内のガスを置
換した後、5℃/minの温度勾配で室温から930℃
まで昇温させ、続いて930℃の温度を1時間保持した
後、−5℃/minの温度勾配で室温まで冷却した。こ
の時の炉内の酸素濃度をジルコニア式酸素濃度計によっ
て測定した結果10ppmであった。
Next, nitrogen gas was introduced into the furnace, and the gas in the furnace was replaced with this gas. After that, a temperature gradient from room temperature to 930 ° C. was obtained at a temperature gradient of 5 ° C./min.
After that, the temperature was maintained at 930 ° C. for 1 hour and then cooled to room temperature with a temperature gradient of −5 ° C./min. The oxygen concentration in the furnace at this time was measured by a zirconia-type oxygen concentration meter, and was 10 ppm.

焼成後の上記チップの端面とこれに連なる上下の面と側
面の端部歩寄りとに、Agを主成分とする導電ペースト
を塗布し、これを大気中で600℃の温度で焼き付け
て、外部電極を形成した。さらに、この外部電極の上に
Niメッキと半田メッキを施した。
A conductive paste containing Ag as a main component is applied to the end face of the above-mentioned chip after firing, upper and lower faces connected to it, and the end portions of the side faces, and this is baked at a temperature of 600 ° C. in the atmosphere, The electrode was formed. Further, Ni plating and solder plating were applied on the external electrodes.

以上の方法で作られた積層チップインダクタの直流抵抗
を測定した結果は0.57Ωであった。また、周波数1
0MHzにおけるインダクタンスは、3.8μH、その
ときのインダクタの品質係数Qは、58であった。以上
の結果を下表のE1の欄に示した。
The result of measuring the DC resistance of the multilayer chip inductor manufactured by the above method was 0.57Ω. Also, frequency 1
The inductance at 0 MHz was 3.8 μH, and the quality factor Q of the inductor at that time was 58. The above results are shown in the column of E1 in the table below.

(実施例2〜6) 上記実施例1に於いて、焼成時の炉内雰囲気の窒素ガス
と空気ガスとが2500:1、500:1、100:
1、20:1、及び3.2:1の割合で混合された混合
ガスな代えた事以外は、同実施例1と同様の条件で積層
チップインダクタを各々製造した。この時の炉内の酸素
濃度は、各々下表のE2〜E6の欄に示す通りであっ
た。
(Examples 2 to 6) In Example 1 above, the nitrogen gas and air gas in the furnace atmosphere during firing were 2500: 1, 500: 1, 100:
Multilayer chip inductors were manufactured under the same conditions as in Example 1 except that the mixed gas mixed in the ratios of 1, 20: 1, and 3.2: 1 was replaced. The oxygen concentration in the furnace at this time was as shown in the columns of E2 to E6 in the table below.

また、積層イップインダクタの直流抵抗、周波数10M
Hzにおけるインダクタンス、そのときのインダクタの
品質係数Qの測定値は各々下表のE2〜E6の欄に示す
通りであった。
Also, the DC resistance of the laminated ip inductor, frequency 10M
The measured values of the inductance at Hz and the quality factor Q of the inductor at that time were as shown in the columns E2 to E6 in the table below.

(比較例1、2) 上記実施例1に於いて、焼成時の炉内雰囲気の窒素ガス
と空気との比を1:1とした場合、及び同炉内雰囲気を
全て空気とした場合につき、同実施例1と同様の条件で
各々積層チップインダクタを製作した。この場合の焼成
条件を、下表のP1、P2の欄に各々示す。
(Comparative Examples 1 and 2) In the above-mentioned Example 1, when the ratio of nitrogen gas to air in the furnace atmosphere during firing was 1: 1 and when the furnace atmosphere was entirely air, Multilayer chip inductors were manufactured under the same conditions as in Example 1. The firing conditions in this case are shown in the columns of P1 and P2 in the table below.

この結果、前者の積層チップインダクタの直流抵抗、周
波数10MHzにおけるインダグタンスは、そのときの
インダクタの品質係数Qの測定値は下表のF1の欄に示
した通りであった。また、後者の積層チップインダクタ
では、磁性体シートの層間に形成された内部敗戦がすべ
て断線しており、インダクタンス特性を測定することは
できなかった。
As a result, regarding the DC resistance of the former multilayer chip inductor and the inductance at a frequency of 10 MHz, the measured value of the quality factor Q of the inductor at that time was as shown in the column of F1 in the table below. Further, in the latter multilayer chip inductor, the internal defeat formed between the layers of the magnetic material sheet is completely broken, and the inductance characteristic cannot be measured.

[発明の効果] 以上説明した通り、本発明によれば、Ag若しくはAg
を主体とするAg合金を導体とした積層チップインダク
タを、従来より高い温度で焼成する事が可能になる。こ
れによって、導体の直流抵抗が増大せず、品質係数Qが
高く、信頼性の高い積層チップインダクタを安価に提供
出来ると言う効果が達成される。
As described above, according to the present invention, Ag or Ag
It is possible to fire a multilayer chip inductor, which is mainly composed of Ag alloy and has a conductor, at a higher temperature than before. As a result, the effect that the DC resistance of the conductor does not increase, the quality factor Q is high, and a reliable multilayer chip inductor can be provided at low cost is achieved.

【図面の簡単な説明】[Brief description of drawings]

第1図は、積層チップインダクタの積層チップの製造工
程の一例を示す概念斜視図、第2図は、積層チップイン
ダクタの積層チップの製造工程の他の例を示す概念斜視
図、第3図は、積層チップに外部電極を形成する工程を
示す概念斜視図である。 2、4……導電ペースト、3、5……磁性体シート 6……バァイアホール、7……積層体、8……外部電極
FIG. 1 is a conceptual perspective view showing an example of a manufacturing process of a laminated chip of a laminated chip inductor, FIG. 2 is a conceptual perspective view showing another example of a manufacturing process of a laminated chip of a laminated chip inductor, and FIG. FIG. 6 is a conceptual perspective view showing a step of forming external electrodes on a laminated chip. 2, 4 ... Conductive paste, 3, 5 ... Magnetic sheet 6 ... Via hole, 7 ... Laminated body, 8 ... External electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中沢 睦士 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (56)参考文献 特開 昭63−102215(JP,A) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Mutsushi Nakazawa 6-16-20 Ueno Taito-ku, Tokyo Within Taiyo Denki Co., Ltd. (56) Reference JP-A-63-102215 (JP, A)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】磁性体の中でターン状の導体が周回状に接
続された積層チップインダクタに於いて、上記磁性体の
Ag若しくはAgを主体とする合金からなる導体とが低
酸素濃度雰囲気中で上記導体の融点または固相線温度に
近い温度で焼成された事を特徴とする積層チップインダ
クタ。
1. A multilayer chip inductor in which turn conductors are connected in a spiral manner in a magnetic material, wherein the conductor of the magnetic material made of Ag or an alloy mainly containing Ag is in a low oxygen concentration atmosphere. A multilayer chip inductor characterized by being fired at a temperature close to the melting point or solidus temperature of the above conductor.
【請求項2】未焼成の磁性体シート上に、Ag若しくは
Agを主体とする合金を含むターン状の導電ペーストを
塗布し、これら磁性体シートを積層して焼成することに
より、ターン状の導体が周回状に接続された積層チップ
インダクタを製造する方法に於いて、焼成雰囲気を低酸
素濃度雰囲気とし、且つ焼成温度を上記導電ペースト中
の導体の融点または固相線温度に近い温度とする事を特
徴とする積層チップインダグタの製造方法。
2. A turn-shaped conductor is obtained by applying a turn-shaped conductive paste containing Ag or an alloy mainly composed of Ag onto an unsintered magnetic sheet, and stacking and firing the magnetic sheets. In a method of manufacturing a laminated chip inductor in which the elements are connected in a spiral manner, the firing atmosphere is a low oxygen concentration atmosphere, and the firing temperature is a temperature close to the melting point or solidus temperature of the conductor in the conductive paste. And a method for manufacturing a laminated chip inductor.
【請求項3】磁性体ペーストと、Ag若しくはAgを主
体とする合金を含むターン状の導電ペーストを交互に塗
布し、得られた積層体を焼成することにより、ターン状
の導体が周回状に接続された積層チップインダクタを製
造する方法に於いて、焼成雰囲気を低酸素濃度雰囲気と
し、且つ焼成温度を上記導電ペースト中の導体の融点ま
たは固相線温度に近い温度とする事を特徴とする積層チ
ップインダクタの製造方法。
3. A magnetic conductor paste and a turn-shaped conductive paste containing Ag or an alloy mainly composed of Ag are alternately applied, and the obtained laminated body is fired to form a turn-shaped conductor in a circular shape. A method of manufacturing a connected multilayer chip inductor, characterized in that the firing atmosphere is a low oxygen concentration atmosphere and the firing temperature is close to the melting point or solidus temperature of the conductor in the conductive paste. Manufacturing method of multilayer chip inductor.
【請求項4】前項特許請求の範囲第2項または第3項の
何れかに記載の低酸素濃度雰囲気が、 50000ppm以下の
酸素濃度雰囲気である事を特徴とする積層チップインダ
クタの製造方法。
4. A method of manufacturing a multilayer chip inductor, wherein the low oxygen concentration atmosphere according to claim 2 or 3 is an oxygen concentration atmosphere of 50,000 ppm or less.
JP63275813A 1988-10-31 1988-10-31 Multilayer chip inductor and manufacturing method thereof Expired - Lifetime JPH0620014B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63275813A JPH0620014B2 (en) 1988-10-31 1988-10-31 Multilayer chip inductor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63275813A JPH0620014B2 (en) 1988-10-31 1988-10-31 Multilayer chip inductor and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH02122505A JPH02122505A (en) 1990-05-10
JPH0620014B2 true JPH0620014B2 (en) 1994-03-16

Family

ID=17560778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63275813A Expired - Lifetime JPH0620014B2 (en) 1988-10-31 1988-10-31 Multilayer chip inductor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH0620014B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167108A (en) * 2003-12-05 2005-06-23 Murata Mfg Co Ltd Method of manufacturing laminated electronic component

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02127012U (en) * 1989-03-28 1990-10-19
JPH0477214U (en) * 1990-11-20 1992-07-06
JPH11273959A (en) * 1998-03-18 1999-10-08 Murata Mfg Co Ltd Inductor and its manufacture
JP3678234B2 (en) 2002-07-25 2005-08-03 株式会社村田製作所 Method for manufacturing multilayer piezoelectric component and multilayer electronic component
WO2007091349A1 (en) * 2006-02-09 2007-08-16 Murata Manufacturing Co., Ltd. Laminated ferrite part and process for producing the same
JP2007234893A (en) * 2006-03-01 2007-09-13 Tdk Corp Coil part
JP5104587B2 (en) * 2008-06-23 2012-12-19 株式会社村田製作所 Electronic component and manufacturing method thereof
JP5717044B2 (en) * 2010-05-07 2015-05-13 株式会社村田製作所 Ceramic electronic components
JP6019551B2 (en) * 2011-08-18 2016-11-02 株式会社村田製作所 Manufacturing method of common mode choke coil
JP2014067889A (en) * 2012-09-26 2014-04-17 Murata Mfg Co Ltd Multilayer coil and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105646B2 (en) * 1986-10-20 1994-12-21 太陽誘電株式会社 Manufacturing method of multilayer inductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167108A (en) * 2003-12-05 2005-06-23 Murata Mfg Co Ltd Method of manufacturing laminated electronic component
JP4560765B2 (en) * 2003-12-05 2010-10-13 株式会社村田製作所 Manufacturing method of multilayer electronic component

Also Published As

Publication number Publication date
JPH02122505A (en) 1990-05-10

Similar Documents

Publication Publication Date Title
US4189760A (en) Monolithic capacitor with non-noble metal electrodes and method of making the same
JPH0620014B2 (en) Multilayer chip inductor and manufacturing method thereof
US7633374B2 (en) Positive temperature coefficient (PTC) component and method for the production thereof
JPH06105646B2 (en) Manufacturing method of multilayer inductor
JP3744469B2 (en) Conductive paste
JP2676620B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP3038296B2 (en) Electronic component manufacturing method
JP3981270B2 (en) Conductor pattern incorporated in multilayer substrate, multilayer substrate incorporating conductor pattern, and method of manufacturing multilayer substrate
JP2002057036A (en) Laminated composite electronic part and its manufacturing method
JP2970110B2 (en) Manufacturing method of multilayer ceramic capacitor
JP4290237B2 (en) Manufacturing method of laminated electronic component
JP3053949B2 (en) Manufacturing method of aluminum nitride multilayer substrate
JP4387150B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP3873928B2 (en) Manufacturing method of multilayer ceramic electronic component
JPH0793228B2 (en) Rare earth silver conductive paste and electronic parts using the same
JPH0611015B2 (en) Chip coil manufacturing method
JP3273125B2 (en) Multilayer ceramic capacitors
JP2001052950A (en) Laminated ceramic electronic part and manufacture thereof
JPH11340082A (en) Multilayer chip component and its manufacture
JP2000091152A (en) Stacked electronic part, and its manufacture
JPH0547508A (en) Laminated semiconductor porcelain and manufacture thereof
JPH05205961A (en) Manufacture of multilayer ceramic chip component
JPH07114174B2 (en) Method for manufacturing laminated semiconductor porcelain electronic component
JP3006208B2 (en) Manufacturing method of chip type varistor
JPH05226154A (en) Manufacture of laminated ceramic inductor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080316

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090316

Year of fee payment: 15