JPH06196979A - ホールド付きデータ・スライサ - Google Patents
ホールド付きデータ・スライサInfo
- Publication number
- JPH06196979A JPH06196979A JP5250989A JP25098993A JPH06196979A JP H06196979 A JPH06196979 A JP H06196979A JP 5250989 A JP5250989 A JP 5250989A JP 25098993 A JP25098993 A JP 25098993A JP H06196979 A JPH06196979 A JP H06196979A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- comparator
- transistor
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/003—Changing the DC level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/142—Compensating direct current components occurring during the demodulation and which are caused by mistuning
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Manipulation Of Pulses (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】コンパレータ１０およびクランピング回路１２
を含むデータ・スライサ５が提供され、クランピング回
路は、コンパレータの第１入力に現れる信号を、所定の
電圧スイングに固定する働きをする。 【構成】コンパレータの第１入力は入力信号を受信する
ために、容量性要素１８を介して結合される。クランピ
ング回路は、コンパレータの第１入力と第１電圧（Ｖ１
）の間に結合される第１ダイオード２６を含む。クラ
ンピング回路は、第１電源電圧端子とコンパレータの第
１入力との間に結合された導電電極を有するトランジス
タ２４を含む。トランジスタの制御電極は第２電圧（Ｖ
２ ）を受け取るために結合される。コンパレータの第
２入力はバイアス電圧を受け取るために結合され、この
バイアス電圧は第１電圧と第２電圧の間の中点に実質的
に等しい。データ・スライサは、クランピング回路を非
アクティブにするホールド回路５０を含む。
を含むデータ・スライサ５が提供され、クランピング回
路は、コンパレータの第１入力に現れる信号を、所定の
電圧スイングに固定する働きをする。 【構成】コンパレータの第１入力は入力信号を受信する
ために、容量性要素１８を介して結合される。クランピ
ング回路は、コンパレータの第１入力と第１電圧（Ｖ１
）の間に結合される第１ダイオード２６を含む。クラ
ンピング回路は、第１電源電圧端子とコンパレータの第
１入力との間に結合された導電電極を有するトランジス
タ２４を含む。トランジスタの制御電極は第２電圧（Ｖ
２ ）を受け取るために結合される。コンパレータの第
２入力はバイアス電圧を受け取るために結合され、この
バイアス電圧は第１電圧と第２電圧の間の中点に実質的
に等しい。データ・スライサは、クランピング回路を非
アクティブにするホールド回路５０を含む。
Description
【０００１】
【産業上の利用分野】本発明は一般に受信機に関し、具
体的には被受信信号の立ち上がり区間および立ち下がり
区間を改良するために受信機で利用する回路に関する。
体的には被受信信号の立ち上がり区間および立ち下がり
区間を改良するために受信機で利用する回路に関する。
【０００２】
【従来の技術】高周波／高利得受信機システムは非常に
多くの用途で使用されている。たとえばデジタル・デー
タ通信装置は通常、高周波／高利得周波数シフト・キー
イング（ＦＳＫ）受信機を含む。ご存知のようにこれは
デジタル・データを受け取って復調する。伝送されたデ
ジタル・データはときどき、受信機の中間段階を通して
ひずむ場合があり、方形波のデジタル・データが正弦波
により似た形に変形される場合がある。この場合には、
有用な情報ビットを獲得するために、データをたとえば
データ・スライサによって成形し直さなければならな
い。
多くの用途で使用されている。たとえばデジタル・デー
タ通信装置は通常、高周波／高利得周波数シフト・キー
イング（ＦＳＫ）受信機を含む。ご存知のようにこれは
デジタル・データを受け取って復調する。伝送されたデ
ジタル・データはときどき、受信機の中間段階を通して
ひずむ場合があり、方形波のデジタル・データが正弦波
により似た形に変形される場合がある。この場合には、
有用な情報ビットを獲得するために、データをたとえば
データ・スライサによって成形し直さなければならな
い。
【０００３】先行技術のデータ・スライサ／成形回路は
コンパレータを利用して、データ・ビットを方形にして
いる。しかしながら一部の受信機、たとえばＦＳＫ受信
機では、データ信号の直流電流（ＤＣ）レベルがコンパ
レータの基準電圧からドリフトする可能性がある。これ
は交流（ＡＣ）結合によって解決できるが、その後、回
路は一つの極性の長いビット・ストリングを処理できな
くなる。
コンパレータを利用して、データ・ビットを方形にして
いる。しかしながら一部の受信機、たとえばＦＳＫ受信
機では、データ信号の直流電流（ＤＣ）レベルがコンパ
レータの基準電圧からドリフトする可能性がある。これ
は交流（ＡＣ）結合によって解決できるが、その後、回
路は一つの極性の長いビット・ストリングを処理できな
くなる。
【０００４】
【発明が解決しようとする課題】この問題は、先行技術
の一つの広帯域ＦＳＫ受信機であるモトローラ社製ＭＣ
３３５６受信機において、浮動コンパレータの入力の両
端に位置する背向形クランピング・ダイオード(back to
back clamping diode) を利用して解決された。ＭＣ３
３５６はダイオード・クランプ・コンパレータを利用し
ており、このコンパレータでは、直流ドリフトは、ダイ
オードによって充電および放電を制御するコンデンサに
よって処理されている。しかしながら時分割二重（ＴＤ
Ｄ）システムでは、受信機が（伝送モード中）全く異な
る信号を受信し、この信号がコンデンサを再バイアスし
て、その結果、受信モードに復帰したときに、コンデン
サが回復する前にデータ・スライサが最初の２〜３ビッ
トを見落とす場合がある。またＭＣ３３５６の背向形ダ
イオード方式は大きな入力信号および充分な電源電圧で
は良く動作するが、２個の背向形ダイオードのバイアス
条件のために、低い電源電圧および低い信号レベルでは
使用できない。
の一つの広帯域ＦＳＫ受信機であるモトローラ社製ＭＣ
３３５６受信機において、浮動コンパレータの入力の両
端に位置する背向形クランピング・ダイオード(back to
back clamping diode) を利用して解決された。ＭＣ３
３５６はダイオード・クランプ・コンパレータを利用し
ており、このコンパレータでは、直流ドリフトは、ダイ
オードによって充電および放電を制御するコンデンサに
よって処理されている。しかしながら時分割二重（ＴＤ
Ｄ）システムでは、受信機が（伝送モード中）全く異な
る信号を受信し、この信号がコンデンサを再バイアスし
て、その結果、受信モードに復帰したときに、コンデン
サが回復する前にデータ・スライサが最初の２〜３ビッ
トを見落とす場合がある。またＭＣ３３５６の背向形ダ
イオード方式は大きな入力信号および充分な電源電圧で
は良く動作するが、２個の背向形ダイオードのバイアス
条件のために、低い電源電圧および低い信号レベルでは
使用できない。
【０００５】このため、低減されたデータ入力信号およ
び時分割二重システムで使用できる改良型データ・スラ
イサに対して必要性がある。
び時分割二重システムで使用できる改良型データ・スラ
イサに対して必要性がある。
【０００６】
【実施例】図１を参照すると、データ・スライサ５の詳
細な回路図が示されている。データ・スライサ５はコン
パレータ１０およびクランピング回路１２を含む。コン
パレータ１０は端子１６およびクランピング回路１２に
結合された非反転入力を有する。端子１６は入力データ
信号ＤＡＴＡ_ ＩＮを受信するためにコンデンサ１８を
介して結合される。端子１６はデータ・スライサ５に対
する入力端子を表し、信号ＤＡＴＡ_ ＩＮはたとえば検
索されたＦＳＫデータでもよい。コンパレータ１０の反
転入力はバイアス電圧ＶB を受け取るために結合されて
おり、一方コンパレータ１０の出力は、出力データ信号
ＤＡＴＡ_ ＯＵＴを与えるために端子２０に結合され
る。
細な回路図が示されている。データ・スライサ５はコン
パレータ１０およびクランピング回路１２を含む。コン
パレータ１０は端子１６およびクランピング回路１２に
結合された非反転入力を有する。端子１６は入力データ
信号ＤＡＴＡ_ ＩＮを受信するためにコンデンサ１８を
介して結合される。端子１６はデータ・スライサ５に対
する入力端子を表し、信号ＤＡＴＡ_ ＩＮはたとえば検
索されたＦＳＫデータでもよい。コンパレータ１０の反
転入力はバイアス電圧ＶB を受け取るために結合されて
おり、一方コンパレータ１０の出力は、出力データ信号
ＤＡＴＡ_ ＯＵＴを与えるために端子２０に結合され
る。
【０００７】クランピング回路１２は、動作電位ＶDDに
結合されたコレクタ，コンパレータ１０の非反転入力に
結合されたエミッタを有するトランジスタ２４を含んで
いる。コンパレータ１０の非反転入力はダイオード２６
の陽極にも結合される。
結合されたコレクタ，コンパレータ１０の非反転入力に
結合されたエミッタを有するトランジスタ２４を含んで
いる。コンパレータ１０の非反転入力はダイオード２６
の陽極にも結合される。
【０００８】ダイオード２６の陰極はトランジスタ２８
のコレクタおよびトランジスタ３０のエミッタに結合さ
れており、ここにおいてダイオード２６の陰極は電圧Ｖ
1 に維持される。トランジスタ２８のエミッタは接地に
帰還しており、一方トランジスタ２８のベースはレベル
・シフト・ダイオード３２の陰極に結合される。ダイオ
ード３２の陽極はトランジスタ３０のコレクタに結合さ
れる。トランジスタ２４のベースはトランジスタ３０の
ベースおよびダイオード３４の陽極に結合されており、
ここにおいてトランジスタ２４のベースは電圧Ｖ2 に維
持される。ダイオード３４の陰極はダイオード３６の陽
極に結合されており、後者は接地に帰還する陰極を有す
る。
のコレクタおよびトランジスタ３０のエミッタに結合さ
れており、ここにおいてダイオード２６の陰極は電圧Ｖ
1 に維持される。トランジスタ２８のエミッタは接地に
帰還しており、一方トランジスタ２８のベースはレベル
・シフト・ダイオード３２の陰極に結合される。ダイオ
ード３２の陽極はトランジスタ３０のコレクタに結合さ
れる。トランジスタ２４のベースはトランジスタ３０の
ベースおよびダイオード３４の陽極に結合されており、
ここにおいてトランジスタ２４のベースは電圧Ｖ2 に維
持される。ダイオード３４の陰極はダイオード３６の陽
極に結合されており、後者は接地に帰還する陰極を有す
る。
【０００９】トランジスタ３０のベースは電流源３８を
介して動作電位ＶDDに結合される。同様にトランジスタ
３０のコレクタは電流源４０を介して動作電位ＶDDに結
合される。ダイオード２６，３２，３４，３６はダイオ
ード結合トランジスタの形態をとってもよく、その場合
各トランジスタのベースおよびコレクタは当業者には周
知のように共に結合されると解する。またダイオード２
６，３２，３４，３６の両端に現れる電圧は、トランジ
スタ２４，３０の両端に現れるベース・エミッタ電圧
（簡単にＶBEとする）に実質的に等しいと解する。
介して動作電位ＶDDに結合される。同様にトランジスタ
３０のコレクタは電流源４０を介して動作電位ＶDDに結
合される。ダイオード２６，３２，３４，３６はダイオ
ード結合トランジスタの形態をとってもよく、その場合
各トランジスタのベースおよびコレクタは当業者には周
知のように共に結合されると解する。またダイオード２
６，３２，３４，３６の両端に現れる電圧は、トランジ
スタ２４，３０の両端に現れるベース・エミッタ電圧
（簡単にＶBEとする）に実質的に等しいと解する。
【００１０】動作において、電圧Ｖ1 ，Ｖ2 はそれぞれ
ダイオード２６の陰極およびトランジスタ２４のベース
において維持され、一方電圧ＶB は電圧Ｖ1 とＶ2 の間
の中点に実質的に等しく設定する（ＶB ＝（Ｖ1 ＋Ｖ
2 ）／２））。このためトランジスタ２４およびダイオ
ード２６は、コンパレータ１０の非反転入力に現れる信
号を所定の電圧レベルの間に固定できる。具体的には端
子１６の電圧レベルが電圧Ｖ1 よりも１ＶBE電圧高い電
圧に上昇すると、ダイオード２６が動作可能になり、こ
れによって信号ＤＡＴＡ_ ＩＮに生じる正のピークを電
圧（Ｖ1 ＋ＶBE）に実質的に等しい値に固定する。他
方、端子１６に現れる電圧が電圧Ｖ2 よりも１ＶBE電圧
低い電圧まで降下すると、トランジスタ２４が動作可能
になり、これによって信号ＤＡＴＡ_ ＩＮに生じる負の
ピークを電圧（Ｖ2 −ＶBE）に実質的に等しい値に固定
する。
ダイオード２６の陰極およびトランジスタ２４のベース
において維持され、一方電圧ＶB は電圧Ｖ1 とＶ2 の間
の中点に実質的に等しく設定する（ＶB ＝（Ｖ1 ＋Ｖ
2 ）／２））。このためトランジスタ２４およびダイオ
ード２６は、コンパレータ１０の非反転入力に現れる信
号を所定の電圧レベルの間に固定できる。具体的には端
子１６の電圧レベルが電圧Ｖ1 よりも１ＶBE電圧高い電
圧に上昇すると、ダイオード２６が動作可能になり、こ
れによって信号ＤＡＴＡ_ ＩＮに生じる正のピークを電
圧（Ｖ1 ＋ＶBE）に実質的に等しい値に固定する。他
方、端子１６に現れる電圧が電圧Ｖ2 よりも１ＶBE電圧
低い電圧まで降下すると、トランジスタ２４が動作可能
になり、これによって信号ＤＡＴＡ_ ＩＮに生じる負の
ピークを電圧（Ｖ2 −ＶBE）に実質的に等しい値に固定
する。
【００１１】トランジスタ３０，２８およびダイオード
３２，３４，３６を含むバイアス回路は、電圧Ｖ1 およ
びＶ2 を与える働きをする。特に電圧Ｖ2 は、ダイオー
ド３４，３６を介する２ＶBE電圧（２ＶBE）に実質的に
等しい。その結果、トランジスタ２４のベースは電圧２
ＶBEに維持され、トランジスタ２４のエミッタは、トラ
ンジスタ２４が動作可能の場合、ＶBEに固定される。そ
のため端子１６に現れる電圧が１ＶBE電圧より下に降下
すると、トランジスタ２４が動作可能になり、端子１６
に現れる電圧を実質的に１ＶBE電圧に固定する働きをす
る。要約すれば、トランジスタ２４および電圧Ｖ2 を利
用して、端子１６に現れる負に向かう電圧信号を、（Ｖ
2 −ＶBE）に実質的に等しい電圧に固定する。
３２，３４，３６を含むバイアス回路は、電圧Ｖ1 およ
びＶ2 を与える働きをする。特に電圧Ｖ2 は、ダイオー
ド３４，３６を介する２ＶBE電圧（２ＶBE）に実質的に
等しい。その結果、トランジスタ２４のベースは電圧２
ＶBEに維持され、トランジスタ２４のエミッタは、トラ
ンジスタ２４が動作可能の場合、ＶBEに固定される。そ
のため端子１６に現れる電圧が１ＶBE電圧より下に降下
すると、トランジスタ２４が動作可能になり、端子１６
に現れる電圧を実質的に１ＶBE電圧に固定する働きをす
る。要約すれば、トランジスタ２４および電圧Ｖ2 を利
用して、端子１６に現れる負に向かう電圧信号を、（Ｖ
2 −ＶBE）に実質的に等しい電圧に固定する。
【００１２】電圧Ｖ1 は、電圧Ｖ2 からトランジスタ３
０のベース・エミッタ電圧降下を引くことによって実質
的に１ＶBEに等しく設定される（Ｖ2 −ＶBE(30)）。そ
の結果、ダイオード２６の陰極は１ＶBE電圧に固定され
るので、ダイオード２６は、端子１６に現れる電圧が２
ＶBE電圧（２ＶBE）を越えて上昇する場合に動作可能と
なる。これが起こると、信号ＤＡＴＡ_ ＩＮに発生する
上向きのピークが最大電圧２ＶBEに固定される。
０のベース・エミッタ電圧降下を引くことによって実質
的に１ＶBEに等しく設定される（Ｖ2 −ＶBE(30)）。そ
の結果、ダイオード２６の陰極は１ＶBE電圧に固定され
るので、ダイオード２６は、端子１６に現れる電圧が２
ＶBE電圧（２ＶBE）を越えて上昇する場合に動作可能と
なる。これが起こると、信号ＤＡＴＡ_ ＩＮに発生する
上向きのピークが最大電圧２ＶBEに固定される。
【００１３】重要なことは、電圧Ｖ1 を実質的に一定に
保持するためには、トランジスタ３０の両端に現れるベ
ース・エミッタ電圧が、端子１６に現れる信号レベルの
変化に対して実質的に一定に維持されることである。す
なわち、端子１６に現れる信号レベルの変化に対して、
トランジスタ３０の両端のベース・エミッタ電圧を一定
に保つためには、トランジスタ３０を通る電流を一定に
保つことが望ましい。これはトランジスタ２８および帰
還ダイオード３２によって達成する。具体的には、（端
子１６から）ダイオード２６を介して流れる過剰電流
が、トランジスタ２８のコレクタによって吸収できる。
またトランジスタ２８のベースはダイオード３２を介し
てトランジスタ３０のコレクタに結合されているので、
トランジスタ２８を介するコレクタ電流の変化の結果、
トランジスタ３０のコレクタ電流において（１／ベー
タ）の変化が生じる。ここでベータはトランジスタ３０
の利得を表す。したがってトランジスタ２８のベース・
エミッタ電圧は変化するかもしれないが、トランジスタ
３０のベース・エミッタ電圧は実質的に一定に保たれ
る。
保持するためには、トランジスタ３０の両端に現れるベ
ース・エミッタ電圧が、端子１６に現れる信号レベルの
変化に対して実質的に一定に維持されることである。す
なわち、端子１６に現れる信号レベルの変化に対して、
トランジスタ３０の両端のベース・エミッタ電圧を一定
に保つためには、トランジスタ３０を通る電流を一定に
保つことが望ましい。これはトランジスタ２８および帰
還ダイオード３２によって達成する。具体的には、（端
子１６から）ダイオード２６を介して流れる過剰電流
が、トランジスタ２８のコレクタによって吸収できる。
またトランジスタ２８のベースはダイオード３２を介し
てトランジスタ３０のコレクタに結合されているので、
トランジスタ２８を介するコレクタ電流の変化の結果、
トランジスタ３０のコレクタ電流において（１／ベー
タ）の変化が生じる。ここでベータはトランジスタ３０
の利得を表す。したがってトランジスタ２８のベース・
エミッタ電圧は変化するかもしれないが、トランジスタ
３０のベース・エミッタ電圧は実質的に一定に保たれ
る。
【００１４】図２を参照すると、図１のデータ・スライ
サ５の動作を説明するのに役立つ波形の図が示されてい
る。波形線４１は信号ＤＡＴＡ_ ＩＮの少なくとも一つ
の例を表す。波形線４２は信号ＤＡＴＡ_ ＩＮに応答し
て、コンパレータ１０の非反転入力に現れる信号を表す
（クランピング回路１２によって固定される信号）。最
後の波形線４３は信号ＤＡＴＡ_ ＯＵＴを表し、ここで
ＶH およびＶL はそれぞれ論理高レベルおよび論理低レ
ベルを表す。
サ５の動作を説明するのに役立つ波形の図が示されてい
る。波形線４１は信号ＤＡＴＡ_ ＩＮの少なくとも一つ
の例を表す。波形線４２は信号ＤＡＴＡ_ ＩＮに応答し
て、コンパレータ１０の非反転入力に現れる信号を表す
（クランピング回路１２によって固定される信号）。最
後の波形線４３は信号ＤＡＴＡ_ ＯＵＴを表し、ここで
ＶH およびＶL はそれぞれ論理高レベルおよび論理低レ
ベルを表す。
【００１５】最初に時間ｔ1 から見ていこう。時間ｔ1
のとき、信号ＤＡＴＡ_ ＩＮに現れる電圧は負のピーク
に達し、端子１６の電圧は電圧（Ｖ2 ＋ＶBE）に固定さ
れている。時間ｔ1 からｔ3 にかけて、信号ＤＡＴＡ_
ＩＮの電圧が上昇する。またコンデンサ１８の両端の電
圧は一定に留まろうとするので、これに応じて端子１６
の電圧も上昇する。また時間ｔ2 のとき、端子１６の電
圧（これはコンパレータ１０の非反転入力の電圧でもあ
る。）はバイアス電圧ＶB と交差し、コンパレータ１０
は、波形線４３が示すように論理低電圧レベル（ＶL ）
から論理高電圧レベル（ＶH ）に切り換わる。
のとき、信号ＤＡＴＡ_ ＩＮに現れる電圧は負のピーク
に達し、端子１６の電圧は電圧（Ｖ2 ＋ＶBE）に固定さ
れている。時間ｔ1 からｔ3 にかけて、信号ＤＡＴＡ_
ＩＮの電圧が上昇する。またコンデンサ１８の両端の電
圧は一定に留まろうとするので、これに応じて端子１６
の電圧も上昇する。また時間ｔ2 のとき、端子１６の電
圧（これはコンパレータ１０の非反転入力の電圧でもあ
る。）はバイアス電圧ＶB と交差し、コンパレータ１０
は、波形線４３が示すように論理低電圧レベル（ＶL ）
から論理高電圧レベル（ＶH ）に切り換わる。
【００１６】しかしながら時間ｔ3 のとき、端子１６の
電圧が電圧（Ｖ1 ＋ＶBE）を越えて上昇すると、これに
よりダイオード２６が起動されて、端子１６の電圧を電
圧（Ｖ1 ＋ＶBE）に固定する。
電圧が電圧（Ｖ1 ＋ＶBE）を越えて上昇すると、これに
よりダイオード２６が起動されて、端子１６の電圧を電
圧（Ｖ1 ＋ＶBE）に固定する。
【００１７】時間ｔ4 で、信号ＤＡＴＡ_ ＩＮが正のピ
ークに達し、時間ｔ4 からｔ6 にかけて、信号ＤＡＴＡ
_ ＩＮの電圧が減少する。またコンデンサ１８の両端の
電圧が一定に留まろうとするので、これに応じて端子１
６の電圧も減少する。さらに時間ｔ5 では、端子１６の
電圧がバイアス電圧ＶB と交差して、コンパレータ１０
は、波形線４３が示すように論理高電圧レベルから論理
低電圧レベルに切り換わる。
ークに達し、時間ｔ4 からｔ6 にかけて、信号ＤＡＴＡ
_ ＩＮの電圧が減少する。またコンデンサ１８の両端の
電圧が一定に留まろうとするので、これに応じて端子１
６の電圧も減少する。さらに時間ｔ5 では、端子１６の
電圧がバイアス電圧ＶB と交差して、コンパレータ１０
は、波形線４３が示すように論理高電圧レベルから論理
低電圧レベルに切り換わる。
【００１８】しかしながら時間ｔ6 で、端子１６の電圧
が電圧（Ｖ2 −ＶBE）以下に降下すると、これによりト
ランジスタ２４が起動されて、端子１６の電圧を電圧
（Ｖ2−ＶBE）に固定する。また信号ＤＡＴＡ_ ＩＮが
電圧（Ｖ1 ＋ＶBE）以下に降下して、ダイオード２６は
動作不能であるので、コンパレータ１０の非反転入力で
は信号ＤＡＴＡ_ ＩＮを追跡する。
が電圧（Ｖ2 −ＶBE）以下に降下すると、これによりト
ランジスタ２４が起動されて、端子１６の電圧を電圧
（Ｖ2−ＶBE）に固定する。また信号ＤＡＴＡ_ ＩＮが
電圧（Ｖ1 ＋ＶBE）以下に降下して、ダイオード２６は
動作不能であるので、コンパレータ１０の非反転入力で
は信号ＤＡＴＡ_ ＩＮを追跡する。
【００１９】最後に時間ｔ7 では、以上述べた動作のす
べてが再び始まる。この場合時間ｔ7 において信号ＤＡ
ＴＡ_ ＩＮが２回目の負のピークに達して、電圧上昇を
始める。
べてが再び始まる。この場合時間ｔ7 において信号ＤＡ
ＴＡ_ ＩＮが２回目の負のピークに達して、電圧上昇を
始める。
【００２０】図２に示す波形線から、非方形波ＤＡＴＡ
_ ＩＮ信号（波形線４１）は、ＦＳＫデータなどの用途
で望ましい完全な方形波ＤＡＴＡ_ ＯＵＴ信号に変換さ
れることが容易に理解できよう。
_ ＩＮ信号（波形線４１）は、ＦＳＫデータなどの用途
で望ましい完全な方形波ＤＡＴＡ_ ＯＵＴ信号に変換さ
れることが容易に理解できよう。
【００２１】また（Ｖ1 ＋Ｖ2 ）／２に実質的に等しい
バイアス電圧を、コンパレータ１０の反転入力に印加す
ることによって、データ・スライサ５は、信号ＤＡＴＡ
_ ＩＮの電圧スイングが小さい形で動作する。たとえば
Ｖ1 ＝ＶBE、Ｖ2 ＝２ＶBEの場合、ＶB ＝３ＶBE／２と
なり、信号ＤＡＴＡ_ ＩＮは、クランピング回路１２が
実施されるのに、わずか１ＶBEの電圧スイングしか必要
としない。つまり、先行技術に対し２倍の改良が行われ
たことになる。先行技術では、背向形ダイオード構成の
ために、２ＶBEの最小電圧スイングが必要であった。
バイアス電圧を、コンパレータ１０の反転入力に印加す
ることによって、データ・スライサ５は、信号ＤＡＴＡ
_ ＩＮの電圧スイングが小さい形で動作する。たとえば
Ｖ1 ＝ＶBE、Ｖ2 ＝２ＶBEの場合、ＶB ＝３ＶBE／２と
なり、信号ＤＡＴＡ_ ＩＮは、クランピング回路１２が
実施されるのに、わずか１ＶBEの電圧スイングしか必要
としない。つまり、先行技術に対し２倍の改良が行われ
たことになる。先行技術では、背向形ダイオード構成の
ために、２ＶBEの最小電圧スイングが必要であった。
【００２２】図３を参照すると、ホールド制御付きデー
タ・スライサ５の詳細な回路図が示されている。図３に
示す構成要素で図１の構成要素と同一のものには同じ参
照番号が付けられていると解する。また図２に示す回路
は、トランジスタ５２，５４を含んでいるホールド回路
５０を含む。具体的にはトランジスタ５２のコレクタは
トランジスタ２８のベースに結合されており、一方トラ
ンジスタ５４のコレクタはトランジスタ３０のベースに
結合されている。トランジスタ５２，５４のエミッタは
接地に帰還しており、トランジスタ５２，５４のベース
は制御信号ＨＯＬＤを受信するために結合されている。
タ・スライサ５の詳細な回路図が示されている。図３に
示す構成要素で図１の構成要素と同一のものには同じ参
照番号が付けられていると解する。また図２に示す回路
は、トランジスタ５２，５４を含んでいるホールド回路
５０を含む。具体的にはトランジスタ５２のコレクタは
トランジスタ２８のベースに結合されており、一方トラ
ンジスタ５４のコレクタはトランジスタ３０のベースに
結合されている。トランジスタ５２，５４のエミッタは
接地に帰還しており、トランジスタ５２，５４のベース
は制御信号ＨＯＬＤを受信するために結合されている。
【００２３】動作において、制御信号ＨＯＬＤが所定の
しきい値を越えて上昇すると、これによってトランジス
タ５２，５４が動作可能になり、トランジスタ５２，５
４は、電流源３８，４０が供給する電流を引き込む働き
をして、これにより、クランプ回路１２に与えられるバ
イアス電流を除去する。その結果トランジスタ２４とダ
イオード２６が非アクティブになって、これまで説明し
たようなクランピング動作が発生しない。そのためホー
ルド回路５０がアクティブのとき、端子１６に現れる信
号はもはや固定されていない。すなわち端子１６にはト
ランジスタ２４のエミッタまたはダイオード２６の陽極
への接続が事実上なくなり、このときクランピング回路
１２は端子１６に対する開路のようになる。したがって
ホールド回路５０を利用すれば、端子１６で発生するク
ランピング手段を容易にアクティブもしくは非アクティ
ブにできる。
しきい値を越えて上昇すると、これによってトランジス
タ５２，５４が動作可能になり、トランジスタ５２，５
４は、電流源３８，４０が供給する電流を引き込む働き
をして、これにより、クランプ回路１２に与えられるバ
イアス電流を除去する。その結果トランジスタ２４とダ
イオード２６が非アクティブになって、これまで説明し
たようなクランピング動作が発生しない。そのためホー
ルド回路５０がアクティブのとき、端子１６に現れる信
号はもはや固定されていない。すなわち端子１６にはト
ランジスタ２４のエミッタまたはダイオード２６の陽極
への接続が事実上なくなり、このときクランピング回路
１２は端子１６に対する開路のようになる。したがって
ホールド回路５０を利用すれば、端子１６で発生するク
ランピング手段を容易にアクティブもしくは非アクティ
ブにできる。
【００２４】よってこれまでの考察から、新規のデータ
・スライサが提供されることが明かになろう。このデー
タ・スライサは、コンパレータおよびクランピング回路
を含んでおり、ここにおいて、クランピング回路は、コ
ンパレータの第１入力に現れるデータ信号を所定の電圧
スイングに固定する働きをする。コンパレータの第１入
力はデータ入力信号を受信するために容量性要素を介し
て結合されている。クランピング回路は、コンパレータ
の第１入力と第１電圧との間に結合されている第１ダイ
オードを含んでいる。このクランピング回路はまた第１
トランジスタを含んでおり、第１トランジスタは第１電
源電圧端子とコンパレータの第１入力との間に結合され
た導電電極、および第２電圧を受け取るために結合され
た制御電極を有する。コンパレータの第２入力はバイア
ス電圧を受け取るために結合されており、このバイアス
電圧は第１電圧と第２電圧の間の中点に実質的に等し
い。データ・スライサはまた、所望のときにクランピン
グ回路を非アクティブにするためのホールド回路を含
む。
・スライサが提供されることが明かになろう。このデー
タ・スライサは、コンパレータおよびクランピング回路
を含んでおり、ここにおいて、クランピング回路は、コ
ンパレータの第１入力に現れるデータ信号を所定の電圧
スイングに固定する働きをする。コンパレータの第１入
力はデータ入力信号を受信するために容量性要素を介し
て結合されている。クランピング回路は、コンパレータ
の第１入力と第１電圧との間に結合されている第１ダイ
オードを含んでいる。このクランピング回路はまた第１
トランジスタを含んでおり、第１トランジスタは第１電
源電圧端子とコンパレータの第１入力との間に結合され
た導電電極、および第２電圧を受け取るために結合され
た制御電極を有する。コンパレータの第２入力はバイア
ス電圧を受け取るために結合されており、このバイアス
電圧は第１電圧と第２電圧の間の中点に実質的に等し
い。データ・スライサはまた、所望のときにクランピン
グ回路を非アクティブにするためのホールド回路を含
む。
【００２５】本発明は特定の構成および段階に関して説
明してきたが、これらは説明の便宜上選択したものであ
って、これらに限定することを意図するものではなく、
これまでの説明を基に当業者が理解するように、本発明
は他の選択肢，構成および段階に適用され、また本発明
の開示を基に当業者において行われるように、上記およ
びその他のバリエーションに基づくものを特許請求の範
囲に含めることを意図している。
明してきたが、これらは説明の便宜上選択したものであ
って、これらに限定することを意図するものではなく、
これまでの説明を基に当業者が理解するように、本発明
は他の選択肢，構成および段階に適用され、また本発明
の開示を基に当業者において行われるように、上記およ
びその他のバリエーションに基づくものを特許請求の範
囲に含めることを意図している。
【図１】本発明に基づくデータ・スライサを示す詳細な
回路図である。
回路図である。
【図２】図１に示すデータ・スライサの動作を説明する
のに役立つ波形を表す。
のに役立つ波形を表す。
【図３】本発明に基づくホールド制御付きデータ・スラ
イサを示す詳細な回路図である。
イサを示す詳細な回路図である。
【符号の説明】 ５ データ・スライサ １０ コンパレータ １２ クランピング回路 １６ 端子 １８ コンデンサ ２０ 端子 ２４，２８，３０ トランジスタ ２６ ダイオード ３２ レベル・シフト・ダイオード ３４，３６ ダイオード ３８，４０ 電流源 ４１ 信号ＤＡＴＡ_ ＩＮの波形線 ４２ 信号ＤＡＴＡ_ ＩＮに応答してコンパレータの非
反転入力に現れる信号の波形線 ４３ 信号ＤＡＴＡ_ ＯＵＴの波形線 ５０ ホールド回路 ５２，５４ トランジスタ
反転入力に現れる信号の波形線 ４３ 信号ＤＡＴＡ_ ＯＵＴの波形線 ５０ ホールド回路 ５２，５４ トランジスタ
Claims (2)
- 【請求項１】 容量性要素（１８）を介して供給される
データ信号に応答する入力を有する、出力（２０）にお
いて方形出力パルスを提供するためのデータ・スライサ
回路（５）であって：第１入力および第２入力および出
力を有するコンパレータ（１０）であって、前記コンパ
レータの前記第１入力は前記データ・スライサの前記入
力に結合されており、前記コンパレータの前記第２入力
はバイアス電圧を受け取るために結合されており、前記
コンパレータの前記出力は前記データ・スライサの前記
出力に結合されているコンパレータ；および前記コンパ
レータの前記第１入力に結合されたクランピング手段
（１２）であって、前記クランピングは： （ａ）コレクタ，ベースおよびエミッタを有する第１ト
ランジスタ（２４）であって、前記第１トランジスタの
前記コレクタは第１電源電圧端子に結合されており、前
記第１トランジスタの前記エミッタは前記コンパレータ
の前記第１入力に結合されている第１トランジスタ； （ｂ）陽極および陰極を有する第１ダイオード（２６）
であって、前記第１ダイオードの前記陽極は前記コンパ
レータの前記第１入力に結合されている第１ダイオー
ド；および （ｃ）前記第１トランジスタの前記ベースおよび前記第
１ダイオードの前記陰極に結合されたバイアス回路であ
って、前記バイアス回路は前記第１ダイオードの前記陰
極において第１電圧を、また前記第１トランジスタの前
記ベースにおいて第２電圧を与え、前記コンパレータの
前記第２入力に印加された前記バイアス電圧は、前記第
１電圧と第２電圧の間の中点電圧に実質的に等しくなっ
ているバイアス回路；を含んでいるクランピング手段；
によって構成されることを特徴とする、容量性要素（１
８）を介して供給されるデータ信号に応答する入力を有
するデータ・スライサ回路。 - 【請求項２】 交流入力信号に応答して方形波出力信号
を与える方法であって、前記方法は第１入力および第２
入力および出力を有するコンパレータを利用し、前記コ
ンパレータの前記出力が前記方形波出力信号を与える、
交流入力信号に応答して方形波出力信号を与える方法で
あって：第１電圧および第２電圧を生成する段階；前記
コンパレータの前記第１入力に現れる前記信号を所定の
電圧範囲の間に固定(clamp) する段階であって、前記所
定の電圧範囲は、前記第１電圧にベース・エミッタ電圧
をプラスしたものに実質的に等しい上方しきい値を有
し、さらに前記所定の電圧範囲は、前記第２電圧からベ
ース・エミッタ電圧を引いたものに実質的に等しい下方
しきい値を有する、前記コンパレータの前記第１入力に
現れる信号を所定の電圧範囲に固定する段階；前記コン
パレータの前記第２入力を、前記第１電圧と前記第２電
圧の間の中点電圧に実質的に等しい電圧に固定し、これ
によって、小さな電圧スイングを有する入力信号が、適
正に出力された方形波信号に変換できるようにする段
階；によって構成されることを特徴とする、交流入力信
号に応答して方形波出力信号を与える方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/947,625 US5365120A (en) | 1992-09-21 | 1992-09-21 | Data slicer with hold |
| US947625 | 1992-09-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196979A true JPH06196979A (ja) | 1994-07-15 |
| JP3152270B2 JP3152270B2 (ja) | 2001-04-03 |
Family
ID=25486446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25098993A Expired - Fee Related JP3152270B2 (ja) | 1992-09-21 | 1993-09-14 | ホールド付きデータ・スライサ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5365120A (ja) |
| EP (1) | EP0589164B1 (ja) |
| JP (1) | JP3152270B2 (ja) |
| DE (1) | DE69326662T2 (ja) |
| SG (1) | SG46252A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100217182B1 (ko) * | 1997-05-12 | 1999-09-01 | 윤종용 | 데이타 슬라이스 회로 |
| US5933455A (en) * | 1997-05-28 | 1999-08-03 | Advanced Micro Devices, Inc. | Data slicer for demodulated binary FSK signals in a time division duplex radio environment |
| FR2804567B1 (fr) * | 2000-01-31 | 2002-04-12 | St Microelectronics Sa | Preamplificateur video |
| US6414495B1 (en) * | 2000-11-10 | 2002-07-02 | Abb Automation Inc. | Continuous time pulse detection system utilizing automatic bias removal |
| EP2016771B1 (en) | 2006-05-11 | 2012-12-19 | Thomson Licensing | Frequency translation module data clamp |
| JP2020195103A (ja) * | 2019-05-30 | 2020-12-03 | 株式会社日立製作所 | 増幅回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210603B2 (ja) * | 1973-02-09 | 1977-03-25 | ||
| JPS56129461A (en) * | 1980-03-14 | 1981-10-09 | Matsushita Electric Ind Co Ltd | Dc reproduction circuit for digital transmission |
| GB2139027A (en) * | 1983-04-29 | 1984-10-31 | Philips Electronic Associated | Waveform converter circuit |
| JPS6027259A (ja) * | 1983-07-25 | 1985-02-12 | Nec Corp | 受信器 |
| JPS6118636U (ja) * | 1984-07-06 | 1986-02-03 | アルプス電気株式会社 | 波形整形回路装置 |
| JPH0697738B2 (ja) * | 1985-10-07 | 1994-11-30 | ソニー株式会社 | ロ−レベルクランプ回路 |
| US4728815A (en) * | 1986-10-16 | 1988-03-01 | Motorola, Inc. | Data shaping circuit |
| FR2612713B1 (fr) * | 1987-03-20 | 1989-07-07 | Bendix Electronics Sa | Circuit convertisseur de signaux analogiques en signaux logiques |
| JPH0770975B2 (ja) * | 1988-01-26 | 1995-07-31 | シャープ株式会社 | 波形変換回路 |
-
1992
- 1992-09-21 US US07/947,625 patent/US5365120A/en not_active Expired - Lifetime
-
1993
- 1993-07-15 EP EP93111356A patent/EP0589164B1/en not_active Expired - Lifetime
- 1993-07-15 DE DE69326662T patent/DE69326662T2/de not_active Expired - Fee Related
- 1993-07-15 SG SG1996001636A patent/SG46252A1/en unknown
- 1993-09-14 JP JP25098993A patent/JP3152270B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3152270B2 (ja) | 2001-04-03 |
| EP0589164B1 (en) | 1999-10-06 |
| US5365120A (en) | 1994-11-15 |
| DE69326662T2 (de) | 2000-04-06 |
| SG46252A1 (en) | 1998-02-20 |
| DE69326662D1 (de) | 1999-11-11 |
| EP0589164A1 (en) | 1994-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0326940B1 (en) | A phase locked loop having a fast lock current reduction and clamping circuit | |
| US5426389A (en) | System for DC restoration of serially transmitted binary signals | |
| US3366889A (en) | Integrated electrical circuit | |
| US3937988A (en) | Active termination network for clamping a line signal | |
| JP2009183143A (ja) | 閾値検出回路 | |
| US4590394A (en) | Signal processing circuit with voltage clamped input | |
| KR950007691B1 (ko) | 데이타 형성회로 | |
| JP3152270B2 (ja) | ホールド付きデータ・スライサ | |
| JPH09260974A (ja) | 増幅回路 | |
| US4620115A (en) | Voltage-temperature compensated threshold for hysteresis line receiver at TTL supply voltage | |
| WO1982002293A1 (en) | Linear full wave rectifier circuit | |
| US4922139A (en) | Filter circuit for generating a VCO control voltage responsive to the output signals from a frequency/phase discriminator | |
| US5031196A (en) | Receiver for use in a remote control system | |
| JP2003134799A (ja) | 電圧供給回路 | |
| JP2690595B2 (ja) | 電力制御回路 | |
| US6265917B1 (en) | Circuit and method for altering the frequency of a signal | |
| US5262688A (en) | Operational amplifier circuit | |
| US4945415A (en) | Slew enhancement circuit for an automatic frequency control system | |
| JP2998258B2 (ja) | スイッチ回路 | |
| JP3466401B2 (ja) | 波形整形回路 | |
| US6798298B2 (en) | Balancing circuit, method of operation thereof and a charge pump employing the same | |
| JP2733971B2 (ja) | Ｆｅｔバイアス用シーケンス回路 | |
| JPS5834492Y2 (ja) | 電圧供給回路 | |
| JPH0810808B2 (ja) | 単極性符号・双極性符号変換回路 | |
| EP0339045B1 (en) | Data limiter with current controlled response time |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001227 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |