JPH06195527A - Ic memory card - Google Patents

Ic memory card

Info

Publication number
JPH06195527A
JPH06195527A JP4342586A JP34258692A JPH06195527A JP H06195527 A JPH06195527 A JP H06195527A JP 4342586 A JP4342586 A JP 4342586A JP 34258692 A JP34258692 A JP 34258692A JP H06195527 A JPH06195527 A JP H06195527A
Authority
JP
Japan
Prior art keywords
address
memory
memory map
control
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4342586A
Other languages
Japanese (ja)
Inventor
Kazuo Sakakibara
一男 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP4342586A priority Critical patent/JPH06195527A/en
Publication of JPH06195527A publication Critical patent/JPH06195527A/en
Pending legal-status Critical Current

Links

Landscapes

  • Credit Cards Or The Like (AREA)

Abstract

PURPOSE:To effectively utilize a semiconductor memory and its address space by providing an IC for control with memory map registers which can freely set a memory map. CONSTITUTION:When an address signal is inputted from outside and an address is stored in an address register 11, comparing means 16-19 compare the address with respective final addresses stored in memory map registers 12-15 and an address arithmetic unit 24 determines and outputs an address of a semiconductor memory to be selected according to the comparison results. Therefore, the memory map registers 12-15 capable of freely setting the memory map store the final addresses of respective semiconductor memories and those final address and external input address are compared to effectively determine the address of the semiconductor memory to be selected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は半導体メモリ及びその
アドレス空間を有効に使用することができるようにした
ICメモリカードに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory and an IC memory card which enables effective use of its address space.

【0002】[0002]

【従来の技術】図7は従来のICメモリカードのアドレ
ス構成を示す図である。図7において、1はICメモリ
カード、2はこのICメモリカード1内に設けられた制
御用IC、3〜6はそれらのアドレス端子3a〜6aが
制御用IC2のアドレス制御端子Aに接続され、CEバ
ー端子3b〜6bがそれぞれ制御用IC2のCEバー制
御端子CE1バー〜CE4バーに接続された半導体メモ
リである。これら半導体メモリには、SRAM,OTP
ROM,EEPROM,MASKROM等複数の種類が
ある。
2. Description of the Related Art FIG. 7 is a diagram showing an address configuration of a conventional IC memory card. In FIG. 7, 1 is an IC memory card, 2 is a control IC provided in the IC memory card 1, and 3 to 6 have their address terminals 3a to 6a connected to the address control terminal A of the control IC 2, CE bar terminals 3b to 6b are semiconductor memories connected to CE bar control terminals CE1 to CE4 of the control IC 2, respectively. These semiconductor memories include SRAM, OTP
There are several types such as ROM, EEPROM, and MASKROM.

【0003】従来のICメモリカード1は以上のように
構成され、半導体メモリ2〜6は、制御用IC2により
それらのアドレスが制御されている。また、制御用IC
2のCEバー制御端子CE1バー〜CE4バーに対応す
るアドレス空間は予じめ決められている。図8は1つの
アドレス空間を2Mバイトとした場合を示した図であ
り、図9は2MバイトのマスクROMを2個、64Kバ
イトのEEPROMを2個接続した状態を示した図であ
る。
The conventional IC memory card 1 is constructed as described above, and the addresses of the semiconductor memories 2 to 6 are controlled by the control IC 2. Also, control IC
The address space corresponding to the two CE bar control terminals CE1 bar to CE4 bar is predetermined. FIG. 8 is a diagram showing a case where one address space is 2 Mbytes, and FIG. 9 is a diagram showing a state where two 2 Mbyte mask ROMs and two 64 Kbyte EEPROMs are connected.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、このよ
うな従来のICメモリカードでは、CEバー制御端子C
E1バー〜CE4バー毎にアドレスの領域が定められて
いるため、図9に示したように容量の小さい半導体メモ
リ(例えば2Mバイトに対する64KバイトのEEPR
OM)を接続した場合には、9a,9bで示すようなア
ドレスの空きができ、そのアドレス空間の有効な利用が
できなくなるという問題点が有った。
However, in such a conventional IC memory card, the CE bar control terminal C is used.
Since the address area is defined for each of E1 to CE4 bars, a semiconductor memory having a small capacity as shown in FIG. 9 (for example, 64 Kbytes EEPR for 2 Mbytes)
When the OM) is connected, there is a problem in that there are vacant addresses as indicated by 9a and 9b, and effective use of that address space cannot be achieved.

【0005】この発明は、上述した問題点を解決するた
めになされたもので、半導体メモリ及びそのアドレス空
間を有効に利用することができるICメモリカードを提
供することを目的としている。
The present invention has been made to solve the above-mentioned problems, and an object thereof is to provide an IC memory card which can effectively utilize a semiconductor memory and its address space.

【0006】[0006]

【課題を解決するための手段】この発明の請求項1に係
るICメモリカードは、制御用ICに、自由にメモリマ
ップを設定することのできるメモリマップレジスタを設
けたものである。
An IC memory card according to a first aspect of the present invention is a control IC provided with a memory map register capable of freely setting a memory map.

【0007】又、この発明の請求項2に係るICメモリ
カードは、制御用ICに、自由にメモリマップを設定す
ることのできるメモリマップレジスタを設け、メモリマ
ップデータを上記半導体メモリに一時記憶させた後に、
上記メモリマップレジスタにロードするようにしたもの
である。
In the IC memory card according to claim 2 of the present invention, the control IC is provided with a memory map register capable of freely setting a memory map, and the memory map data is temporarily stored in the semiconductor memory. After
The memory map register is loaded.

【0008】更に、この発明の請求項3に係るICメモ
リカードは、制御用ICに、自由にメモリマップを設定
することのできるメモリマップレジスタを設け、このメ
モリマップレジスタの値に基づいて、外部から入力され
たアドレスのメモリが使用されているかいなかを判断
し、上記アドレスのメモリが使用されていない場合に
は、このアドレスのメモリが使用されていないことを外
部に出力するための判断手段を設けたものである。
Further, in the IC memory card according to claim 3 of the present invention, the control IC is provided with a memory map register capable of freely setting a memory map, and based on the value of the memory map register, the external Judge whether the memory of the address input from is being used, and if the memory of the above address is not used, determine the means for outputting to the outside that the memory of this address is not used. It is provided.

【0009】[0009]

【作用】この発明の請求項1におけるICメモリカード
によれば、自由にメモリマップを設定することのできる
メモリマップレジスタにより、各半導体メモリの最終ア
ドレスが記憶され、この最終アドレスと外部から入力さ
れたアドレスとを比較することにより、セレクトする半
導体メモリのアドレスを有効に定めることができる。
According to the IC memory card of claim 1 of the present invention, the final address of each semiconductor memory is stored by the memory map register capable of freely setting the memory map, and the final address and the external address are input. The address of the semiconductor memory to be selected can be effectively determined by comparing the address with the selected address.

【0010】又、この発明の請求項2におけるICメモ
リカードによれば、メモリマップレジスタにメモリマッ
プデータを記憶させるに際して、予じめ半導体メモリに
外部よりメモリマップデータを記憶させておき、例えば
ICメモリカードの初めての使用時に半導体メモリから
メモリマップデータをロードさせることができる。
Further, according to the IC memory card of claim 2 of the present invention, when the memory map data is stored in the memory map register, the memory map data is stored in the semiconductor memory in advance from the outside. The memory map data can be loaded from the semiconductor memory when the memory card is used for the first time.

【0011】更に、この発明の請求項3におけるICメ
モリカードによれば、使用されていないアドレスを外部
制御機器の接続のために使用することができる。
Further, according to the IC memory card of the third aspect of the present invention, an unused address can be used for connecting the external control device.

【0012】[0012]

【実施例】【Example】

実施例1.以下、この発明の実施例1を図について説明
する。図1は制御用ICのアドレス制御の構成を示すブ
ロック図である。図1において、11は外部からの信号
線Sに接続され、外部から入力されたアドレスを一時記
憶するアドレスレジスタ、12〜15は各半導体メモリ
3〜6の最終アドレスを記憶するメモリマップレジス
タ、16〜19はアドレスレジスタ11とメモリマップ
レジスタ12〜15の内容をそれぞれ比較する比較手
段、20〜23は比較手段16〜19に接続されたナン
ド回路であり、ナンド回路20は比較手段16〜19の
出力が直接入力され、ナンド回路21は比較手段16〜
18の出力が直接入力され、且つ比較手段19の反転出
力が入力され、ナンド回路22は比較手段16,17の
出力が直接入力され、且つ比較手段18,19の反転出
力が入力され、ナンド回路23は比較手段16の出力が
直接入力され、且つ比較手段17〜19の反転出力が入
力される。また、24はアドレスレジスタ11、メモリ
マップレジスタ12〜15、及びナンド回路20〜23
の出力側に接続され、半導体メモリ3〜6の実アドレス
を計算するためのアドレス演算装置である。
Example 1. Embodiment 1 of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing a configuration of address control of a control IC. In FIG. 1, 11 is an address register that is connected to an external signal line S and temporarily stores an address input from the outside, 12 to 15 are memory map registers that store the final addresses of the semiconductor memories 3 to 6, 16 ˜19 are comparison means for comparing the contents of the address register 11 and the memory map registers 12-15, respectively, 20-23 are NAND circuits connected to the comparison means 16-19, and the NAND circuit 20 is for the comparison circuits 16-19. The output is directly input, and the NAND circuit 21 is compared by the comparison means 16 to.
The output of 18 is directly input, the inverted output of the comparison means 19 is input, the output of the comparison means 16 and 17 is directly input to the NAND circuit 22, and the inverted outputs of the comparison means 18 and 19 are input to the NAND circuit. 23, the output of the comparing means 16 is directly input, and the inverted outputs of the comparing means 17 to 19 are input. Further, 24 is an address register 11, memory map registers 12 to 15, and NAND circuits 20 to 23.
Is an address operation device for calculating the real address of the semiconductor memories 3 to 6 connected to the output side of the.

【0013】図2はこのアドレス演算装置24の処理を
明確に示すために、アドレス演算装置24の構成を示す
ブロック図である。図2において、25はCE1バー信
号の反転信号とアドレス信号とが入力されるアンド回
路、26はCE2バー信号の反転信号とメモリマップレ
ジスタ12の信号とが入力されるアンド回路、27はC
E3バー信号の反転信号とメモリマップレジスタ13の
信号とが入力されるアンド回路、28はCE4バー信号
の反転信号とメモリマップレジスタ14の信号とが入力
されるアンド回路、29はその3つの入力端子にアンド
回路26〜28の出力端子が接続されたオア回路、30
は実アドレスの計算部、31はその2つの入力端子にア
ンド回路25の出力端子と実アドレスの計算部30の出
力側が接続されたオア回路である。
FIG. 2 is a block diagram showing the configuration of the address arithmetic unit 24 in order to clearly show the processing of the address arithmetic unit 24. In FIG. 2, 25 is an AND circuit to which the inverted signal of the CE1 bar signal and the address signal are input, 26 is an AND circuit to which the inverted signal of the CE2 bar signal and the signal of the memory map register 12 are input, and 27 is C
An AND circuit to which the inverted signal of the E3 bar signal and the signal of the memory map register 13 are input, 28 is an AND circuit to which the inverted signal of the CE4 bar signal and the signal of the memory map register 14 are input, and 29 is its three inputs An OR circuit whose output terminals of AND circuits 26 to 28 are connected to the terminals, 30
Is a real address calculator, and 31 is an OR circuit whose two input terminals are connected to the output terminal of the AND circuit 25 and the output side of the real address calculator 30.

【0014】以下に実施例1の動作について説明する。
図1において、いまメモリマップレジスタ12〜15に
はそれぞれCE1バー制御端子〜CE4バー制御端子に
接続された半導体メモリ3〜6の最終アドレスが入って
いるものとする。ここで外部からアドレス信号が入力さ
れ、アドレスレジスタ11にアドレスが記憶されると、
このアドレスとメモリマップレジスタ12〜15に記憶
されている各最終アドレスとが比較手段16〜19によ
り比較され、アドレス演算装置24がその比較結果に基
づいてセレクトされる半導体メモリ3〜6のアドレスを
決定して出力する。
The operation of the first embodiment will be described below.
In FIG. 1, it is assumed that the memory map registers 12 to 15 now contain the final addresses of the semiconductor memories 3 to 6 connected to the CE1 bar control terminal to the CE4 bar control terminal, respectively. Here, when an address signal is input from the outside and the address is stored in the address register 11,
This address and each final address stored in the memory map registers 12 to 15 are compared by the comparing means 16 to 19, and the address arithmetic unit 24 selects the addresses of the semiconductor memories 3 to 6 selected based on the comparison result. Determine and output.

【0015】このアドレス決定は、例えば図2におい
て、CE1バー制御端子がセレクトされると、アドレス
レジスタ11の値がそのまま決定値として出力され、C
E2バー制御端子がセレクトされると、アドレスレジス
タ11の値とメモリマップレジスタ12との差に1を加
えた値が実際のメモリ3〜6のアドレスとして決定され
て出力される。CE3バー制御端子、CE4バー制御端
子がセレクトされた場合も同様であり、次式
In this address determination, for example, in FIG. 2, when the CE1 bar control terminal is selected, the value of the address register 11 is directly output as the determined value, and C
When the E2 bar control terminal is selected, the value obtained by adding 1 to the difference between the value of the address register 11 and the memory map register 12 is determined as the actual address of the memories 3 to 6 and output. The same applies when the CE3 bar control terminal and the CE4 bar control terminal are selected.

【0016】アドレスレジスタの値−メモリマップレジ
スタ(X−1)+1 (Xはメモリマップレジスタの番号)
Address register value-memory map register (X-1) +1 (X is the memory map register number)

【0017】で定められる値が半導体メモリ3〜6の実
アドレスとして決定出力される。尚、実施例1は外部か
ら入力されるアドレスの桁数(ビット数)、CEバー制
御端子の数、及びアドレスレジスタ11とメモリマップ
レジスタ12〜15の桁数とは関係なく適用される。
The value determined by is determined and output as the real address of the semiconductor memories 3-6. The first embodiment is applied regardless of the number of digits (bit number) of an address input from the outside, the number of CE bar control terminals, and the number of digits of the address register 11 and the memory map registers 12 to 15.

【0018】従って実施例1によれば、自由にメモリマ
ップを設定することのできるメモリマップレジスタによ
り、各半導体メモリの最終アドレスが記憶され、この最
終アドレスと外部から入力されたアドレスとを比較する
ことにより、セレクトする半導体メモリのアドレスを有
効に定めることができる。更に1つの制御用ICでいろ
いろな種類のメモリマップに対応でき、ICメモリカー
ドの開発時間の短縮等も可能となる。
Therefore, according to the first embodiment, the final address of each semiconductor memory is stored by the memory map register capable of freely setting the memory map, and this final address is compared with the address input from the outside. As a result, the address of the semiconductor memory to be selected can be effectively determined. Furthermore, one control IC can support various types of memory maps, and the development time of the IC memory card can be shortened.

【0019】実施例2.以下、この発明の実施例2を図
について説明する。図3はメモリマップレジスタへのメ
モリマップデータのロード方法を説明するためのブロッ
ク図であり、図4は図3を更に詳細に説明するためのブ
ロック図である。図5はメモリマップデータを一時記憶
するための半導体メモリのメモリマップを示したもので
ある。各図において、図1と同一符号は同一の対象を示
している。2Aは制御用IC、32は制御用IC2A内
に設けられたメモリマップレジスタであり、図1の12
〜15に対応している。また33は半導体メモリであ
り、図7の3〜6に対応している。そして、34は比較
手段であり、図1の16〜19に対応している。
Example 2. Embodiment 2 of the present invention will be described below with reference to the drawings. FIG. 3 is a block diagram for explaining a method of loading memory map data in the memory map register, and FIG. 4 is a block diagram for explaining FIG. 3 in more detail. FIG. 5 shows a memory map of a semiconductor memory for temporarily storing memory map data. In each figure, the same reference numerals as those in FIG. 1 indicate the same objects. 2A is a control IC, and 32 is a memory map register provided in the control IC 2A.
Corresponds to ~ 15. Reference numeral 33 is a semiconductor memory, which corresponds to 3 to 6 in FIG. Reference numeral 34 is a comparison means, which corresponds to 16 to 19 in FIG.

【0020】以下、実施例2の動作について説明する。
ICメモリカードの半導体メモリ33には、コモンメモ
リ(通常のメモリ)、アトリビュートメモリ(ICメモ
リカードの属性が記録されるメモリ)の2つの種類があ
る。図4においていま、制御用IC2Aのメモリマップ
レジスタ12〜15はICの出荷時から触れられていな
いのでEEPROMやOTPROM等からなるメモリマ
ップレジスタ12〜15の内容はすべてFFFFFFH
となっている。そこで、メモリマップレジスタ12〜1
5の内容がすべてFFFFFFHであれば、CE1バー
をセレクトし、外部から入力されるアドレスとデータを
そのまま半導体メモリ33に入力させる。このときメモ
リマップデータを図5のようにメモリ33に入力させて
おく。その後、信号WPをハイレベルにすると制御用I
Cは外部からのアドレスバスとデータバスを切り離し、
メモリ33からメモリマップデータをロードする。この
データのロードが終了すると信号WPをローレベルとし
て外部からのアドレスバスとデータバスを再び接続して
もとの状態に戻る。
The operation of the second embodiment will be described below.
There are two types of semiconductor memory 33 of the IC memory card: common memory (normal memory) and attribute memory (memory in which the attributes of the IC memory card are recorded). In FIG. 4, since the memory map registers 12 to 15 of the control IC 2A have not been touched since the IC was shipped, the contents of the memory map registers 12 to 15 such as EEPROM and OTPROM are all FFFFFFH.
Has become. Therefore, the memory map registers 12 to 1
If the contents of 5 are all FFFFFFH, the CE1 bar is selected, and the address and data externally input are directly input to the semiconductor memory 33. At this time, the memory map data is input to the memory 33 as shown in FIG. After that, when the signal WP is set to the high level, the control I
C separates the address bus and data bus from the outside,
The memory map data is loaded from the memory 33. When the loading of the data is completed, the signal WP is set to the low level and the address bus and the data bus from the outside are connected again to return to the original state.

【0021】従って実施例2によれば、ICメモリカー
ド内の半導体メモリにメモリマップデータを一時記憶し
た後、初めてICメモリカードを使用するときに、この
メモリマップデータを半導体メモリからメモリマップレ
ジスタにロードすることにより、簡単にメモリマップの
設定ができる。
Therefore, according to the second embodiment, after temporarily storing the memory map data in the semiconductor memory in the IC memory card, when the IC memory card is used for the first time, this memory map data is transferred from the semiconductor memory to the memory map register. By loading, you can easily set the memory map.

【0022】実施例3.以下、この発明の実施例3を図
について説明する。図6は外部に使用されていない半導
体メモリのアドレスを知らせ、外部に接続された制御機
器(図示しない)を制御する方法について説明するため
のブロック図である。図において、図1と同一符号は同
一の対象を示している。35はその入力側が比較手段1
9に接続され、出力側が外部の制御機器に接続された外
部機器制御回路である。尚、36は制御機器のコントロ
ール信号、37は比較手段19から外部制御回路35へ
の出力信号を示している。
Example 3. The third embodiment of the present invention will be described below with reference to the drawings. FIG. 6 is a block diagram for explaining a method of notifying an address of a semiconductor memory which is not used outside and controlling a control device (not shown) connected to the outside. In the figure, the same symbols as those in FIG. 1 indicate the same objects. 35 is a comparison means 1 on the input side.
9 is an external device control circuit connected to the external device 9 and having an output side connected to an external control device. Reference numeral 36 denotes a control signal of the control device, and 37 denotes an output signal from the comparison means 19 to the external control circuit 35.

【0023】以下、実施例3の動作について説明する。
図6において、外部からアドレス信号が入力され、アド
レスレジスタ11にその値が記憶されると、比較手段1
9によってアドレスレジスタ11に記憶された値がメモ
リマップレジスタ15の値と比較される。そしてアドレ
スレジスタ11の値がメモリマップレジスタ15の値よ
り大きい場合は、比較手段19は外部制御回路35に、
そのアドレスが空きアドレスであることを知らせる信号
37を出力する。この信号37を受けた外部制御回路3
5は外部に接続された制御機器にコントロール信号36
を出力する。
The operation of the third embodiment will be described below.
In FIG. 6, when an address signal is input from the outside and the value is stored in the address register 11, the comparing means 1
The value stored in the address register 11 by 9 is compared with the value in the memory map register 15. When the value of the address register 11 is larger than the value of the memory map register 15, the comparing means 19 causes the external control circuit 35 to
A signal 37 is output to inform that the address is an empty address. External control circuit 3 receiving this signal 37
5 is a control signal 36 to a control device connected to the outside.
Is output.

【0024】従って、実施例3によれば、使用されてい
ないアドレス空間にICメモリカードからコントロール
信号を出して、外部に接続された制御機器を制御できる
構成としたので、ICメモリカードのアドレス空間を有
効に活用することができる。尚、実施例3において、ア
ドレスレジスタ11とメモリマップレジスタ15と外部
制御回路35は請求項3の判断手段を構成している。
Therefore, according to the third embodiment, since the control signal is output from the IC memory card to the unused address space to control the externally connected control device, the address space of the IC memory card is controlled. Can be effectively utilized. Incidentally, in the third embodiment, the address register 11, the memory map register 15, and the external control circuit 35 constitute the judging means of claim 3.

【0025】[0025]

【発明の効果】以上のようにこの発明の請求項1に係る
ICメモリカードは、制御用ICに、自由にメモリマッ
プを設定することのできるメモリマップレジスタを設け
たため、セレクトする半導体メモリのアドレスを有効に
定めることができる。更に1つの制御用ICでいろいろ
な種類のメモリマップに対応でき、ICメモリカードの
開発時間の短縮等も可能となるという効果を奏する。
As described above, in the IC memory card according to claim 1 of the present invention, since the memory map register capable of freely setting the memory map is provided in the control IC, the address of the semiconductor memory to be selected. Can be effectively determined. Further, one control IC can cope with various kinds of memory maps, and the development time of the IC memory card can be shortened.

【0026】又、この発明の請求項2に係るICメモリ
カードは、この発明の請求項2に係るICメモリカード
は、制御用ICに、自由にメモリマップを設定すること
のできるメモリマップレジスタを設け、メモリマップデ
ータを上記半導体メモリに一時記憶させた後に、上記メ
モリマップレジスタにロードするようにしたため、上記
効果に加え、簡単にメモリマップの設定ができるという
効果を奏する。
The IC memory card according to claim 2 of the present invention is the IC memory card according to claim 2 of the present invention, in which a memory map register capable of freely setting a memory map is provided in the control IC. Since the memory map data is provided and temporarily stored in the semiconductor memory and then loaded into the memory map register, the memory map can be easily set in addition to the above effects.

【0027】更に、この発明の請求項3に係るICメモ
リカードは、制御用ICに、自由にメモリマップを設定
することのできるメモリマップレジスタを設け、このメ
モリマップレジスタの値に基づいて、外部から入力され
たアドレスのメモリが使用されているか否かを判断し、
上記アドレスのメモリが使用されていない場合には、こ
のアドレスのメモリが使用されていないことを外部に出
力するための判断手段を設けたため、ICメモリカード
のアドレス空間を有効に活用することができるという効
果を奏する。
Further, in the IC memory card according to claim 3 of the present invention, the control IC is provided with a memory map register capable of freely setting a memory map, and based on the value of the memory map register, the external Judge whether the memory of the address input from is being used,
When the memory of the above address is not used, the determination means for outputting to the outside that the memory of this address is not used is provided, so that the address space of the IC memory card can be effectively utilized. Has the effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例1を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.

【図2】アドレス演算装置を示すブロック図である。FIG. 2 is a block diagram showing an address calculation device.

【図3】メモリマップレジスタへのメモリマップデータ
のロード方法を説明するためのブロック図である。
FIG. 3 is a block diagram illustrating a method for loading memory map data into a memory map register.

【図4】図3を更に詳細に説明するためのブロック図で
ある。
FIG. 4 is a block diagram for explaining FIG. 3 in more detail.

【図5】メモリマップデータを一時記憶するための半導
体メモリのメモリマップを示した図である。
FIG. 5 is a diagram showing a memory map of a semiconductor memory for temporarily storing memory map data.

【図6】外部に接続された制御機器を制御する方法につ
いて説明するためのブロック図である。
FIG. 6 is a block diagram for explaining a method of controlling a control device connected to the outside.

【図7】従来のICメモリカードのアドレス構成を示す
図である。
FIG. 7 is a diagram showing an address configuration of a conventional IC memory card.

【図8】1つのアドレス空間を2Mバイトとした場合を
示した図である。
FIG. 8 is a diagram showing a case where one address space is 2 Mbytes.

【図9】2MバイトのマスクROMを2個、64Kバイ
トのEEPROMを2個接続した状態を示した図であ
る。
FIG. 9 is a diagram showing a state in which two 2M-byte mask ROMs and two 64K-byte EEPROMs are connected.

【符号の説明】[Explanation of symbols]

1 ICメモリカード 2A 制御用IC 3〜6 半導体メモリ 11 アドレスレジスタ 12〜15,12A〜15A、メモリマップレジスタ 16〜19 比較手段 24 アドレス演算装置 32 メモリマップレジスタ 33 半導体メモリ 34 比較手段 35 外部制御回路 DESCRIPTION OF SYMBOLS 1 IC memory card 2A Control IC 3-6 Semiconductor memory 11 Address register 12-15, 12A-15A, Memory map register 16-19 Comparison means 24 Address operation device 32 Memory map register 33 Semiconductor memory 34 Comparison means 35 External control circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 制御用ICを備えると共に、半導体メモ
リを備えたICメモリカードにおいて、 上記制御用ICに、自由にメモリマップを設定すること
のできるメモリマップレジスタを設けたことを特徴とす
るICメモリカード。
1. An IC memory card including a control IC and a semiconductor memory, wherein the control IC is provided with a memory map register capable of freely setting a memory map. Memory card.
【請求項2】 制御用ICを備えると共に、半導体メモ
リを備えたICメモリカードにおいて、 上記制御用ICに、自由にメモリマップを設定すること
のできるメモリマップレジスタを設け、メモリマップデ
ータを上記半導体メモリに一時記憶させた後に、上記メ
モリマップレジスタにロードするようにしたことを特徴
とするICメモリカード。
2. An IC memory card including a control IC and a semiconductor memory, wherein the control IC is provided with a memory map register capable of freely setting a memory map, and the memory map data is stored in the semiconductor memory. An IC memory card, characterized in that it is temporarily stored in a memory and then loaded into the memory map register.
【請求項3】 制御用ICを備えると共に、半導体メモ
リを備えたICメモリカードにおいて、 上記制御用ICに、自由にメモリマップを設定すること
のできるメモリマップレジスタを設け、このメモリマッ
プレジスタの値に基づいて、外部から入力されたアドレ
スのメモリが使用されているかいなかを判断し、上記ア
ドレスのメモリが使用されていない場合には、このアド
レスのメモリが使用されていないことを外部に出力する
ための判断手段を設けたことを特徴とするICメモリカ
ード。
3. An IC memory card having a control IC and a semiconductor memory, wherein the control IC is provided with a memory map register capable of freely setting a memory map, and the value of the memory map register is set. Based on the above, it is determined whether the memory of the address input from the outside is used, and if the memory of the above address is not used, it is output to the outside that the memory of this address is not used. An IC memory card provided with a determination means for
JP4342586A 1992-12-22 1992-12-22 Ic memory card Pending JPH06195527A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4342586A JPH06195527A (en) 1992-12-22 1992-12-22 Ic memory card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4342586A JPH06195527A (en) 1992-12-22 1992-12-22 Ic memory card

Publications (1)

Publication Number Publication Date
JPH06195527A true JPH06195527A (en) 1994-07-15

Family

ID=18354918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4342586A Pending JPH06195527A (en) 1992-12-22 1992-12-22 Ic memory card

Country Status (1)

Country Link
JP (1) JPH06195527A (en)

Similar Documents

Publication Publication Date Title
KR940002754B1 (en) Control method in a semiconductor integrated circuit device
US5111079A (en) Power reduction circuit for programmable logic device
JPH04141794A (en) Ic card
JPH05233901A (en) Confirming method for ic card and memory capacity of memory ic mounted on ic card and ic card
JPH06195527A (en) Ic memory card
JPS59188764A (en) Memory device
US6594777B1 (en) Semiconductor memory device
JPH0227596A (en) Semiconductor memory
JP3166193B2 (en) Semiconductor integrated circuit
JPS6035694B2 (en) Main memory protection method
JPH0520474A (en) One chip microcomputer
JPS6393059A (en) Memory card
JPS6348688A (en) Memory device
JPS63225839A (en) Rom with security function
JP2659979B2 (en) Computer system
JPH06251589A (en) Associative memory input/output control circuit
JPS6258356A (en) Dma controller
JPH05128327A (en) Ic card
JPH0689348A (en) Single-chip microcomputer
JPH0262642A (en) Bus switching system
JPH0635751A (en) Chip for evaluation
JPS61139998A (en) Data writing device for writable rom
JPH0226252B2 (en)
JPH08171511A (en) Address generating circuit and processor
JPS62180585A (en) Chip selecting circuit