JPH06188731A - 周波数ホッピングシンセサイザ - Google Patents

周波数ホッピングシンセサイザ

Info

Publication number
JPH06188731A
JPH06188731A JP43A JP33693092A JPH06188731A JP H06188731 A JPH06188731 A JP H06188731A JP 43 A JP43 A JP 43A JP 33693092 A JP33693092 A JP 33693092A JP H06188731 A JPH06188731 A JP H06188731A
Authority
JP
Japan
Prior art keywords
output
frequency
circuit
switch circuit
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP43A
Other languages
English (en)
Inventor
Kazuo Hase
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP43A priority Critical patent/JPH06188731A/ja
Publication of JPH06188731A publication Critical patent/JPH06188731A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【目的】 周波数を不連続的に偏倚させて出力する周波
数ホッピングシンセサイザに関し、出力周波数を外来雑
音の影響がないように安定化する。 【構成】 第1,第2の周波数出力部1,2と、基準信
号発生部3と、第1,第2の周波数出力部1,2の出力
信号を選択して出力する出力スイッチ回路4と、制御回
路5とを備え、第1,第2の周波数出力部1,2の電圧
制御発振器6とチャージポンプ回路7とローパスフィル
タ8と位相比較器10と分周器11とを含む位相同期ル
ープ回路の位相比較器10とチャージポンプ回路7との
間にスイッチ回路9を設け、このスイッチ回路9をオフ
とし、その直前のチャージポンプ回路7の出力電圧を制
御電圧とした時の電圧制御発振器6の出力信号を出力ス
イッチ回路4により選択出力する。出力スイッチ回路4
により選択されない側のスイッチ回路9はオンとして、
位相同期ループ回路を動作させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、周波数を不連続的に偏
倚させて出力する周波数ホッピングシンセサイザに関す
る。スペクトラム拡散通信方式に於ける変調方式とし
て、直接拡散方式と周波数ホッピング変調方式とパルス
化周波数変調又はチャープ変調方式とに大別できる方式
が知られている。周波数ホッピング変調方式は、符号系
列によって定まるパターンにより搬送周波数を不連続的
に偏倚させるものである。このように周波数を不連続的
に偏倚させる為に、周波数ホッピングシンセサイザが用
いられている。この周波数ホッピングシンセサイザは、
不連続的に偏倚された周波数がそれぞれ安定化されるこ
とが必要である。
【0002】
【従来の技術】周波数を不連続的に偏倚させる為の周波
数ホッピングシンセサイザに於いて、電圧制御発振器を
含む位相同期ループ回路を構成し、そのループ内の分周
器の分周比を制御することにより、出力周波数を不連続
的に偏倚させることができる。しかし、分周比を切替え
た時にループが安定化するまでの時間が必要であり、そ
の過渡期間に於いて周波数が不安定となる問題があっ
た。そこで、図6に示す構成が用いられている。
【0003】同図に於いて、61,62は第1,第2の
周波数出力部、63は直接合成ディジタルシンセサイザ
(DDS)、64は出力スイッチ回路(SW)、65は
制御回路、66−1,66−2は電圧制御発振器(VC
O)、67−1,67−2はチャージポンプ回路(C
P)、68−1,68−2はローパスフィルタ、69−
1,69−2は分周器、70−1,70−2は位相比較
器である。
【0004】直接合成ディジタルシンセサイザ63の出
力信号を基準信号として、第1,第2の周波数出力部6
1,62に於いては、それぞれ位相比較器70−1,7
0−2により分周器69−1,69−2の分周出力信号
と位相比較し、位相の進み,遅れを示す信号を出力し、
チャージポンプ回路67−1,67−2のコンデンサ
は、例えば、位相進み検出信号により充電され、位相遅
れ検出信号により放電されるように制御される。従っ
て、チャージポンプ回路67−1,67−2のコンデン
サの端子電圧は位相の進み,遅れに対応した値となるか
ら、ローパスフィルタ68−1,68−2を介して電圧
制御発振器66−1,66−2の制御電圧とすることに
より、電圧制御発振器66−1,66−2の出力周波数
を、基準信号と分周器69−1,69−2の分周比とに
対応した値とすることができる。
【0005】分周器69−1,69−2の分周比を制御
回路65によって制御することにより、電圧制御発振器
66−1,66−2の出力信号周波数を切替えることが
できるから、例えば、分周器69−1,69−2の分周
比を1/ni(i=1,2,3,・・・)とした時に出
力信号周波数がFiとなる場合、制御回路65により、
分周器69−1の分周比を1/n1,1/n3,・・・
に切替え、分周器69−2の分周比を1/n2,1/n
4,・・・に切替えると、電圧制御発振器66−1の出
力周波数は順次F1,F3,・・・となり、電圧制御発
振器66−2の出力周波数は順次F2,F4,・・・と
なる。
【0006】従って、出力スイッチ回路64を制御し
て、交互に第1,第2の周波数出力部61,62を選択
させると、出力スイッチ回路64から周波数F1,F
2,F3,F4,・・・のパターンの周波数ホッピング
出力信号が得られる。その場合、分周器69−1,69
−2の分周比を切替えてから、出力スイッチ回路64の
切替えを行わせることにより、位相同期ループ回路の引
込みが終了した時の電圧制御発振器66−1,66−2
の出力信号を選択して出力することができる。又直接合
成ディジタルシンセサイザ63の出力信号周波数を切替
えることにより、広範囲の周波数帯域の周波数ホッピン
グ出力信号を得ることができる。
【0007】
【発明が解決しようとする課題】電圧制御発振器を含む
位相同期ループ回路を有する1系統の周波数出力部に比
較して、図6に示すような第1,第2の2系統の周波数
出力部61,62を設けた場合は、位相同期ループ回路
の位相同期引込み過程の周波数が不安定な過渡期を回避
して、位相同期引込み終了後の安定化された周波数の信
号を用いることができる。しかし、電圧制御発振器66
−1,66−2を含む位相同期ループ回路に於いて、外
来雑音がフィードバックループに誘起する場合があり、
それによって電圧制御発振器66−1,66−2は、分
周器69−1,69−2の分周比に対応しない周波数を
発生することになり、周波数ホッピング出力信号が不安
定となる問題があった。本発明は、フィードバックルー
プに誘起する雑音によっても出力周波数を安定化するこ
とを目的とする。
【0008】
【課題を解決するための手段】本発明の周波数ホッピン
グシンセサイザは、図1を参照して説明すると、基準信
号発生部3からの基準信号を基にそれぞれ異なる周波数
の信号を出力する位相同期ループ回路を含む第1,第2
の周波数出力部1,2と、これらの第1,第2の周波数
出力部1,2の出力信号を切替えて周波数ホッピング出
力信号とする出力スイッチ回路4と、第1,第2の周波
数出力部1,2の出力周波数の切替え及び出力スイッチ
回路4を制御する制御回路5とを備え、第1,第2の周
波数出力部1,2の位相同期ループ回路は、電圧制御発
振器(VCO)の出力信号を分周して基準信号発生部3
からの基準信号と位相比較し、位相比較出力信号に従っ
てコンデンサの充放電を制御するチャージポンプ回路
(CP)7の出力電圧を、ローパスフィルタ8を介して
電圧制御発振器6の制御電圧とし、且つ出力スイッチ回
路4により第1,第2の周波数出力部1,2の何れか一
方の電圧制御発振器6の出力信号を周波数ホッピング出
力信号として選択出力する側のチャージポンプ回路7の
充放電を停止させそのチャージポンプ回路7の出力電圧
を維持させるスイッチ回路9を設けたものである。又1
0は位相比較器、11は分周器である。
【0009】又基準信号発生部3からの基準信号と共用
化分周器の出力信号との位相比較を行い、位相比較によ
る出力信号をスイッチ回路9を介してチャージポンプ回
路7に加える共用化位相比較器と、出力スイッチ回路4
により第1,第2の周波数出力部1,2の何れか一方の
電圧制御発振器6の出力信号を周波数ホッピング出力信
号として選択する側と反対側の電圧制御発振器6の出力
信号を、共用化分周器に入力するように切替える切替ス
イッチ回路とを設けることができる。
【0010】
【作用】第1,第2の周波数出力部1,2に於いて、電
圧制御発振器6と分周器11と位相比較器10とスイッ
チ回路9とチャージポンプ回路7とローパスフィルタ8
とにより位相同期ループ回路が構成されている。制御回
路5により分周器11の分周比が制御され、基準信号発
生部3からの基準信号と分周器11の出力信号とが位相
比較器10により位相比較され、位相の進み,遅れを示
す位相比較出力信号に応じてチャージポンプ回路7のコ
ンデンサの充放電が制御され、その出力電圧がローパス
フィルタ8を介して電圧制御発振器6の制御電圧とな
る。出力スイッチ回路4により例えば第1の周波数出力
部1の電圧制御発振器6の出力信号が選択された場合、
その第1の周波数出力部1のスイッチ回路9をオフと
し、第2の周波数出力部2のスイッチ回路9をオンとす
る。即ち、周波数ホッピング出力信号として出力してい
る側のフィードバックループを遮断し、チャージポンプ
回路7のコンデンサに維持されている出力電圧を電圧制
御発振器6の制御電圧とするから、フィードバックルー
プに雑音が誘起されても、制御電圧が変化しないから、
電圧制御発振器6の出力周波数は安定化される。
【0011】又位相比較器10と分周器11とを第1,
第2の周波数出力部1,2に対して共用化する。そし
て、出力スイッチ回路4によって選択されている周波数
出力部では、スイッチ回路9がオフであるから、その前
段の位相比較器及び分周器は使用していないことにな
り、その位相比較器及び分周器を、出力スイッチ回路4
により選択されていない周波数出力部の位相比較器及び
分周器として使用するように、切替スイッチ回路を制御
する。
【0012】
【実施例】図2は本発明の第1の実施例の説明図であ
り、21,22は第1,第2の周波数出力部、23は基
準信号発生部としての直接合成ディジタルシンセサイザ
(DDS)、24は出力スイッチ回路(SW)、25は
制御回路、26−1,26−2は電圧制御発振器(VC
O)、27−1,27−2はチャージポンプ回路(C
P)、28−1,28−2はローパスフィルタ、29−
1,29−2はスイッチ回路、30−1,30−2は位
相比較器、31−1,31−2は分周器としてのカウン
タ、32はスリーステートゲート回路、33はインバー
タである。
【0013】直接合成ディジタルシンセサイザ23の出
力信号を基準信号として、第1,第2の周波数出力部2
1,22からそれぞれ異なる周波数の信号を出力するも
のであり、基準信号発生部としての直接合成ディジタル
シンセサイザ23の出力周波数は、制御回路25によっ
て切替制御され、広範囲にわたる周波数ホッピングを行
わせるものである。
【0014】又カウンタ31−1,31−2のプリセッ
ト端子PSに制御回路25から分周比に対応するプリセ
ット値をセットする。このセットは、周波数切替周期毎
に行い、クロック端子CKに加えられる電圧制御発振器
26−1,26−2の出力信号をカウントし、出力端子
Qから所定のカウント値毎に出力される信号により再セ
ットされ、又その出力信号は位相比較器30−1,30
−2に加えられる。即ち、カウンタ31−1,31−2
は、電圧制御発振器26−1,26−2の出力信号を分
周する分周器を構成している。従って、同一構成のカウ
ンタ31−1,31−2のプリセット端子PSにそれぞ
れ異なるプリセット値を制御回路25からセットするこ
とにより、第1,第2の周波数出力部21,22の電圧
制御発振器26−1,26−2の出力周波数は異なるよ
うにすることができる。
【0015】又スイッチ回路29−1,29−2は、ス
リーステートゲート回路32から構成された場合を示
し、例えば、“0”の制御信号により出力はハイインピ
ーダンス状態となり、スイッチ回路としてはオフ状態と
なる。又“1”の制御信号により入力信号に対応した出
力信号とするもので、スイッチ回路としてオン状態とな
る。又出力スイッチ回路24は、制御回路25からイン
バータ33を介した制御信号により制御され、例えば、
インバータ33の出力信号が“1”の時、第1の周波数
出力部21を選択し、“0”の時、第2の周波数出力部
22を選択する。又ローパスフィルタ28−1,28−
2は、抵抗とコンデンサとからなる場合を示している
が、他の任意の構成とすることができる。
【0016】制御回路25からの制御信号が“0”の
時、第1の周波数出力部21のスイッチ回路29−1の
スリーステートゲート回路32の出力はハイインピーダ
ンス状態となり、チャージポンプ回路27−1は位相比
較器30−1と切離され、チャージポンプ回路27−1
の出力電圧は一定となる。この出力電圧がローパスフィ
ルタ28−1を介して電圧制御発振器26−1の制御電
圧となるから、電圧制御発振器26−1の出力周波数
は、この制御電圧に従って一定となる。又出力スイッチ
回路24はインバータ33の出力信号が“1”となるか
ら、第1の周波数出力部21側を選択し、電圧制御発振
器26−1の安定な出力周波数が周波数ホッピング出力
信号として出力される。
【0017】その時に、制御回路25によりカウンタ3
1−2のプリセット端子PSにプリセット値がセットさ
れ、又インバータ33の出力信号は“1”であるから、
スイッチ回路29−2のスリーステートゲート回路32
を介して位相比較器30−2から、直接合成ディジタル
シンセサイザ23の出力信号とカウンタ31−2の出力
信号(分周出力信号)との位相比較による位相の進み検
出信号又は遅れ検出信号がチャージポンプ回路27−2
に加えられ、位相の進み,遅れに対応してチャージポン
プ回路27−2のコンデンサの充放電が制御される。そ
して、このチャージポンプ回路27−2の出力電圧がロ
ーパスフィルタ28−2を介して電圧制御発振器26−
2の制御電圧となり、その出力周波数が制御される。
【0018】次に制御回路25からの制御信号が“1”
となると、インバータ33の出力信号は“0”となり、
出力スイッチ回路24は第2の周波数出力部22側を選
択し、スイッチ回路29−2のスリーステートゲート回
路32はハイインピーダンスの出力状態となり、チャー
ジポンプ回路27−2は位相比較器30−2から切離さ
れる。そして、既に位相同期ループ回路が安定化してい
る電圧制御発振器26−2の出力周波数が周波数ホッピ
ング出力信号として出力されることになる。又その間
に、第1の周波数出力部21のカウンタ31−1のプリ
セット端子PSにプリセット値がセットされる。
【0019】図3は本発明の実施例の動作説明図であ
り、(a)は第1の周波数出力部21の電圧制御発振器
26−1の出力周波数、(b)は第2の周波数出力部2
2の電圧制御発振器26−2の出力周波数、(c)は制
御回路25の制御信号、(d)は出力スイッチ回路24
からの周波数ホッピング出力信号、(e),(f)はス
イッチ回路29−1,29−2のon,offの動作を
示す。
【0020】制御回路25からカウンタ31−1,31
−2のプリセット端子PSに、周期T毎に、且つT/2
の周期をずらしてプリセット値がセットされ、電圧制御
発振器26−1の出力周波数は、(a)に示すように、
fa1,fa2,fa3,・・・、又電圧制御発振器2
6−2の出力周波数は、(b)に示すように、fb1,
fb2,fb3,・・・となるように順次制御される場
合を示す。このプリセット値がセットされた直後では、
位相同期ループ回路の位相引込みが完了するまで電圧制
御発振器26−1,26−2の出力周波数は不安定とな
る。そこで、出力周波数が不安定な周期Tの前半期間t
1の出力信号を使用しないようにし、出力周波数が安定
化する周期Tの後半期間t2の出力信号を周波数ホッピ
ング出力信号とするものである。
【0021】又制御回路25の制御信号は、(c)に示
すように、電圧制御発振器26−1の出力周波数の切替
周期Tの前半期間t1で“1”、後半期間t2で“0”
となり、出力スイッチ回路24は、出力周波数が安定と
なった後半期間t2の電圧制御発振器26−1,26−
2の出力信号を選択出力することになる。従って、周波
数ホッピング出力信号は、(d)に示すように、fb
1,fa1,fb2,fa2,fb3,fa3,・・・
となる。又スイッチ回路29−1,29−2は、
(e),(f)に示すように、交互にオン,オフとな
り、出力スイッチ回路24により選択される側のスイッ
チ回路がオフとなる。即ち、周波数ホッピング出力信号
として選択される側の電圧制御発振器は、フィードバッ
クループから切離されたチャージポンプ回路の出力信号
によって制御され、外来雑音による影響を受けないで、
出力周波数の安定化が達成される。
【0022】図4は本発明の第2の実施例の説明図であ
り、図2と同一符号は同一部分を示し、34はアンドゲ
ート回路である。第1,第2の周波数出力部21,22
のスイッチ回路29−1,29−2をスリーステートゲ
ート回路の代わりにアンドゲート回路34により構成し
た場合を示す。前述の実施例と同様に、制御回路25か
らの制御信号が“0”の場合、スイッチ回路29−1の
アンドゲート回路34は閉じられ、チャージポンプ回路
27−1は位相比較器30−1から切離された状態とな
り、又スイッチ回路29−2のアンドゲート回路34に
は、インバータ33を介して“1”が加えられるから、
位相比較器30−2からの位相の進み検出信号又は遅れ
検出信号がチャージポンプ回路27−2に加えられて、
チャージポンプ回路27−2のコンデンサの充放電が制
御される。その時、出力スイッチ回路24にはインバー
タ33を介して“1”が加えられるから、電圧制御発振
器26−1の出力信号を選択出力することになる。
【0023】又制御回路25からの制御信号が“1”の
場合は、スイッチ回路29−1のアンドゲート回路34
は開かれて、位相比較器30−1からの位相の進み検出
信号又は遅れ検出信号がチャージポンプ回路27−1に
加えられて、チャージポンプ回路27−1のコンデンサ
の充放電が制御される。又スイッチ回路29−2のアン
ドゲート回路34には、インバータ33を介して“0”
が加えられるから、チャージポンプ回路27−2は位相
比較器30−2と切離された状態となり、又出力スイッ
チ回路24にはインバータ33を介して“0”が加えら
れるから、電圧制御発振器26−2の出力信号を選択出
力することになる。
【0024】図5は本発明の第3の実施例の説明図であ
り、43は基準信号発生部としての直接合成ディジタル
シンセサイザ(DDS)、44は出力スイッチ回路、4
5は制御回路、46−1,46−2は電圧制御発振器
(VCO)、47−1,47−2はチャージポンプ回路
(CP)、48−1,48−2はローパスフィルタ(L
PF)、49−1,49−2はスイッチ回路、50は共
用化位相比較器、51は共用化分周器としてのカウン
タ、53はインバータ、52,54〜57はスリーステ
ートゲート回路であり、スリーステートゲート回路54
〜57により切替スイッチ回路を構成している。
【0025】第1の周波数出力部は、電圧制御発振器4
6−1とチャージポンプ回路47−1とローパスフィル
タ48−1とスイッチ回路49−1とを含み、又第2の
周波数出力部は、電圧制御発振器46−1とチャージポ
ンプ回路47−1とローパスフィルタ48−1とスイッ
チ回路49−1とを含む構成を有し、位相比較器50と
カウンタ51とが第1,第2の周波数出力部に対して共
用化されている。
【0026】制御回路45からの制御信号が“0”の
時、スイッチ回路49−1のスリーステートゲート回路
52及び切替スイッチ回路を構成するスリーステートゲ
ート回路55,56の出力はハイインピーダンス状態と
なり、出力スイッチ回路44は、図示のようにスリース
テートゲート回路54を介した電圧制御発振器46−1
の出力信号を選択出力するように切替えられる。
【0027】又位相比較器50の位相比較出力信号はス
イッチ回路49−2を介してチャージポンプ回路47−
2に加えられ、チャージポンプ回路47−2のコンデン
サの充放電が制御され、その出力電圧がローパスフィル
タ48−2を介して電圧制御発振器46−2の制御電圧
となり、その電圧制御発振器46−2の出力信号はスリ
ーステートゲート回路57を介してカウンタ51のクロ
ック端子CKに加えられる。その時、制御回路45から
は、カウンタ51のプリセット端子PSに第2の周波数
出力部の出力周波数に対応するプリセット値がセットさ
れて、電圧制御発振器46−2の出力信号をカウント
し、出力端子Qから分周した信号を出力して位相比較器
50に加える位相同期ループ回路が形成される。
【0028】又制御回路45からの制御信号が“1”の
時、スイッチ回路49−2のスリーステートゲート回路
52及び切替スイッチ回路を構成するスリーステートゲ
ート回路54,57の出力はハイインピーダンス状態と
なり、出力スイッチ回路44は、図示状態から切替えら
れて、スリーステートゲート回路55を介した電圧制御
発振器46−2の出力信号を選択出力する。
【0029】又位相比較器50の位相比較出力信号はス
イッチ回路49−1を介してチャージポンプ回路47−
1に加えられ、チャージポンプ回路47−1のコンデン
サの充放電が制御され、その出力電圧がローパスフィル
タ48−1を介して電圧制御発振器46−1の制御電圧
となり、その電圧制御発振器46−1の出力信号はスリ
ーステートゲート回路56を介してカウンタ51のクロ
ック端子CKに加えられる。その時、制御回路45から
は、カウンタ51のプリセット端子PSに第1の周波数
出力部の出力周波数に対応するプリセット値がセットさ
れて、電圧制御発振器46−1の出力信号をカウント
し、出力端子Qから分周した信号を出力して位相比較器
50に加える位相同期ループ回路が形成される。
【0030】出力スイッチ回路44により選択された側
の電圧制御発振器は、フィードバックループから切離さ
れたチャージポンプ回路の出力電圧を制御電圧として出
力周波数が決定されるから、外来雑音による影響を受け
ないものとなり、安定な出力周波数の信号を周波数ホッ
ピング出力信号とすることができる。又分周器を構成す
るカウンタ51と位相比較器50とを第1,第2の周波
数出力部に対して共用化できるから経済的な構成とな
る。なお、この実施例に於けるスリーステートゲート回
路をアンド回路等の他の論理回路とすることも可能であ
る。
【0031】
【発明の効果】以上説明したように、本発明は、第1,
第2の周波数出力部1,2の位相同期ループ回路を構成
するチャージポンプ回路7の前段にスイッチ回路9を設
けて、出力スイッチ回路4により周波数ホッピング出力
信号として選択される側のスイッチ回路9をオフとし
て、位相同期ループ回路の位相同期引込みが完了した時
点のチャージポンプ回路7の出力電圧を維持して電圧制
御発振器6の制御電圧とするから、外来雑音による影響
を受けることなく安定な出力周波数とすることができる
利点がある。又出力スイッチ回路4により周波数ホッピ
ング出力信号として選択されていない側のスイッチ回路
9はオンとするものであるから、位相同期ループ回路が
形成され、制御回路5により制御される出力周波数とな
るように位相同期引込みが行われる。次に出力スイッチ
回路4により選択された時には、既に位相同期引込みが
完了した出力周波数の信号を周波数ホッピング出力信号
とすることができる。
【0032】又第1,第2の周波数出力部1,2に対し
て位相比較器と分周器とを共用化して、交互に位相同期
ループ回路の一部となるように、切替スイッチ回路を設
けたことにより、経済化を図ることができる利点があ
る。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の第1の実施例の説明図である。
【図3】本発明の実施例の動作説明図である。
【図4】本発明の第2の実施例の説明図である。
【図5】本発明の第3の実施例の説明図である。
【図6】従来例の説明図である。
【符号の説明】
1 第1の周波数出力部 2 第2の周波数出力部 3 基準信号発生部 4 出力スイッチ回路 5 制御回路 6 電圧制御発振器(VCO) 7 チャージポンプ回路(CP) 8 ローパスフィルタ 9 スイッチ回路 10 位相比較器 11 分周器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基準信号発生部(3)からの基準信号を
    基にそれぞれ異なる周波数の信号を出力する位相同期ル
    ープ回路を含む第1,第2の周波数出力部(1),
    (2)と、該第1,第2の周波数出力部(1),(2)
    の出力信号を切替えて周波数ホッピング出力信号とする
    出力スイッチ回路(4)と、前記第1,第2の周波数出
    力部(1),(2)の出力周波数の切替え及び前記出力
    スイッチ回路(4)を制御する制御回路(5)とを備え
    た周波数ホッピングシンセサイザに於いて、 前記第1,第2の周波数出力部(1),(2)の位相同
    期ループ回路は、電圧制御発振器(6)の出力信号を分
    周して前記基準信号発生部(3)からの基準信号と位相
    比較し、該位相比較出力信号に従ってコンデンサの充放
    電を制御するチャージポンプ回路(7)の出力電圧を、
    ローパスフィルタ(8)を介して前記電圧制御発振器
    (6)の制御電圧とし、且つ前記出力スイッチ回路
    (4)により前記第1,第2の周波数出力部(1),
    (2)の何れか一方の前記電圧制御発振器(6)の出力
    信号を前記周波数ホッピング出力信号として選択出力す
    る側の前記チャージポンプ回路(7)の充放電を停止さ
    せて該チャージポンプ回路(7)の出力電圧を維持させ
    るスイッチ回路(9)を設けたことを特徴とする周波数
    ホッピングシンセサイザ。
  2. 【請求項2】 前記基準信号発生部(3)からの基準信
    号と共用化分周器の出力信号との位相比較を行い、該位
    相比較による出力信号を前記スイッチ回路(9)を介し
    て前記チャージポンプ回路(7)に加える共用化位相比
    較器と、前記出力スイッチ回路(4)により前記第1,
    第2の周波数出力部(1),(2)の何れか一方の電圧
    制御発振器(6)の出力信号を前記周波数ホッピング出
    力信号として選択出力する側と反対側の前記電圧制御発
    振器(6)の出力信号を、前記共用化分周器に入力する
    切替スイッチ回路とを設けたことを特徴とする請求項1
    記載の周波数ホッピングシンセサイザ。
JP43A 1992-12-17 1992-12-17 周波数ホッピングシンセサイザ Withdrawn JPH06188731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP43A JPH06188731A (ja) 1992-12-17 1992-12-17 周波数ホッピングシンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP43A JPH06188731A (ja) 1992-12-17 1992-12-17 周波数ホッピングシンセサイザ

Publications (1)

Publication Number Publication Date
JPH06188731A true JPH06188731A (ja) 1994-07-08

Family

ID=18303946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP43A Withdrawn JPH06188731A (ja) 1992-12-17 1992-12-17 周波数ホッピングシンセサイザ

Country Status (1)

Country Link
JP (1) JPH06188731A (ja)

Similar Documents

Publication Publication Date Title
KR20040046659A (ko) 주파수 구분 전압 제어 발진기를 사용하는 위상 제어 루프회로
JPH0897711A (ja) Pll回路
JPS6256689B2 (ja)
JP4015254B2 (ja) ロック検出回路及びpll周波数シンセサイザ
EP0563400A1 (en) Frequency converter, multistage frequency converter, and frequency synthesizer using them
EP0454955B1 (en) Sampling clock generating circuit
US6853222B2 (en) Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons
EP0203756A2 (en) Frequency synthesisers
JPH06188731A (ja) 周波数ホッピングシンセサイザ
JPH08149000A (ja) Pll回路
JPH10135822A (ja) Pll周波数シンセサイザ
US6285260B1 (en) Phase-locked loop having circuit for synchronizing starting points of two counters
JP3363867B2 (ja) Pll回路
JPS60247330A (ja) アンロツク検出回路
JP3883812B2 (ja) Pll回路
JP3506287B2 (ja) 周波数シンセサイザ及び周波数シンセサイズ方法
JP3857878B2 (ja) Pll回路
KR101327100B1 (ko) 주파수 분주기, 이를 포함하는 위상 동기 루프 회로 및 그 제어 방법
JPH06334491A (ja) クロック発生回路
JP3005549B1 (ja) Pll回路及びそのpll同期方法
Sumi et al. Dead-zone-less PLL frequency synthesizer by hybrid phase detectors
US6486741B2 (en) Precise phase comparison even with fractional frequency division ratio
JP3869661B2 (ja) Pll回路
JPH06164387A (ja) 位相同期式周波数シンセサイザ
JPH0786931A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000307