JPH06188353A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06188353A JPH06188353A JP43A JP35713392A JPH06188353A JP H06188353 A JPH06188353 A JP H06188353A JP 43 A JP43 A JP 43A JP 35713392 A JP35713392 A JP 35713392A JP H06188353 A JPH06188353 A JP H06188353A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- leads
- lead
- semiconductor
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、半導体チップの回路形成面
上に多数本のリードが離間した状態で配設された半導体
装置において、半導体チップを搭載する際に生じる該チ
ップの位置ずれや残留応力の滞有を防ぐと共に半導体チ
ップが発する熱の拡散効率を向上させ、長期信頼性の高
い半導体装置を提供することにある。 【構成】 多数本のリードが半導体チップの回路内部の
表面領域の上部に離間した状態で配設されるＬＯＣ型
（リード・オン・チップ）半導体装置において、半導体
チップの支持部が該半導体チップを搭載する半導体チッ
プ搭載部を中央に備え、該半導体装置導体チップ搭載部
を囲む枠形の接合平坦部を複数の吊りリードを形成する
貫通孔を備えた外縁部の外側に設けて、該接合平坦部を
残して前記外縁部をダウンセットして形成された半導体
チップ搭載部を備えた別体の導電体ケージであり、該導
電体ケージの接合平坦部を前記多数本のリードを一括連
接するように、絶縁性テープを介在して前記リードの裏
面に接合された構成としている。
上に多数本のリードが離間した状態で配設された半導体
装置において、半導体チップを搭載する際に生じる該チ
ップの位置ずれや残留応力の滞有を防ぐと共に半導体チ
ップが発する熱の拡散効率を向上させ、長期信頼性の高
い半導体装置を提供することにある。 【構成】 多数本のリードが半導体チップの回路内部の
表面領域の上部に離間した状態で配設されるＬＯＣ型
（リード・オン・チップ）半導体装置において、半導体
チップの支持部が該半導体チップを搭載する半導体チッ
プ搭載部を中央に備え、該半導体装置導体チップ搭載部
を囲む枠形の接合平坦部を複数の吊りリードを形成する
貫通孔を備えた外縁部の外側に設けて、該接合平坦部を
残して前記外縁部をダウンセットして形成された半導体
チップ搭載部を備えた別体の導電体ケージであり、該導
電体ケージの接合平坦部を前記多数本のリードを一括連
接するように、絶縁性テープを介在して前記リードの裏
面に接合された構成としている。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＯＣ型（リードフレ
ーム・オン・チップ）の半導体装置に係る、詳細には、
多数本のリードを備えたリードフレーム本体の裏面に、
半導体チップの回路表面領域の上方部に離間した状態で
多数本のリードが配設されるように、別体に形成した半
導体チップ搭載部を備えた半導体装置に関する。
ーム・オン・チップ）の半導体装置に係る、詳細には、
多数本のリードを備えたリードフレーム本体の裏面に、
半導体チップの回路表面領域の上方部に離間した状態で
多数本のリードが配設されるように、別体に形成した半
導体チップ搭載部を備えた半導体装置に関する。
【０００２】
【従来の技術】近来、半導体装置は、半導体チップの高
集積化、大容量化に伴い半導体チップのサイズが大型化
しているが、樹脂封止サイズは小さく抑え、実装密度を
高める傾向にある。従って、この種の半導体装置は、特
開昭６１−２４１９５９の公報に開示された、半導体チ
ップの回路形成面上に多数本のリードが両面に接着材を
備えた電気的に絶縁する絶縁テープを介在させて熱圧着
され、ボンディングワイヤの一端部が前記半導体チップ
の電極端子に連結され、他端部が前記リードに連結され
て電気的導通回路が形成されており、これらを樹脂部材
で封止したＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造が
採用されている。
集積化、大容量化に伴い半導体チップのサイズが大型化
しているが、樹脂封止サイズは小さく抑え、実装密度を
高める傾向にある。従って、この種の半導体装置は、特
開昭６１−２４１９５９の公報に開示された、半導体チ
ップの回路形成面上に多数本のリードが両面に接着材を
備えた電気的に絶縁する絶縁テープを介在させて熱圧着
され、ボンディングワイヤの一端部が前記半導体チップ
の電極端子に連結され、他端部が前記リードに連結され
て電気的導通回路が形成されており、これらを樹脂部材
で封止したＬＯＣ（Ｌｅａｄ Ｏｎ Ｃｈｉｐ）構造が
採用されている。
【０００３】この半導体装置によれば、半導体チップの
形状に規制されず半導体チップの電極端子に前記リード
を自由に引き回せるので、サイズの大きな半導体チップ
を封止することができる。しかし、この種の技術におい
ては、絶縁性テープを半導体チップの回路表面領域に接
着する際に、該半導体チップの回路表面領域を損傷させ
るという問題や前記リードのワイヤボンディング領域に
ボンディングワイヤを圧着接続する際に、前記半導体チ
ップの回路表面領域に衝撃荷重や圧着荷重が加わり、前
記半導体チップの回路表面領域を損傷させるなど問題を
有していた。
形状に規制されず半導体チップの電極端子に前記リード
を自由に引き回せるので、サイズの大きな半導体チップ
を封止することができる。しかし、この種の技術におい
ては、絶縁性テープを半導体チップの回路表面領域に接
着する際に、該半導体チップの回路表面領域を損傷させ
るという問題や前記リードのワイヤボンディング領域に
ボンディングワイヤを圧着接続する際に、前記半導体チ
ップの回路表面領域に衝撃荷重や圧着荷重が加わり、前
記半導体チップの回路表面領域を損傷させるなど問題を
有していた。
【０００４】そこで、上記の問題点を解決するために、
特開平２−２４６１２５の公報に開示された、多数本の
リードが前記半導体チップの回路表面領域の上方部に絶
縁テープの介在なしに浮いた状態で配設されており、一
端がこの半導体チップの電極端子に接続され、他端が前
記リードのワイヤボンディング領域に接続したボンディ
ングワイヤを介在させて電気的導通回路が形成されてお
り、これらの半導体チップ、ボンディングワイヤ及び前
記リードの一端部側をモールド樹脂で封止された構造の
半導体装置及びその製造方法が提示されている。
特開平２−２４６１２５の公報に開示された、多数本の
リードが前記半導体チップの回路表面領域の上方部に絶
縁テープの介在なしに浮いた状態で配設されており、一
端がこの半導体チップの電極端子に接続され、他端が前
記リードのワイヤボンディング領域に接続したボンディ
ングワイヤを介在させて電気的導通回路が形成されてお
り、これらの半導体チップ、ボンディングワイヤ及び前
記リードの一端部側をモールド樹脂で封止された構造の
半導体装置及びその製造方法が提示されている。
【０００５】
【発明が解決しようとする課題】しかしながら、開示さ
れた従来技術の半導体装置では、多数本のリードを半導
体チップの回路形成面上に浮いた状態で配設するため
に、前記リードフレームに一体に形成された支持リード
の下方に屈折した先端部の側面で前記半導体チップの側
端面に接着材又は支持リードの弾性力を利用して接着又
は挟持固定して半導体チップが支持されている。従っ
て、半導体チップを搭載する際に、該チップの位置ずれ
や半導体チップに圧接の残留応力が不均一に生じて半導
体チップを破損するなど半導体装置の長期信頼性を低下
させる問題があった。また、半導体チップの回路形成面
上に多数本のリードが浮いた状態で配設されているた
め、前記リードの先端のワイヤボンディング領域部が自
由端となるので、リードの寄りや浮き沈みが生じてワイ
ヤボンディング領域の位置が不安定となりワイヤのボン
ダビリティを低下させるという問題があった。さらに、
半導体チップを接着又は挟持固定する際に、位置決め用
治具や支持リードを押し広げる治具を必要とし、作業効
率を低下させるという問題があった。
れた従来技術の半導体装置では、多数本のリードを半導
体チップの回路形成面上に浮いた状態で配設するため
に、前記リードフレームに一体に形成された支持リード
の下方に屈折した先端部の側面で前記半導体チップの側
端面に接着材又は支持リードの弾性力を利用して接着又
は挟持固定して半導体チップが支持されている。従っ
て、半導体チップを搭載する際に、該チップの位置ずれ
や半導体チップに圧接の残留応力が不均一に生じて半導
体チップを破損するなど半導体装置の長期信頼性を低下
させる問題があった。また、半導体チップの回路形成面
上に多数本のリードが浮いた状態で配設されているた
め、前記リードの先端のワイヤボンディング領域部が自
由端となるので、リードの寄りや浮き沈みが生じてワイ
ヤボンディング領域の位置が不安定となりワイヤのボン
ダビリティを低下させるという問題があった。さらに、
半導体チップを接着又は挟持固定する際に、位置決め用
治具や支持リードを押し広げる治具を必要とし、作業効
率を低下させるという問題があった。
【０００６】本発明の目的は、多数本のリードが半導体
チップの回路形成面上に離間した状態で配設された半導
体装置において、半導体チップの搭載の際に生じる位置
ずれや残留応力の滞有を防ぐと共に半導体チップが発す
る熱の拡散効率を向上させ、長期信頼性の高い半導体装
置を提供することにある。
チップの回路形成面上に離間した状態で配設された半導
体装置において、半導体チップの搭載の際に生じる位置
ずれや残留応力の滞有を防ぐと共に半導体チップが発す
る熱の拡散効率を向上させ、長期信頼性の高い半導体装
置を提供することにある。
【０００７】
【問題を解決するための手段】上記の目的を達成する請
求項１記載の半導体装置は、回路内部の表面領域に複数
の電極端子（パット）を有する半導体チップと、該半導
体チップの上部に離間した状態で配設されるように半導
体チップ支持部を備え、一端部が前記半導体チップの電
極端子に連結される多数本のリードを前記電極端子の周
辺に隣接配置した所定形状のリードフレーム本体と、前
記半導体チップ、半導体支持部及び前記リードの前記一
端部側を封止する樹脂封止部材とを備えた半導体装置で
あって、前記半導体チップの支持部は、半導体チップを
搭載する搭載部を中央に備え、該搭載部を囲む枠形の接
合平坦部を複数の吊りリードを形成する貫通孔を有する
外縁部の外側に設けて、該接合平坦部を残して前記外縁
部をダウンセットして形成された別体の導電体ケージで
あり、該導電体ケージの接合平坦部で前記多数本のリー
ドを一括連接するように、絶縁性テープを介在して前記
リードの裏面に接合されてなることを特徴とするもので
ある。また、請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記リードフレーム本体の多
数本のリードの樹脂封止領域内の少なくとも該リード先
端部のワイヤボンディング領域を含む裏面に、該リード
を一括連結する接着材を有する絶縁性テープを備えたこ
とを特徴とするものである。
求項１記載の半導体装置は、回路内部の表面領域に複数
の電極端子（パット）を有する半導体チップと、該半導
体チップの上部に離間した状態で配設されるように半導
体チップ支持部を備え、一端部が前記半導体チップの電
極端子に連結される多数本のリードを前記電極端子の周
辺に隣接配置した所定形状のリードフレーム本体と、前
記半導体チップ、半導体支持部及び前記リードの前記一
端部側を封止する樹脂封止部材とを備えた半導体装置で
あって、前記半導体チップの支持部は、半導体チップを
搭載する搭載部を中央に備え、該搭載部を囲む枠形の接
合平坦部を複数の吊りリードを形成する貫通孔を有する
外縁部の外側に設けて、該接合平坦部を残して前記外縁
部をダウンセットして形成された別体の導電体ケージで
あり、該導電体ケージの接合平坦部で前記多数本のリー
ドを一括連接するように、絶縁性テープを介在して前記
リードの裏面に接合されてなることを特徴とするもので
ある。また、請求項２記載の半導体装置は、請求項１記
載の半導体装置において、前記リードフレーム本体の多
数本のリードの樹脂封止領域内の少なくとも該リード先
端部のワイヤボンディング領域を含む裏面に、該リード
を一括連結する接着材を有する絶縁性テープを備えたこ
とを特徴とするものである。
【０００８】
【作用】請求項１記載の半導体装置においては、別体に
形成された導電体ケージの半導体チップ搭載部に半導体
チップを搭載しているので、従来技術のように半導体チ
ップを支持する際に生じる半導体チップの位置ずれや半
導体チップの側端面に不均一な応力が加わらなくなり、
半導体チップの反り、傾きなどの変形や破損を防止す
る。さらに、リードフレーム本体と別体の半導体チップ
搭載部を備えた導電体ケージを装着しているので、半導
体チップの熱の拡散効率を向上させる部材の材質や表面
処理用の材質を選定する自由度が増し、従来に比べ半導
体チップの熱の拡散効率を著しく向上させる。さらに、
半導体チップを搭載する際に、従来技術で用いた支持治
具を必要としなくなるので、半導体チップの搭載作業が
容易になり作業効率が向上する。また、請求項２記載の
半導体装置においては、前記多数本のリードを一括連接
する絶縁性テープが熱圧着されているので、多数本のリ
ードの先端部が拘束され、リードの寄りや浮き沈みがな
くなり、ワイヤボンディング領域の位置が安定し、ボン
ダビリティが向上する。
形成された導電体ケージの半導体チップ搭載部に半導体
チップを搭載しているので、従来技術のように半導体チ
ップを支持する際に生じる半導体チップの位置ずれや半
導体チップの側端面に不均一な応力が加わらなくなり、
半導体チップの反り、傾きなどの変形や破損を防止す
る。さらに、リードフレーム本体と別体の半導体チップ
搭載部を備えた導電体ケージを装着しているので、半導
体チップの熱の拡散効率を向上させる部材の材質や表面
処理用の材質を選定する自由度が増し、従来に比べ半導
体チップの熱の拡散効率を著しく向上させる。さらに、
半導体チップを搭載する際に、従来技術で用いた支持治
具を必要としなくなるので、半導体チップの搭載作業が
容易になり作業効率が向上する。また、請求項２記載の
半導体装置においては、前記多数本のリードを一括連接
する絶縁性テープが熱圧着されているので、多数本のリ
ードの先端部が拘束され、リードの寄りや浮き沈みがな
くなり、ワイヤボンディング領域の位置が安定し、ボン
ダビリティが向上する。
【０００９】
【実施例】続いて、添付した図面に基づき、本発明の詳
細について説明する。ここに、図１は本発明の半導体装
置の一実施例の概要を示す断面図、図２は本発明に用い
たリードフレーム本体の概要を示す平面図、図３は本発
明に用いた半導体チップ搭載部を備えた導電体ケージの
概要を示す斜視図である。まず、本発明の実施の一例で
あるＤＲＡＭ用の半導体装置の構成について説明する。
細について説明する。ここに、図１は本発明の半導体装
置の一実施例の概要を示す断面図、図２は本発明に用い
たリードフレーム本体の概要を示す平面図、図３は本発
明に用いた半導体チップ搭載部を備えた導電体ケージの
概要を示す斜視図である。まず、本発明の実施の一例で
あるＤＲＡＭ用の半導体装置の構成について説明する。
【００１０】この種の半導体装置１０は、図１に示すよ
うに、内部表面領域に複数の信号用、電源用及び接地用
の電極端子（パット）を所定位置に配置した半導体チッ
プ１１と、多数本のリード１２及び電源用及び接地用の
共用リード１２ａ、１２ｂと該リード１２の先端部付近
及び共用リード１２ａ、１２ｂを一括連結する絶縁性テ
ープ１３と前記半導体チップ１１を搭載した導電体ケー
ジ１４を接合する接合リード部１５とを一体に形成した
リードフレーム本体１６と、該リードフレーム本体１６
のリードの一部が前記半導体チップ１１の内部表面領域
の上方部に離間した状態で配設されるように、半導体チ
ップ搭載部１８を備えた導電体ケージ１４とを構成部材
として使用されている。
うに、内部表面領域に複数の信号用、電源用及び接地用
の電極端子（パット）を所定位置に配置した半導体チッ
プ１１と、多数本のリード１２及び電源用及び接地用の
共用リード１２ａ、１２ｂと該リード１２の先端部付近
及び共用リード１２ａ、１２ｂを一括連結する絶縁性テ
ープ１３と前記半導体チップ１１を搭載した導電体ケー
ジ１４を接合する接合リード部１５とを一体に形成した
リードフレーム本体１６と、該リードフレーム本体１６
のリードの一部が前記半導体チップ１１の内部表面領域
の上方部に離間した状態で配設されるように、半導体チ
ップ搭載部１８を備えた導電体ケージ１４とを構成部材
として使用されている。
【００１１】前記導電体ケージ１４に半導体チップ１１
を搭載し、この導電体ケージを両面に接着材を備えた絶
縁性の両面接着テープ１７を介在させて前記リードフレ
ーム本体１６に一体に形成した接合リード部１５及びリ
ード１２に、これらを一括連結して熱圧着されている。
を搭載し、この導電体ケージを両面に接着材を備えた絶
縁性の両面接着テープ１７を介在させて前記リードフレ
ーム本体１６に一体に形成した接合リード部１５及びリ
ード１２に、これらを一括連結して熱圧着されている。
【００１２】そして、ボンディングワイヤ１９の一端部
が前記半導体チップ１１の電極端子に連結され、その他
端が多数本のリード１２または共用リード１２ａ、１２
ｂのワイヤボンディング領域２０に接続されて電気的導
通回路が構成されている。
が前記半導体チップ１１の電極端子に連結され、その他
端が多数本のリード１２または共用リード１２ａ、１２
ｂのワイヤボンディング領域２０に接続されて電気的導
通回路が構成されている。
【００１３】これらの前記半導体チップ１１、導電性ケ
ージ１４及び前記リード１２のワイヤボンディング領域
２０側の一端部を樹脂封止し、この樹脂封止部２１から
露出したリードの不要部分の除去を行い、該リードを所
定の形状にフォミングして半導体装置１０が構成されて
いる。つぎに、上記半導体装置の構成部材について図
２、図３に基づき説明する。
ージ１４及び前記リード１２のワイヤボンディング領域
２０側の一端部を樹脂封止し、この樹脂封止部２１から
露出したリードの不要部分の除去を行い、該リードを所
定の形状にフォミングして半導体装置１０が構成されて
いる。つぎに、上記半導体装置の構成部材について図
２、図３に基づき説明する。
【００１４】前記リードフレーム本体１６は、図２によ
れば、金属条材をプレス加工又は／及びエッチング加工
など一般的に知られた形状加工方法によって、半導体チ
ップ１１の内部表面領域に配列した電極端子に隣接する
ような位置に離間対応して配置した第１のリード群Ａ、
第２のリード群Ｂと該リード群のそれぞれの両端リード
に接続すると共にリードの先端面に平行し、且つ、離間
して配設した共用リード１２ａ、１２ｂを有する多数本
のリード１２と、該リード１２を保持する位置決め孔２
２を適切な位置に配列した外枠２３と、該外枠２３に導
電体ケージ１４が接合する所要数のアンカーホール２４
を設けた接合リード部１５とで構成された所定形状のリ
ードフレーム連続条材を形成する。
れば、金属条材をプレス加工又は／及びエッチング加工
など一般的に知られた形状加工方法によって、半導体チ
ップ１１の内部表面領域に配列した電極端子に隣接する
ような位置に離間対応して配置した第１のリード群Ａ、
第２のリード群Ｂと該リード群のそれぞれの両端リード
に接続すると共にリードの先端面に平行し、且つ、離間
して配設した共用リード１２ａ、１２ｂを有する多数本
のリード１２と、該リード１２を保持する位置決め孔２
２を適切な位置に配列した外枠２３と、該外枠２３に導
電体ケージ１４が接合する所要数のアンカーホール２４
を設けた接合リード部１５とで構成された所定形状のリ
ードフレーム連続条材を形成する。
【００１５】次いで、前記リードフレーム所要部分にＰ
ｄ、Ａｇなどのメッキ被覆を行い、前記リード先端部と
前記接合リード部１５とを一括して連結する絶縁性テー
プ１３とを形成した所要の形状を具備して構成されてい
る。したがって、これにより前記リード１２の先端部と
前記接合リード部１５とを一括して連結することによっ
て、前記リード１２の位置のバラツキやリードの浮き沈
みがなくなり、ボンダビリティを向上させることができ
ると共に接合リード部１５にアンカーホール２４を所要
数設けているから、導電体ケージ１４の接合が強固にな
り安定する。
ｄ、Ａｇなどのメッキ被覆を行い、前記リード先端部と
前記接合リード部１５とを一括して連結する絶縁性テー
プ１３とを形成した所要の形状を具備して構成されてい
る。したがって、これにより前記リード１２の先端部と
前記接合リード部１５とを一括して連結することによっ
て、前記リード１２の位置のバラツキやリードの浮き沈
みがなくなり、ボンダビリティを向上させることができ
ると共に接合リード部１５にアンカーホール２４を所要
数設けているから、導電体ケージ１４の接合が強固にな
り安定する。
【００１６】次に、前記リードフレーム本体１６に接合
する導電体ケージ１４は、図３によれば、所定の金属条
材をプレス加工又は／及びエッチング加工など一般的に
知られた加工方法によって、中央部に半導体チップ搭載
部１８と、該搭載部１８を支持する複数の吊りリード２
５を形成する貫通孔２６を備えた外縁部２７と、該外縁
部２７の外側に前記リードフレーム本体１６の接合リー
ド部１５及び各リード群Ａ、Ｂのリードに接合する両面
に接着材を備えた絶縁性テープ１８を粘着した接合平坦
部２８とを設けて、これらを保持するタブ２９と位置決
め孔３０を設けたサイドレールの外枠３１の形状を形成
し、前記接合平坦部２８を残して前記搭載部１８を前記
外縁部２７でダウンセットし、前記タブ２９を介してサ
イドレールの外枠３１に導電体ケージ１４が連接して構
成された条材が形成される。
する導電体ケージ１４は、図３によれば、所定の金属条
材をプレス加工又は／及びエッチング加工など一般的に
知られた加工方法によって、中央部に半導体チップ搭載
部１８と、該搭載部１８を支持する複数の吊りリード２
５を形成する貫通孔２６を備えた外縁部２７と、該外縁
部２７の外側に前記リードフレーム本体１６の接合リー
ド部１５及び各リード群Ａ、Ｂのリードに接合する両面
に接着材を備えた絶縁性テープ１８を粘着した接合平坦
部２８とを設けて、これらを保持するタブ２９と位置決
め孔３０を設けたサイドレールの外枠３１の形状を形成
し、前記接合平坦部２８を残して前記搭載部１８を前記
外縁部２７でダウンセットし、前記タブ２９を介してサ
イドレールの外枠３１に導電体ケージ１４が連接して構
成された条材が形成される。
【００１７】前記連接して構成された導電体ケージ１４
の条材の半導体チップ搭載部１８に半導体チップ１１を
搭載し、前記条材の不要部分を除去して前記リードフレ
ーム本体１６の接合リード部１５に両面に接着材を塗布
した絶縁性テープ１７を介在させて接合している。した
がって、導電体ケージ１４のダウンセットされた半導体
チップ搭載部１８に半導体チップ１１を載置しているか
ら、半導体チップ１１の回路表面とリードフレーム本体
１６との間隙が容易に形成できると共に搭載作業が容易
になる。導電体ケージ１４が別体に形成されているか
ら、導電体ケージ１４の材質、表面処理の選択巾が広が
ると共に半導体チップ１１の裏面全領域を支持している
ので熱の拡散効率が従来技術に比べ著しく向上すると共
に安定する。前記リードと前記接合リード部とを前記導
電体ケージの接合部で一括連結しているのでリード間の
接続が従来技術に比較して強固になり樹脂封止部から露
出したリードを所定の形状にフォミングする際のリード
の移動がなくなり外部からリードに沿って環境中の汚染
源の侵入がなくなる。
の条材の半導体チップ搭載部１８に半導体チップ１１を
搭載し、前記条材の不要部分を除去して前記リードフレ
ーム本体１６の接合リード部１５に両面に接着材を塗布
した絶縁性テープ１７を介在させて接合している。した
がって、導電体ケージ１４のダウンセットされた半導体
チップ搭載部１８に半導体チップ１１を載置しているか
ら、半導体チップ１１の回路表面とリードフレーム本体
１６との間隙が容易に形成できると共に搭載作業が容易
になる。導電体ケージ１４が別体に形成されているか
ら、導電体ケージ１４の材質、表面処理の選択巾が広が
ると共に半導体チップ１１の裏面全領域を支持している
ので熱の拡散効率が従来技術に比べ著しく向上すると共
に安定する。前記リードと前記接合リード部とを前記導
電体ケージの接合部で一括連結しているのでリード間の
接続が従来技術に比較して強固になり樹脂封止部から露
出したリードを所定の形状にフォミングする際のリード
の移動がなくなり外部からリードに沿って環境中の汚染
源の侵入がなくなる。
【００１８】以上、本発明の実施例について説明した
が、本発明の特徴とするところは、半導体チップの回路
表面領域の上方部に多数本のリードが離間した状態で配
設するために、半導体チップを搭載する半導体チップ搭
載部を別体に形成した導電体ケージを接合して構成した
ことにある。したがって、本発明はこの実施例に限定さ
れるものでなく、要旨を逸脱しない範囲において種々の
変更可能であることは勿論である。
が、本発明の特徴とするところは、半導体チップの回路
表面領域の上方部に多数本のリードが離間した状態で配
設するために、半導体チップを搭載する半導体チップ搭
載部を別体に形成した導電体ケージを接合して構成した
ことにある。したがって、本発明はこの実施例に限定さ
れるものでなく、要旨を逸脱しない範囲において種々の
変更可能であることは勿論である。
【００１９】
【発明の効果】半導体チップの回路表面領域の上方部に
多数本のリードが離間した状態で配設された半導体装置
において、前記半導体チップを搭載する半導体チップ搭
載部を有する導電体ケージを別体に形成しているので、
半導体チップを搭載する際に生じる位置ずれや半導体チ
ップに滞有する残留応力がなくなると共に半導体チップ
の発する熱の拡散効率が向上し、半導体装置の長期信頼
性が向上する。さらに、従来技術において用いた半導体
チップを搭載する際に、従来技術において用いた半導体
チップの搭載用治具を必要としなくなるので作業性が向
上する。
多数本のリードが離間した状態で配設された半導体装置
において、前記半導体チップを搭載する半導体チップ搭
載部を有する導電体ケージを別体に形成しているので、
半導体チップを搭載する際に生じる位置ずれや半導体チ
ップに滞有する残留応力がなくなると共に半導体チップ
の発する熱の拡散効率が向上し、半導体装置の長期信頼
性が向上する。さらに、従来技術において用いた半導体
チップを搭載する際に、従来技術において用いた半導体
チップの搭載用治具を必要としなくなるので作業性が向
上する。
【図１】本発明の一実施例に係る半導体装置の構成の概
要を示す断面図である。
要を示す断面図である。
【図２】本発明の実施に用いたリードフレーム本体の概
要を示す平面図である。
要を示す平面図である。
【図３】本発明の実施に用いた導電体ケージの概要を示
す斜視図である。
す斜視図である。
１０ 半導体装置 １１ 半導体チップ １２ リード １２ａ 電源用共用リード １２ｂ 接地用共用リード １３ 絶縁性テープ １４ 導電体ケージ １５ 接合リード部 １６ リードフレーム本体 １７ 両面接着テープ １８ 半導体チップ搭載部 １９ ボンディングワイヤ ２０ ワイヤボンディング領域 ２１ 樹脂封止部 ２２ 位置決め孔 ２３ 外枠 ２４ アンカーホール ２５ 吊りリード ２６ 貫通孔 ２７ 外縁部 ２８ 接合平坦部 ２９ タブ ３０ 位置決め孔 ３１ 外枠
Claims (2)
- 【請求項１】 回路内部表面領域に複数の電極端子（パ
ット）を有する半導体チップと、該半導体チップの上部
に離間した状態で配設されるように半導体チップ支持部
を備え、一端部が前記半導体チップの電極端子に連結さ
れる多数本のリードを前記電極端子の周辺に隣接配置し
た所定形状のリードフレーム本体と、前記半導体チッ
プ、半導体支持部及び前記リードの前記一端部側を封止
する樹脂封止部材とを備えた半導体装置であって、前記
半導体チップを搭載する搭載部を中央に備え、該搭載部
を囲む枠形の接合平坦部を複数の吊りリードを形成する
貫通孔を有する外縁部の外側に設けて、該接合平坦部を
残して前記外縁部をダウンセットして形成された別体の
導電体ケージであり、該導電体ケージの接合平坦部で前
記多数本のリードを一括連接するように、絶縁性テープ
を介在して前記リードの裏面に接合されてなることを特
徴とする半導体装置。 - 【請求項２】 前記リードフレーム本体の多数本のリー
ドの樹脂封止領域にあって、少なくとも該リード先端の
ワイヤボンディング領域を含む裏面に、該リードを一括
連接する接着材を有する絶縁性テープを備えたことを特
徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357133A JP2799808B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4357133A JP2799808B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188353A true JPH06188353A (ja) | 1994-07-08 |
| JP2799808B2 JP2799808B2 (ja) | 1998-09-21 |
Family
ID=18452553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4357133A Expired - Fee Related JP2799808B2 (ja) | 1992-12-21 | 1992-12-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799808B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737733B2 (en) | 2000-12-08 | 2004-05-18 | Renesas Technology Corp. | Sealed semiconductor device and lead frame used for the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127756A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | Semiconductor unit |
-
1992
- 1992-12-21 JP JP4357133A patent/JP2799808B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52127756A (en) * | 1976-04-19 | 1977-10-26 | Nec Corp | Semiconductor unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737733B2 (en) | 2000-12-08 | 2004-05-18 | Renesas Technology Corp. | Sealed semiconductor device and lead frame used for the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2799808B2 (ja) | 1998-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035221B2 (en) | Clip mount for integrated circuit leadframes | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| US5900671A (en) | Electronic component including conductor connected to electrode and anodically bonded to insulating coating | |
| KR100397539B1 (ko) | 수지밀봉형 반도체 장치 및 그 제조방법 | |
| JP2004056138A (ja) | パッケージ組立体においてリードフレームを接合する方法、チップ積層パッケージの製造方法及びチップ積層パッケージ | |
| JPH0245969A (ja) | 半導体装置の製造方法 | |
| JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR19990083610A (ko) | 감소된두께를갖는반도체장치및그의제조방법 | |
| KR950000205B1 (ko) | 리이드 프레임 및 이를 사용한 반도체 장치 | |
| US5796162A (en) | Frames locking method for packaging semiconductor chip | |
| TWI301652B (en) | Semiconductor device and its manufacturing method | |
| JP2828056B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11214606A (ja) | 樹脂封止型半導体装置及びリードフレーム | |
| KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
| US5708295A (en) | Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same | |
| JPH06188354A (ja) | 半導体装置 | |
| JP2799808B2 (ja) | 半導体装置 | |
| US7414303B2 (en) | Lead on chip semiconductor package | |
| JP3034517B1 (ja) | 半導体装置およびその製造方法 | |
| JP2954108B2 (ja) | 半導体装置およびその製造方法 | |
| JP3180947B2 (ja) | 半導体装置用リードフレーム組立体 | |
| JPS63107126A (ja) | 半導体装置 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| JP2563507Y2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |