JPH06187099A - 入力処理カード及び出力処理カード - Google Patents
入力処理カード及び出力処理カードInfo
- Publication number
- JPH06187099A JPH06187099A JP35549292A JP35549292A JPH06187099A JP H06187099 A JPH06187099 A JP H06187099A JP 35549292 A JP35549292 A JP 35549292A JP 35549292 A JP35549292 A JP 35549292A JP H06187099 A JPH06187099 A JP H06187099A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- processing
- input
- card
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control By Computers (AREA)
- Selective Calling Equipment (AREA)
Abstract
(57)【要約】
【目的】 各種のアナログ信号に対して、メイン制御部
内のメインＣＰＵの負荷に関係なく高スピードで、プロ
セス信号の自動補正を逐次行う。 【構成】 アナログ信号入力処理カード内に、専用の信
号処理プロセッサを内蔵し、この専用のプロセッサが、
入力した信号のテスト切換指令及び自動補正を行い、補
正後のディジタル信号をメイン制御部のメインＣＰＵへ
伝送する。
内のメインＣＰＵの負荷に関係なく高スピードで、プロ
セス信号の自動補正を逐次行う。 【構成】 アナログ信号入力処理カード内に、専用の信
号処理プロセッサを内蔵し、この専用のプロセッサが、
入力した信号のテスト切換指令及び自動補正を行い、補
正後のディジタル信号をメイン制御部のメインＣＰＵへ
伝送する。
Description
【０００１】
【産業上の利用分野】この発明はプラントのトランスミ
ッタ等の入力端からのアナログ信号を取込んで、この信
号にもとづき、プラントの制御機器を制御，監視するデ
ィジタルメイン制御部に用いられるもので、アナログ信
号の入力処理カード及びディジタル信号の出力処理カー
ドに関するものである。
ッタ等の入力端からのアナログ信号を取込んで、この信
号にもとづき、プラントの制御機器を制御，監視するデ
ィジタルメイン制御部に用いられるもので、アナログ信
号の入力処理カード及びディジタル信号の出力処理カー
ドに関するものである。
【０００２】
【従来の技術】図３は、従来のディジタルメイン制御部
に用いられるアナログ信号処理装置を示した構成図であ
り、図において、１はメインＣＰＵ、２は監視用モニ
タ、３はメモリ、４は入力処理カードとしての信号変換
カード１１の出力を入力するアナログ入力カード、５は
信号変換カード１１に対してテスト時、ディジタルの切
換信号を出力するディジタル出力カードであり、これ等
メインＣＰＵ１等によってメイン制御部６が構成され
る。７はテスト信号切換回路、８は入力回路、９はアク
ティブフィルタであり、これ等の回路でアナログ入力カ
ード４へアナログ信号を出力する信号変換カード１１が
構成される。１２は入力端としてのトランスミッタであ
り、プラントの制御機器の検出用として制御機器に取付
けられる。
に用いられるアナログ信号処理装置を示した構成図であ
り、図において、１はメインＣＰＵ、２は監視用モニ
タ、３はメモリ、４は入力処理カードとしての信号変換
カード１１の出力を入力するアナログ入力カード、５は
信号変換カード１１に対してテスト時、ディジタルの切
換信号を出力するディジタル出力カードであり、これ等
メインＣＰＵ１等によってメイン制御部６が構成され
る。７はテスト信号切換回路、８は入力回路、９はアク
ティブフィルタであり、これ等の回路でアナログ入力カ
ード４へアナログ信号を出力する信号変換カード１１が
構成される。１２は入力端としてのトランスミッタであ
り、プラントの制御機器の検出用として制御機器に取付
けられる。
【０００３】次に動作について説明する。トランスミッ
タ１２のアナログ信号は、通常はテスト信号切換回路を
介して信号変換カード１１内の入力回路８に入力され、
さらにアクティブフィルタ９を介して１〜５Ｖ等の基準
信号に変換された後、メイン制御部６に供給される。メ
インＣＰＵ１はアナログ入力カード４を介して、信号変
換カード１１からのアナログ信号を入力し、Ａ／Ｄ変換
の後ディジタル信号に変換する。一方、メインＣＰＵ１
は信号変換カード１１に対して、０％，１００％基準信
号切換指令を行い、その時のアナログ入力カード４の読
込み値をディジタル信号に変換する。この基準信号の読
込値により、プロセス信号に対して信号変換カードの誤
差（ずれ）を、次式を用いて自動補正する。 Ｘｔｅｍｐ＝（Ｘ−ＣＬ）／（ＣＨ−ＣＬ）×３２００
＋８００ 但し、ＣＨは１００％基準信号入力カウント値、ＣＬは
０％基準信号入力カウント値、Ｘは実入力カウント値、
Ｘｔｅｍｐは補正後のカウント値であり、補正処理特性
を図４に示す。
タ１２のアナログ信号は、通常はテスト信号切換回路を
介して信号変換カード１１内の入力回路８に入力され、
さらにアクティブフィルタ９を介して１〜５Ｖ等の基準
信号に変換された後、メイン制御部６に供給される。メ
インＣＰＵ１はアナログ入力カード４を介して、信号変
換カード１１からのアナログ信号を入力し、Ａ／Ｄ変換
の後ディジタル信号に変換する。一方、メインＣＰＵ１
は信号変換カード１１に対して、０％，１００％基準信
号切換指令を行い、その時のアナログ入力カード４の読
込み値をディジタル信号に変換する。この基準信号の読
込値により、プロセス信号に対して信号変換カードの誤
差（ずれ）を、次式を用いて自動補正する。 Ｘｔｅｍｐ＝（Ｘ−ＣＬ）／（ＣＨ−ＣＬ）×３２００
＋８００ 但し、ＣＨは１００％基準信号入力カウント値、ＣＬは
０％基準信号入力カウント値、Ｘは実入力カウント値、
Ｘｔｅｍｐは補正後のカウント値であり、補正処理特性
を図４に示す。
【０００４】
【発明が解決しようとする課題】従来のディジタルメイ
ン制御部の信号変換処理回路は、以上のように構成され
ているので、メインＣＰＵ１によって信号変換カード１
１に対して自動補正の為に、定期的にテスト切換指令の
発生及びプロセス信号の自動補正の処理を実施する必要
があり、メインＣＰＵの大きな負担となる。さらにテス
ト切換のタイミングがメインＣＰＵ１の演算負荷に左右
され、スピードアップに限界があるなどの問題点があっ
た。
ン制御部の信号変換処理回路は、以上のように構成され
ているので、メインＣＰＵ１によって信号変換カード１
１に対して自動補正の為に、定期的にテスト切換指令の
発生及びプロセス信号の自動補正の処理を実施する必要
があり、メインＣＰＵの大きな負担となる。さらにテス
ト切換のタイミングがメインＣＰＵ１の演算負荷に左右
され、スピードアップに限界があるなどの問題点があっ
た。
【０００５】この発明は上記のような課題を解決するた
めになされたものであり、メイン制御部のメインＣＰＵ
の処理負荷に左右されず、アナログ信号を逐次高スピー
ドで、自動補正及びフィルター処理を行うことのできる
アナログ信号の入力処理カードを得ることを目的とす
る。また、メイン制御部からのディジタル信号をアナロ
グ信号に変換するとともに、自動補正，フィルター処理
されたプロセス信号を出力端に供給する出力処理カード
を得ることを目的とする。
めになされたものであり、メイン制御部のメインＣＰＵ
の処理負荷に左右されず、アナログ信号を逐次高スピー
ドで、自動補正及びフィルター処理を行うことのできる
アナログ信号の入力処理カードを得ることを目的とす
る。また、メイン制御部からのディジタル信号をアナロ
グ信号に変換するとともに、自動補正，フィルター処理
されたプロセス信号を出力端に供給する出力処理カード
を得ることを目的とする。
【０００６】
【課題を解決するための手段】この第１の発明に係る入
力処理カードは、入力処理カード内に専用の信号処理プ
ロセッサを内蔵し、この専用の信号処理プロセッサが、
テスト切換指令及び自動補正を行い、補正後のディジタ
ル信号をメイン制御部のメインＣＰＵへ伝送するもので
ある。
力処理カードは、入力処理カード内に専用の信号処理プ
ロセッサを内蔵し、この専用の信号処理プロセッサが、
テスト切換指令及び自動補正を行い、補正後のディジタ
ル信号をメイン制御部のメインＣＰＵへ伝送するもので
ある。
【０００７】第２の発明に係る出力処理カードは、出力
処理カード内に専用の信号処理プロセッサを内蔵し、こ
の専用の信号処理プロセッサが、テスト切換指令及び自
動補正を行い、補正後のアナログ信号を操作端に伝送す
るものである。
処理カード内に専用の信号処理プロセッサを内蔵し、こ
の専用の信号処理プロセッサが、テスト切換指令及び自
動補正を行い、補正後のアナログ信号を操作端に伝送す
るものである。
【０００８】
【作用】この第１の発明における入力処理カードは、専
用の信号処理プロセッサが入力端からのアナログ信号の
テスト切換及び自動補正を行った後に、メイン制御部に
伝送する。
用の信号処理プロセッサが入力端からのアナログ信号の
テスト切換及び自動補正を行った後に、メイン制御部に
伝送する。
【０００９】この第２の発明における出力処理カード
は、専用の信号処理プロセッサがメイン制御部からのプ
ロセス信号のテスト切換及び自動補正を行った後、操作
端にアナログ信号として出力する。
は、専用の信号処理プロセッサがメイン制御部からのプ
ロセス信号のテスト切換及び自動補正を行った後、操作
端にアナログ信号として出力する。
【００１０】
実施例１．以下、この発明の第１実施例を図１に基づい
て説明する。なお、図中、図３と同じものは同一符号を
用いている。図１において、３０はトランスミッタのア
ナログ信号（０〜１０Ｖ等）を、カウントデータ（ＣＰ
Ｕが認識できるビット情報）に変換する入力処理カー
ド、２１は入力処理カード３０とシリアル伝送インター
フェイスを行うバスマスタカード、２４は上記入力処理
カード３０専用に設けた信号処理プロセッサ、２５はＡ
／Ｄ変換器２９の出力をシリアル入力するシリアルイン
ターフェイス、２６はワーク用メモリ、２７はメイン制
御部６へシリアル伝送する為のバススレーブ、２８は０
％，１００％基準信号へのテスト切換指令用のディジタ
ル信号を出力する切換信号出力手段である。信号処理プ
ロセッサ２４は、ソフトウェア処理機能にもとづいてア
クティブフィルタ処理及び自動補正処理の処理部３１を
備える。
て説明する。なお、図中、図３と同じものは同一符号を
用いている。図１において、３０はトランスミッタのア
ナログ信号（０〜１０Ｖ等）を、カウントデータ（ＣＰ
Ｕが認識できるビット情報）に変換する入力処理カー
ド、２１は入力処理カード３０とシリアル伝送インター
フェイスを行うバスマスタカード、２４は上記入力処理
カード３０専用に設けた信号処理プロセッサ、２５はＡ
／Ｄ変換器２９の出力をシリアル入力するシリアルイン
ターフェイス、２６はワーク用メモリ、２７はメイン制
御部６へシリアル伝送する為のバススレーブ、２８は０
％，１００％基準信号へのテスト切換指令用のディジタ
ル信号を出力する切換信号出力手段である。信号処理プ
ロセッサ２４は、ソフトウェア処理機能にもとづいてア
クティブフィルタ処理及び自動補正処理の処理部３１を
備える。
【００１１】次に動作について説明する。専用の信号処
理プロセッサ２４は、切換回路７からＡ／Ｄ変換器２９
と、シリアルインターフェイス２５を介して、ディジタ
ル信号に変換されたトランスミッタ１２からのプロセス
量を入力する。一方、この信号処理プロセッサ２４は、
次の動作で切換信号出力手段２８よりテスト切換指令用
ディジタル出力を行い、プロセス信号を切換回路７で切
り離し、基準信号発生器１０を制御して０％，１００％
の基準信号に切り換える。この時の入力信号をＡ／Ｄ変
換器２９を介して読み込む。信号処理プロセッサ２４の
処理部３１は、これらのプロセス信号，０％基準信号，
１００％基準信号のディジタルデータに対して、公知の
動作にもとづきアクティブフィルタ処理（ローパスフィ
ルタ等で高周波数ノイズを除去する処理）及び入力ライ
ンの直線変換係数を求めることによるプロセス信号の自
動補正（キャリブレーション処理）を逐次行う。上記処
理を、毎周期高スピードで行う。
理プロセッサ２４は、切換回路７からＡ／Ｄ変換器２９
と、シリアルインターフェイス２５を介して、ディジタ
ル信号に変換されたトランスミッタ１２からのプロセス
量を入力する。一方、この信号処理プロセッサ２４は、
次の動作で切換信号出力手段２８よりテスト切換指令用
ディジタル出力を行い、プロセス信号を切換回路７で切
り離し、基準信号発生器１０を制御して０％，１００％
の基準信号に切り換える。この時の入力信号をＡ／Ｄ変
換器２９を介して読み込む。信号処理プロセッサ２４の
処理部３１は、これらのプロセス信号，０％基準信号，
１００％基準信号のディジタルデータに対して、公知の
動作にもとづきアクティブフィルタ処理（ローパスフィ
ルタ等で高周波数ノイズを除去する処理）及び入力ライ
ンの直線変換係数を求めることによるプロセス信号の自
動補正（キャリブレーション処理）を逐次行う。上記処
理を、毎周期高スピードで行う。
【００１２】一方、補正後のデータは、シリアル伝送バ
スを介してメイン制御部６のメインＣＰＵ１に伝えら
れ、制御演算に使用される。又、０％，１００％基準信
号のディジタルデータをメインＣＰＵ１へシリアル伝送
し、この０％，１００％の基準信号の読込みカウントを
見ることにより、入力処理カードの調整具合及び故障状
態さらにはドリフト等の劣化具合が入力信号単位で把握
できる。メイン制御部６は、トランスミッタ１２で取込
まれ、入力処理カード３０で処理されたディジタル信号
を取込んで、出力処理カード３５を介してアナログ信号
を出力して、バルブ３４あるいは弁等の操作端を制御す
ることになる。
スを介してメイン制御部６のメインＣＰＵ１に伝えら
れ、制御演算に使用される。又、０％，１００％基準信
号のディジタルデータをメインＣＰＵ１へシリアル伝送
し、この０％，１００％の基準信号の読込みカウントを
見ることにより、入力処理カードの調整具合及び故障状
態さらにはドリフト等の劣化具合が入力信号単位で把握
できる。メイン制御部６は、トランスミッタ１２で取込
まれ、入力処理カード３０で処理されたディジタル信号
を取込んで、出力処理カード３５を介してアナログ信号
を出力して、バルブ３４あるいは弁等の操作端を制御す
ることになる。
【００１３】実施例２．つぎに、第２実施例について述
べる。上記第１実施例では、プロセス信号を入力する入
力処理カード１１について本発明を適用するとして説明
したが、図２に示すようにメイン制御部６からのディジ
タル信号をアナログ信号に変換してバルブ３４等の操作
端を制御する出力処理カード３５についても本発明を適
用できる。すなわち、出力処理カード３５は図１と同様
の構成の入力処理カードに対して、信号処理プロセッサ
２４のバスに、シリアルインターフェース３６、Ｄ／Ａ
変換器３２及び出力回路３３を設けることにより、プロ
セス信号をバルブ３４等の操作端に出力して、これを制
御する出力処理カードとして機能変更したものである。
この場合、出力回路３３の出力アナログ信号（プロセス
信号）を、入力回路８側にリードバックするとともに、
基準信号発生器１０の読込みを行うことにより、この出
力アナログ信号の逐次自動補正が可能となり、このよう
に自動補正されたアナログのプロセス信号が最終的にバ
ルブ３４に供給される。これにより、シグナルコンディ
ショナカードに内蔵しているＣＰＵは、高速でキャリブ
レーション自動補正を行なっている為、周囲温度による
精度変化をすぐに自動補正できるので、周囲温度の変化
によるアナログ出力回路のドリフトを考慮しなくてよ
く、耐環境性にすぐれた回路が得られる。また、入，出
力処理カードと、メイン制御部６間を、シリアル伝送す
れば信号ケーブルが大幅に削減でき、装置が安価に構成
できる。
べる。上記第１実施例では、プロセス信号を入力する入
力処理カード１１について本発明を適用するとして説明
したが、図２に示すようにメイン制御部６からのディジ
タル信号をアナログ信号に変換してバルブ３４等の操作
端を制御する出力処理カード３５についても本発明を適
用できる。すなわち、出力処理カード３５は図１と同様
の構成の入力処理カードに対して、信号処理プロセッサ
２４のバスに、シリアルインターフェース３６、Ｄ／Ａ
変換器３２及び出力回路３３を設けることにより、プロ
セス信号をバルブ３４等の操作端に出力して、これを制
御する出力処理カードとして機能変更したものである。
この場合、出力回路３３の出力アナログ信号（プロセス
信号）を、入力回路８側にリードバックするとともに、
基準信号発生器１０の読込みを行うことにより、この出
力アナログ信号の逐次自動補正が可能となり、このよう
に自動補正されたアナログのプロセス信号が最終的にバ
ルブ３４に供給される。これにより、シグナルコンディ
ショナカードに内蔵しているＣＰＵは、高速でキャリブ
レーション自動補正を行なっている為、周囲温度による
精度変化をすぐに自動補正できるので、周囲温度の変化
によるアナログ出力回路のドリフトを考慮しなくてよ
く、耐環境性にすぐれた回路が得られる。また、入，出
力処理カードと、メイン制御部６間を、シリアル伝送す
れば信号ケーブルが大幅に削減でき、装置が安価に構成
できる。
【００１４】
【発明の効果】以上のように第１の発明によれば、入力
処理カード内に、専用の信号処理プロセッサを内蔵し、
テスト切換指令及びＡ／Ｄ変換処理さらには入力端より
入力した信号の自動補正を行うようにし、補正後のディ
ジタル信号をメイン制御部に供給するように構成したの
で、メイン制御部内のメインＣＰＵの負荷に関係なく、
高スピードで、入力したプロセス信号の自動補正及びフ
ィルター処理が可能となる。これにより周囲温度の変化
によるアナログ回路のドリフトを考慮しなくてよい耐環
境性にすぐれた入力処理カードが得られる。
処理カード内に、専用の信号処理プロセッサを内蔵し、
テスト切換指令及びＡ／Ｄ変換処理さらには入力端より
入力した信号の自動補正を行うようにし、補正後のディ
ジタル信号をメイン制御部に供給するように構成したの
で、メイン制御部内のメインＣＰＵの負荷に関係なく、
高スピードで、入力したプロセス信号の自動補正及びフ
ィルター処理が可能となる。これにより周囲温度の変化
によるアナログ回路のドリフトを考慮しなくてよい耐環
境性にすぐれた入力処理カードが得られる。
【００１５】また、第２の発明によれば出力処理カード
内に、専用の信号処理プロセッサを内蔵し、テスト切換
指令及びＡ／Ｄ変換処理さらには操作端に供給すべきプ
ロセス信号の自動補正を行うようにし、補正後のアナロ
グ信号をメイン制御部に供給するように構成したので、
メイン制御部内のメインＣＰＵの負荷に関係なく、高ス
ピードで、出力すべきプロセス信号の自動補正及びフィ
ルター処理が可能となる。これにより、周囲温度の変化
によるアナログ回路のドリフトを考慮しなくてよい耐環
境性にすぐれた出力処理カードが得られる。
内に、専用の信号処理プロセッサを内蔵し、テスト切換
指令及びＡ／Ｄ変換処理さらには操作端に供給すべきプ
ロセス信号の自動補正を行うようにし、補正後のアナロ
グ信号をメイン制御部に供給するように構成したので、
メイン制御部内のメインＣＰＵの負荷に関係なく、高ス
ピードで、出力すべきプロセス信号の自動補正及びフィ
ルター処理が可能となる。これにより、周囲温度の変化
によるアナログ回路のドリフトを考慮しなくてよい耐環
境性にすぐれた出力処理カードが得られる。
【図１】この発明の第１実施例を示すシステム構成図で
ある。
ある。
【図２】この発明の第２実施例を示すシステム構成図で
ある。
ある。
【図３】従来のディジタルメイン制御部の信号変換回路
の一例を示す構成図である。
の一例を示す構成図である。
【図４】キャブレーション処理の補正処理特性を示す図
である。
である。
１ メインＣＰＵ ２ 監視用モニタ ３ メモリ ４ アナログ入力カード ５ ディジタル出力カード ６ メイン制御部 ７ テスト切換回路 ８ 入力回路 ９ アクティブフィルタ １０ 基準信号発生器 １１ 信号変換カード １２ トランスミッタ ２１ シリアル伝送バスマスタ ２２ モデム ２３ モデム ２４ 信号処理プロセッサ ２５ Ａ／Ｄ変換シリアルインターフェイス ２６ メモリ ２７ シリアル伝送バススレーブ ２８ 切換信号出力回路 ２９ Ａ／Ｄ変換器 ３０ 入力処理カード ３１ ソフトウェア処理部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図３は、従来のディジタルメイン制御部
に用いられるアナログ信号処理装置を示した構成図であ
り、図において、１はメインＣＰＵ、２は監視用モニ
タ、３はメモリ、４は入力処理カードとしての信号変換
カード１１の出力を入力するアナログ入力カード、５は
信号変換カード１１に対してテスト時、ディジタルの切
換信号を出力するディジタル出力カードであり、これ等
メインＣＰＵ１等によってメイン制御部６が構成され
る。７はテスト信号切換回路、８は入力回路、９はアク
ティブフィルタであり、これ等の回路でアナログ入力カ
ード４へアナログ信号を出力する信号変換カード１１が
構成される。１２は入力端としてのトランスミッタであ
り、プラントのプロセス信号検出用として現場に取り付
けられる。
に用いられるアナログ信号処理装置を示した構成図であ
り、図において、１はメインＣＰＵ、２は監視用モニ
タ、３はメモリ、４は入力処理カードとしての信号変換
カード１１の出力を入力するアナログ入力カード、５は
信号変換カード１１に対してテスト時、ディジタルの切
換信号を出力するディジタル出力カードであり、これ等
メインＣＰＵ１等によってメイン制御部６が構成され
る。７はテスト信号切換回路、８は入力回路、９はアク
ティブフィルタであり、これ等の回路でアナログ入力カ
ード４へアナログ信号を出力する信号変換カード１１が
構成される。１２は入力端としてのトランスミッタであ
り、プラントのプロセス信号検出用として現場に取り付
けられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【実施例】 実施例１．以下、この発明の第１実施例を図１に基づい
て説明する。なお、図中、図３と同じものは同一符号を
用いている。図１において、３０はトランスミッタのア
ナログ信号（４〜２０ｍＡ等）を、カウントデータ（Ｃ
ＰＵが認識できるビット情報）に変換する入力処理カー
ド、２１は入力処理カード３０とシリアル伝送インター
フェイスを行うバスマスタカード、２４は上記入力処理
カード３０専用に設けた信号処理プロセッサ、２５はＡ
／Ｄ変換器２９の出力をシリアル入力するシリアルイン
ターフェイス、２６はワーク用メモリ、２７はメイン制
御部６へシリアル伝送する為のバススレーブ、２８は０
％，１００％基準信号へのテスト切換指令用のディジタ
ル信号を出力する切換信号出力手段である。信号処理プ
ロセッサ２４は、ソフトウェア処理機能にもとづいてア
クティブフィルタ処理及び自動補正処理の処理部３１を
備える。
て説明する。なお、図中、図３と同じものは同一符号を
用いている。図１において、３０はトランスミッタのア
ナログ信号（４〜２０ｍＡ等）を、カウントデータ（Ｃ
ＰＵが認識できるビット情報）に変換する入力処理カー
ド、２１は入力処理カード３０とシリアル伝送インター
フェイスを行うバスマスタカード、２４は上記入力処理
カード３０専用に設けた信号処理プロセッサ、２５はＡ
／Ｄ変換器２９の出力をシリアル入力するシリアルイン
ターフェイス、２６はワーク用メモリ、２７はメイン制
御部６へシリアル伝送する為のバススレーブ、２８は０
％，１００％基準信号へのテスト切換指令用のディジタ
ル信号を出力する切換信号出力手段である。信号処理プ
ロセッサ２４は、ソフトウェア処理機能にもとづいてア
クティブフィルタ処理及び自動補正処理の処理部３１を
備える。
Claims (2)
- 【請求項１】 トランスミッタ等の入力端からのアナロ
グ信号をディジタル信号に変換し、かつ適正な値に補正
処理してメイン制御部に出力する入力処理カードにおい
て、上記アナログ信号と基準信号発生器からの基準信号
との選択切換えを行う切換信号出力手段と、この切換信
号出力手段で選択された信号をディジタル信号に変換す
るＡＤ変換手段と、上記切換信号出力手段を制御すると
ともに、上記ＡＤ変換手段からのディジタル信号をシリ
アルインターフェイスを介して入力，演算してアクティ
ブフィルタ処理及び自動補正処理を行う信号処理プロセ
ッサとを備えたことを特徴とする入力処理カード。 - 【請求項２】 メイン制御部からのディジタル信号をア
ナログ信号に変換し、かつ適正な値に補正処理してプロ
セス信号としてバブル等の操作端に供給する出力処理カ
ードにおいて、上記プロセス信号をリードバックしたプ
ロセス信号と基準信号発生器からの基準信号との選択切
換えを行う切換信号出力手段と、この切換信号出力手段
で選択された信号をディジタル信号に変換するＡＤ変換
手段と、上記切換信号出力手段を制御するとともに、上
記ＡＤ変換手段からのディジタル信号をシリアルインタ
ーフェイスを介して入力，演算してアクティブフィルタ
処理及び自動補正処理を行う信号処理プロセッサとを備
えたことを特徴とする出力処理カード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355492A JP2769272B2 (ja) | 1992-12-18 | 1992-12-18 | 入力処理カード及び出力処理カード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355492A JP2769272B2 (ja) | 1992-12-18 | 1992-12-18 | 入力処理カード及び出力処理カード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187099A true JPH06187099A (ja) | 1994-07-08 |
| JP2769272B2 JP2769272B2 (ja) | 1998-06-25 |
Family
ID=18444261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4355492A Expired - Lifetime JP2769272B2 (ja) | 1992-12-18 | 1992-12-18 | 入力処理カード及び出力処理カード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2769272B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275326A (ja) * | 1985-09-30 | 1987-04-07 | Mitsubishi Electric Corp | 熱電対入力装置 |
-
1992
- 1992-12-18 JP JP4355492A patent/JP2769272B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6275326A (ja) * | 1985-09-30 | 1987-04-07 | Mitsubishi Electric Corp | 熱電対入力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2769272B2 (ja) | 1998-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1990002364A1 (en) | Fault diagnosing system | |
| US4638455A (en) | Function diagnosing system | |
| JPH06187099A (ja) | 入力処理カード及び出力処理カード | |
| JP3307916B2 (ja) | フィールドバスシステム | |
| JPS6029807A (ja) | 機器異常監視システム | |
| JPH07319533A (ja) | プラント制御装置 | |
| JP2006165737A (ja) | アナログ信号処理装置 | |
| JPH05113379A (ja) | 圧力・差圧伝送器 | |
| JP3260005B2 (ja) | Ａ／ｄ変換処理方式 | |
| JP2644742B2 (ja) | 複合伝送器 | |
| JPH03154104A (ja) | 位置決め制御装置 | |
| JPH05313949A (ja) | システム総合試験装置 | |
| JPH0612590A (ja) | アナログ信号入力装置 | |
| KR0150473B1 (ko) | 인쇄 배선판의 조정 및 동작 검사장치 | |
| JPH11322216A (ja) | エレベータ調整装置 | |
| JPH075993A (ja) | アナログ信号入力装置 | |
| JPH07146756A (ja) | アナログ−デジタル変換器およびそのオートチューン装置 | |
| JP3305464B2 (ja) | 制御装置 | |
| JPS61131104A (ja) | プロセス入出力の簡易化方式 | |
| JPH03106294A (ja) | 遠方監視制御装置 | |
| JPH07219610A (ja) | 調節計 | |
| JPH01123303A (ja) | プロセス制御装置 | |
| JPH0581590A (ja) | 信号伝送器 | |
| JPS60119139A (ja) | ２線式伝送器 | |
| JPS60147553A (ja) | 自己診断機能を有する制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080410 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20090410 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100410 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 12 Free format text: PAYMENT UNTIL: 20100410 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110410 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 14 Free format text: PAYMENT UNTIL: 20120410 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 15 |