JPH06178533A - パルス幅制御インバータ回路 - Google Patents
パルス幅制御インバータ回路Info
- Publication number
- JPH06178533A JPH06178533A JP32953492A JP32953492A JPH06178533A JP H06178533 A JPH06178533 A JP H06178533A JP 32953492 A JP32953492 A JP 32953492A JP 32953492 A JP32953492 A JP 32953492A JP H06178533 A JPH06178533 A JP H06178533A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- soft start
- pulse width
- diode
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 本発明は、パルス幅制御インバータ回路に関
し、過電流状態が解除されたときの過電圧を抑圧するこ
とを目的とする。 【構成】 スイッチング素子のスイッチング制御を行う
比較回路にダイオードを経て接続されるソフトスタート
回路、及び過電流検出回路を有するパルス幅制御インバ
ータ回路において、前記ソフトスタート回路を構成する
ソフトスタート部及びデットタイム部に共通に用いられ
る抵抗であって、前記ソフトスタート回路の出力電圧を
出力する抵抗の出力電圧出力端子とは反対側の端子に前
記過電流検出回路の出力をダイオードを介して接続した
ことを特徴する。
し、過電流状態が解除されたときの過電圧を抑圧するこ
とを目的とする。 【構成】 スイッチング素子のスイッチング制御を行う
比較回路にダイオードを経て接続されるソフトスタート
回路、及び過電流検出回路を有するパルス幅制御インバ
ータ回路において、前記ソフトスタート回路を構成する
ソフトスタート部及びデットタイム部に共通に用いられ
る抵抗であって、前記ソフトスタート回路の出力電圧を
出力する抵抗の出力電圧出力端子とは反対側の端子に前
記過電流検出回路の出力をダイオードを介して接続した
ことを特徴する。
Description
【０００１】
【産業上の利用分野】本発明は、過電流検出出力をソフ
トスタート回路の働きを介してパルス幅制御回路に入力
させるようにしたパルス幅制御インバータ回路に関す
る。
トスタート回路の働きを介してパルス幅制御回路に入力
させるようにしたパルス幅制御インバータ回路に関す
る。
【０００２】スイッチング電源には、各種形式のものが
あるが、その内のパルス幅制御インバータ回路において
は、電源投入時の保護回路、並びにスイッチング電源の
出力側に短絡乃至過負荷、及び過電圧が生じたときの保
護回路が設けられている。これらの保護回路は、パルス
幅制御回路の構成要素を保護するものである。その１つ
の従来例を図４に示す。
あるが、その内のパルス幅制御インバータ回路において
は、電源投入時の保護回路、並びにスイッチング電源の
出力側に短絡乃至過負荷、及び過電圧が生じたときの保
護回路が設けられている。これらの保護回路は、パルス
幅制御回路の構成要素を保護するものである。その１つ
の従来例を図４に示す。
【０００３】
【従来の技術】この従来のパルス幅制御インバータ回路
の例において、２０はバッテリ、２２はスイッチ（ＷＳ
1 ）、２４はスイッチング用トランジスタ（スイッチン
グ素子）、２６はトランス、２８，３０はダイオード、
３２はチョークコイル、３４はコンデンサである。ダイ
オード２８，３０、チョークコイル３２、及びコンデン
サ３４は、整流回路３５を構成している。
の例において、２０はバッテリ、２２はスイッチ（ＷＳ
1 ）、２４はスイッチング用トランジスタ（スイッチン
グ素子）、２６はトランス、２８，３０はダイオード、
３２はチョークコイル、３４はコンデンサである。ダイ
オード２８，３０、チョークコイル３２、及びコンデン
サ３４は、整流回路３５を構成している。
【０００４】４２は、通常動作時のパルス幅制御電圧発
生回路である。このパルス幅制御電圧発生回路４２の出
力電圧Ｖc は、ダイオード４７を経て比較回路４１の一
方の入力へ供給され、他方の入力へ供給される三角波電
圧と比較されてスイッチング用トランジスタ２４のべー
スへ前記出力電圧Ｖc と前記三角波電圧との大小関係に
よって決まる幅のパルスが比較回路４１から出力され
る。そのパルスの幅に応じて決まるスイッチング動作が
トランジスタ２４で生ぜしめられる。それにより、バッ
テリの電気エネルギーがトランス２６を経てトランスの
二次側に交番的に伝達されて交流電圧が二次側に発生さ
れる。その交流電圧は、前記整流回路３５により整流さ
れて負荷へ供給される。なお、パルス幅制御電圧発生回
路４２は、抵抗５０，５２、比較回路５３、基準電圧源
５４、トランジスタ（Ｑ2 ）５６、及び抵抗５８から成
る。
生回路である。このパルス幅制御電圧発生回路４２の出
力電圧Ｖc は、ダイオード４７を経て比較回路４１の一
方の入力へ供給され、他方の入力へ供給される三角波電
圧と比較されてスイッチング用トランジスタ２４のべー
スへ前記出力電圧Ｖc と前記三角波電圧との大小関係に
よって決まる幅のパルスが比較回路４１から出力され
る。そのパルスの幅に応じて決まるスイッチング動作が
トランジスタ２４で生ぜしめられる。それにより、バッ
テリの電気エネルギーがトランス２６を経てトランスの
二次側に交番的に伝達されて交流電圧が二次側に発生さ
れる。その交流電圧は、前記整流回路３５により整流さ
れて負荷へ供給される。なお、パルス幅制御電圧発生回
路４２は、抵抗５０，５２、比較回路５３、基準電圧源
５４、トランジスタ（Ｑ2 ）５６、及び抵抗５８から成
る。
【０００５】４０は、ソフトスタート回路である。この
ソフトスタート回路４０の役目は、電源投入時に過電圧
が二次側に発生させないようにするためである。即ち、
前記スイッチ２２の投入と連動してスイッチ４３も閉成
されるが、その電源投入時には、前記パルス幅制御電圧
発生回路４２から比較回路４１へ与えられる出力電圧は
小さいから、比較回路４１からは、パルス幅の広いパル
スが出力されるので、パルス幅制御インバータ回路から
直流過電圧が発生する。比較回路４１から出力されるパ
ルスの幅を狭幅化して前記直流過電圧の発生を防止する
ために、図５の時間期間Ｔ1 に示すような電圧Ｖa をソ
フトスタート回路４０から出力させるようにしている。
これにより、パルスの幅は、狭いものから順次に広い幅
へ移行して行くから、前述の過電圧は発生しない。その
ような役割を演ずる電圧Ｖa は、図５に示す時間期間Ｔ
2 に入るときには前記出力電圧Ｖc とほぼ同じになり、
時間の経過と共に更に漸減する。最終的には、電圧Ｖa
は、（Ｒ2 ／Ｒ2 ＋Ｒ1 ）×Ｖref1となる。なお、Ｒ2
は抵抗６６の抵抗値、Ｒ1 は抵抗６４の抵抗値である。
６０は抵抗、６２はコンデンサである。６５は、前記基
準電圧Ｖref1を出力する基準電源である。
ソフトスタート回路４０の役目は、電源投入時に過電圧
が二次側に発生させないようにするためである。即ち、
前記スイッチ２２の投入と連動してスイッチ４３も閉成
されるが、その電源投入時には、前記パルス幅制御電圧
発生回路４２から比較回路４１へ与えられる出力電圧は
小さいから、比較回路４１からは、パルス幅の広いパル
スが出力されるので、パルス幅制御インバータ回路から
直流過電圧が発生する。比較回路４１から出力されるパ
ルスの幅を狭幅化して前記直流過電圧の発生を防止する
ために、図５の時間期間Ｔ1 に示すような電圧Ｖa をソ
フトスタート回路４０から出力させるようにしている。
これにより、パルスの幅は、狭いものから順次に広い幅
へ移行して行くから、前述の過電圧は発生しない。その
ような役割を演ずる電圧Ｖa は、図５に示す時間期間Ｔ
2 に入るときには前記出力電圧Ｖc とほぼ同じになり、
時間の経過と共に更に漸減する。最終的には、電圧Ｖa
は、（Ｒ2 ／Ｒ2 ＋Ｒ1 ）×Ｖref1となる。なお、Ｒ2
は抵抗６６の抵抗値、Ｒ1 は抵抗６４の抵抗値である。
６０は抵抗、６２はコンデンサである。６５は、前記基
準電圧Ｖref1を出力する基準電源である。
【０００６】過電流検出回路４４は、二次側に短絡等が
発生したときに、ダイオード７１を経て比較回路４１の
一方の入力へ過電流に応じて決まる比較的に高い電圧Ｖ
b1＞Ｖc を供給して比較回路４１から狭いパルス幅のパ
ルスを出力させて過電流が流れないようにするためのも
のである。その期間が長いと、出力電圧ＶOUT は、図５
の時間期間Ｔ3 のＶOUT に示すように、零になる。過電
流検出（ＯＣＡ検出）回路４４は、電流検出回路７２、
ダイオード７４、抵抗７６、コンデンサ７８、基準電圧
源８０及び比較回路７０から成る。
発生したときに、ダイオード７１を経て比較回路４１の
一方の入力へ過電流に応じて決まる比較的に高い電圧Ｖ
b1＞Ｖc を供給して比較回路４１から狭いパルス幅のパ
ルスを出力させて過電流が流れないようにするためのも
のである。その期間が長いと、出力電圧ＶOUT は、図５
の時間期間Ｔ3 のＶOUT に示すように、零になる。過電
流検出（ＯＣＡ検出）回路４４は、電流検出回路７２、
ダイオード７４、抵抗７６、コンデンサ７８、基準電圧
源８０及び比較回路７０から成る。
【０００７】又、過電圧検出回路４６は、二次側に過電
圧が発生したとき、ダイオード８３を経て比較回路４１
の一方の入力へ過電圧に応じて決まる比較的に高い電圧
Ｖb2＞Ｖc を供給して比較回路４１から狭いパルス幅の
パルスを出力させて過電圧の発生を防ぐことにある（図
５の時間期間Ｔ5 のＶOUT 参照）。過電圧検出（ＯＶＡ
検出）回路４６は、比較回路８２及び基準電圧源８４か
ら成る。
圧が発生したとき、ダイオード８３を経て比較回路４１
の一方の入力へ過電圧に応じて決まる比較的に高い電圧
Ｖb2＞Ｖc を供給して比較回路４１から狭いパルス幅の
パルスを出力させて過電圧の発生を防ぐことにある（図
５の時間期間Ｔ5 のＶOUT 参照）。過電圧検出（ＯＶＡ
検出）回路４６は、比較回路８２及び基準電圧源８４か
ら成る。
【０００８】
【発明が解決しようとする課題】前述のように、ソフト
スタート回路４０、過電流検出回路４４、及び過電圧検
出回路４６が設けられていると、次のような問題が発生
する。
スタート回路４０、過電流検出回路４４、及び過電圧検
出回路４６が設けられていると、次のような問題が発生
する。
【０００９】即ち、前述のような過電流を発生した後、
その過電流発生原因が解除されると、比較回路７０の出
力電圧Ｖb1は零となる。又、このときパルス幅制御電圧
発生回路４２からの出力電圧Ｖc も零であるから、比較
回路４１の一方の入力へ供給される電圧は、ソフトスタ
ート回路４０の出力電圧Ｖa ＝（Ｒ2 ／Ｒ2 ＋Ｒ1 ）×
Ｖref1となり、その電圧が比較回路４１で三角波電圧と
比較されるので、幅広のパルスが比較回路４１から出力
されることになる結果（図５のスイッチングパルスの時
間Ｔ4 参照）、出力電圧ＶOUT は急上昇して（図５のＶ
OUT の時間Ｔ4参照）過電圧が発生する。
その過電流発生原因が解除されると、比較回路７０の出
力電圧Ｖb1は零となる。又、このときパルス幅制御電圧
発生回路４２からの出力電圧Ｖc も零であるから、比較
回路４１の一方の入力へ供給される電圧は、ソフトスタ
ート回路４０の出力電圧Ｖa ＝（Ｒ2 ／Ｒ2 ＋Ｒ1 ）×
Ｖref1となり、その電圧が比較回路４１で三角波電圧と
比較されるので、幅広のパルスが比較回路４１から出力
されることになる結果（図５のスイッチングパルスの時
間Ｔ4 参照）、出力電圧ＶOUT は急上昇して（図５のＶ
OUT の時間Ｔ4参照）過電圧が発生する。
【００１０】なお、この過電圧は、前述の過電圧検出回
路４６で検出され、その検出電圧Ｖ b2が比較回路４１の
一方の入力へ供給される。スイッチング用トランジスタ
２４のスイッチング動作を一時停止する（図５のスイッ
チングパルスの時間Ｔ5 参照）。従って、出力電圧Ｖ
OUT は、漸次低下し、前記過電圧の検出は解除されて出
力動作が正常になると、パルス幅制御電圧発生回路４２
からの出力電圧Ｖc が、ダイオード４７を経て比較回路
４１の一方の入力へ供給されるから、正常な動作状態に
戻る。
路４６で検出され、その検出電圧Ｖ b2が比較回路４１の
一方の入力へ供給される。スイッチング用トランジスタ
２４のスイッチング動作を一時停止する（図５のスイッ
チングパルスの時間Ｔ5 参照）。従って、出力電圧Ｖ
OUT は、漸次低下し、前記過電圧の検出は解除されて出
力動作が正常になると、パルス幅制御電圧発生回路４２
からの出力電圧Ｖc が、ダイオード４７を経て比較回路
４１の一方の入力へ供給されるから、正常な動作状態に
戻る。
【００１１】本発明は、斯かる技術的課題に鑑みて創作
されたもので、過電流状態が解除されたときの過電圧を
抑圧し得るパルス幅制御インバータ回路を提供すること
をその目的とする。
されたもので、過電流状態が解除されたときの過電圧を
抑圧し得るパルス幅制御インバータ回路を提供すること
をその目的とする。
【００１２】
【課題を解決するための手段】図１は、請求項１及び請
求項２に係る発明の原理ブロック図を示す。請求項１に
係る発明は、図１に示すように、スイッチング素子２の
スイッチング制御を行う比較回路４にダイオード６を経
て接続されるソフトスタート回路８、及び過電流検出回
路１０を有するパルス幅制御インバータ回路において、
前記ソフトスタート回路８を構成するソフトスタート部
１２及びデットタイム部１４に共通に用いられる抵抗で
あって、前記ソフトスタート回路８の出力電圧を出力す
る抵抗１６の出力電圧出力端子とは反対側の端子に前記
過電流検出回路１０の出力をダイオード１８を介して接
続したことを特徴する。
求項２に係る発明の原理ブロック図を示す。請求項１に
係る発明は、図１に示すように、スイッチング素子２の
スイッチング制御を行う比較回路４にダイオード６を経
て接続されるソフトスタート回路８、及び過電流検出回
路１０を有するパルス幅制御インバータ回路において、
前記ソフトスタート回路８を構成するソフトスタート部
１２及びデットタイム部１４に共通に用いられる抵抗で
あって、前記ソフトスタート回路８の出力電圧を出力す
る抵抗１６の出力電圧出力端子とは反対側の端子に前記
過電流検出回路１０の出力をダイオード１８を介して接
続したことを特徴する。
【００１３】請求項２に係る発明は、図１に示すよう
に、スイッチング素子２のスイッチング制御を行う比較
回路４にダイオード６を経て接続されるソフトスタート
回路８、及び過電流検出回路１０及び過電圧検出回路１
１を有するパルス幅制御インバータ回路において、前記
ソフトスタート回路８を構成するソフトスタート部１２
及びデットタイム部１４に共通に用いられる抵抗であっ
て、前記ソフトスタート回路８の出力電圧を出力する抵
抗１６の出力電圧出力端子とは反対側の端子に前記過電
流検出回路１０の出力をダイオード１８を介して接続
し、且つ前記過電圧検出回路１１の出力をダイオード１
９を介して接続したことを特徴する。
に、スイッチング素子２のスイッチング制御を行う比較
回路４にダイオード６を経て接続されるソフトスタート
回路８、及び過電流検出回路１０及び過電圧検出回路１
１を有するパルス幅制御インバータ回路において、前記
ソフトスタート回路８を構成するソフトスタート部１２
及びデットタイム部１４に共通に用いられる抵抗であっ
て、前記ソフトスタート回路８の出力電圧を出力する抵
抗１６の出力電圧出力端子とは反対側の端子に前記過電
流検出回路１０の出力をダイオード１８を介して接続
し、且つ前記過電圧検出回路１１の出力をダイオード１
９を介して接続したことを特徴する。
【００１４】
【作用】請求項１に係る発明は、過電流検出回路１０の
出力をダイオード１８を経てソフトスタート回路８の抵
抗１６へ接続したから、過電流検出回路１０が過電流の
解除を検出したとき、その検出電圧は、直ちに比較回路
４へ供給されず、ソフトスタート回路８の抵抗１６を含
む時定数回路が有効に働くので、比較回路４へ供給され
る電圧は漸減する。従って、前記過電流の解除検出時か
ら直ちに比較回路から広幅のパルスを出力してパルス幅
制御インバータ回路の直流出力に過電圧を発生させてし
まうことは無くなる。
出力をダイオード１８を経てソフトスタート回路８の抵
抗１６へ接続したから、過電流検出回路１０が過電流の
解除を検出したとき、その検出電圧は、直ちに比較回路
４へ供給されず、ソフトスタート回路８の抵抗１６を含
む時定数回路が有効に働くので、比較回路４へ供給され
る電圧は漸減する。従って、前記過電流の解除検出時か
ら直ちに比較回路から広幅のパルスを出力してパルス幅
制御インバータ回路の直流出力に過電圧を発生させてし
まうことは無くなる。
【００１５】又、この関係は、請求項２の過電圧検出回
路１１の出力が過電流検出回路１０と同様に接続される
ことにより、過電圧検出時からソフトスタート回路８の
抵抗１６を含む時定数回路が有効に働き、パルス幅制御
インバータ回路の直流出力電圧を漸減させる。
路１１の出力が過電流検出回路１０と同様に接続される
ことにより、過電圧検出時からソフトスタート回路８の
抵抗１６を含む時定数回路が有効に働き、パルス幅制御
インバータ回路の直流出力電圧を漸減させる。
【００１６】
【実施例】図２は、本発明の一実施例の要部を示す。図
２において、図４と同一の構成要素には、同一の参照番
号を付してその説明を省略する。本発明の一実施例の要
部は、過電流検出回路４４のダイオード７１の陽極、及
び過電圧検出回路４６のダイオード８３の陽極をソフト
スタート回路４０の抵抗６６の一端に接続したことにそ
の要部がある。抵抗６６の他端６３は、ソフトスタート
回路４０の出力電圧を出力する端子である。この他端６
３は、特許請求の範囲に記載の出力電圧出力端子であ
る。
２において、図４と同一の構成要素には、同一の参照番
号を付してその説明を省略する。本発明の一実施例の要
部は、過電流検出回路４４のダイオード７１の陽極、及
び過電圧検出回路４６のダイオード８３の陽極をソフト
スタート回路４０の抵抗６６の一端に接続したことにそ
の要部がある。抵抗６６の他端６３は、ソフトスタート
回路４０の出力電圧を出力する端子である。この他端６
３は、特許請求の範囲に記載の出力電圧出力端子であ
る。
【００１７】図２において、スイッチング素子２４は、
図１のスイッチング素子２に対し、比較回路４１は、図
１の比較回路４に対応する。ダイオード４８は、図１の
ダイオード６に対応し、ソフトスタート回路４０は、図
１のソフトスタート回路８に対応する。過電流検出回路
４４は、図１の過電流検出回路１０に対応する。抵抗６
０，６６、コンデンサ６２は、図１のソフトスタート部
１２に対応し、抵抗６４，６６は、図１のデットタイム
部１４に対応する。抵抗６４は、図１の抵抗１６に対応
し、ダイオード７１は、図１のダイオード１８に対応す
る。過電圧検出回路４６は、図１の過電圧検出回路１１
に対応し、ダイオード８３は、図１のダイオード１９に
対応する。
図１のスイッチング素子２に対し、比較回路４１は、図
１の比較回路４に対応する。ダイオード４８は、図１の
ダイオード６に対応し、ソフトスタート回路４０は、図
１のソフトスタート回路８に対応する。過電流検出回路
４４は、図１の過電流検出回路１０に対応する。抵抗６
０，６６、コンデンサ６２は、図１のソフトスタート部
１２に対応し、抵抗６４，６６は、図１のデットタイム
部１４に対応する。抵抗６４は、図１の抵抗１６に対応
し、ダイオード７１は、図１のダイオード１８に対応す
る。過電圧検出回路４６は、図１の過電圧検出回路１１
に対応し、ダイオード８３は、図１のダイオード１９に
対応する。
【００１８】前記要部構成を有するパルス幅制御インバ
ータ回路の動作を以下に説明する。このパルス幅制御イ
ンバータ回路のスイッチ２２，４３が投入されて通常の
動作状態に至るまでの動作は、図５の時間間隔Ｔ１，Ｔ
２について説明したところと同じである。
ータ回路の動作を以下に説明する。このパルス幅制御イ
ンバータ回路のスイッチ２２，４３が投入されて通常の
動作状態に至るまでの動作は、図５の時間間隔Ｔ１，Ｔ
２について説明したところと同じである。
【００１９】その通常の動作状態にあるときに、過電流
が発生したとすると（図５の時間間隔Ｔ３の開始時
点）、過電流検出回路４４の出力電圧Ｖb は零から過電
流検出電圧Ｖb1≡Ｖb となる。そのときのソフトスター
ト回路４０の出力電圧出力端子６３の電圧Ｖa は、Ｖa
＝｛Ｒ1 ／Ｒ1 ＋Ｒ｝ＶREF1である。従って、コンデン
サ６２は、次式で与えられる値まで時定数Ｃ1 ×（Ｒ2
＋Ｒ３）で放電する。その放電経路は、過電流検出回路
４４の出力電圧Ｖb →抵抗６６→コンデンサ６２→抵抗
６０→Ｖref1である。
が発生したとすると（図５の時間間隔Ｔ３の開始時
点）、過電流検出回路４４の出力電圧Ｖb は零から過電
流検出電圧Ｖb1≡Ｖb となる。そのときのソフトスター
ト回路４０の出力電圧出力端子６３の電圧Ｖa は、Ｖa
＝｛Ｒ1 ／Ｒ1 ＋Ｒ｝ＶREF1である。従って、コンデン
サ６２は、次式で与えられる値まで時定数Ｃ1 ×（Ｒ2
＋Ｒ３）で放電する。その放電経路は、過電流検出回路
４４の出力電圧Ｖb →抵抗６６→コンデンサ６２→抵抗
６０→Ｖref1である。
【００２０】 Ｖa ＝Ｖb ＋｛Ｒ2 ／Ｒ1 ＋Ｒ2 ｝×（Ｖref1−Ｖb ） ＝｛Ｒ1 ／Ｒ1 ＋Ｒ2 ｝×Ｖb ＋｛Ｒ2 ／Ｒ1 ＋Ｒ2 ｝×Ｖref1 ・・・(1) になる。
【００２１】そして、発生した過電流が解除されたと
き、式（1)で示される電圧値から時定数Ｃ1 ×（Ｒ2 ＋
Ｒ３）で電圧Ｖa ＝｛Ｒ1 ／Ｒ1 ＋Ｒ｝ＶREF1までコン
デンサＣ1 は充電される。
き、式（1)で示される電圧値から時定数Ｃ1 ×（Ｒ2 ＋
Ｒ３）で電圧Ｖa ＝｛Ｒ1 ／Ｒ1 ＋Ｒ｝ＶREF1までコン
デンサＣ1 は充電される。
【００２２】このように、過電流が解除されたとき電圧
Ｖb1は、従来のように比較回路４１の一方の入力へ直接
供給されず、電圧Ｖa を前記時定数Ｃ1 ×（Ｒ2 ＋Ｒ
３）で緩慢に降下させる電圧源として作用するから、比
較回路４１から出力されるパルスは、狭幅のパルスから
次第に幅を広げて行くパルスとなる。従って、パルス幅
制御インバータ回路の出力電圧は、漸増する電圧となる
（図３のＶout 参照）。従って、従来のパルス幅制御イ
ンバータ回路のように、過電流の解除時に過電圧を検出
することは無くなる。これは、瞬時的な過電圧が規制さ
れている負荷に対して効果的である。
Ｖb1は、従来のように比較回路４１の一方の入力へ直接
供給されず、電圧Ｖa を前記時定数Ｃ1 ×（Ｒ2 ＋Ｒ
３）で緩慢に降下させる電圧源として作用するから、比
較回路４１から出力されるパルスは、狭幅のパルスから
次第に幅を広げて行くパルスとなる。従って、パルス幅
制御インバータ回路の出力電圧は、漸増する電圧となる
（図３のＶout 参照）。従って、従来のパルス幅制御イ
ンバータ回路のように、過電流の解除時に過電圧を検出
することは無くなる。これは、瞬時的な過電圧が規制さ
れている負荷に対して効果的である。
【００２３】又、過電圧検出回路４６により過電圧を検
出するときも、その検出電圧は、前述と同様に、ソフト
スタート回路４０の働きにより、その過電圧を漸減する
ように作用する。
出するときも、その検出電圧は、前述と同様に、ソフト
スタート回路４０の働きにより、その過電圧を漸減する
ように作用する。
【００２４】
【発明の効果】以上説明したように本発明によれば、公
知のパルス幅制御インバータ回路に設けられている過電
流検出回路の出力をダイオードを経てソフトスタート回
路の出力電圧出力端子に一方の端子が接続される抵抗の
他方の端子に接続するように構成したので、過電流の解
除時に比較回路へ充分高い電圧から漸減する電圧を供給
し得る。従って、比較回路からは幅の狭いパルスから幅
が漸増するパルスを発生するから、パルス幅制御インバ
ータ回路から瞬時的に過電圧を発生させてしまうことは
なくなる。瞬時的な過電圧の供給を許容し得ない負荷に
取って効果的である。
知のパルス幅制御インバータ回路に設けられている過電
流検出回路の出力をダイオードを経てソフトスタート回
路の出力電圧出力端子に一方の端子が接続される抵抗の
他方の端子に接続するように構成したので、過電流の解
除時に比較回路へ充分高い電圧から漸減する電圧を供給
し得る。従って、比較回路からは幅の狭いパルスから幅
が漸増するパルスを発生するから、パルス幅制御インバ
ータ回路から瞬時的に過電圧を発生させてしまうことは
なくなる。瞬時的な過電圧の供給を許容し得ない負荷に
取って効果的である。
【図１】請求項１及び請求項２に係る発明の原理ブロッ
ク図である。
ク図である。
【図２】請求項１及び請求項２に係る発明の一実施例を
示す図である。
示す図である。
【図３】図２に示す実施例のタイミングチャートを示す
図である。
図である。
【図４】従来のパルス幅制御インバータ回路を示す図で
ある。
ある。
【図５】図４のパルス幅制御インバータ回路のタイミン
グチャートを示す図である。
グチャートを示す図である。
２ スイッチング素子 ４ 比較回路 ６ ダイオード ８ ソフトスタート回路 １０ 過電流検出回路 １１ 過電圧検出回路 １２ ソフトスタート部 １４ デットタイム部 １６ 抵抗 １８ ダイオード １９ ダイオード ２４ スイッチング素子 ４０ ソフトスタート回路 ４１ 比較回路 ４４ 過電流検出回路 ４６ 過電圧検出回路 ４８ ダイオード ６０ 抵抗 ６２ コンデンサ ６４ 抵抗 ６６ 抵抗 ７１ ダイオード ８３ ダイオード
Claims (2)
- 【請求項１】 スイッチング素子（２）のスイッチング
制御を行う比較回路（４）にダイオード（６）を経て接
続されるソフトスタート回路（８）、及び過電流検出回
路（１０）を有するパルス幅制御インバータ回路におい
て、 前記ソフトスタート回路（８）を構成するソフトスター
ト部（１２）及びデットタイム部（１４）に共通に用い
られる抵抗であって、前記ソフトスタート回路（８）の
出力電圧を出力する抵抗（１６）の出力電圧出力端子と
は反対側の端子に前記過電流検出回路（１０）の出力を
ダイオード（１８）を介して接続したことを特徴するパ
ルス幅制御インバータ回路。 - 【請求項２】 スイッチング素子（２）のスイッチング
制御を行う比較回路（４）にダイオード（６）を経て接
続されるソフトスタート回路（８）、及び過電流検出回
路（１０）及び過電圧検出回路（１１）を有するパルス
幅制御インバータ回路において、 前記ソフトスタート回路（８）を構成するソフトスター
ト部（１２）及びデットタイム部（１４）に共通に用い
られる抵抗であって、前記ソフトスタート回路（８）の
出力電圧を出力する抵抗（１６）の出力電圧出力端子と
は反対側の端子に前記過電流検出回路（１０）の出力を
ダイオード（１８）を介して接続し、且つ前記過電圧検
出回路（１１）の出力をダイオード（１９）を介して接
続したことを特徴するパルス幅制御インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32953492A JP3257093B2 (ja) | 1992-12-09 | 1992-12-09 | パルス幅制御インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32953492A JP3257093B2 (ja) | 1992-12-09 | 1992-12-09 | パルス幅制御インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06178533A true JPH06178533A (ja) | 1994-06-24 |
| JP3257093B2 JP3257093B2 (ja) | 2002-02-18 |
Family
ID=18222444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32953492A Expired - Fee Related JP3257093B2 (ja) | 1992-12-09 | 1992-12-09 | パルス幅制御インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3257093B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006087236A (ja) * | 2004-09-16 | 2006-03-30 | Canon Inc | スイッチング電源 |
-
1992
- 1992-12-09 JP JP32953492A patent/JP3257093B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006087236A (ja) * | 2004-09-16 | 2006-03-30 | Canon Inc | スイッチング電源 |
| JP4522206B2 (ja) * | 2004-09-16 | 2010-08-11 | キヤノン株式会社 | スイッチング電源 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3257093B2 (ja) | 2002-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3236573B2 (ja) | スイッチング電源装置 | |
| JPH0710145B2 (ja) | 過電流保護装置 | |
| JP2612831B2 (ja) | ブロツキング発振式スイツチング・レギユレータ | |
| JP2000032743A (ja) | 電源装置 | |
| JPH06178533A (ja) | パルス幅制御インバータ回路 | |
| US6577485B2 (en) | Ultra-wide input range power supply for circuit protection devices | |
| US4755923A (en) | Regulated high-voltage power supply | |
| JPH01315260A (ja) | スイッチングレギュレータ電源回路 | |
| JP3561878B2 (ja) | 過電流保護回路 | |
| JP2851485B2 (ja) | 回路遮断器の電源装置 | |
| KR0123006B1 (ko) | 전력변환장치 | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JPH09285114A (ja) | 過電圧保護回路 | |
| JPS6277872A (ja) | 過電力保護装置 | |
| JPH0681496B2 (ja) | 突入電流防止回路 | |
| JP3081478B2 (ja) | 低電圧点灯回路 | |
| JPH0723558A (ja) | 電源装置 | |
| JP2001161068A (ja) | 供給電力制限機能付きｄｃ−ｄｃコンバータ | |
| JPH06276734A (ja) | 過電流保護回路 | |
| JPH0646235Y2 (ja) | トランジスタインバ−タ | |
| JPS6125354Y2 (ja) | ||
| KR910005625Y1 (ko) | 과전류 보호회로 | |
| KR0126050Y1 (ko) | 전자제품의 과전압 보호 회로 | |
| JP3188414B2 (ja) | 電源装置 | |
| JPH0756631Y2 (ja) | スイッチングレギュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |