JPH06178148A - デジタル直流レベル変換回路 - Google Patents
デジタル直流レベル変換回路Info
- Publication number
- JPH06178148A JPH06178148A JP4352535A JP35253592A JPH06178148A JP H06178148 A JPH06178148 A JP H06178148A JP 4352535 A JP4352535 A JP 4352535A JP 35253592 A JP35253592 A JP 35253592A JP H06178148 A JPH06178148 A JP H06178148A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- digital
- video signal
- hdtv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Systems (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 ＨＤＴＶのデジタル映像信号の同期信号を抜
き取り、簡単な回路構成で３値のアナログ同期信号を生
成すること。 【構成】 ＨＤＴＶのデジタル映像信号から同期符号を
検出し、そのタイミング信号を発生する同期信号タイミ
ング発生回路１１を設ける。加算器１２でデジタル映像
信号の最上位ビット側に「１」を付加し、ビット幅を拡
張する。同期信号発生多重回路１３はタイミング信号の
入力時に、３値のアナログ同期信号となる同期コードを
生成し、加算器１２の出力に重畳する。この信号をＤ／
Ａ変換すると、所望の振幅を有するアナログＨＤＴＶ映
像信号が得られる。
き取り、簡単な回路構成で３値のアナログ同期信号を生
成すること。 【構成】 ＨＤＴＶのデジタル映像信号から同期符号を
検出し、そのタイミング信号を発生する同期信号タイミ
ング発生回路１１を設ける。加算器１２でデジタル映像
信号の最上位ビット側に「１」を付加し、ビット幅を拡
張する。同期信号発生多重回路１３はタイミング信号の
入力時に、３値のアナログ同期信号となる同期コードを
生成し、加算器１２の出力に重畳する。この信号をＤ／
Ａ変換すると、所望の振幅を有するアナログＨＤＴＶ映
像信号が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、１１２５／６０方式の
ＨＤＴＶ映像信号から、アナログの同期信号を再生する
デジタル直流レベル変換回路に関するものである。
ＨＤＴＶ映像信号から、アナログの同期信号を再生する
デジタル直流レベル変換回路に関するものである。
【０００２】
【従来の技術】高精細度テレビジョン（ＨＤＴＶ）の試
験放送も長時間化され、その普及が期待されている。又
放送スタジオにおけるＨＤＴＶ映像信号をデジタルで伝
送する規格が設定され、ＢＴＡ（放送技術開発協議会）
規格Ｓ−００２として公表されている。この規格におけ
るデジタル映像信号の符号化は、１ラインのサンプル数
が２２００であり、そのサンプルデータを８又は１０ビ
ット幅で量子化を行う。例えば１０ビット幅の場合、１
０進数のレベルで４〜１０１９は映像信号に割り当て、
０〜３及び１０２０〜１０２３（１６進数で０００〜０
０３及び３ＦＣ〜３ＦＦ）のレベルは同期信号に割り当
てる。
験放送も長時間化され、その普及が期待されている。又
放送スタジオにおけるＨＤＴＶ映像信号をデジタルで伝
送する規格が設定され、ＢＴＡ（放送技術開発協議会）
規格Ｓ−００２として公表されている。この規格におけ
るデジタル映像信号の符号化は、１ラインのサンプル数
が２２００であり、そのサンプルデータを８又は１０ビ
ット幅で量子化を行う。例えば１０ビット幅の場合、１
０進数のレベルで４〜１０１９は映像信号に割り当て、
０〜３及び１０２０〜１０２３（１６進数で０００〜０
０３及び３ＦＣ〜３ＦＦ）のレベルは同期信号に割り当
てる。
【０００３】図４はＨＤＴＶ放送における１ラインのア
ナログ映像信号を示す波形図である。本図のＡの部分で
示す同期信号は、基準レベルを中心に−３００mV，＋３
００mVのパルスを有する３値波形となっている。又Ｂの
部分で示す映像信号はその最大振幅が＋７００mVとなる
信号である。一般のＨＤＴＶ受像機（ハイビジョンテレ
ビ）は、このようなベースバンドのアナログ信号を入力
して映像を出力する。
ナログ映像信号を示す波形図である。本図のＡの部分で
示す同期信号は、基準レベルを中心に−３００mV，＋３
００mVのパルスを有する３値波形となっている。又Ｂの
部分で示す映像信号はその最大振幅が＋７００mVとなる
信号である。一般のＨＤＴＶ受像機（ハイビジョンテレ
ビ）は、このようなベースバンドのアナログ信号を入力
して映像を出力する。
【０００４】
【発明が解決しようとする課題】さてＢＴＡ規格Ｓ−０
０２では、図４に示すように量子化レベルを１０２４
（１０ビット）とすると，黒レベルは６４であり、白レ
ベルのピークは９４０となるよう設定されており、輝度
信号及び色信号の振幅値は最大８７７レベルとなってい
る。放送スタジオ等において、このように量子化された
デジタル信号を受信し、この信号をアナログ信号に変換
すると、図４Ｂに示すようなアナログの映像信号が再生
される。しかし同期符号は得られるものの、このままで
はＡに示す波形の同期信号は再生されない。このため同
期符号から３値のアナログ同期信号を復調する同期信号
発生回路が必要となる。
０２では、図４に示すように量子化レベルを１０２４
（１０ビット）とすると，黒レベルは６４であり、白レ
ベルのピークは９４０となるよう設定されており、輝度
信号及び色信号の振幅値は最大８７７レベルとなってい
る。放送スタジオ等において、このように量子化された
デジタル信号を受信し、この信号をアナログ信号に変換
すると、図４Ｂに示すようなアナログの映像信号が再生
される。しかし同期符号は得られるものの、このままで
はＡに示す波形の同期信号は再生されない。このため同
期符号から３値のアナログ同期信号を復調する同期信号
発生回路が必要となる。
【０００５】図３は一般的に考えられる同期信号発生回
路の構成を示すブロック図である。本図において入力端
１からＢＴＡ規格Ｓ−００２のデジタル信号が入力され
ると、加算器２はこの信号に特定の設定値を加算し、信
号の直流レベルの変換を行う。一方、同期信号タイミン
グ発生回路３は、入力端１のデジタル信号から同期符号
を復調し、同期信号発生多重回路４に与える。同期信号
発生多重回路４は同期信号タイミング発生回路３の出力
タイミングに基づき、加算器２の出力信号にデジタル映
像信号のレベルに合わせた同期コードを多重化する。こ
の出力を図示しないＤ／Ａ変換器を介して出力すると、
図４に示すように映像信号と共に３値のアナログ同期信
号が得られることとなる。
路の構成を示すブロック図である。本図において入力端
１からＢＴＡ規格Ｓ−００２のデジタル信号が入力され
ると、加算器２はこの信号に特定の設定値を加算し、信
号の直流レベルの変換を行う。一方、同期信号タイミン
グ発生回路３は、入力端１のデジタル信号から同期符号
を復調し、同期信号発生多重回路４に与える。同期信号
発生多重回路４は同期信号タイミング発生回路３の出力
タイミングに基づき、加算器２の出力信号にデジタル映
像信号のレベルに合わせた同期コードを多重化する。こ
の出力を図示しないＤ／Ａ変換器を介して出力すると、
図４に示すように映像信号と共に３値のアナログ同期信
号が得られることとなる。
【０００６】しかしこのような構成では、加算器２を用
いるためその回路規模が大きくなる。又、加算器２の出
力する映像信号には設定値が重畳されるので、同期信号
発生多重回路４の出力信号からこの設定値を減算する回
路の設置が必要となる。
いるためその回路規模が大きくなる。又、加算器２の出
力する映像信号には設定値が重畳されるので、同期信号
発生多重回路４の出力信号からこの設定値を減算する回
路の設置が必要となる。
【０００７】本発明はこのような問題点に鑑みてなされ
たものであって、ＨＤＴＶのデジタル映像信号を入力
し、小規模の回路を用いて同期信号を復調することがで
き、かつ映像信号の再生も容易なデジタル直流レベル変
換回路を提供することを目的とする。
たものであって、ＨＤＴＶのデジタル映像信号を入力
し、小規模の回路を用いて同期信号を復調することがで
き、かつ映像信号の再生も容易なデジタル直流レベル変
換回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明はＨＤＴＶのデジ
タル映像信号から同期符号を検出して、３値のアナログ
同期信号を含むアナログ映像信号を再生するデジタル直
流レベル変換回路であって、ＨＤＴＶのデジタル映像信
号の最上位ビットの上側に、真理値が真を示す固定ビッ
トを付加し、ビット幅を拡張する加算器と、ＨＤＴＶの
デジタル映像信号から、同期符号を検出して同期タイミ
ング信号を発生する同期信号タイミング発生回路と、同
期信号タイミング発生回路の出力するタイミング信号の
発生時に、３値のアナログ同期信号となる同期コードを
生成し、この同期コードを加算器の出力に重畳する同期
信号発生多重回路と、を具備することを特徴とするもの
である。
タル映像信号から同期符号を検出して、３値のアナログ
同期信号を含むアナログ映像信号を再生するデジタル直
流レベル変換回路であって、ＨＤＴＶのデジタル映像信
号の最上位ビットの上側に、真理値が真を示す固定ビッ
トを付加し、ビット幅を拡張する加算器と、ＨＤＴＶの
デジタル映像信号から、同期符号を検出して同期タイミ
ング信号を発生する同期信号タイミング発生回路と、同
期信号タイミング発生回路の出力するタイミング信号の
発生時に、３値のアナログ同期信号となる同期コードを
生成し、この同期コードを加算器の出力に重畳する同期
信号発生多重回路と、を具備することを特徴とするもの
である。
【０００９】
【作用】このような特徴を有する本発明によれば、ＨＤ
ＴＶのデジタル映像信号が入力されると、加算器はこの
信号の最上位ビットの上側に、真理値が真を示す固定ビ
ットを付加してビット幅を拡張する。一方、同期信号タ
イミング発生回路はＨＤＴＶのデジタル映像信号から、
同期符号を検出してそのタイミング信号を発生する。次
に同期信号発生多重回路は、タイミング信号の発生時に
３値のアナログ同期信号となる同期コードを生成し、こ
の同期コードを加算器の出力に重畳する。こうして得ら
れたデジタル信号をＤ／Ａ変換器に入力すれば、規定の
振幅の同期信号を持ったアナログの映像信号が容易に復
調できることとなる。
ＴＶのデジタル映像信号が入力されると、加算器はこの
信号の最上位ビットの上側に、真理値が真を示す固定ビ
ットを付加してビット幅を拡張する。一方、同期信号タ
イミング発生回路はＨＤＴＶのデジタル映像信号から、
同期符号を検出してそのタイミング信号を発生する。次
に同期信号発生多重回路は、タイミング信号の発生時に
３値のアナログ同期信号となる同期コードを生成し、こ
の同期コードを加算器の出力に重畳する。こうして得ら
れたデジタル信号をＤ／Ａ変換器に入力すれば、規定の
振幅の同期信号を持ったアナログの映像信号が容易に復
調できることとなる。
【００１０】
【実施例】本発明の実施例におけるデジタル直流レベル
変換回路について、図１を参照しつつ説明する。図１は
本実施例のデジタル直流レベル変換回路の構成を示すブ
ロック図である。本図において入力端１０はＢＴＡ規
格，Ｓ−００２のＨＤＴＶデジタル信号を入力する端子
である。このデジタル信号は前述したように同期信号
と、輝度信号Ｙと色差信号又は原色信号Ｇ，Ｂ，Ｒを含
む１０ビットの信号とする。同期信号タイミング発生回
路１１は、入力端１０のデジタル信号から同期信号を示
す固有のタイミング識別信号を検出し、同期信号発生多
重回路に同期タイミング信号を与える回路である。
変換回路について、図１を参照しつつ説明する。図１は
本実施例のデジタル直流レベル変換回路の構成を示すブ
ロック図である。本図において入力端１０はＢＴＡ規
格，Ｓ−００２のＨＤＴＶデジタル信号を入力する端子
である。このデジタル信号は前述したように同期信号
と、輝度信号Ｙと色差信号又は原色信号Ｇ，Ｂ，Ｒを含
む１０ビットの信号とする。同期信号タイミング発生回
路１１は、入力端１０のデジタル信号から同期信号を示
す固有のタイミング識別信号を検出し、同期信号発生多
重回路に同期タイミング信号を与える回路である。
【００１１】加算器１２は入力端１０から与えられた１
０ビットのデジタル信号の最上位ビット（ＭＳＢ）の上
側にビット１（Ｈ）を付加し、１１ビットの信号に変換
する回路である。同期信号発生多重回路１３は、同期信
号タイミング発生回路１１からの同期タイミング信号に
基づき、加算器１２の出力信号に、デジタル映像信号の
基準レベルを中心に上下に所定振幅で変化するデジタル
の同期コードを多重化する回路である。同期信号発生多
重回路１３の出力は図示しないＤ／Ａ変換器を介してア
ナログの映像信号に変換される。
０ビットのデジタル信号の最上位ビット（ＭＳＢ）の上
側にビット１（Ｈ）を付加し、１１ビットの信号に変換
する回路である。同期信号発生多重回路１３は、同期信
号タイミング発生回路１１からの同期タイミング信号に
基づき、加算器１２の出力信号に、デジタル映像信号の
基準レベルを中心に上下に所定振幅で変化するデジタル
の同期コードを多重化する回路である。同期信号発生多
重回路１３の出力は図示しないＤ／Ａ変換器を介してア
ナログの映像信号に変換される。
【００１２】このように構成されたデジタル直流レベル
変換回路の動作を説明する。入力端１０から入力される
ＢＴＡ規格，Ｓ−００２のＨＤＴＶ信号は、図４に示す
ように、０から１０２３までの範囲で変化する輝度信号
Ｙ又は原色信号Ｇ，Ｂ，Ｒを含むものである。同期信号
タイミング発生回路１１は図３の場合と同様、例えば１
０ビット幅の信号から、１６進数表示で「３ＦＣ，００
０，０００，ＸＹＺ」の同期符号を検出する。そしてこ
の同期符号に基づいて同期タイミング信号を同期信号発
生多重回路１３に与える。
変換回路の動作を説明する。入力端１０から入力される
ＢＴＡ規格，Ｓ−００２のＨＤＴＶ信号は、図４に示す
ように、０から１０２３までの範囲で変化する輝度信号
Ｙ又は原色信号Ｇ，Ｂ，Ｒを含むものである。同期信号
タイミング発生回路１１は図３の場合と同様、例えば１
０ビット幅の信号から、１６進数表示で「３ＦＣ，００
０，０００，ＸＹＺ」の同期符号を検出する。そしてこ
の同期符号に基づいて同期タイミング信号を同期信号発
生多重回路１３に与える。
【００１３】一方、加算器１２は１０ビットの信号「Ｘ
Ｘ・・・ＸＸ」のＭＳＢ側に１ビットを付加し、その値
を１に設定する。従って加算器１２の出力は「１ＸＸ・
・・ＸＸ」となり、アナログ表示では図２の波形図に示
すデジタル信号を生成する。即ち黒レベルが１０８８，
白のピークレベルが１９６４，信号の最大レベルは２０
４７となる。従って映像信号のレベルが全体に１０２４
だけ持ち上げられた形となる。
Ｘ・・・ＸＸ」のＭＳＢ側に１ビットを付加し、その値
を１に設定する。従って加算器１２の出力は「１ＸＸ・
・・ＸＸ」となり、アナログ表示では図２の波形図に示
すデジタル信号を生成する。即ち黒レベルが１０８８，
白のピークレベルが１９６４，信号の最大レベルは２０
４７となる。従って映像信号のレベルが全体に１０２４
だけ持ち上げられた形となる。
【００１４】次に同期信号発生多重回路１３は、同期発
生タイミング発生回路１１の同期タイミング信号の発生
時に、元の同期符号を抜き取ると共に、３値波形となる
同期コードを生成し、その信号を１１ビットの入力信号
に重畳する。こうすると同期信号が多重され、量子化Ｈ
ＤＴＶ信号の輝度信号Ｙ，又は原色信号Ｇ，Ｂ，Ｒが出
力される。この信号をＤ／Ａ変換器に入力すると、図２
の実線で示すアナログの映像信号が得られる。この信号
をレベルシフトすることによって、所望のレベルの出力
が得られることとなる。
生タイミング発生回路１１の同期タイミング信号の発生
時に、元の同期符号を抜き取ると共に、３値波形となる
同期コードを生成し、その信号を１１ビットの入力信号
に重畳する。こうすると同期信号が多重され、量子化Ｈ
ＤＴＶ信号の輝度信号Ｙ，又は原色信号Ｇ，Ｂ，Ｒが出
力される。この信号をＤ／Ａ変換器に入力すると、図２
の実線で示すアナログの映像信号が得られる。この信号
をレベルシフトすることによって、所望のレベルの出力
が得られることとなる。
【００１５】尚以上の説明では、ＢＴＡ規格，Ｓ−００
２のＨＤＴＶ信号の輝度信号Ｙ又は原色信号Ｇ，Ｂ，Ｒ
は、１０ビット幅の信号としたが、入力信号が１０ビッ
ト以外の場合でも応用することができる。
２のＨＤＴＶ信号の輝度信号Ｙ又は原色信号Ｇ，Ｂ，Ｒ
は、１０ビット幅の信号としたが、入力信号が１０ビッ
ト以外の場合でも応用することができる。
【００１６】
【発明の効果】以上のように本発明によれば、加算器を
設けることにより、デジタル映像信号の最上位ビットの
上側に真理値が真のビットを付加する。そしてビット幅
を拡張するだけで、映像信号を上位レベルに変換するこ
とができる。この信号を同期信号発生多重回路に与える
と、３値のアナログ同期信号が容易に生成される。この
ため簡単な回路構成でＢＴＡ規格，Ｓ−００２の信号を
アナログのＨＤＴＶ映像信号に変換することができる。
設けることにより、デジタル映像信号の最上位ビットの
上側に真理値が真のビットを付加する。そしてビット幅
を拡張するだけで、映像信号を上位レベルに変換するこ
とができる。この信号を同期信号発生多重回路に与える
と、３値のアナログ同期信号が容易に生成される。この
ため簡単な回路構成でＢＴＡ規格，Ｓ−００２の信号を
アナログのＨＤＴＶ映像信号に変換することができる。
【図１】本発明の一実施例におけるデジタル直流レベル
変換回路の構成を示すブロック図である。
変換回路の構成を示すブロック図である。
【図２】ＨＤＴＶの映像信号を示す信号波形図である。
【図３】一般的な同期信号発生回路の構成を示すブロッ
ク図である。
ク図である。
【図４】ＨＤＴＶの映像信号を示す信号波形図である。
１０ 入力端 １１ 同期信号タイミング発生回路 １２ 加算器 １３ 同期信号発生多重回路
Claims (2)
- 【請求項１】 ＨＤＴＶのデジタル映像信号から同期符
号を検出して、３値のアナログ同期信号を含むアナログ
映像信号を再生するデジタル直流レベル変換回路であっ
て、 ＨＤＴＶのデジタル映像信号の最上位ビットの上側に、
真理値が真を示す固定ビットを付加し、ビット幅を拡張
する加算器と、 前記ＨＤＴＶのデジタル映像信号から、同期符号を検出
して同期タイミング信号を発生する同期信号タイミング
発生回路と、 前記同期信号タイミング発生回路の出力するタイミング
信号の発生時に、３値のアナログ同期信号となる同期コ
ードを生成し、この同期コードを前記加算器の出力に重
畳する同期信号発生多重回路と、を具備することを特徴
とするデジタル直流レベル変換回路。 - 【請求項２】 前記ＨＤＴＶのデジタル映像信号は、Ｂ
ＴＡ（放送技術開発協議会）Ｓ−００２規格の輝度信号
又は原色信号であることを特徴とする請求項１記載のデ
ジタル直流レベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352535A JPH06178148A (ja) | 1992-12-09 | 1992-12-09 | デジタル直流レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352535A JPH06178148A (ja) | 1992-12-09 | 1992-12-09 | デジタル直流レベル変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06178148A true JPH06178148A (ja) | 1994-06-24 |
Family
ID=18424730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4352535A Pending JPH06178148A (ja) | 1992-12-09 | 1992-12-09 | デジタル直流レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06178148A (ja) |
-
1992
- 1992-12-09 JP JP4352535A patent/JPH06178148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1158810B1 (en) | Recording medium | |
| US20110072485A1 (en) | Signal transmitter and signal receiver | |
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| JPS6355276B2 (ja) | ||
| US4675721A (en) | Method for coded transmission of color television signals | |
| US4562456A (en) | Analog-to-digital conversion apparatus including a circuit to substitute calculated values when the dynamic range of the converter is exceeded | |
| GB2134346A (en) | Digital video signal transmission system | |
| JPH06178148A (ja) | デジタル直流レベル変換回路 | |
| JPH089409A (ja) | 映像信号処理装置 | |
| JP2630872B2 (ja) | テレビジョン受像機 | |
| US4652938A (en) | Digital processing circuit for video signal | |
| US6490003B2 (en) | Video signal receiver with level limited output | |
| JP2626463B2 (ja) | 映像機器 | |
| JP2554373B2 (ja) | 周波数変換回路 | |
| JP2503620B2 (ja) | デジタルス―パ―インポ―ズ装置 | |
| JP3046992B2 (ja) | 映像信号処理装置 | |
| KR0149873B1 (ko) | 고품위tv신호/표준tv신호 컨버터 | |
| JP3322057B2 (ja) | Ｅｄｔｖ２信号処理装置 | |
| JPH11234616A (ja) | 制御データ変調方式，制御データ復調方式およびビデオ信号処理装置 | |
| JPS59501687A (ja) | テレビジョン画像の送信および／または受信 | |
| JPS60217789A (ja) | 高品位テレビ受信機 | |
| JP2550053B2 (ja) | 副搬送波信号の再生回路 | |
| JP3012656B2 (ja) | Ｍｕｓｅ信号処理装置 | |
| JPH0437626B2 (ja) | ||
| JPS61101189A (ja) | 画像記録装置 |