JPH06177668A - シングルエンド入力を差動出力に変換する増幅回路の出力の平衡を向上させるための回路および方法 - Google Patents
シングルエンド入力を差動出力に変換する増幅回路の出力の平衡を向上させるための回路および方法Info
- Publication number
- JPH06177668A JPH06177668A JP3203047A JP20304791A JPH06177668A JP H06177668 A JPH06177668 A JP H06177668A JP 3203047 A JP3203047 A JP 3203047A JP 20304791 A JP20304791 A JP 20304791A JP H06177668 A JPH06177668 A JP H06177668A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- terminal
- transistor
- circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 15
- 230000003321 amplification Effects 0.000 title description 2
- 238000003199 nucleic acid amplification method Methods 0.000 title description 2
- 230000008859 change Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 9
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 230000000694 effects Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
- H03F3/45381—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45695—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedforward means
- H03F3/45699—Measuring at the input circuit of the differential amplifier
- H03F3/45708—Controlling the common source circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
- H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 シングルエンド入力を差動出力に変換する増
幅回路の差動出力の平衡を良くすることを目的とする。 【構成】 シングルエンド−差動増幅回路のシングルエ
ンド電圧入力と差動段のバイアス端子の間に補償回路を
接続し、差動段のバイアス端子に信号テイル電流を相殺
する電流を供給することにより差動出力の平衡を向上さ
せることを特徴とする。
幅回路の差動出力の平衡を良くすることを目的とする。 【構成】 シングルエンド−差動増幅回路のシングルエ
ンド電圧入力と差動段のバイアス端子の間に補償回路を
接続し、差動段のバイアス端子に信号テイル電流を相殺
する電流を供給することにより差動出力の平衡を向上さ
せることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にシングルエン
ド電圧入力と差動電流出力を持つ差動増幅回路（以下シ
ングルエンド−差動増幅回路と呼ぶ）に関し、より詳細
には差動出力の平衡を向上させるための回路および方法
に関する。
ド電圧入力と差動電流出力を持つ差動増幅回路（以下シ
ングルエンド−差動増幅回路と呼ぶ）に関し、より詳細
には差動出力の平衡を向上させるための回路および方法
に関する。
【０００２】
【従来の技術】シングルエンド電圧入力を差動電流出力
に変換するための従来の増幅回路１０を図１（Ａ）に示
す。この増幅回路は、差動段（Ｑ１，Ｑ２）、シングル
エンド電圧ｖｉを受けるためのシングルエンド電圧入力
１２、差動電流出力１４、およびバイアス・テイル電流
を受けるためのバイアス端子１６を含む。正の電源電圧
Ｖｄｄに接続された負荷抵抗ＲＬは、差動電流出力１４
を差動電圧（ｖｏ１，ｖｏ２）に変換するために設けら
れている。例えば負の電源電圧Ｖｓｓに接続された抵抗
Ｒ１のようなバイアス回路は、差動段のバイアス端子１
６にバイアス・テイル電流を供給する。Ｒ１はまた、差
動増幅回路にバイアス・テイル電流を供給する電流源回
路の出力抵抗であってもよい。バイアス端子１６におけ
る電圧の変分化をｖ１で表わすと、電圧ｖ１は典型的に
は信号周波数において入力電圧ｖｉの半分に等しくな
る。しかしながら、抵抗Ｒ１の出力インピーダンスは有
限なので、バイアス端子の電圧変化ｖ１に伴って、大き
さｖ１／Ｒ１の望ましくない信号テイル電流が差動段
（Ｑ１，Ｑ２）から流出する。
に変換するための従来の増幅回路１０を図１（Ａ）に示
す。この増幅回路は、差動段（Ｑ１，Ｑ２）、シングル
エンド電圧ｖｉを受けるためのシングルエンド電圧入力
１２、差動電流出力１４、およびバイアス・テイル電流
を受けるためのバイアス端子１６を含む。正の電源電圧
Ｖｄｄに接続された負荷抵抗ＲＬは、差動電流出力１４
を差動電圧（ｖｏ１，ｖｏ２）に変換するために設けら
れている。例えば負の電源電圧Ｖｓｓに接続された抵抗
Ｒ１のようなバイアス回路は、差動段のバイアス端子１
６にバイアス・テイル電流を供給する。Ｒ１はまた、差
動増幅回路にバイアス・テイル電流を供給する電流源回
路の出力抵抗であってもよい。バイアス端子１６におけ
る電圧の変分化をｖ１で表わすと、電圧ｖ１は典型的に
は信号周波数において入力電圧ｖｉの半分に等しくな
る。しかしながら、抵抗Ｒ１の出力インピーダンスは有
限なので、バイアス端子の電圧変化ｖ１に伴って、大き
さｖ１／Ｒ１の望ましくない信号テイル電流が差動段
（Ｑ１，Ｑ２）から流出する。
【０００３】この信号テイル電流の効果を図１（Ｂ）に
示す。シングルエンド電圧ｖｉは、正弦波として示して
ある。また差動出力電圧の２つのシングルエンド成分ｖ
ｏ１およびｖｏ２を、それぞれ、反転電圧出力および非
反転電圧出力として示してある。理想的な増幅回路で
は、差動電流出力１４のシングルエンド成分を構成する
ドレイン電流ｉｄ１およびｉｄ２は、大きさが等しい。
したがって電圧成分ｖｏ１およびｖｏ２の大きさも等し
くなる。しかしながら、ドレイン電流ｉｄ１に対しては
信号テイル電流が加算され、ドレイン電流ｉｄ２に対し
ては信号テイル電流が減算されるので、対応する波形ｖ
ｏ１およびｖｏ２で示すように、大きさが等しくなくな
る。
示す。シングルエンド電圧ｖｉは、正弦波として示して
ある。また差動出力電圧の２つのシングルエンド成分ｖ
ｏ１およびｖｏ２を、それぞれ、反転電圧出力および非
反転電圧出力として示してある。理想的な増幅回路で
は、差動電流出力１４のシングルエンド成分を構成する
ドレイン電流ｉｄ１およびｉｄ２は、大きさが等しい。
したがって電圧成分ｖｏ１およびｖｏ２の大きさも等し
くなる。しかしながら、ドレイン電流ｉｄ１に対しては
信号テイル電流が加算され、ドレイン電流ｉｄ２に対し
ては信号テイル電流が減算されるので、対応する波形ｖ
ｏ１およびｖｏ２で示すように、大きさが等しくなくな
る。
【０００４】不平衡差動出力は、ＧａＡｓ ＦＥＴ（電
界効果トランジスタ）のような短チャンネルＦＥＴトラ
ンジスタで構成された増幅回路において見られる。Ｇａ
Ａｓ差動増幅回路では、特に小電源を使用していると
き、高インピーダンスのバイアス・テイル電流回路を構
成することが困難である。多くの場合には、その代り
に、図１に示すようなバイアス抵抗が使用される。なぜ
なら付随する電圧降下が小さいからである。この場合に
は、バイアス抵抗の値が小さくなるにつれて、望ましく
ない信号テイル電流が増大する。
界効果トランジスタ）のような短チャンネルＦＥＴトラ
ンジスタで構成された増幅回路において見られる。Ｇａ
Ａｓ差動増幅回路では、特に小電源を使用していると
き、高インピーダンスのバイアス・テイル電流回路を構
成することが困難である。多くの場合には、その代り
に、図１に示すようなバイアス抵抗が使用される。なぜ
なら付随する電圧降下が小さいからである。この場合に
は、バイアス抵抗の値が小さくなるにつれて、望ましく
ない信号テイル電流が増大する。
【０００５】この従来の増幅回路の不平衡差動出力によ
り引き起こされる問題は、次の信号処理段に供給される
信号の品質が悪影響を受ける可能性があることである。
例えば、出力電圧成分の１つが減小することにより、次
の論理段が動作しないかも知れない。逆に出力電圧成分
の他方が増大することにより、次の増幅段が飽和し、信
号が歪むかも知れない。ミクサ（周波数混合回路）のよ
うな多くのＲＦ回路は、正しい動作をするために、高度
に平衡な差動信号を必要とする。出力の不平衡は、バイ
アス端子１６における寄生容量のために、通常周波数が
高くなるにつれて増大し、信号の品質の劣化がいっそう
大きくなる。
り引き起こされる問題は、次の信号処理段に供給される
信号の品質が悪影響を受ける可能性があることである。
例えば、出力電圧成分の１つが減小することにより、次
の論理段が動作しないかも知れない。逆に出力電圧成分
の他方が増大することにより、次の増幅段が飽和し、信
号が歪むかも知れない。ミクサ（周波数混合回路）のよ
うな多くのＲＦ回路は、正しい動作をするために、高度
に平衡な差動信号を必要とする。出力の不平衡は、バイ
アス端子１６における寄生容量のために、通常周波数が
高くなるにつれて増大し、信号の品質の劣化がいっそう
大きくなる。
【０００６】そこで、差動出力の平衡度を向上させるこ
とができるシングルエンド−差動増幅回路の補償方法お
よび回路構成が求められていた。
とができるシングルエンド−差動増幅回路の補償方法お
よび回路構成が求められていた。
【０００７】
【発明が解決しようとする課題】本発明が解決しようと
する問題点は、シングルエンド−差動増幅回路のバイア
ス・テイル回路の出力インピーダンスが有限であるため
信号テイル電流が流れ、この信号テイル電流のために差
動出力の平衡がくずれる点である。本発明は、シングル
エンド−差動増幅回路の差動出力の平衡を向上させるこ
とができる補償方法および補償回路構成を提供すること
を目的とする。
する問題点は、シングルエンド−差動増幅回路のバイア
ス・テイル回路の出力インピーダンスが有限であるため
信号テイル電流が流れ、この信号テイル電流のために差
動出力の平衡がくずれる点である。本発明は、シングル
エンド−差動増幅回路の差動出力の平衡を向上させるこ
とができる補償方法および補償回路構成を提供すること
を目的とする。
【０００８】
【課題を解決するための手段】本発明は、シングルエン
ド−差動増幅回路のシングルエンド電圧入力と差動段の
バイアス端子の間に接続される補償回路網を含む補償回
路により、上記課題を解決した。
ド−差動増幅回路のシングルエンド電圧入力と差動段の
バイアス端子の間に接続される補償回路網を含む補償回
路により、上記課題を解決した。
【０００９】この補償回路網は、差動段にバイアス電流
を流すために使用されているバイアス回路のインピーダ
ンスと実際上等しいインピーダンスを持つ。したがって
この補償回路網は、差動段のバイアス端子に供給される
信号テイル電流を実際上完全に相殺する電流を供給し、
その結果差動出力が平衡する。また補償回路網は、もと
のＤＣ動作条件を維持するために、シングルエンド電圧
入力からバイアス端子にＡＣ結合させることができる。
また補償回路網は、動作周波数が高いほど大きい打消し
電流を供給するようにすることもできる。さらに、この
補償回路網は、抵抗、トランジスタ、電流ミラー、その
他から構成されるバイアス回路に相当するように構成す
ることができる。
を流すために使用されているバイアス回路のインピーダ
ンスと実際上等しいインピーダンスを持つ。したがって
この補償回路網は、差動段のバイアス端子に供給される
信号テイル電流を実際上完全に相殺する電流を供給し、
その結果差動出力が平衡する。また補償回路網は、もと
のＤＣ動作条件を維持するために、シングルエンド電圧
入力からバイアス端子にＡＣ結合させることができる。
また補償回路網は、動作周波数が高いほど大きい打消し
電流を供給するようにすることもできる。さらに、この
補償回路網は、抵抗、トランジスタ、電流ミラー、その
他から構成されるバイアス回路に相当するように構成す
ることができる。
【００１０】本発明の上記したおよびそれ以外の目的、
特徴、利点は、図面を参照した本発明の好ましい実施例
の詳細な説明から容易に明らかになるであろう。
特徴、利点は、図面を参照した本発明の好ましい実施例
の詳細な説明から容易に明らかになるであろう。
【００１１】
【実施例】図２において、本発明によるシングルエンド
−差動増幅回路２０は、シングルエンド電圧入力１２、
差動電流出力１４およびバイアス端子１６に接続された
出力インピーダンスがＺ１のバイアス回路２１を持つ差
動段Ｑ１，Ｑ２を含む。インピーダンスＺ１は、大きさ
ｖ１／Ｚ１の望ましくない信号テイル電流を発生させ
る。この信号テイル電流を相殺するためのインピーダン
スＺ２を持つ補償回路網２３が、シングルエンド電圧入
力１２から差動段（Ｑ１，Ｑ２）のバイアス端子１６に
接続されている。信号周波数では、バイアス端子１６の
電圧ｖ１は、端子１２におけるシングルエンド入力電圧
ｖｉの約半分になる。換言すれば、電圧ｖｉは電圧ｖ１
の約２倍に等しい。したがって補償インピーダンスＺ２
を流れる電流は、電圧ｖｉをインピーダンスＺ１の２倍
の大きさで割り算した値に等しい。インピーダンスＺ１
とＺ２が実際上等しければ、回路２１と２３を流れる電
流は実際上等しくなる。このようにインピーダンスＺ２
から端子１６に流入する信号電流が、端子１６からイン
ピーダンスＺ１に流出する信号テイル電流と大きさが等
しいので、トランジスタＱ１およびＱ２のソースからイ
ンピーダンスＺ１およびＺ２に向って流れる電流ｉはゼ
ロになる。したがって差動電流ｉｄ１およびｉｄ２は、
大きさが等しく符号が反対になり、差動出力が平衡す
る。
−差動増幅回路２０は、シングルエンド電圧入力１２、
差動電流出力１４およびバイアス端子１６に接続された
出力インピーダンスがＺ１のバイアス回路２１を持つ差
動段Ｑ１，Ｑ２を含む。インピーダンスＺ１は、大きさ
ｖ１／Ｚ１の望ましくない信号テイル電流を発生させ
る。この信号テイル電流を相殺するためのインピーダン
スＺ２を持つ補償回路網２３が、シングルエンド電圧入
力１２から差動段（Ｑ１，Ｑ２）のバイアス端子１６に
接続されている。信号周波数では、バイアス端子１６の
電圧ｖ１は、端子１２におけるシングルエンド入力電圧
ｖｉの約半分になる。換言すれば、電圧ｖｉは電圧ｖ１
の約２倍に等しい。したがって補償インピーダンスＺ２
を流れる電流は、電圧ｖｉをインピーダンスＺ１の２倍
の大きさで割り算した値に等しい。インピーダンスＺ１
とＺ２が実際上等しければ、回路２１と２３を流れる電
流は実際上等しくなる。このようにインピーダンスＺ２
から端子１６に流入する信号電流が、端子１６からイン
ピーダンスＺ１に流出する信号テイル電流と大きさが等
しいので、トランジスタＱ１およびＱ２のソースからイ
ンピーダンスＺ１およびＺ２に向って流れる電流ｉはゼ
ロになる。したがって差動電流ｉｄ１およびｉｄ２は、
大きさが等しく符号が反対になり、差動出力が平衡す
る。
【００１２】補償インピーダンスＺ２を接続する前にイ
ンピーダンスＺ１により提供される適切なＤＣバイアス
・テイル電流を維持するために、補償インピーダンスＺ
２とシングルエンド電圧入力１２またはバイアス端子１
６の間に直流を遮断するコンデンサを接続してもよい。
そうしないときは、増幅回路の設計において、補償イン
ピーダンスＺ２を流れるすべてのＤＣ電流を考慮すべき
である。
ンピーダンスＺ１により提供される適切なＤＣバイアス
・テイル電流を維持するために、補償インピーダンスＺ
２とシングルエンド電圧入力１２またはバイアス端子１
６の間に直流を遮断するコンデンサを接続してもよい。
そうしないときは、増幅回路の設計において、補償イン
ピーダンスＺ２を流れるすべてのＤＣ電流を考慮すべき
である。
【００１３】図３は、バイアス抵抗Ｒ１に決められる増
幅回路２０のバイアス設定を示し、図４は抵抗Ｒ２から
成る補償回路網２３を示す。信号テイル電流を打ち消し
て差動出力を平衡させるためには、Ｒ２の値をＲ１の値
と実際上等しくなるように選択しなければならない。
幅回路２０のバイアス設定を示し、図４は抵抗Ｒ２から
成る補償回路網２３を示す。信号テイル電流を打ち消し
て差動出力を平衡させるためには、Ｒ２の値をＲ１の値
と実際上等しくなるように選択しなければならない。
【００１４】差動増幅回路の出力の不平衡の問題は、ト
ランジスタに寄生するインピーダンスのために、通常、
周波数が高くなるにつれて増大する。したがってアプリ
ケーションによっては、補償回路網のインピーダンスが
周波数により変化するようにするのが望ましい。図５
は、バイアス抵抗Ｒ１により供給されるテイル電流を示
す。これに対応する補償インピーダンスは、コンデンサ
Ｃ１と抵抗Ｒ３の直列の組み合わせと抵抗Ｒ２の並列の
組み合わせにより構成されている。補償インピーダンス
の両端の電圧は所定の周波数帯域において周波数が高く
なるにつれて減少するので、補償電流はこの所定の周波
数帯域において周波数が高くなるにつれて増加する。信
号テイル電流を打ち消し差動出力を平衡させるために
は、低い動作周波数では抵抗Ｒ２の値を抵抗Ｒ１に実際
上等しくなるようにし、高い周波数ででＲ２を通る打ち
消し電流にさらにＣ１とＲ３を通る打ち消し電流が加わ
るようにＣ１とＲ３の値を選定するが、正確な値は主と
して使用しているトランジスタ（Ｑ１，Ｑ２）の型とバ
イアス端子１６の相殺するべき寄生インピーダンスによ
り決まる。コンピュータによるシミュレーションによ
り、Ｒ１だけのときよりも高い周波数において平衡が保
持されるようにコンデンサＣ１と抵抗Ｒ３の値を選定で
きることが確認される。この方法は、ｖｏ１とｖｏ２の
間の位相の関係に影響を与えるために使用することもで
きる。
ランジスタに寄生するインピーダンスのために、通常、
周波数が高くなるにつれて増大する。したがってアプリ
ケーションによっては、補償回路網のインピーダンスが
周波数により変化するようにするのが望ましい。図５
は、バイアス抵抗Ｒ１により供給されるテイル電流を示
す。これに対応する補償インピーダンスは、コンデンサ
Ｃ１と抵抗Ｒ３の直列の組み合わせと抵抗Ｒ２の並列の
組み合わせにより構成されている。補償インピーダンス
の両端の電圧は所定の周波数帯域において周波数が高く
なるにつれて減少するので、補償電流はこの所定の周波
数帯域において周波数が高くなるにつれて増加する。信
号テイル電流を打ち消し差動出力を平衡させるために
は、低い動作周波数では抵抗Ｒ２の値を抵抗Ｒ１に実際
上等しくなるようにし、高い周波数ででＲ２を通る打ち
消し電流にさらにＣ１とＲ３を通る打ち消し電流が加わ
るようにＣ１とＲ３の値を選定するが、正確な値は主と
して使用しているトランジスタ（Ｑ１，Ｑ２）の型とバ
イアス端子１６の相殺するべき寄生インピーダンスによ
り決まる。コンピュータによるシミュレーションによ
り、Ｒ１だけのときよりも高い周波数において平衡が保
持されるようにコンデンサＣ１と抵抗Ｒ３の値を選定で
きることが確認される。この方法は、ｖｏ１とｖｏ２の
間の位相の関係に影響を与えるために使用することもで
きる。
【００１５】図６は、ソース・フォロワー接続されたト
ランジスタＱ３により打消し電流が供給される増幅回路
３０を示す。トランジスタＱ３のゲートは差動段のシン
グルエンド電圧入力１２に接続され、ドレインは正の電
源電圧Ｖｄｄに接続され、ソースは差動段のバイアス端
子１６に接続されている。信号テイル電流の発生を相殺
するには、トランジスタＱ３の相互コンダクタンスが実
際上１／Ｒ１に等しくなければならない。トランジスタ
Ｑ３の相互コンダクタンスの値は、従来技術において知
られているように、主としてトランジスタのチャンネル
の幅と長さおよびバイアス電流を適宜に選択することに
より設定できる。
ランジスタＱ３により打消し電流が供給される増幅回路
３０を示す。トランジスタＱ３のゲートは差動段のシン
グルエンド電圧入力１２に接続され、ドレインは正の電
源電圧Ｖｄｄに接続され、ソースは差動段のバイアス端
子１６に接続されている。信号テイル電流の発生を相殺
するには、トランジスタＱ３の相互コンダクタンスが実
際上１／Ｒ１に等しくなければならない。トランジスタ
Ｑ３の相互コンダクタンスの値は、従来技術において知
られているように、主としてトランジスタのチャンネル
の幅と長さおよびバイアス電流を適宜に選択することに
より設定できる。
【００１６】図７の増幅回路３５において示すように、
信号テイル電流の相殺電流を電流源１３により供給する
こともできる。この回路では、バイアス電流供給手段１
５によりバイアス電流Ｉ１，Ｉ２，Ｉ３が供給される。
バイアス電流供給手段は、代表的には、２以上の別々の
電流源、複数の出力電流源、またはその他のバイアス回
路を含む。差動段（Ｑ１，Ｑ２）の総バイアス電流はＩ
１＋Ｉ２になる。に等しい。電流源１３からの出力３３
は、差動段のバイアス端子１６に接続され、バイアス電
流と信号相殺電流の両方を供給する。電流源１３のバイ
アス端子３９は、バイアス電流供給手段１５に接続され
ている。出力３７を持つレベルシフト回路１１は、電流
源１３に所定の電圧を供給する。レベルシフト回路１１
も、バイアス電流供給手段１５からそのバイアス電流の
供給を受ける。レベルシフト回路の入力３１は、シング
ルエンド電圧入力１２に接続され、出力３７はバイアス
電流供給手段１５に接続されている。レベルシフト回路
１１は、代表的には、複数のダイオードと抵抗、または
従来技術においてよく知られているレベルシフトのため
の回路から構成することができる。電流源１３は、ドレ
インを出力として互に接続したゲートとソースがバイア
ス端子とする単一のトランジスタから構成することもで
きる。また電流源１３は、入力、出力、バイアス端子を
持つ既知の３端子電流源から構成することもできる。図
７には示されていないが、このような電流源の入力は、
基準電流源に接続するか、レベルシフト回路１１内の適
宜なバイアス端子に接続することができる。増幅回路３
５の動作は、この一般的な構成を用いた次の実施例にお
いて説明する。
信号テイル電流の相殺電流を電流源１３により供給する
こともできる。この回路では、バイアス電流供給手段１
５によりバイアス電流Ｉ１，Ｉ２，Ｉ３が供給される。
バイアス電流供給手段は、代表的には、２以上の別々の
電流源、複数の出力電流源、またはその他のバイアス回
路を含む。差動段（Ｑ１，Ｑ２）の総バイアス電流はＩ
１＋Ｉ２になる。に等しい。電流源１３からの出力３３
は、差動段のバイアス端子１６に接続され、バイアス電
流と信号相殺電流の両方を供給する。電流源１３のバイ
アス端子３９は、バイアス電流供給手段１５に接続され
ている。出力３７を持つレベルシフト回路１１は、電流
源１３に所定の電圧を供給する。レベルシフト回路１１
も、バイアス電流供給手段１５からそのバイアス電流の
供給を受ける。レベルシフト回路の入力３１は、シング
ルエンド電圧入力１２に接続され、出力３７はバイアス
電流供給手段１５に接続されている。レベルシフト回路
１１は、代表的には、複数のダイオードと抵抗、または
従来技術においてよく知られているレベルシフトのため
の回路から構成することができる。電流源１３は、ドレ
インを出力として互に接続したゲートとソースがバイア
ス端子とする単一のトランジスタから構成することもで
きる。また電流源１３は、入力、出力、バイアス端子を
持つ既知の３端子電流源から構成することもできる。図
７には示されていないが、このような電流源の入力は、
基準電流源に接続するか、レベルシフト回路１１内の適
宜なバイアス端子に接続することができる。増幅回路３
５の動作は、この一般的な構成を用いた次の実施例にお
いて説明する。
【００１７】図８の増幅回路において示すように、差動
段のバイアスは、電流源トランジスタＱ３およびＱ４に
より供給される。電流源トランジスタＱ３のゲートとソ
ースは負の電源電圧Ｖｓｓに接続されており、そのため
バイアス電流Ｉ２はこのトランジスタのドレイン飽和電
流Ｉｓｓに等しくなる。トランジスタＱ３のドレイン
は、差動段（Ｑ１，Ｑ２）のバイアス端子１６に接続さ
れている。相殺電流は、電流源トランジスタＱ４により
供給される。トランジスタＱ４のゲートとソースは、ダ
イオードＤ１とＤ２を介して、差動段１２のシングルエ
ンド電圧入力に接続されている。トランジスタＱ４のド
レインは、差動段のバイアス端子１６に接続されてい
る。このようにトランジスタＱ３とＱ４は共に電流源と
して構成され、差動段に総バイアス電流Ｉ１＋Ｉ２を供
給する。電流Ｉ１とＩ２は、実際上大きさが等しい。ま
たトランジスタＱ３とＱ４のサイズとドレイン−ソース
間のインピーダンスも実際上同じである。しかしながら
トランジスタ電流源Ｑ３の出力インピーダンスの変化に
よる電圧の変調から生じる信号テイル電流は、トランジ
スタ電流源Ｑ４の出力インピーダンスの変化による電圧
の変調により供給される対応する信号電流により実際上
相殺される。
段のバイアスは、電流源トランジスタＱ３およびＱ４に
より供給される。電流源トランジスタＱ３のゲートとソ
ースは負の電源電圧Ｖｓｓに接続されており、そのため
バイアス電流Ｉ２はこのトランジスタのドレイン飽和電
流Ｉｓｓに等しくなる。トランジスタＱ３のドレイン
は、差動段（Ｑ１，Ｑ２）のバイアス端子１６に接続さ
れている。相殺電流は、電流源トランジスタＱ４により
供給される。トランジスタＱ４のゲートとソースは、ダ
イオードＤ１とＤ２を介して、差動段１２のシングルエ
ンド電圧入力に接続されている。トランジスタＱ４のド
レインは、差動段のバイアス端子１６に接続されてい
る。このようにトランジスタＱ３とＱ４は共に電流源と
して構成され、差動段に総バイアス電流Ｉ１＋Ｉ２を供
給する。電流Ｉ１とＩ２は、実際上大きさが等しい。ま
たトランジスタＱ３とＱ４のサイズとドレイン−ソース
間のインピーダンスも実際上同じである。しかしながら
トランジスタ電流源Ｑ３の出力インピーダンスの変化に
よる電圧の変調から生じる信号テイル電流は、トランジ
スタ電流源Ｑ４の出力インピーダンスの変化による電圧
の変調により供給される対応する信号電流により実際上
相殺される。
【００１８】ダイオードＤ１とＤ２および電流源トラン
ジスタＱ５は、レベルシフト回路４２を構成する。差動
段１２のシングルエンド電圧入力とトランジスタＱ４の
相互接続されたゲートとソースの間に、２つのダイオー
ドの電圧降下分のレベルシフト電圧が設けられている。
ダイオードＤ１とＤ２のバイアス電流は、電流源Ｑ５に
より供給される。トランジスタＱ１のゲート−ソース間
の電圧は電流源トランジスタＱ４にバイアスを供給する
のに十分でないので、レベルシフト回路４２が必要であ
る。例えばあるＧａＡｓトランジスタでは、ゲート−ソ
ース間電圧は代表値でプラスまたはマイナス１００ミリ
ボルトであるが、必要とされる最小のドレイン−ソース
電圧は１ボルトである。さらに、バイアス電流Ｉ３を吸
収しかつトランジスタＱ１のゲートを駆動するために使
用することができるオプションのソースフォロワートラ
ンジスタＱ６が図示されている。
ジスタＱ５は、レベルシフト回路４２を構成する。差動
段１２のシングルエンド電圧入力とトランジスタＱ４の
相互接続されたゲートとソースの間に、２つのダイオー
ドの電圧降下分のレベルシフト電圧が設けられている。
ダイオードＤ１とＤ２のバイアス電流は、電流源Ｑ５に
より供給される。トランジスタＱ１のゲート−ソース間
の電圧は電流源トランジスタＱ４にバイアスを供給する
のに十分でないので、レベルシフト回路４２が必要であ
る。例えばあるＧａＡｓトランジスタでは、ゲート−ソ
ース間電圧は代表値でプラスまたはマイナス１００ミリ
ボルトであるが、必要とされる最小のドレイン−ソース
電圧は１ボルトである。さらに、バイアス電流Ｉ３を吸
収しかつトランジスタＱ１のゲートを駆動するために使
用することができるオプションのソースフォロワートラ
ンジスタＱ６が図示されている。
【００１９】図９の増幅回路５０において示すように、
複数の出力抵抗型の電流源２８により、差動段のバイア
スを供給することもできる。代表的な抵抗型の電流源
は、基準電流を受けるための入力、電流出力およびバイ
アス端子を持つ。トランジスタＱ３のドレインは、電流
源２８の１つの出力を構成し、差動段のバイアス端子１
６に接続されている。このトランジスタＱ３により、バ
イアス・テイル電流Ｉ２が供給される。ダイオードＤ４
は、陽極（アノード）がトランジスタＱ３のゲートに接
続されて基準電流Ｉ４を受けるための入力を構成し、陰
極（カソード）は負の電源電圧Ｖｓｓに接続されるバイ
アス端子を構成する。トランジスタＱ３のソースとＶｓ
ｓの間には抵抗Ｒ３が接続されている。そのため、ダイ
オードＤ４の両端の電圧からＱ３のゲート−ソース間電
圧を差し引いた電圧が電流設定抵抗Ｒ３の両端に加わ
り、バイアス・テイル電流Ｉ２が決定される。この抵抗
型電流源は、さらに、トランジスタＱ５により供給され
る付加的なバイアス電流Ｉ１＋Ｉ３と、電流設定抵抗Ｒ
２と、共通のバイアス設定ダイオードＤ４を含む。
複数の出力抵抗型の電流源２８により、差動段のバイア
スを供給することもできる。代表的な抵抗型の電流源
は、基準電流を受けるための入力、電流出力およびバイ
アス端子を持つ。トランジスタＱ３のドレインは、電流
源２８の１つの出力を構成し、差動段のバイアス端子１
６に接続されている。このトランジスタＱ３により、バ
イアス・テイル電流Ｉ２が供給される。ダイオードＤ４
は、陽極（アノード）がトランジスタＱ３のゲートに接
続されて基準電流Ｉ４を受けるための入力を構成し、陰
極（カソード）は負の電源電圧Ｖｓｓに接続されるバイ
アス端子を構成する。トランジスタＱ３のソースとＶｓ
ｓの間には抵抗Ｒ３が接続されている。そのため、ダイ
オードＤ４の両端の電圧からＱ３のゲート−ソース間電
圧を差し引いた電圧が電流設定抵抗Ｒ３の両端に加わ
り、バイアス・テイル電流Ｉ２が決定される。この抵抗
型電流源は、さらに、トランジスタＱ５により供給され
る付加的なバイアス電流Ｉ１＋Ｉ３と、電流設定抵抗Ｒ
２と、共通のバイアス設定ダイオードＤ４を含む。
【００２０】相殺電流は、そのゲートが差動段のシング
ルエンド電圧入力１２に接続され、ドレインが差動段の
バイアス端子１６に接続されたトランジスタＱ４を含む
もう１つの抵抗型電流源２２により供給される。ダイオ
ードＤ３は、陽極がトランジスタＱ４のゲートに接続さ
れ、陰極はトランジスタＱ５のドレインに接続されて付
加的なバイアス電流Ｉ３を受ける。トランジスタＱ４の
ソースとダイオードＤ３の陰極の間には、電流設定抵抗
Ｒ１が接続されている。このように、２つの抵抗型電流
源２２と２８が、差動段に総バイアス電流Ｉ１＋Ｉ２を
供給する。トランジスタＱ３とＱ４のサイズおよび抵抗
Ｒ１とＲ２の値はそれぞれ実際上等しいので、電流Ｉ１
とＩ２は実際上大きさが等しい。したがって抵抗型電流
源２８と２２のインピーダンスの変化の大きさは実際上
等しい。ダイオードはインピーダンスの変化が小さいの
で、抵抗型電流源の入力における電圧の変化はバイアス
端子に現われることに留意することが重要である。した
がって、電流源２８の出力インピーダンスの変化に伴う
電圧の変調により発生する信号テイル電流は、電流源２
２の出力インピーダンスの変化に伴う電圧の変調により
発生する対応する電流により実際上相殺される。
ルエンド電圧入力１２に接続され、ドレインが差動段の
バイアス端子１６に接続されたトランジスタＱ４を含む
もう１つの抵抗型電流源２２により供給される。ダイオ
ードＤ３は、陽極がトランジスタＱ４のゲートに接続さ
れ、陰極はトランジスタＱ５のドレインに接続されて付
加的なバイアス電流Ｉ３を受ける。トランジスタＱ４の
ソースとダイオードＤ３の陰極の間には、電流設定抵抗
Ｒ１が接続されている。このように、２つの抵抗型電流
源２２と２８が、差動段に総バイアス電流Ｉ１＋Ｉ２を
供給する。トランジスタＱ３とＱ４のサイズおよび抵抗
Ｒ１とＲ２の値はそれぞれ実際上等しいので、電流Ｉ１
とＩ２は実際上大きさが等しい。したがって抵抗型電流
源２８と２２のインピーダンスの変化の大きさは実際上
等しい。ダイオードはインピーダンスの変化が小さいの
で、抵抗型電流源の入力における電圧の変化はバイアス
端子に現われることに留意することが重要である。した
がって、電流源２８の出力インピーダンスの変化に伴う
電圧の変調により発生する信号テイル電流は、電流源２
２の出力インピーダンスの変化に伴う電圧の変調により
発生する対応する電流により実際上相殺される。
【００２１】ダイオードＤ１とＤ２および電流源トラン
ジスタＱ５は、レベルシフト回路５２を構成する。差動
段１２のシングルエンド電圧入力とトランジスタＱ４の
ゲートの間に、２つのダイオードの電圧降下分のレベル
シフト電圧が設けられている。したがって入力電圧ｖｉ
は実質的に抵抗型電流源２２のバイアス端子に接続さ
れ、適正な補償電流を供給する。ダイオードＤ１とＤ２
のバイアス電流は、電流源Ｑ５により供給される。図７
の実施例と同様に、バイアス電流Ｉ１を吸収し、トラン
ジスタＱ１のゲートを駆動するための使用することがで
きるオプションのソース・フォロワー・トランジスタＱ
６が図示されている。
ジスタＱ５は、レベルシフト回路５２を構成する。差動
段１２のシングルエンド電圧入力とトランジスタＱ４の
ゲートの間に、２つのダイオードの電圧降下分のレベル
シフト電圧が設けられている。したがって入力電圧ｖｉ
は実質的に抵抗型電流源２２のバイアス端子に接続さ
れ、適正な補償電流を供給する。ダイオードＤ１とＤ２
のバイアス電流は、電流源Ｑ５により供給される。図７
の実施例と同様に、バイアス電流Ｉ１を吸収し、トラン
ジスタＱ１のゲートを駆動するための使用することがで
きるオプションのソース・フォロワー・トランジスタＱ
６が図示されている。
【００２２】図１０に高い周波数における平衡が改善さ
れる増幅回路６０を示す。この増幅回路は、図５に示す
増幅回路により補正される振幅の誤差に加えて、さらに
位相誤差を補正する。この増幅回路は、前記の構成要素
に加えてさらに、入力が差動段のシングルエンド電圧入
力１２に接続され、出力がコンデンサＣｇｄに接続され
たゲイン１の反転電圧増幅回路１８を含む。コンデンサ
Ｃｇｄは、反転電圧増幅回路１８の出力とトランジスタ
Ｑ２のドレインの間に接続されている。最適な位相補正
を行うには、コンデンサＣｇｄの容量を、トランジスタ
Ｑ１の寄生容量Ｃｇｄの値と実際上等しくなるように選
定する。図１０の増幅回路６０の動作を理解するために
は、寄生容量Ｃｇｄが、シングルエンド入力電圧をトラ
ンジスタＱ１のゲートからドレインに結合させることに
留意することが大切である。またトランジスタＱ２のド
レインの寄生容量はグラウンドに接地される。したがっ
てコンデンサＣｇｄは、正しい位相関係に戻すために、
シングルエンド入力電圧をトランジスタＱ２のドレイン
に結合させる。条件がより厳しいアプリケーションで
は、トランジスタＱ２のドレインの寄生容量と均衡させ
るために、もう１つのコンデンサＣｇｄをトランジスタ
Ｑ１のドレインからグラウンドに接続することが望まし
い。
れる増幅回路６０を示す。この増幅回路は、図５に示す
増幅回路により補正される振幅の誤差に加えて、さらに
位相誤差を補正する。この増幅回路は、前記の構成要素
に加えてさらに、入力が差動段のシングルエンド電圧入
力１２に接続され、出力がコンデンサＣｇｄに接続され
たゲイン１の反転電圧増幅回路１８を含む。コンデンサ
Ｃｇｄは、反転電圧増幅回路１８の出力とトランジスタ
Ｑ２のドレインの間に接続されている。最適な位相補正
を行うには、コンデンサＣｇｄの容量を、トランジスタ
Ｑ１の寄生容量Ｃｇｄの値と実際上等しくなるように選
定する。図１０の増幅回路６０の動作を理解するために
は、寄生容量Ｃｇｄが、シングルエンド入力電圧をトラ
ンジスタＱ１のゲートからドレインに結合させることに
留意することが大切である。またトランジスタＱ２のド
レインの寄生容量はグラウンドに接地される。したがっ
てコンデンサＣｇｄは、正しい位相関係に戻すために、
シングルエンド入力電圧をトランジスタＱ２のドレイン
に結合させる。条件がより厳しいアプリケーションで
は、トランジスタＱ２のドレインの寄生容量と均衡させ
るために、もう１つのコンデンサＣｇｄをトランジスタ
Ｑ１のドレインからグラウンドに接続することが望まし
い。
【００２３】使用される半導体の処理工程に依存して、
トランジスタのドレイン電流Ｉｄは、そのトランジスタ
のドレイン−ソース電圧Ｖｄｓに非常に敏感である。図
７の実施例のものよりも優れた改良された電流Ｖｄｓを
持つ増幅回路７０を、図１１に示す。この実施例では、
トランジスタＱ３はＶｓｓではなくレベルシフト回路７
４に接続されている。レベルシフト回路７４は、ダイオ
ードＤ３とＤ４および電流源トランジスタＱ７を含み、
対応するレベルシフト回路７２と構成が同じである。電
流源トランジスタＱ７はバイアス電流Ｉ１＋Ｉ３を供給
し、このバイアス電流は電流源トランジスタＱ３とダイ
オードＤ３およびＤ４にバイアスを与えるために使用さ
れる。この方法によれば、トランジスタＱ３とＱ４を流
れる電流および各トランジスタのドレイン−ソース電圧
がそれぞれ等しくなる。そのため、差動段（Ｑ１，Ｑ
２）の総バイアス・テイル電流は２Ｉ１になる。信号テ
イル電流の相殺は、図７の実施例において説明したのと
実際上同じである。しかしながら、トランジスタＱ３と
Ｑ４の出力インピーダンスの変化が同じになるので、信
号テイル電流の相殺とそれによる差動出力の平衡は改良
される。図１１には、入力インピーダンスを高くしたい
場合に使用できるオプションのソースフォロワートラン
ジスタＱ６とレベルシフトダイオードＤ５も示してあ
る。これらの付加的な回路要素を使用するときは、さら
に一層平衡を改善するために、対応するトランジスタＱ
８とダイオードＤ６を使用することもできる。
トランジスタのドレイン電流Ｉｄは、そのトランジスタ
のドレイン−ソース電圧Ｖｄｓに非常に敏感である。図
７の実施例のものよりも優れた改良された電流Ｖｄｓを
持つ増幅回路７０を、図１１に示す。この実施例では、
トランジスタＱ３はＶｓｓではなくレベルシフト回路７
４に接続されている。レベルシフト回路７４は、ダイオ
ードＤ３とＤ４および電流源トランジスタＱ７を含み、
対応するレベルシフト回路７２と構成が同じである。電
流源トランジスタＱ７はバイアス電流Ｉ１＋Ｉ３を供給
し、このバイアス電流は電流源トランジスタＱ３とダイ
オードＤ３およびＤ４にバイアスを与えるために使用さ
れる。この方法によれば、トランジスタＱ３とＱ４を流
れる電流および各トランジスタのドレイン−ソース電圧
がそれぞれ等しくなる。そのため、差動段（Ｑ１，Ｑ
２）の総バイアス・テイル電流は２Ｉ１になる。信号テ
イル電流の相殺は、図７の実施例において説明したのと
実際上同じである。しかしながら、トランジスタＱ３と
Ｑ４の出力インピーダンスの変化が同じになるので、信
号テイル電流の相殺とそれによる差動出力の平衡は改良
される。図１１には、入力インピーダンスを高くしたい
場合に使用できるオプションのソースフォロワートラン
ジスタＱ６とレベルシフトダイオードＤ５も示してあ
る。これらの付加的な回路要素を使用するときは、さら
に一層平衡を改善するために、対応するトランジスタＱ
８とダイオードＤ６を使用することもできる。
【００２４】図１２は、図９の実施例よりも改良された
電流源Ｖｄｓを持つ増幅回路８０を示す。この実施例で
は、トランジスタＱ３のドレインと差動段のトランジス
タＱ２のゲートの間に、もう１つ抵抗型電流源２４が介
挿されている。この追加された抵抗型電流源２４は、ト
ランジスタ７、ダイオードＤ３、電流設定抵抗Ｒ１を含
む。電流源トランジスタＱ３とＱ５を通って流れる電流
は、両方ともＩ１＋Ｉ２に設定されている。さらに電流
源トランジスタＱ４とＱ７のドレイン−ソース電圧を同
じにするために、レベルシフト回路８２と対をなすもう
１つのレベルシフト回路８４が追加されている。したが
って、差動段（Ｑ１，Ｑ２）の総バイアス・テイル電流
は２Ｉ１になる。信号テイル電流の相殺は、図９の実施
例で説明したのとほとんど同じである。しかしながら、
トランジスタＱ４とＱ７のドレイン−ソース電圧が等し
いことによりトランジスタＱ４とＱ７の出力インピーダ
ンスの変化がほとんど同じになるので、信号テイル電流
の相殺とそれによる差動出力の平衡はさらにいっそう改
良される。さらに上記実施例と同様に、入力インピーダ
ンスを高くしたい場合に使用できるオプションのソース
フォロワトランジスタＱ６とレベルシフトダイオードＤ
５が示してある。これらの付加的な回路要素を使用する
ときは、さらにいっそう平衡を改良するために、対応す
るトランジスタＱ８とダイオードＤ６を使用することも
できる。
電流源Ｖｄｓを持つ増幅回路８０を示す。この実施例で
は、トランジスタＱ３のドレインと差動段のトランジス
タＱ２のゲートの間に、もう１つ抵抗型電流源２４が介
挿されている。この追加された抵抗型電流源２４は、ト
ランジスタ７、ダイオードＤ３、電流設定抵抗Ｒ１を含
む。電流源トランジスタＱ３とＱ５を通って流れる電流
は、両方ともＩ１＋Ｉ２に設定されている。さらに電流
源トランジスタＱ４とＱ７のドレイン−ソース電圧を同
じにするために、レベルシフト回路８２と対をなすもう
１つのレベルシフト回路８４が追加されている。したが
って、差動段（Ｑ１，Ｑ２）の総バイアス・テイル電流
は２Ｉ１になる。信号テイル電流の相殺は、図９の実施
例で説明したのとほとんど同じである。しかしながら、
トランジスタＱ４とＱ７のドレイン−ソース電圧が等し
いことによりトランジスタＱ４とＱ７の出力インピーダ
ンスの変化がほとんど同じになるので、信号テイル電流
の相殺とそれによる差動出力の平衡はさらにいっそう改
良される。さらに上記実施例と同様に、入力インピーダ
ンスを高くしたい場合に使用できるオプションのソース
フォロワトランジスタＱ６とレベルシフトダイオードＤ
５が示してある。これらの付加的な回路要素を使用する
ときは、さらにいっそう平衡を改良するために、対応す
るトランジスタＱ８とダイオードＤ６を使用することも
できる。
【００２５】本発明の補償回路を用いた増幅回路の別の
実施例９０を図１３に示す。この実施例では、電流源ト
ランジスタＱ３とＱ４より、バイアス・テイル電流２Ｉ
１が差動段に供給される。電流源トランジスタＱ３は電
流２Ｉ１＋Ｉ２を供給し、電流源トランジスタＱ４は電
流Ｉ２を供給する。レベルシフト回路９２はダイオード
Ｄ３とＤ４を含み、残りのバイアス電流Ｉ３を受けて、
トランジスタＱ３に必要なドレイン−ソース間バイアス
電圧を供給する。相殺電流は電流源トランジスタＱ４に
より供給される。トランジスタ電流源Ｑ５は、レベルシ
フトダイオードＤ１およびＤ２と入力トランジスタＱ６
にバイアス電流Ｉ３を供給する。レベルシフト回路９４
のダイオードＤ１とＤ２は、トランジスタＱ４に適正な
バイアス電圧を供給するために必要である。トランジス
タＱ３の出力インピーダンスの変化は信号テイル電流を
発生させるが、トランジスタＱ４の出力インピーダンス
の変化により発生する信号電流により相殺される。さら
に平衡を改善する改良すために、オプションのトランジ
スタＱ８とレベルシフトダイオードＤ５を示してある。
実施例９０を図１３に示す。この実施例では、電流源ト
ランジスタＱ３とＱ４より、バイアス・テイル電流２Ｉ
１が差動段に供給される。電流源トランジスタＱ３は電
流２Ｉ１＋Ｉ２を供給し、電流源トランジスタＱ４は電
流Ｉ２を供給する。レベルシフト回路９２はダイオード
Ｄ３とＤ４を含み、残りのバイアス電流Ｉ３を受けて、
トランジスタＱ３に必要なドレイン−ソース間バイアス
電圧を供給する。相殺電流は電流源トランジスタＱ４に
より供給される。トランジスタ電流源Ｑ５は、レベルシ
フトダイオードＤ１およびＤ２と入力トランジスタＱ６
にバイアス電流Ｉ３を供給する。レベルシフト回路９４
のダイオードＤ１とＤ２は、トランジスタＱ４に適正な
バイアス電圧を供給するために必要である。トランジス
タＱ３の出力インピーダンスの変化は信号テイル電流を
発生させるが、トランジスタＱ４の出力インピーダンス
の変化により発生する信号電流により相殺される。さら
に平衡を改善する改良すために、オプションのトランジ
スタＱ８とレベルシフトダイオードＤ５を示してある。
【００２６】本発明には、どれか１つのタイプの半導体
プロセスによるトランジスタを使用しなければならない
という制限はない。本発明の補償回路および方法は、Ｇ
ａＡＳ ＭＥＳＦＥＴ半導体プロセスにおいて使用され
る短チャンネルのＦＥＴに理想的に適するが、ＧａＡｓ
に限定される訳ではない。例えば、シリコンのＭＯＳＦ
ＥＴ，ＧａＡＳ ＭＥＳＦＥＴ，ＧａＡＳバイポーラト
ランジスタ，さらにはバイアス回路として値の小さい抵
抗を使用する任意のタイプのプロセスにおいて改善効果
が見られるであろう。例えばバイポーラトランジスタや
長チャンネルＭＯＳＦＥＴは、バイアス回路の構成要素
として使用すると、出力インピーダンスが高いという問
題はあるが、正確な平衡が必要とされるアプリケーショ
ンでは、なおいくつかの利点がある。さらに、周波数に
依存する要素を付加することにより、より高い周波数ま
でこの平衡が保たれるようにすることもできる。
プロセスによるトランジスタを使用しなければならない
という制限はない。本発明の補償回路および方法は、Ｇ
ａＡＳ ＭＥＳＦＥＴ半導体プロセスにおいて使用され
る短チャンネルのＦＥＴに理想的に適するが、ＧａＡｓ
に限定される訳ではない。例えば、シリコンのＭＯＳＦ
ＥＴ，ＧａＡＳ ＭＥＳＦＥＴ，ＧａＡＳバイポーラト
ランジスタ，さらにはバイアス回路として値の小さい抵
抗を使用する任意のタイプのプロセスにおいて改善効果
が見られるであろう。例えばバイポーラトランジスタや
長チャンネルＭＯＳＦＥＴは、バイアス回路の構成要素
として使用すると、出力インピーダンスが高いという問
題はあるが、正確な平衡が必要とされるアプリケーショ
ンでは、なおいくつかの利点がある。さらに、周波数に
依存する要素を付加することにより、より高い周波数ま
でこの平衡が保たれるようにすることもできる。
【００２７】例えば、シリコンのバイポーラトランジス
タを用いた回路を図１４に示す。この回路は、図８に示
すＦＥＴの回路を、バイポーラトランジスタの回路に直
したものである。第１の電流ミラー回路１０２は、基準
電流Ｉ４により決まる出力電流Ｉ１＋Ｉ３およびＩ２を
供給するトランジスタＱ５，Ｑ６，Ｑ７を含む。第２の
電流ミラー回路１０４は、入力電流Ｉ３により決まる出
力電流Ｉ１を持つトランジスタＱ３およびＱ４を含む。
レベルシフト回路１０６は、トランジスタＱ４に適切な
バイアス電圧がかけるためのダイオードＤ１とＤ２を含
む。この回路の動作は、バイポーラトランジスタを使用
するために電流ミラー回路の構成が変更されている以外
は、構成図８の実施例で説明したのと同じである。
タを用いた回路を図１４に示す。この回路は、図８に示
すＦＥＴの回路を、バイポーラトランジスタの回路に直
したものである。第１の電流ミラー回路１０２は、基準
電流Ｉ４により決まる出力電流Ｉ１＋Ｉ３およびＩ２を
供給するトランジスタＱ５，Ｑ６，Ｑ７を含む。第２の
電流ミラー回路１０４は、入力電流Ｉ３により決まる出
力電流Ｉ１を持つトランジスタＱ３およびＱ４を含む。
レベルシフト回路１０６は、トランジスタＱ４に適切な
バイアス電圧がかけるためのダイオードＤ１とＤ２を含
む。この回路の動作は、バイポーラトランジスタを使用
するために電流ミラー回路の構成が変更されている以外
は、構成図８の実施例で説明したのと同じである。
【００２８】好ましい実施例を用いて本発明の原理につ
いて説明したので、当業者には、本発明の原理から逸脱
することなく構成や細部を変形できることは明らかであ
ろう。例えば、本発明の回路は集積回路中に使用するの
に理想的に適するが、ハイブリッド回路や個別素子によ
り製造することもできる。さらに、回路要素の代表的な
値は、最適な性能を得るために、必要に応じて変更する
ことができる。出願人は、これらのすべての変形は、特
許請求の範囲に記載した発明の思想と技術範囲に含まれ
るものであることを主張する。
いて説明したので、当業者には、本発明の原理から逸脱
することなく構成や細部を変形できることは明らかであ
ろう。例えば、本発明の回路は集積回路中に使用するの
に理想的に適するが、ハイブリッド回路や個別素子によ
り製造することもできる。さらに、回路要素の代表的な
値は、最適な性能を得るために、必要に応じて変更する
ことができる。出願人は、これらのすべての変形は、特
許請求の範囲に記載した発明の思想と技術範囲に含まれ
るものであることを主張する。
【００２９】
【発明の効果】以上のように本発明は、シングルエンド
−差動増幅回路の出力の平衡度を向上させることができ
る効果を奏する。
−差動増幅回路の出力の平衡度を向上させることができ
る効果を奏する。
【図１】図１（Ａ）は従来のシングルエンド−差動増幅
回路の説明図であり、図１（Ｂ）は非平衡差動出力を説
明するためのグラフである。
回路の説明図であり、図１（Ｂ）は非平衡差動出力を説
明するためのグラフである。
【図２】本発明に係る補償回路を使用したシングルエン
ド−差動増幅回路の回路図である。
ド−差動増幅回路の回路図である。
【図３】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図４】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図５】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図６】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図７】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図８】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図９】本発明による補償回路を使用したシングルエン
ド−差動増幅回路の他の実施例の回路図である。
ド−差動増幅回路の他の実施例の回路図である。
【図１０】本発明による補償回路を使用したシングルエ
ンド−差動増幅回路の他の実施例の回路図である。
ンド−差動増幅回路の他の実施例の回路図である。
【図１１】本発明による補償回路を使用したシングルエ
ンド−差動増幅回路の他の実施例の回路図である。
ンド−差動増幅回路の他の実施例の回路図である。
【図１２】本発明による補償回路を使用したシングルエ
ンド−差動増幅回路の他の実施例の回路図である。
ンド−差動増幅回路の他の実施例の回路図である。
【図１３】本発明による補償回路を使用したシングルエ
ンド−差動増幅回路の他の実施例の回路図である。
ンド−差動増幅回路の他の実施例の回路図である。
【図１４】本発明による補償回路を使用したシングルエ
ンド−差動増幅回路の他の実施例の回路図である。
ンド−差動増幅回路の他の実施例の回路図である。
１２ シングルエンド電圧入力端子 １４ 差動電流出力 １６ バイアス端子 ２０ 差動増幅回路 ２１ バイアス回路 ２３ 補償回路網
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ステュアート エス． テイラー アメリカ合衆国 97006 オレゴン州 ビ ーヴァートン エヌダブリュー ヘイゼル グローブ コート 16927
Claims (35)
- 【請求項１】 次の（ａ）〜（ｃ）の構成要素を含むシ
ングルエンド電圧入力を平衡差動電流に変換するための
回路。 （ａ） シングルエンド電圧入力と、差動電流出力と、
バイアス・テイル電流を受けるためのバイアス端子を持
つ差動段、 （ｂ） 差動段のバイアス端子に接続され、有限の出力
インピーダンスを持つ、バイアス・テイル電流を供給す
るための手段、 （ｃ） シングルエンド電圧入力と差動段のバイアス端
子の間に接続され、バイアス・テイル電流を供給するた
めの手段の出力インピーダンスと実際上等しい出力イン
ピーダンスを持つ、差動段のバイアス端子を流れる信号
テイル電流を相殺するための手段。 - 【請求項２】 前記差動段の差動電流出力回路に接続さ
れ、差動電流出力を差動電圧出力に変換するための１対
の負荷抵抗を含む請求項１の回路。 - 【請求項３】 前記バイアス・テイル電流の供給手段
が、あらかじめ決められた値を持つ第１の抵抗を含む請
求項１の回路。 - 【請求項４】 前記相殺手段が、第１の抵抗の値と実際
上等しい値を持つ第２のインピーダンスを含む請求項３
の回路。 - 【請求項５】 前記相殺手段が、前記第１の抵抗の値と
実際上等しく周波数により変化しない値と、周波数によ
り変化する値を持つ第２のインピーダンスを含む請求項
３の回路。 - 【請求項６】 前記相殺手段が、制御端子が前記差動段
のシングルエンド電圧入力に接続され、被制御端子の１
つが前記差動段のバイアス端子に接続されたトランジス
タを含む請求項３の回路。 - 【請求項７】 前記供給手段が、さらに、付加的なバイ
アス電流を供給するための手段を含む請求項１の回路。 - 【請求項８】 前記相殺手段が、 （ａ） 前記差動段のバイアス端子に接続された出力
と、前記付加的なバイアス電流の第１の部分を受けるた
めのバイアス端子を持つ電流源、 （ｂ） 前記差動段のシングルエンド電圧入力に接続さ
れた入力と、前記電流源のバイアス端子に接続され前記
付加的なバイアス電流の第２の部分を受けるための出力
を持つレベルシフト手段を含む請求項７の回路。 - 【請求項９】 前記供給手段が、第１の被制御端子が電
源電圧に接続され、第２の被制御端子が前記差動段のバ
イアス端子に接続され、制御端子が第１の被制御端子に
接続されたトランジスタを含む請求項１の回路。 - 【請求項１０】 前記記相殺手段が、制御端子が前記差
動段のシングルエンド電圧入力に接続され、第１の被制
御端子が制御端子に接続され、第２の被制御端子が前記
差動段のバイアス端子に接続されたトランジスタを含む
請求項９の回路。 - 【請求項１１】 前記相殺手段が、さらに、前記差動段
のシングルエンド電圧入力と前記トランジスタの制御端
子の間に介挿されたレベルシフト手段を含む請求項１０
の回路。 - 【請求項１２】 前記供給手段が、 （ａ） 制御端子と、第１の被制御端子と、前記差動段
のバイアス端子に接続された第２の被制御端子を持つト
ランジスタ、 （ｂ） 第１の端子が基準電圧を受けるために前記トラ
ンジスタの制御端子に接続され、第２の端子が電源電圧
に接続されたダイオード、 （ｃ） 前記トランジスタの第１の被制御端子と電源電
圧の間に接続された抵抗を含む請求項１の回路。 - 【請求項１３】 前記供給手段が、さらに付加的なバイ
アス・テイル電流を供給するための手段を含む請求項１
２の回路。 - 【請求項１４】 前記相殺手段が、 （ａ） 前記差動段のシングルエンド電圧入力に接続さ
れた制御端子と、第１の被制御端子と、前記差動段のバ
イアス端子に接続された第２の被制御端子を持つトラン
ジスタ、 （ｂ） 第１の端子が前記トランジスタの制御端子に接
続され、第２の端子に付加的なバイアス・テイル電流を
受けるダイオード、 （ｃ） 前記トランジスタの第１の被制御端子と前記ダ
イオードの第２の端子に接続された抵抗を含む請求項１
３の回路。 - 【請求項１５】 前記相殺手段が、さらに、前記差動段
のシングルエンド電圧入力と前記トランジスタの制御端
子の間に接続されたレベルシフト手段を含む請求項１３
の回路。 - 【請求項１６】 前記差動段の差動電流出力が、第１と
第２のシングルエンド出力を含み、さらに第１のシング
ルエンド出力が付随する寄生容量によりシングルエンド
入力に結合される請求項１の回路。 - 【請求項１７】 （ａ） 前記差動段のシングルエンド
電圧入力に接続された入力と、出力を持つ利得が１の反
転電圧増幅回路、 （ｂ） 利得１の反転電圧増幅回路の出力と第２のシン
グルエンド出力の間に接続され、前記寄生容量の値と実
際上等しい値を持つコンデンサを含む請求項１６の回
路。 - 【請求項１８】 前記供給手段が、 （ａ） 第１の電源電圧に接続された制御端子と、制御
端子に接続された第１の被制御端子と、第２の被制御端
子を持つ第１のトランジスタ、 （ｂ） 第１のトランジスタの第２の被制御端子に接続
された制御端子と、制御端子に接続された第１の被制御
端子と、前記差動段のバイアス端子に接続された第２の
被制御端子を持つ第２のトランジスタ、 （ｃ） 第１のトランジスタの第２の被制御端子と第２
の電源電圧の間に接続されたレベルシフト手段を含む請
求項１に記載の回路。 - 【請求項１９】 前記相殺手段が、 （ａ） 第１の電源電圧に接続された制御端子と、制御
端子に接続された第１の被制御端子と、第２の被制御端
子を持つ第１のトランジスタ、 （ｂ） 第１のトランジスタの第２の被制御端子に接続
された制御端子と、制御端子に接続された第１の被制御
端子と、前記差動段のバイアス端子に接続された第２の
被制御端子を持つ第２のトランジスタ、 （ｃ） 第１のトランジスタの第２の被制御端子と前記
差動段のシングルエンド電圧入力の間に接続されたレベ
ルシフト手段を含む請求項１８に記載の回路。 - 【請求項２０】 前記供給手段が、 （ａ） 基準電流を受けるための入力と、出力と、第１
の電源電圧に接続されたバイアス端子を持つ第１の抵抗
型電流源、 （ｂ） 入力と、前記差動段のバイアス端子に接続され
た出力と、前記第１の抵抗型電流源の出力に接続された
バイアス端子を持つ第２の抵抗型電流源、 （ｃ） 第２の抵抗型電流源の入力と第２の電源電圧の
間に接続されたレベルシフト手段を含む請求項１に記載
の回路。 - 【請求項２１】 前記供給手段が、さらに、前記バイア
ス・テイル電供給手段のバイアス・テイル電流に実際上
等しい付加的なバイアス・テイル電流を供給するための
手段を含む請求項２０の回路。 - 【請求項２２】 前記相殺手段が、 （ａ） 入力と、前記差動段のバイアス端子に接続され
た出力と、付加的なバイアス・テイル電流を受けるため
のバイアス端子を持つ抵抗型電流源、 （ｂ） 第２の抵抗型電流源の入力と前記差動段のシン
グルエンド電圧入力の間にレベルシフト手段を含む請求
項２１の回路。 - 【請求項２３】 前記供給手段が、 （ａ） 第１の電源電圧に接続された制御端子と、制御
端子に接続された第１の被制御端子と、第２の被制御端
子を持つ第１のトランジスタ、 （ｂ） 第１のトランジスタの第２の被制御端子に接続
された制御端子と、制御端子に接続された第１の被制御
端子と、前記差動段のバイアス端子に接続された第２の
被制御端子を持つ第２のトランジスタ、 （ｃ） 第１のトランジスタの第２の被制御端子と第２
の電源電圧の間に接続されたレベルシフト手段を含む請
求項１の回路。 - 【請求項２４】 前記相殺手段が、 （ａ） 第１の電源電圧に接続された制御端子と、制御
端子に接続された第１の被制御端子と、前記差動段のシ
ングルエンド電圧入力に接続された第２の被制御端子を
持つ第１のトランジスタ、 （ｂ） シングルエンド電圧を受けるための制御端子
と、第１の被制御端子を持つ第２のトランジスタ、 （ｃ） 第２のトランジスタの第１の被制御端子と前記
差動段のシングルエンド電圧入力の間に接続されたレベ
ルシフト手段 （ｄ） 前記差動段のバイアス端子に接続された制御端
子と、制御端子に接続された第１の被制御端子と、第２
のトランジスタの第１の被制御端子に接続された第２の
被制御端子を持つ第３のトランジスタと、 を含む請求項２３の回路。 - 【請求項２５】 前記供給手段の１つおよび前記相殺手
段が、前記差動段にバイアス・テイル電流を供給しかつ
そのバイアス・テイル電流に対応する相殺電流を供給す
るように動作領域にバイアスされた少なくとも１つのト
ランジスタを含む請求項１の回路。 - 【請求項２６】 前記トランジスタがＧａＡｓ ＭＥＳ
ＦＥＴである請求項２５の回路。 - 【請求項２７】 前記トランジスタがシリコンＭＯＳＦ
ＥＴである請求項２５の回路。 - 【請求項２８】 前記トランジスタがシリコンのバイポ
ーラ・トランジスタである請求項２５の回路。 - 【請求項２９】 前記トランジスタがＧａＡｓ ＭＯＤ
ＦＥＴである請求項２５の回路。 - 【請求項３０】 前記トランジスタがＧａＡｓのバイポ
ーラ・トランジスタである請求項２５の回路。 - 【請求項３１】 前記トランジスタが集積回路内に組み
込まれている請求項２５の回路。 - 【請求項３２】 シングルエンド電圧入力と、差動電流
出力と、有限の出力インピーダンスを持つ手段により供
給されるバイアス・テイル電流と付随する信号テイル電
流を受けるバイアス端子を持つ差動段において、シング
ルエンド電圧を平衡差動電流に変化するための方法であ
って、 前記差動段のバイアス端子に供給される信号テイル電流
を相殺するために信号テイル電流と実際上等しい大きさ
の信号電流を前記供給手段に供給することを特徴とする
方法。 - 【請求項３３】 前記供給手段に信号電流を供給するス
テップが、前記差動段のシングルエンド電圧入力とバイ
アス端子の間に接続された、前記バイアス・テイル電流
の供給手段の出力インピーダンスと実際上等しいインピ
ーダンスを持つ結合手段を含む請求項３３の方法。 - 【請求項３４】 前記差動段のシングルエンド電圧入力
とバイアス端子の間に相殺手段をＡＣ結合するステップ
を含む請求項３３の方法。 - 【請求項３５】 前記信号電流を供給するためのステッ
プが、第１の周波数帯域内で信号テイル電流を相殺する
ための信号電流と、第２の周波数帯域内で前記供給手段
に周波数に依存する信号テイル電流を相殺するための信
号電流を供給するステップを含む請求項３３の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/566904 | 1990-08-13 | ||
| US07/566,904 US5068621A (en) | 1990-08-13 | 1990-08-13 | Compensation method and apparatus for enhancing single-ended to differential conversion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177668A true JPH06177668A (ja) | 1994-06-24 |
Family
ID=24264894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3203047A Pending JPH06177668A (ja) | 1990-08-13 | 1991-08-13 | シングルエンド入力を差動出力に変換する増幅回路の出力の平衡を向上させるための回路および方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5068621A (ja) |
| EP (1) | EP0472340A1 (ja) |
| JP (1) | JPH06177668A (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2055296C (en) * | 1990-12-11 | 1995-04-04 | Bruce James Wilkie | Analog image signal processor circuit for a multimedia system |
| EP0549045B1 (fr) * | 1991-12-23 | 1996-11-27 | Laboratoires D'electronique Philips S.A.S. | Dispositif semiconducteur comprenant un amplificateur différentiel à deux étages |
| WO1995005027A1 (fr) * | 1993-08-10 | 1995-02-16 | Fujitsu Limited | Amplificateur a basse intensite de courant |
| CA2144240C (en) * | 1994-03-09 | 1999-03-23 | Katsuji Kimura | Analog multiplier using multitail cell |
| US5602912A (en) * | 1994-05-16 | 1997-02-11 | Silicon Systems, Inc. | Telephone hybrid circuit |
| JPH07326936A (ja) * | 1994-06-02 | 1995-12-12 | Mitsubishi Electric Corp | 差動増幅器 |
| JPH08181548A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路 |
| US5917379A (en) * | 1997-07-31 | 1999-06-29 | Lucent Technologies Inc. | Broadband linear transconductance amplifier with resistive pole-splitting compensation |
| GB2332797B (en) | 1997-12-22 | 2003-05-21 | Ericsson Telefon Ab L M | Low voltage transistor biasing |
| SE9801117D0 (sv) * | 1998-03-30 | 1998-03-30 | Astra Ab | Electrical device |
| DE19841718C2 (de) * | 1998-09-11 | 2001-01-25 | St Microelectronics Gmbh | Komparator |
| CA2293924A1 (en) | 1999-01-12 | 2000-07-12 | Matsushita Electric Industrial Co., Ltd. | Fet balun transformer |
| US6285259B1 (en) | 1999-04-21 | 2001-09-04 | Infineon Technologies North America Corp. | System and method for converting from single-ended to differential signals |
| US6366168B1 (en) * | 2000-03-20 | 2002-04-02 | Marvell International Ltd. | Efficient ground noise and common-mode suppression network |
| US6566961B2 (en) * | 2001-03-30 | 2003-05-20 | Institute Of Microelectronics | Wide-band single-ended to differential converter in CMOS technology |
| WO2006085238A1 (en) | 2005-02-09 | 2006-08-17 | Nxp B.V. | Receiver comprising an amplifier |
| WO2006085239A1 (en) * | 2005-02-09 | 2006-08-17 | Nxp B.V. | Receiver comprising an amplifier |
| JP4779713B2 (ja) * | 2006-03-08 | 2011-09-28 | 株式会社日立製作所 | 光信号受信回路およびそれを用いた光信号受信装置 |
| US7538618B2 (en) * | 2006-12-05 | 2009-05-26 | Electronics And Telecommunications Research Institute | Wideband active balun circuit based on differential amplifier |
| US20090075597A1 (en) * | 2007-09-18 | 2009-03-19 | Ofir Degani | Device, system, and method of low-noise amplifier |
| US20090160559A1 (en) * | 2007-12-19 | 2009-06-25 | Luca Ravezzi | Integrated circuit including impedance to provide symmetrical differential signals |
| JP5275074B2 (ja) * | 2009-02-12 | 2013-08-28 | 三菱電機株式会社 | 表示装置 |
| TWI454052B (zh) * | 2011-04-01 | 2014-09-21 | Realtek Semiconductor Corp | 單端轉雙端電路 |
| US8441288B2 (en) | 2011-04-19 | 2013-05-14 | Sand 9, Inc. | Differential current signal circuit |
| US9100017B2 (en) * | 2013-07-08 | 2015-08-04 | Samsung Display Co., Ltd. | Impedance component having low sensitivity to power supply variations |
| US10103691B2 (en) * | 2016-01-27 | 2018-10-16 | Mediatek Inc. | Power amplifier system and associated bias circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105536A (nl) * | 1981-12-09 | 1983-07-01 | Philips Nv | Balanskompensatie bij enkelzijdig aangestuurde verschilversterkers. |
| JPS6096906A (ja) * | 1983-10-31 | 1985-05-30 | Nec Corp | ＧａＡｓ ＦＥＴ回路 |
| NL8400790A (nl) * | 1984-03-13 | 1985-10-01 | Philips Nv | Verschilversterker. |
| JPS61227412A (ja) * | 1985-03-30 | 1986-10-09 | Fujitsu Ltd | 差動増幅回路 |
| DE3701791A1 (de) * | 1987-01-22 | 1988-08-04 | Siemens Ag | Differenzverstaerker mit steuerbarer leistungsaufnahme |
| US4797629A (en) * | 1988-03-03 | 1989-01-10 | National Semiconductor Corporation | Wide range operational amplifier input stage |
-
1990
- 1990-08-13 US US07/566,904 patent/US5068621A/en not_active Expired - Fee Related
-
1991
- 1991-08-12 EP EP91307412A patent/EP0472340A1/en not_active Withdrawn
- 1991-08-13 JP JP3203047A patent/JPH06177668A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5068621A (en) | 1991-11-26 |
| EP0472340A1 (en) | 1992-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06177668A (ja) | シングルエンド入力を差動出力に変換する増幅回路の出力の平衡を向上させるための回路および方法 | |
| US20020175763A1 (en) | Wide-band single-ended to differential converter in CMOS technology | |
| US4720685A (en) | FET transconductance amplifier with improved linearity and gain | |
| KR0131334B1 (ko) | 증폭기 회로 | |
| US6639446B2 (en) | High linearity, high gain mixer circuit | |
| EP1444777B1 (en) | A power amplifier module with distortion compensation | |
| US4885550A (en) | Signal input to differential output amplifier | |
| US6121818A (en) | Mixer using replica voltage-current converter | |
| US7135927B2 (en) | Ultra fast, low noise operational amplifier with dynamic biasing | |
| Nauta et al. | Analog line driver with adaptive impedance matching | |
| US6229394B1 (en) | Circuit providing a negative resistance to offset error voltage for use with a folded cascode amplifier | |
| US4596958A (en) | Differential common base amplifier with feed forward circuit | |
| US6441688B1 (en) | Single-to-differential buffer amplifier | |
| US4425551A (en) | Differential amplifier stage having bias compensating means | |
| US5729176A (en) | Linear differential gain stage | |
| US4855684A (en) | Bias current compensation for bipolar input stages | |
| JPH09232881A (ja) | カレントミラー回路および信号処理回路 | |
| US4596959A (en) | Series biasing scheme for field effect transistors | |
| US7652509B2 (en) | Differential input and output transconductance circuit | |
| US6798273B2 (en) | Linear power conversion circuit | |
| US4590438A (en) | Bipolar transistor circuit with FET constant current source | |
| JP4393926B2 (ja) | ミキサ回路 | |
| US4677391A (en) | Series biasing scheme for field effect transistors | |
| US5783954A (en) | Linear voltage-to-current converter | |
| US20040113690A1 (en) | System and method for reducing second order distortion in electronic circuits |