JPH06177082A - Ito膜のエッチング方法 - Google Patents

Ito膜のエッチング方法

Info

Publication number
JPH06177082A
JPH06177082A JP32288692A JP32288692A JPH06177082A JP H06177082 A JPH06177082 A JP H06177082A JP 32288692 A JP32288692 A JP 32288692A JP 32288692 A JP32288692 A JP 32288692A JP H06177082 A JPH06177082 A JP H06177082A
Authority
JP
Japan
Prior art keywords
film
gas
ito
metal
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32288692A
Other languages
English (en)
Inventor
Hiroki Sakuta
弘樹 作田
Masaru Takahata
勝 高畠
Takayuki Wakui
陽行 和久井
Nobutake Konishi
信武 小西
Ryoji Oritsuki
良二 折付
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32288692A priority Critical patent/JPH06177082A/ja
Publication of JPH06177082A publication Critical patent/JPH06177082A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】エッチング時に発生する熱からレジストの変質
を防ぎ、金属膜,ITO膜の多層膜を一括でエッチング
することである。 【構成】ITO膜のエッチングは、塩素系ガス(例えば
Cl2)及びHeガスの混合ガスで行なう。金属膜,I
TO膜の多層膜の一括エッチングは、BCl3ガス,C
2ガス及び、Heガスの混合ガスもしくは、Arガ
ス,Cl2ガス及び、Heガスの混合ガスで行なう。 【効果】塩素系ガスにBCl3 ガスを添加することによ
り金属の表面酸化膜がエッチングでき金属膜,ITO膜
の積層膜の一括エッチングが可能となる。また、同様に
塩素系ガスにArガスを添加することにより金属の表面
酸化膜をスパッタリングできるため、金属膜,ITO膜
の積層膜の一括エッチングが可能となる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ITO膜のエッチング
方法及び、それを用いた液晶表示装置に関するものであ
る。
【0002】
【従来の技術】ITO膜のドライエッチングに関して
は、例えば、Japanese Journal of Applied Physics, v
ol.29, No.10,Oct., pp.2243−2246(1990)に記載されて
いるようにCCl4,CF2Cl2,CF3Cl等の塩素系
ガスが使用されていた。
【0003】
【発明が解決しようとする課題】従来技術では、次の2
つの問題点があげられる。1つは、ITO膜をエッチン
グする際に発生する熱でレジストが変質してしまうこ
と。もう1つは、金属膜,ITO膜で構成される多層膜
を一括でエッチングする際、塩素系のガスだけではエッ
チングできないことである。
【0004】本発明の第1の目的は、レジストの変質を
防ぐことである。また、第2の目的は、金属膜,ITO
膜の多層膜を一括でエッチングすることである。
【0005】
【課題を解決するための手段】上記第1の目的に対して
は、エッチングガスにHeガスを添加することにより達
成される。上記第2の目的に対しては、塩素系ガスにB
Cl3ガスもしくは、Arガスを添加することにより達
成される。
【0006】
【作用】エッチングガスにレジストの冷却作用に効果が
あるHeガスを添加することにより、エッチング時の熱
によるレジストの変質を防ぐことができる。また、金属
膜,ITO膜の多層膜のエッチングは、塩素系のガスだ
けでは金属の表面酸化膜が塩素系ガスの侵入を妨げるた
めエッチングできない。そこで、塩素系ガスにBCl3
ガスを添加することによりBCl3ガスが金属の表面酸
化膜をエッチングし、金属膜,ITO膜の多層膜を一括
でエッチングすることが可能となる。また、同様に塩素
系ガスにArガスを添加することにより、Arガスが金
属の表面酸化膜をスパッタリングするため、金属膜,I
TO膜の多層膜を一括でエッチングすることが可能とな
る。
【0007】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。
【0008】図1は、本発明の第1実施例を示したもの
である。図中において1はガラス基板、2はITO膜、
3はレジストである。ITO膜のエッチングガスは、C
2ガス及びHeガスの混合ガスである。Heガスは、
エッチングする際に発生する熱でレジストが変質してし
まうのを防ぐ為のものでレジストの冷却作用の効果があ
る。図2は、本発明の第2実施例を示したものである。
図中において1はガラス基板、2はITO膜、3はレジ
スト、4はMo膜、5はAl膜でありレジスト3をマス
クにしてBCl3ガス,Cl2ガス及びHeガスの混合ガ
スでAl膜/Mo膜/ITO膜の積層膜を一括エッチン
グする様子を示したものである。BCl3ガスは、Al膜の
表面酸化膜をエッチングする目的で添加したものであ
る。また、Heガスは、エッチングする際に発生する熱
でレジストが変質してしまうのを防ぐ為のものでレジス
トの冷却作用の効果がある。図3は、本発明の第3実施
例を示したものである。図中において1はガラス基板、
2はITO膜、3はレジスト、4はMo膜、5はAl膜
でありレジスト3をマスクにしてArガス,Cl2ガス
及びHeガスの混合ガスでAl膜/Mo膜/ITO膜の
積層膜を一括エッチングする様子を示したものである。
Arガスは、Al膜の表面酸化膜をスパッタリングする
目的で添加したものである。また、Heガスは、エッチ
ングする際に発生する熱でレジストが変質してしまうの
を防ぐ為のものでレジストの冷却効果の作用がある。
【0009】図4から図9を用いて本発明のエッチング
をアクティブマトリクス液晶ディスプレイに適用した場
合の製作手順を説明する。ガラス基板1上に順次ITO
膜2,Mo膜4、及びAl膜5をスパッタリングした後
にレジスト3を塗布,パターンニングする(図4参
照)。次にBCl3ガス,Cl2ガス、及びHeガスの混
合ガスでレジスト3をマスクにAl膜5,Mo膜4,I
TO膜2の多層膜を一括エッチングする(図5参照)。
次にレジスト3を剥離後、ゲート絶縁膜である窒化シリ
コン膜6、及び真性半導体膜7を順次堆積した後にレジ
スト8を塗布,パターンニングする(図6参照)。その
後、レジスト8をマスクにして真性半導体膜7,窒化シ
リコン膜6,Al膜5,Mo膜4を順次パターンニング
する(図7参照)。次にレジスト8を剥離後、Crから
なるソース/ドレイン電極9をスパッタリング及びパタ
ーンニングした後、薄膜トランジスタの保護膜である窒
化シリコン膜10を堆積する(図8参照)。図9は上記
基板、すなわちTFT付きガラス基板とITO付きガラ
ス基板の間に液晶を封入したTFT−LCD(Thin Film
Transistor−Liquid Crystal Display)基板の断面図を
示したものである。図中の11はTFT付きガラス基
板、12と14は配向膜、13は液晶、15はITO付き
ガラス基板である。
【0010】図10は本発明のエッチング方法を用いて
形成したアクティブマトリクス液晶ディスプレイのシス
テム構成を示した一実施例である。図中において、16
はTFT−LCD基板、17は走査側ドライバ、18は
信号側ドライバ、19はコントローラ、20は画像信号
源である。
【0011】図11は、本発明のエッチング方法を用
い、同一基板上に駆動回路を同時形成したアクティブマ
トリクス液晶ディスプレイの平面構造を示したものであ
る。図中の1はガラス基板、21は液晶表示領域、22
は信号側駆動回路、23は走査側駆動回路である。
【0012】
【発明の効果】本発明によれば、ITO膜のドライエッ
チングにおいて、塩素系のガスにHeガスを添加するこ
とによりエッチング時に発生する熱からレジストを保護
することができる。さらに、金属膜とITO膜の多層膜
は、BCl3ガス,Cl2ガス、及びHeガスの混合ガス
あるいはArガス,Cl2 ガス、及びHeガスの混合ガ
スで多層膜の一括加工が可能となる。上記手法をアクテ
ィブマトリクス液晶表示装置に適用することにより、工
程数削減、及びスループットが向上する。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す図である。
【図2】本発明の第2実施例を示す図である。
【図3】本発明の第3実施例を示す図である。
【図4】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その1を示す図である。
【図5】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その2を示す図である。
【図6】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その3を示す図である。
【図7】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その4を示す図である。
【図8】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その5を示す図である。
【図9】本発明をアクティブマトリクス液晶ディスプレ
イに適用した場合の製作手順その6を示す図である。
【図10】本発明を用いたアクティブマトリクス液晶デ
ィスプレイのシステム構成図である。
【図11】本発明を用い駆動回路を同時形成したアクテ
ィブマトリクス液晶ディスプレイの平面図である。
【符号の説明】
1…ガラス基板、2…ITO(Indium Tin Oxide)膜、
3,8…ホトレジスト、4…モリブデン膜、5…アルミ
ニウム膜、6…窒化シリコン膜(ゲート絶縁膜)、7…
真性半導体膜、9…ソース/ドレイン電極、10…窒化
シリコン膜(保護膜)、11…TFT付きガラス基板、
12,14…配向膜、13…液晶、15…ITO付きガ
ラス基板、16…TFT−LCD基板、17…走査側ド
ライバ、18…信号側ドライバ、19…コントローラ、
20…画像信号源、21…液晶表示領域、22…信号側
駆動回路、23…走査側駆動回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 信武 茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 (72)発明者 折付 良二 千葉県茂原市早野3300番地 株式会社日立 製作所電子デバイス事業部内

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】透明導電膜であるITO(Indium Tin Oxid
    e)膜のエッチング手法において、Cl2 ガス及びHeガ
    スの混合ガスでエッチングすることを特徴とするITO
    膜のエッチング方法。
  2. 【請求項2】金属膜とITO膜で構成する多層膜を一括
    エッチングする手法において、金属膜とITO膜の多層
    膜をBCl3ガス,Cl2ガス及びHeガスの混合ガスで
    一括エッチングすることを特徴とする金属膜,ITO膜
    の多層膜のエッチング方法。
  3. 【請求項3】金属膜とITO膜で構成する多層膜を一括
    エッチングする手法において、金属膜とITO膜の多層
    膜をArガス,Cl2 ガス及びHeガスの混合ガスで一
    括エッチングすることを特徴とする金属膜,ITO膜の
    多層膜のエッチング方法。
  4. 【請求項4】請求項2又は3において、金属は、Al膜
    と高融点金属の積層構造であることを特徴とする金属
    膜,ITO膜の多層膜のエッチング方法。
  5. 【請求項5】請求項2又は3において、ITO膜は、多
    結晶化していることを特徴とする金属膜,ITO膜の多
    層膜のエッチング方法。
  6. 【請求項6】請求項1〜5のいずれか1項に記載のエッ
    チング手法を用いたことを特徴とするアクティブマトリ
    クス液晶表示装置。
  7. 【請求項7】請求項1〜5のいずれか1項に記載のエッ
    チング手法を用い、同一基板内に駆動回路を同時形成す
    ることを特徴とするアクティブマトリクス液晶表示装
    置。
JP32288692A 1992-12-02 1992-12-02 Ito膜のエッチング方法 Pending JPH06177082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32288692A JPH06177082A (ja) 1992-12-02 1992-12-02 Ito膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32288692A JPH06177082A (ja) 1992-12-02 1992-12-02 Ito膜のエッチング方法

Publications (1)

Publication Number Publication Date
JPH06177082A true JPH06177082A (ja) 1994-06-24

Family

ID=18148719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32288692A Pending JPH06177082A (ja) 1992-12-02 1992-12-02 Ito膜のエッチング方法

Country Status (1)

Country Link
JP (1) JPH06177082A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165388B2 (ja) * 2006-01-25 2013-03-21 出光興産株式会社 積層構造及びそれを用いた電気回路用電極

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165388B2 (ja) * 2006-01-25 2013-03-21 出光興産株式会社 積層構造及びそれを用いた電気回路用電極

Similar Documents

Publication Publication Date Title
US7071037B2 (en) Semiconductor device and manufacturing method thereof
JP2637078B2 (ja) 転倒薄膜電界効果トランジスタのゲート電極材料を沈積する方法
US20060081946A1 (en) Method of manufacturing a thin film transistor device
JP2008145578A (ja) 表示装置及びその製造方法
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JPH09307113A (ja) 半導体装置及びその製造方法
JP2776378B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
JP2000314897A (ja) 液晶表示装置
JPH04372934A (ja) 液晶表示装置用アレイ基板の製造方法
JP6478819B2 (ja) 薄膜トランジスタ基板およびその製造方法
JPH06281956A (ja) アクティブマトリクス配線基板
JPH06177082A (ja) Ito膜のエッチング方法
KR20090023107A (ko) Tft 기판 및 그 제조 방법
JP2937255B2 (ja) 透明導電膜のパターニング方法
JP2737982B2 (ja) 薄膜トランジスタの製造方法
JP2574837B2 (ja) 薄膜トランジスタマトリクスとその製造方法
JPH06252171A (ja) アクティブマトリクスパネルの製造方法
JPH06151379A (ja) Itoのエッチング方法
JP2002026335A (ja) 薄膜トランジスタ及びその製造方法
JP3488130B2 (ja) 液晶表示装置
JP2000200763A (ja) 半導体装置及びその作製方法
JP3210072B2 (ja) 薄膜トランジスタマトリックス装置とその製造方法
JP2959133B2 (ja) 薄膜トランジスタマトリクスおよびその製造方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
JP3187004B2 (ja) 液晶表示装置およびその製造方法