JPH06163892A - ダイヤモンド薄膜電界効果トランジスタ - Google Patents
ダイヤモンド薄膜電界効果トランジスタInfo
- Publication number
- JPH06163892A JPH06163892A JP43A JP31315192A JPH06163892A JP H06163892 A JPH06163892 A JP H06163892A JP 43 A JP43 A JP 43A JP 31315192 A JP31315192 A JP 31315192A JP H06163892 A JPH06163892 A JP H06163892A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diamond
- type semiconductor
- thin film
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 81
- 239000010432 diamond Substances 0.000 title claims abstract description 81
- 239000010409 thin film Substances 0.000 title claims abstract description 22
- 230000005669 field effect Effects 0.000 title claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 16
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 230000005684 electric field Effects 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 230000002194 synthesizing effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8126—Thin film MESFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
ドーピング量を適切に設定し、ゲート電圧によるソース
−ドレイン間電流の変調度が十分に大きいと共に、水蒸
気の吸着にも拘らず、トランジスタ特性の劣化を回避す
ることができるダイヤモンド薄膜電界効果トラジスタを
提供する。 【構成】 p型不純物の濃度が1017乃至1020/cm3、膜
厚が0.14μm以下のp型半導体ダイヤモンドからなる活
性層3と、このp型半導体ダイヤモンド活性層上に電気
絶縁性のダイヤモンド層4を介して形成されたゲート電
極7とを有する。更に、ホール濃度が1019/cm3以上で
ある導電性のダイヤモンド層8がp型半導体ダイヤモン
ド活性層3とソース電極5との間及びp型半導体ダイヤ
モンド活性層3とドレイン電極6との間に夫々形成され
ており、電気絶縁性のダイヤモンド層4は導電性ダイヤ
モンド層8の一部に積層された構造を有する。
Description
したダイヤモンド薄膜電界効果トランジスタに関する。
のバンドギャップは約5.4eVと大きい。また、ダイヤ
モンドは電気的に絶縁体であるが、ボロン(B)原子を
ドーピングすることによりp型半導体となる。最近、ダ
イヤモンド薄膜を気相から合成する方法が確立され、得
られた半導体ダイヤモンド薄膜を使用して、耐熱性に優
れたダイオード及びトランジスタ等の電子デバイスの製
作が試みられている。
金属/絶縁体/半導体電界効果トランジスタ(metal-in
sulator-semiconductor field effect transistor、以
下、MISFETという)の素子構造の一例を示す(特
開平1-158774号)。図4において、単結晶電気絶縁性ダ
イヤモンド基板1上に、Bをドープした単結晶ダイヤモ
ンド薄膜3(以下、p層という)が気相成長により形成
され、更にこのp層3の上に電気絶縁性ダイヤモンド薄
膜4(以下、i層という)が選択的に積層されている。
また、p層3上及びi層4上に、ソース電極5、ドレイ
ン電極6及びゲート電極7が所定のパターンで形成され
ている。p層3の膜厚は約0.5μmである。
4に示す従来のMISFETは、p層3の膜厚、Bドー
ピング濃度及びi層4の膜厚が最適化されていないため
に、ゲート電圧によるソース−ドレイン間電流の変調度
が異常に小さいという問題点がある。このソース−ドレ
イン間の電流の変調度は実用的なFETにおいて重要な
要素である。また、この従来のMISFET構造では、
ソース−ドレイン電流の経路となるP層3の表面に水蒸
気等が吸着された場合に、トランジスタ特性が劣化する
という問題点もある。
のであって、p型半導体ダイヤモンド層の膜厚及びBド
ーピング量を適切に設定し、ゲート電圧によるソース−
ドレイン間電流の変調度が十分に大きいと共に、水蒸気
の吸着にも拘らず、トランジスタ特性の劣化を回避する
ことができるダイヤモンド薄膜電界効果トラジスタを提
供することを目的とする。
ド薄膜電界効果トランジスタは、p型不純物の濃度が10
17乃至1020/cm3、膜厚が0.14μm以下のp型半導体ダ
イヤモンドからなる活性層と、このp型半導体ダイヤモ
ンド活性層上に絶縁層を介して形成されたゲート電極と
を有することを特徴とする。p型不純物としては、ボロ
ン(B)が一般的である。
と前記ゲート電極との間に形成された絶縁層が電気絶縁
性のダイヤモンド層であり、前記p型半導体ダイヤモン
ド活性層とソース電極との間及び前記p型半導体ダイヤ
モンド活性層とドレイン電極との間に、夫々ホール濃度
が1019/cm3以上である導電性のダイヤモンド層が形成
され、前記電気絶縁性のダイヤモンド層が前記導電性ダ
イヤモンド層の一部に積層された構造を有するように構
成することが好ましい。
晶ダイヤモンド薄膜を使用してもよい。
に向上させるために、p型半導体ダイヤモンド活性層の
Bドーピング濃度を1017乃至1020/cm3 の範囲とする。
また、このp型半導体ダイヤモンド活性層の膜厚は0.14
μm以下とし、好ましくは0.01μm以上とする。以下に
この理由について説明する。なお、本発明に係るダイヤ
モンド薄膜電界効果トランジスタの層構成は、特には限
定されない。p型半導体ダイヤモンド層を活性層とし
て、この活性層上に絶縁層を介してゲート電極を形成し
た構造のMISFETに適用できる。従って、このトラ
ンジスタの構造の一例としては、従来技術で説明した図
4に示すものも含まれる。このため、以下の説明で、こ
の図4に示す層構成の符号を合わせて示す。
p層3)のBドーピング濃度をNa、このp型半導体ダ
イヤモンド活性層とゲート電極(ゲート電極7)との間
の絶縁層(i層4)の膜厚をd、ダイヤモンドの誘電率
をε、更に電子の素電荷をqで表すと、ゲート電極に正
電圧を印加したときに、ゲート電極下のp型半導体ダイ
ヤモンド層内に生じる空乏層の厚さWは下記数式1で表
される。
VD|)+d2}−d 但し、VGは印加したゲート電圧、|VD|はドレイン電
圧の絶対値、Vbiは絶縁層とp型半導体ダイヤモンド層
との界面に存在するビルトインポテンシャルであり、い
ずれも正の値である。
フが認められ、且つゲート電圧によるソース−ドレイン
間の電流の変調を大きくするためには、MISFETが
以下に示す条件を満たす必要がある。
り、空乏層の厚さWをp型半導体ダイヤモンド層の膜厚
より大きくできる。
型半導体ダイヤモンド層(p層3)へのリーク電流を十
分低減するために、絶縁層の膜厚を0.4μm以上にす
る。
が使用される領域はVG+|VD|≦20Vである。
される場合は、W≦0.14μmであることが分かる。但
し、ビルトインポテンシャルVbiは1Vとして計算し
た。これは、ダイヤモンド層の値として適切なものであ
る。これにより、上記条件1からp型半導体ダイヤモン
ド層(p層3)の膜厚は0.14μm以下であることが必要
である。
半導体ダイヤモンド層(p層3)のBドーピング濃度を
1017/cm3未満にすると、空乏層の幅Wを増大できる
が、p型半導体ダイヤモンド層が高抵抗になるという問
題が生じる。従って、Bドーピング濃度は1017/cm3以
上であることが必要である。
の幅Wが減少するために、p型半導体ダイヤモンド層
(p層3)の膜厚を小さくする必要がある。一般に、ダ
イヤモンド薄膜合成において0.01μm以下の膜厚制御は
不可能であり、そこでBドーピング濃度は1020/cm3以
下にしなければならない。
果トランジスタにおいては、ホール濃度が1019/cm3以
上である導電性且つ低抵抗のダイヤモンド層をp型半導
体ダイヤモンド活性層と、ソース電極及びドレイン電極
との間に形成することにより、ソース電極及びドレイン
電極とp型半導体ダイヤモンド層(p層3)との間の夫
々接触抵抗を低減できる。このような低抵抗のダイヤモ
ンド層は、高濃度にBドープしたダイヤモンド薄膜(p
+層)を合成することにより形成できる。
19/cm3以上とし、p型半導体ダイヤモンド層に接触す
る電極材料をTiとした場合には、10-5Ωcm2以下の実
用的な接触抵抗値が得られる。電気絶縁性のダイヤモン
ド層が導電性ダイヤモンド層の一部に積層された構造を
有するので、p型半導体ダイヤモンド活性層を大気から
遮断でき、FET特性の劣化を防止できる。
について具体的に説明する。
Tにおいて、活性層であるp層3のボロン原子の濃度を
1017乃至1020/cm3、膜厚を0.14μm以下にすればよ
い。
Tにおいては、活性層であるp層3が大気にさらされる
構造になっており、そのために大気中の水分の吸着及び
p層3の表面を伝達するリーク電流により、トランジス
タの特性が経時劣化する虞がある。
に係るMISFETを示す。このMISFETにおいて
は、基板1上に下地層2が形成されており、この下地層
2上にp型半導体ダイヤモンド層(p層3)が形成され
ている。そして、このp層3の上の2カ所に、p+層8
が選択的に形成されている。このp+層8は、ホール濃
度が1019/cm3以上である導電性のダイヤモンド層であ
る。そして、このp+層8上にソース電極5及びドレイ
ン電極6が形成されている。また、絶縁層としてi層4
がp+層8間のp層3上に、若干p+層8上に積層される
ようにして形成されている。このi層4は電気絶縁性の
ダイヤモンド層である。この電気絶縁性のダイヤモンド
層からなるi層4は0.4μm以上の厚さを有する。
かるようにp層3上に積層された構造を採用することに
より、p層3を大気と遮断することができ、これにより
FET特性の経時劣化を防止できる。
を実際に製造し、その特性を比較例と比較した結果につ
いて説明する。実施例1 図1に示す構造のMISFETを以下に示すようにして
製造した。先ず、粒径が1μmのダイヤモンドペースト
により窒化珪素基板(基板1)を約1時間研磨した後、
洗浄した。この基板上に熱フィラメント法及びマイクロ
波CVD法を使用して、厚さが5μmの電気絶縁性のダ
イヤモンド薄膜からなる下地層2を合成した。次いで、
原料ガスとしてメタン(0.5%)、水素(99.5%)及び
B2H6(0.5ppm)の混合ガスを用い、マイクロ波CVD
法により、p層3をFET素子パターンに従って選択成
長した。p層3の膜厚は0.09μm、Bドーピング濃度10
17/cm3であった。
μmのp+層8を選択成長した。但し、このときの原料
ガス中のB2H6濃度は5ppmとした。このp+層8膜中の
ホール濃度は1020/cm3であった。次いで、図1に示す
ように、i層4がp層3を完全に覆い、且つ、i層4の
端部がp+層8に重なるようにしてi層4を形成する。
i層4の膜厚は0.4μmとした。
ト膜を所定のパターンで形成した後、Ti層/Au層の
2層構造体の膜をスパッタリング法により形成すること
によって、ソース電極5及びドレイン電極6を所定のパ
ターンで形成した。最後に、同じくフォトリソグラフィ
を使用して真空蒸着法によりAlからなるゲート電極7
を形成した。
ETにおいて、ゲート電圧を0から8V、ドレイン電圧を
0から-10Vまで印加したときのソース−ドレイン電極間
の電流−電圧特性(以下、I−V特性という)を、横軸
にドレイン電圧をとり、縦軸にドレイン電流をとって示
す。この図2に示すI−V特性は典型的なFET特性を
示している。ソース−ドレイン電圧が-5V以下でI−V
特性にFETに特徴的な飽和が観測された。
Tのトランスコンダクタンス(以下、gmという)の経
時変化を示す。図3中、実線にて示すように、図1の
p層3がi層4で覆われているFETでは、経時変化が
殆ど見られなかった。これに対し、本実施例と同様の方
法で製作したが、図4に示す構造をもつFETの場合に
は、図3中破線にて示すように、180時間でgmが半分
以下に減少した。実施例2 タイプ2aの単結晶(100)基板を使用して、図1に示
す構造を持つMISFETを製作した。p層3及びi層
4の気相合成時にメタン濃度を3%としたこと以外は、
実施例1と同様の条件でMISFETを製作した。i層
4の膜厚は0.4μmとした。製作したMISFETは図
2と同様のI−V特性を示したが、p層の移動度が約1
桁大きいために、ソース−ドレイン間電流は図2の場合
の約10倍であった。また、トランスコンダクタンスの経
時変化においても、1000時間経過後で特性の劣化は見ら
れなかった。
活性層のp型半導体ダイヤモンド層のドープ濃度を10
17乃至1020/cm3、厚さを0.14μm以下にした
から、トランジスタ特性が優れていると共に、その経時
変化が小さいMISFETを得ることができる。
図である。
係を示すグラフ図である。
グラフ図である。
Claims (3)
- 【請求項1】 p型不純物の濃度が1017乃至1020/c
m3、膜厚が0.14μm以下のp型半導体ダイヤモンドから
なる活性層と、このp型半導体ダイヤモンド活性層上に
絶縁層を介して形成されたゲート電極とを有することを
特徴とするダイヤモンド薄膜電界効果トランジスタ。 - 【請求項2】 前記p型半導体ダイヤモンド活性層とゲ
ート電極との間に形成された絶縁層は電気絶縁性のダイ
ヤモンド層であり、更にホール濃度が1019/cm3以上で
ある導電性のダイヤモンド層が前記p型半導体ダイヤモ
ンド活性層とソース電極との間及び前記p型半導体ダイ
ヤモンド活性層とドレイン電極との間に夫々形成されて
おり、前記電気絶縁性のダイヤモンド層が前記導電性ダ
イヤモンド層の一部に積層された構造を有することを特
徴とする請求項1に記載のダイヤモンド薄膜電界効果ト
ランジスタ。 - 【請求項3】 前記電気絶縁性のダイヤモンド層は、
0.4μm以上の厚さを有することを特徴とする請求項
2に記載のダイヤモンド薄膜電界効果トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04313151A JP3117563B2 (ja) | 1992-11-24 | 1992-11-24 | ダイヤモンド薄膜電界効果トランジスタ |
US08/156,638 US5633513A (en) | 1992-11-24 | 1993-11-24 | Diamond film field effect transistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04313151A JP3117563B2 (ja) | 1992-11-24 | 1992-11-24 | ダイヤモンド薄膜電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06163892A true JPH06163892A (ja) | 1994-06-10 |
JP3117563B2 JP3117563B2 (ja) | 2000-12-18 |
Family
ID=18037727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04313151A Expired - Lifetime JP3117563B2 (ja) | 1992-11-24 | 1992-11-24 | ダイヤモンド薄膜電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5633513A (ja) |
JP (1) | JP3117563B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016152380A (ja) * | 2015-02-19 | 2016-08-22 | 国立研究開発法人産業技術総合研究所 | 半導体−金属複合材料及びその製造方法 |
CN109799534A (zh) * | 2019-01-25 | 2019-05-24 | 西安交通大学 | 金刚石溶液栅场效应晶体管系统 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100272272B1 (ko) * | 1997-06-30 | 2000-11-15 | 김영환 | 박막 트랜지스터 및 그의 제조방법 |
US5973354A (en) * | 1998-03-30 | 1999-10-26 | Worldwide Semiconductor Manufacturing Corporation | Single polycylindrical flash memory cell having high coupling ratio |
US6011356A (en) * | 1998-04-30 | 2000-01-04 | St. Clair Intellectual Property Consultants, Inc. | Flat surface emitter for use in field emission display devices |
EP1522530A1 (en) * | 2002-05-30 | 2005-04-13 | Japan Science and Technology Agency | Method for preparing diamond from graphite by inner shell electron excitation |
KR101268272B1 (ko) * | 2004-05-27 | 2013-05-31 | 도쿠리츠교세이호징 붓시쯔 자이료 겐큐키코 | 나노 크리스탈 다이아몬드막, 그 제조 방법, 및 나노크리스탈 다이아몬드막을 이용한 장치 |
US7394103B2 (en) * | 2004-09-13 | 2008-07-01 | Uchicago Argonne, Llc | All diamond self-aligned thin film transistor |
CN1321463C (zh) * | 2005-12-30 | 2007-06-13 | 山东泉舜科技有限公司 | 金刚石晶体管及其制作方法 |
US8852998B1 (en) * | 2011-08-30 | 2014-10-07 | Sandia Corporation | Method to fabricate micro and nano diamond devices |
US10700165B2 (en) * | 2016-06-17 | 2020-06-30 | Adamantite Technologies LLC | Doped diamond SemiConductor and method of manufacture using laser abalation |
EP3642868A4 (en) * | 2017-06-19 | 2021-04-07 | Adamantite Technologies, LLC | DOPED DIAMOND SEMI-CONDUCTOR AND MANUFACTURING METHOD |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8812216D0 (en) * | 1988-05-24 | 1988-06-29 | Jones B L | Diamond transistor method of manufacture thereof |
JP2775903B2 (ja) * | 1989-10-04 | 1998-07-16 | 住友電気工業株式会社 | ダイヤモンド半導体素子 |
JPH0815160B2 (ja) * | 1991-03-29 | 1996-02-14 | 株式会社神戸製鋼所 | ダイヤモンドショットキーゲート型電界効果トランジスタ |
USH1287H (en) * | 1992-06-16 | 1994-02-01 | The United States Of America As Represented By The Secretary Of The Navy | Ion implanted diamond metal-insulator-semiconductor field effect transistor |
-
1992
- 1992-11-24 JP JP04313151A patent/JP3117563B2/ja not_active Expired - Lifetime
-
1993
- 1993-11-24 US US08/156,638 patent/US5633513A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016152380A (ja) * | 2015-02-19 | 2016-08-22 | 国立研究開発法人産業技術総合研究所 | 半導体−金属複合材料及びその製造方法 |
CN109799534A (zh) * | 2019-01-25 | 2019-05-24 | 西安交通大学 | 金刚石溶液栅场效应晶体管系统 |
Also Published As
Publication number | Publication date |
---|---|
US5633513A (en) | 1997-05-27 |
JP3117563B2 (ja) | 2000-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5140391A (en) | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer | |
US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
US5311040A (en) | Thin film transistor with nitrogen concentration gradient | |
US4507673A (en) | Semiconductor memory device | |
US4924279A (en) | Thin film transistor | |
US5189504A (en) | Semiconductor device of MOS structure having p-type gate electrode | |
US5693977A (en) | N-channel field effect transistor including a thin-film fullerene | |
JPH0542833B2 (ja) | ||
US6753550B2 (en) | Liquid crystal display device having a thin film transistor element including an amorphous film containing a low-defect density layer and a high-defect densisty layer | |
JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
JP4582542B2 (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
CN101960605A (zh) | 半导体基板、半导体装置、及半导体装置的制造方法 | |
US3872359A (en) | Thin film transistor and method of fabrication thereof | |
EP0449539B1 (en) | Ohmic contact for thin film transistor | |
US5216264A (en) | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact | |
US5173753A (en) | Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance | |
US5821560A (en) | Thin film transistor for controlling a device such as a liquid crystal cell or electroluminescent element | |
US5491348A (en) | Highly-oriented diamond film field-effect transistor | |
JPH0650778B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
JPH11121762A (ja) | 液晶表示素子の薄膜トランジスタ及びその製造方法 | |
US4245230A (en) | Resistive Schottky barrier gate microwave switch | |
US4679062A (en) | Thin film transistor | |
JPH0564862B2 (ja) | ||
JP3273985B2 (ja) | ダイヤモンド電界効果トランジスタ | |
JPH0423834B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081006 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 12 |