JPH06163596A - Method for formation of conductive layer of semiconductor substrate - Google Patents
Method for formation of conductive layer of semiconductor substrateInfo
- Publication number
- JPH06163596A JPH06163596A JP31704892A JP31704892A JPH06163596A JP H06163596 A JPH06163596 A JP H06163596A JP 31704892 A JP31704892 A JP 31704892A JP 31704892 A JP31704892 A JP 31704892A JP H06163596 A JPH06163596 A JP H06163596A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- oxide film
- conductive layer
- resist
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、フローティングゾーン
法で製造された半導体基板に導電層を形成する方法に係
わり、特に、導電層の結晶性の改良に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a conductive layer on a semiconductor substrate manufactured by a floating zone method, and more particularly to improving the crystallinity of the conductive layer.
【0002】[0002]
【従来の技術】従来、半導体シリコン単結晶の製造法に
は、FZ(フローティングゾーン)法及びCZ(チョク
ラルスキ)法があった。FZ法は上軸に原料多結晶を、
下軸に種結晶を保持し、その接触部を高周波コイルで加
熱溶融し、種結晶を回転させながら上下軸を下降させて
単結晶を成長させる方法で、他の物質との接触が無いの
で高純度で高抵抗率の単結晶が得られる。2. Description of the Related Art Conventionally, there have been FZ (floating zone) method and CZ (Czochralski) method as methods for producing semiconductor silicon single crystals. In the FZ method, the raw material polycrystal is on the upper axis,
A method of holding a seed crystal on the lower shaft, heating and melting the contact part with a high-frequency coil, and lowering the vertical axis while rotating the seed crystal to grow a single crystal, because there is no contact with other substances A single crystal with high purity and high resistivity can be obtained.
【0003】例えば、FZ法によって製造されたシリコ
ン単結晶中の酸素濃度は1016cm -3程度であり、CZ
(チョクラルスキ)法によって製造されたシリコン単結
晶中の酸素濃度(1018cm-3程度)に比べ低い値であ
る。従って、高耐圧デバイスの製造には、高抵抗率の半
導体基板を使用する必要がある為、FZ(フローティン
グゾーン)法によって製造されたシリコン単結晶から切
り出された半導体基板を用いていた。For example, silicon produced by the FZ method
Oxygen concentration in single crystal is 1016cm -3CZ
Silicon single bond produced by (Czochralski) method
Oxygen concentration in crystals (1018cm-3Value is lower than
It Therefore, in the manufacture of high withstand voltage devices, high resistivity half
Since it is necessary to use a conductor substrate, FZ (Floating
Section from a silicon single crystal produced by
It used the semiconductor substrate that was exposed.
【0004】一方、半導体基板に形成される導電層中に
含有される酸素は、その後の熱処理によって、酸化誘起
積層欠陥や転位のような微小結晶欠陥を発生させたり、
酸素析出物を発生させたりする原因となり、結果的に接
合のリーク電流の増大やキャリアのライフタイムの減少
といった悪影響を素子特性に及ぼすと考えられる。従っ
て、導電層中の酸素濃度は低いことが望ましい。On the other hand, the oxygen contained in the conductive layer formed on the semiconductor substrate causes a microcrystal defect such as an oxidation-induced stacking fault or a dislocation in a subsequent heat treatment,
It is considered that this may cause generation of oxygen precipitates and, as a result, adverse effects such as an increase in junction leakage current and a decrease in carrier lifetime are exerted on the device characteristics. Therefore, it is desirable that the oxygen concentration in the conductive layer is low.
【0005】以下、従来の半導体基板の導電層形成方法
を図面を用いて説明する。図2は、従来の半導体基板の
導電層形成方法を示す工程概略図である。図2(a)に
おいて、FZ法によって製造されたシリコンの半導体基
板1に熱酸化によってマスク酸化膜2を形成し、このマ
スク酸化膜2上にレジスト3をパターニングする。A conventional method for forming a conductive layer on a semiconductor substrate will be described below with reference to the drawings. 2A to 2D are schematic process diagrams showing a conventional method for forming a conductive layer on a semiconductor substrate. In FIG. 2A, a mask oxide film 2 is formed by thermal oxidation on a silicon semiconductor substrate 1 manufactured by the FZ method, and a resist 3 is patterned on the mask oxide film 2.
【0006】次に、図2(b)において、レジスト3を
マスクにしてマスク酸化膜2をエッチングしてレジスト
3を除去する。そして図2(c)において、熱酸化によ
って半導体基板1上にバッファー酸化膜20を形成した
後、このバッファー酸化膜20越しに所望の導電型の不
純物4をマスク酸化膜2をマスクにして半導体基板1に
イオン注入する。この場合、バッファー酸化膜20はイ
オン注入のダメージを吸収する為のものである。次に、
図2(d)において、全面をさらに熱酸化させると共に
不純物4を半導体基板1に熱拡散させ、導電層60を形
成する。Next, in FIG. 2B, the mask oxide film 2 is etched by using the resist 3 as a mask to remove the resist 3. Then, in FIG. 2C, after the buffer oxide film 20 is formed on the semiconductor substrate 1 by thermal oxidation, a desired conductive type impurity 4 is masked over the buffer oxide film 20 using the mask oxide film 2 as a mask. 1 is ion-implanted. In this case, the buffer oxide film 20 is for absorbing damage due to ion implantation. next,
In FIG. 2D, the entire surface is further thermally oxidized and the impurities 4 are thermally diffused into the semiconductor substrate 1 to form the conductive layer 60.
【0007】[0007]
【発明が解決しようとする課題】このような従来の技術
にあっては、マスク酸化膜2を形成する工程(図2
(a))、バッファー酸化膜20を形成する工程(図2
(c))、不純物4を熱拡散する熱酸化工程(図2
(d))、の計三回の工程で、導電層60を形成する表
面部分に酸素が取り込まれ、後に熱処理を経て素子が形
成された場合、接合のリーク電流が増大したりキャリア
のライフタイムが減少するといった悪影響が素子特性に
及ぼされていた。In such a conventional technique, the step of forming the mask oxide film 2 (see FIG. 2).
(A)), a step of forming the buffer oxide film 20 (FIG. 2)
(C)), thermal oxidation step of thermally diffusing the impurities 4 (FIG. 2)
In a total of three steps (d)), when oxygen is taken into the surface portion forming the conductive layer 60 and a device is formed through heat treatment later, the leak current of the junction increases or the carrier lifetime is increased. The device characteristics were adversely affected by the decrease of the element.
【0008】一方、シリコン単結晶中の酸素は、熱処理
をすることによって酸素析出物、微小欠陥を結晶内部に
発生させ、導電層60中の欠陥及び不純物を取り込んで
除去するゲッタリング効果を生むが、FZ法によって製
造された半導体基板1は、酸素濃度が低いことからこの
ゲッタリング効果を期待できない。従って、熱処理回数
が多いほど、導電層60中に微小結晶欠陥が発生する可
能性が高い、すなわち素子特性に悪影響が及ぼされる可
能性が高いと言うことができる。On the other hand, oxygen in the silicon single crystal produces oxygen precipitates and minute defects inside the crystal by heat treatment, and produces a gettering effect of taking in and removing defects and impurities in the conductive layer 60. Since the semiconductor substrate 1 manufactured by the FZ method has a low oxygen concentration, this gettering effect cannot be expected. Therefore, it can be said that the larger the number of heat treatments, the higher the possibility that microcrystalline defects will occur in the conductive layer 60, that is, the possibility that the element characteristics will be adversely affected.
【0009】本発明は、従来の有するこのような問題点
に鑑みてなされたものであり、その目的とするところ
は、導電層を形成するまでの熱酸化工程を極力少なくさ
せ、素子特性に与える悪影響を抑えてより最適化された
半導体基板の導電層形成方法を提供することである。The present invention has been made in view of the above conventional problems, and an object of the present invention is to reduce the thermal oxidation step until the formation of the conductive layer as much as possible and to give the device characteristics. An object of the present invention is to provide a more optimized conductive layer forming method for a semiconductor substrate while suppressing adverse effects.
【0010】[0010]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、所望の導電型の不純物をフローティング
ゾーン法で製造された半導体基板に直接イオン注入する
工程と、前記イオン注入によって形成されるダメージ層
をアルカリ洗浄で除去した後前記不純物を前記半導体基
板中に熱拡散させる工程と、を具備することを特徴とす
る半導体基板の導電層形成方法である。In order to achieve the above object, the present invention provides a step of directly ion-implanting an impurity of a desired conductivity type into a semiconductor substrate manufactured by a floating zone method, and forming by the ion implantation. And then thermally diffusing the impurities into the semiconductor substrate after removing the damaged layer by an alkali cleaning, the method for forming a conductive layer of a semiconductor substrate.
【0011】[0011]
【作用】このような本発明では、半導体基板に直接イオ
ン注入するので、イオン注入のバッファー酸化膜を形成
する熱酸化工程が不必要になり、アルカリ洗浄はイオン
注入後の半導体基板のダメージ層を除去する。In the present invention as described above, since the ions are directly implanted into the semiconductor substrate, the thermal oxidation step of forming the buffer oxide film for the ion implantation is unnecessary, and the alkali cleaning removes the damaged layer of the semiconductor substrate after the ion implantation. Remove.
【0012】[0012]
【実施例】次に、本発明の実施例について図面を用いて
説明する。尚、以下の図面において、図2と重複する部
分は同一番号を付してその説明は適宜に省略する。図1
は本発明による半導体基板の導電層形成方法を示す工程
概略図である。図1(a)において、FZ法によって製
造されたシリコンの半導体基板1に熱酸化によってマス
ク酸化膜2を形成し、このマスク酸化膜2上にレジスト
3をパターニングする。Embodiments of the present invention will now be described with reference to the drawings. In the following drawings, the same parts as those in FIG. 2 are designated by the same reference numerals, and the description thereof will be appropriately omitted. Figure 1
FIG. 3 is a process schematic view showing a method for forming a conductive layer on a semiconductor substrate according to the present invention. In FIG. 1A, a mask oxide film 2 is formed on a semiconductor substrate 1 of silicon manufactured by the FZ method by thermal oxidation, and a resist 3 is patterned on the mask oxide film 2.
【0013】次に、図1(b)において、レジスト3を
マスクにしてマスク酸化膜2をエッチングしてレジスト
3を除去する。そして所望の導電型の不純物4をマスク
酸化膜2をマスクにして半導体基板1に直接イオン注入
する。Next, in FIG. 1B, the mask oxide film 2 is etched using the resist 3 as a mask to remove the resist 3. Then, impurities 4 of a desired conductivity type are directly ion-implanted into the semiconductor substrate 1 using the mask oxide film 2 as a mask.
【0014】次に図1(c)において、イオン注入によ
るダメージ層5をアルカリ洗浄液として例えばNH4O
H+H2O2+H2Oの混合液で除去し、さらにHCl+
H2O2+H2Oで洗浄する。そして、図1(d)におい
て、全面を熱酸化すると共に不純物4を半導体基板1に
熱拡散させ、導電層6を形成する。Next, in FIG. 1 (c), the damage layer 5 due to the ion implantation is used as an alkaline cleaning solution, for example, NH 4 O.
H + H 2 O 2 + H 2 O was removed with a mixture, and HCl +
Wash with H 2 O 2 + H 2 O. Then, in FIG. 1D, the entire surface is thermally oxidized and the impurities 4 are thermally diffused into the semiconductor substrate 1 to form the conductive layer 6.
【0015】以上のような工程によれば、イオン注入の
ダメージを吸収する為のバッファー酸化膜を形成する工
程がないので、導電層6を形成する表面部分に酸素が取
り込まれる工程は、マスク酸化膜2の形成(図1
(a))、不純物4を熱拡散する熱酸化工程(図1
(d))、の計二回と減少し、後に熱処理を経て素子が
形成された場合に、接合のリーク電流が増大したりキャ
リアのライフタイムが減少するという悪影響を素子に与
える可能性を低くすることができる。According to the above steps, there is no step of forming the buffer oxide film for absorbing the damage of the ion implantation, so that the step of introducing oxygen into the surface portion forming the conductive layer 6 is performed by mask oxidation. Formation of membrane 2 (Fig. 1
(A)), a thermal oxidation step of thermally diffusing the impurities 4 (see FIG. 1).
(D)) is reduced twice in total, and when the element is formed after the heat treatment, it is less likely that the element is adversely affected such that the junction leakage current increases and the carrier lifetime decreases. can do.
【0016】[0016]
【発明の効果】本発明は、以上説明したように、フロー
ティングゾーン法で製造された半導体基板に不純物を直
接イオン注入し、イオン注入によって形成されるダメー
ジ層をアルカリ洗浄で除去し、不純物を半導体基板中に
熱拡散させるように構成されているので、導電層を形成
するまでの熱酸化工程を極力少なくさせ、素子特性に与
える悪影響を抑えてより最適化された半導体基板の導電
層形成方法を提供することができる。As described above, according to the present invention, impurities are directly ion-implanted into a semiconductor substrate manufactured by the floating zone method, and a damaged layer formed by ion-implantation is removed by alkali cleaning. Since it is configured to diffuse heat into the substrate, the thermal oxidation process until the conductive layer is formed can be minimized, and the adverse effect on the device characteristics can be suppressed to achieve a more optimized conductive layer forming method for a semiconductor substrate. Can be provided.
【図1】本発明による半導体基板の導電層形成方法を示
す工程概略図である。FIG. 1 is a schematic process diagram showing a method for forming a conductive layer on a semiconductor substrate according to the present invention.
【図2】従来の半導体基板の導電層形成方法を示す工程
概略図である。FIG. 2 is a process schematic view showing a conventional conductive layer forming method for a semiconductor substrate.
1 半導体基板 4 不純物 5 ダメージ層 1 Semiconductor substrate 4 Impurity 5 Damage layer
フロントページの続き (72)発明者 上野 利幸 東京都武蔵野市中町2丁目9番32号 横河 電機株式会社内Front page continuation (72) Inventor Toshiyuki Ueno 2-9-32 Nakamachi, Musashino-shi, Tokyo Yokogawa Electric Co., Ltd.
Claims (1)
ーン法で製造された半導体基板に直接イオン注入する工
程と、 前記イオン注入によって形成されるダメージ層をアルカ
リ洗浄で除去した後前記不純物を前記半導体基板中に熱
拡散させる工程と、 を具備することを特徴とする半導体基板の導電層形成方
法。1. A step of directly ion-implanting an impurity of a desired conductivity type into a semiconductor substrate manufactured by a floating zone method, and a step of removing a damaged layer formed by the ion-implantation by alkali cleaning, and then removing the impurity by the semiconductor. A method of forming a conductive layer on a semiconductor substrate, comprising: a step of thermally diffusing into the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31704892A JPH06163596A (en) | 1992-11-26 | 1992-11-26 | Method for formation of conductive layer of semiconductor substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31704892A JPH06163596A (en) | 1992-11-26 | 1992-11-26 | Method for formation of conductive layer of semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06163596A true JPH06163596A (en) | 1994-06-10 |
Family
ID=18083840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31704892A Pending JPH06163596A (en) | 1992-11-26 | 1992-11-26 | Method for formation of conductive layer of semiconductor substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06163596A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897232A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Manufacture of semiconductor device |
CN110931348A (en) * | 2019-11-19 | 2020-03-27 | 天津中环领先材料技术有限公司 | Large-size silicon wafer alkaline corrosion cleaning device and cleaning process |
-
1992
- 1992-11-26 JP JP31704892A patent/JPH06163596A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0897232A (en) * | 1994-09-29 | 1996-04-12 | Nec Corp | Manufacture of semiconductor device |
CN110931348A (en) * | 2019-11-19 | 2020-03-27 | 天津中环领先材料技术有限公司 | Large-size silicon wafer alkaline corrosion cleaning device and cleaning process |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6350703B1 (en) | Semiconductor substrate and production method thereof | |
JPH0475655B2 (en) | ||
JPH06232141A (en) | Manufacture of semiconductor substrate and solid-state image pick up device | |
JP2006313922A (en) | Solid-state imaging device, manufacturing method thereof, si substrate, and manufacturing method of semiconductor substrate | |
JP2735407B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH06163596A (en) | Method for formation of conductive layer of semiconductor substrate | |
JPH04130731A (en) | Manufacture of semiconductor integrated circuit device | |
JPH11288942A (en) | Manufacture of semiconductor device | |
JPS6326541B2 (en) | ||
JPH077768B2 (en) | Method for manufacturing semiconductor device | |
US6884701B2 (en) | Process for fabricating semiconductor device | |
JPH0422876B2 (en) | ||
KR0132002B1 (en) | Fabrication method of simox wafer | |
KR890004873B1 (en) | Oxygen concentration of semiconductor wafer | |
JP4075602B2 (en) | SIMOX wafer manufacturing method and SIMOX wafer | |
JPH1187258A (en) | Manufacture of semiconductor device | |
JPH05121399A (en) | Manufacture of semiconductor integrated circuit device | |
JPH0339998B2 (en) | ||
JPS62219529A (en) | Manufacture of semiconductor device | |
JPH0434300B2 (en) | ||
JPS60176241A (en) | Manufacture of semiconductor substrate | |
JP2783123B2 (en) | Semiconductor substrate and method of manufacturing the same | |
JPH04328846A (en) | Manufacture of semiconductor device | |
JPH0351295B2 (en) | ||
JPS6066857A (en) | Manufacture of solid-state image pickup element |