JPH06149653A - 複数バージョンのメモリ空間管理方式 - Google Patents

Abstract

(57)【要約】 【目的】 本発明の目的は、複数のバージョンのメモリ
空間を効率的に管理することができる複数バージョンの
メモリ空間管理方式を提供することである。 【構成】 本発明は、処理ユニット１からの読み出しア
クセスに対しては、時空間管理メモリ２からバージョン
レジスタ１１にセットされている値と等しいかより古い
（バージョンが小さい）が転送され、処理ユニット１か
らの書き換えアクセスに対しては、時空間管理メモリか
らバージョンレジスタ１１にセットされている値と等し
いバージョンのデータが時空間管理メモリ２内に自律的
に生成され、書き換えは、時空間管理メモリ２内のデー
タに対してのみ行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数バージョンのメモ
リ空間管理方式に係り、特に、情報処理装置において、
処理ユニットがメインメモリの複数バージョンのメモリ
空間を効率良く管理するための複数バージョンのメモリ
空間管理方式に関する。

【０００２】

【従来の技術】メインメモリに格納したプログラムを処
理ユニットで実行する無中断型の情報処理装置は、プロ
グラムの改良のために、メインメモリ上のプログラム又
はデータの一部を変更（バージョンアップ）する場合が
ある。この時、変更誤り、又は変更が正しくメインメモ
リに反映されず、新バージョンのプログラムが正しく動
作しない場合には、プログラム及びデータを変更前の状
態（旧バージョン）に戻す必要がある。

【０００３】さらに、旧バージョンのプログラムを処理
ユニットで実行する合間に新バージョンのプログラムが
正しく動作しない原因を診断するために、新バージョン
のメインメモリの内容を解析プログラムによって解析す
る必要がある。

【０００４】従来の複数バージョンのプログラムの管理
方法においては、以下のメインメモリを２面使用する方
法と、メインメモリを分割する２つの方法がある。

【０００５】（ａ）メインメモリを２面使用する方法 この方法は、処理ユニットがアクセス可能なメインメモ
リを２面（ここでは、Ａ面及びＢ面と呼ぶ）を設け、新
旧バージョンのプログラム及びデータをそれぞれＡ面の
メインメモリに格納されているプログラム及びデータを
アクセスして、新バージョンのプログラムを実行する。

【０００６】新バージョンのプログラムの実行中に誤っ
た動作を検出すると、レジスタ等にモードをセットする
ことによって、ハードウェアを用いてアクセスするメイ
ンメモリをＢ面に切り替え、旧バージョンのプログラム
を実行する。

【０００７】解析プログラムは、処理ユニット上で断続
的に本来の処理の合間に実行され、レジスタのモードを
セットすることで、アクセスするメインメモリをＡ面に
切り替えて、誤動作の原因解析を行う。

【０００８】（ｂ）メインメモリを分割する方法 処理ユニットがアクセス可能なメインメモリのアドレス
空間を２つに分割（ここでは空間（Ａ）及び空間
（Ｂ））し、新旧バージョンのプログラム及びデータを
それぞれ空間（Ａ）及び空間（Ｂ）に格納する。処理ユ
ニットは空間（Ａ）のプログラム及びデータをアクセス
して新バージョンのプログラムを実行する。新バージョ
ンのプログラムの実行中に誤った動作を検出すると、予
め定められた空間（Ｂ）のプログラムの開始アドレスに
分岐（プログラムの制御を移行）することによって、以
後のアクセスする空間を空間（Ｂ）に切り替え、旧バー
ジョンのプログラムを実行する。

【０００９】解析プログラムは処理ユニット上で断続的
に本来の処理の合間に実行され、空間（Ａ）にアクセス
することによって誤動作の原因解析を行う。

【００１０】

【発明が解決しようとする課題】しかしながら、上記
（ａ），（ｂ）の方法では、新バージョン及び旧バージ
ョンのプログラムとデータを管理するために２倍のメイ
ンメモリが必要になるという欠点がある。

【００１１】また、一般にバージョンアップでは、従来
のプログラムまたはデータの全てが変更になる場合より
も、一部のプログラムまたは、データが変更になる場合
が多いので、上記（ａ），（ｂ）の方法では、メインメ
モリ上に冗長なプログラム及びデータが格納されること
になる。

【００１２】さらに、上記（ｂ）の方法では、新バージ
ョンのプログラムの実行中に誤った動作を検出した場合
に、分岐する旧バージョンのアドレスを新バージョンの
プログラムに予め組み込む必要がある。

【００１３】本発明は上記の点に鑑みなされたもので、
上記欠点を除去し、メインメモリの容量が少なくで済
み、新バージョンのプログラムの実行中に誤動作を検出
した場合に新バージョンのプログラムに旧バージョンの
プログラムの開始アドレス等を保持せずに、複数のバー
ジョンのメモリ空間を効率的に管理することができる複
数バージョンのメモリ空間管理方式を提供することを目
的とする。

【００１４】

【課題を解決するための手段】図１は本発明の原理構成
を示す。

【００１５】本発明の複数バージョンのメモリ空間管理
方式は、複数のブロックに分割されるアドレス空間を有
するメインメモリ５と、ブロックを指定するアドレス情
報を格納するアドレス情報部２０１、ブロックの内容を
格納するブロック情報部２０２、ブロック情報部２０２
に格納されているブロックのバージョンの新旧を示す情
報を格納するバージョン情報部２３０３、各部の情報が
有効であるか否かを示すバリット部２０４を含む複数の
エントリを有する時空間管理メモリ２と、実行中の処理
が時空間管理メモリ２にアクセスするアドレス空間のバ
ージョンを通知するバージョン通知手段１１０と、メモ
リバス３を介してメインメモリ４のブロックにアクセス
する際に、ブロックを指定するためのアドレス情報１１
７、読み出し指示または書き換えを指示するアクセス種
別１１２を、書き換えを行う際には更新データをメモリ
バス３に出力する出力手段１１３を有する処理ユニット
１より構成される。

【００１６】また、本発明の複数バージョンのメモリ空
間管理方式は、処理ユニット１がメモリバス３を介して
メインメモリ４のブロックを読み出す際に、時空間管理
メモリ２がメモリバス３に出力されたアドレス情報で指
定されるブロックをブロック情報部２０２に格納し、処
理ユニット１で実行中の処理がアクセスする時空間管理
メモリのアドレス空間のバージョンの値に比べ、時空間
管理メモリ２のバージョン情報部２０３に格納されてい
るバージョンが等しいか又はより古いバージョンのエン
トリが１つ以上存在している場合に、時空間管理メモリ
２内のエントリの中で最もバージョンが新しいエントリ
のブロック情報部２０２に格納されているブロックをア
ドレス出力元の処理ユニット１の要求に従って読み出
し、それ以外の場合にはメインメモリ４から読み出す。

【００１７】さらに、本発明の複数バージョンのメモリ
空間管理方式は、処理ユニット１がメモリバス３を介し
てメインメモリ４のブロックに書き換え指示を行う場合
に、時空間管理メモリ２はメモリバス３に出力されたア
ドレス情報で指定されるブロックをブロック情報部２０
２に格納し、処理ユニット１で実行中の処理がアクセス
するアドレス空間のバージョンが時空間管理メモリ２の
バージョン情報部２０３に格納されているバージョンと
一致している場合には、時空間管理メモリの当エントリ
のブロック情報部２０２に格納されているブロックをア
ドレス出力元の処理ユニットからの指示に従って書き換
え、時空間管理メモリ２は、メモリバス３に出力された
アドレス情報で指定されるブロックをブロック情報部２
０２に格納し、処理ユニット１で実行中の処理がアクセ
スするアドレス空間のバージョンがバージョン情報部に
格納されているバージョンより古いバージョンのエント
リが１つ以上存在している場合に、時空間管理メモリ２
内のエントリの中で最もバージョンが新しいエントリの
ブロック情報部２０２に格納されているブロックと、当
該ブロックを指定するためのアドレス情報及び処理ユニ
ットで実行中の処理がアクセスするアドレス空間のバー
ジョンをそれぞれ予め定められた手続きに従って選択し
たエントリのブロック情報部、アドレス情報部、バージ
ョン情報部に格納し、エントリのブロック情報部に格納
されているブロックをアドレス出力元の処理ユニットか
らの指示に従って書き換え、時空間管理メモリ２のエン
トリは、メモリバス３に出力されたアドレス情報で指定
されるブロックをブロック情報部２０２に格納し、処理
ユニット１で実行中の処理がアクセスするアドレス空間
のバージョンがバージョン情報部２０３に格納されてい
るバージョンに等しいか又はより古いバージョンのエン
トリが存在しない場合、予め定められた手続きに従って
エントリを選択し、メインメモリ４上のブロックとブロ
ックを指定するための情報及び処理ユニット１で実行中
の処理がアクセスするアドレス空間のバージョンをそれ
ぞれエントリのブロック情報部２０２、アドレス情報部
２０１、バージョン情報部２０３に格納し、エントリの
ブロック情報部２０２に格納されているブロックをアド
レス出力元の処理ユニット１からの指示に従って書き換
える。

【００１８】また、本発明の複数バージョンのメモリ空
間管理方式は、処理ユニットが時空間管理メモリ２に対
してバージョンが異なるアドレス空間の内容を重合わせ
る処理であるフラッシュの指示を行ったとき、時空間管
理メモリ２は、バージョン情報部２０３に格納されてい
る値と処理ユニットから通知されたバージョンとが予め
定められた組み合わせの全てのエントリのブロック情報
部に格納されているブロックの内容でアドレス情報部２
０１に格納されているアドレスで指定されるメインメモ
リのブロックを書き換える。

【００１９】また、本発明の複数バージョンのメモリ空
間管理方式は、処理ユニットが時空間管理メモリに対し
てエントリの無効化処理であるパージの指示を行ったと
き、時空間管理メモリはバージョン情報部２０３に格納
されている値と処理ユニット１から通知されたバージョ
ンとが予め定められた組み合わせの全てのエントリのバ
リッド部２０４にエントリが無効であることを示す情報
をセットする。

【００２０】

【作用】本発明は、処理ユニットが時空間管理メモリに
バージョン情報を通知し、時空間管理メモリが処理ユニ
ットが出力したアドレスで指定されるデータが時空間管
理メモリ内の有効な（バリッド部に有効を示す情報がセ
ットされている）エントリに格納され、かつ当該エント
リのバージョン情報に格納されている値と処理ユニット
が通知したバージョン情報との値を比較し、以下に示す
条件に従ってデータのアクセスを行う複数バージョンの
メモリ空間を管理する。

【００２１】ａ）処理ユニットからのアクセス種別が読
み出しの場合には、処理ユニットが出力したバージョン
と比較し、等しいかまたは、古いバージョンのデータが
時空間管理メモリに１つ以上存在していれば、それらの
中から最新のバージョンデータを読み出す。処理ユニッ
トが出力したバージョンに等しいかまたはより古いバー
ジョンのデータが時空間管理メモリに存在していなけれ
ば（新しいバージョンのみが存在する場合も含む）、メ
インメモリからデータを読み出す。

【００２２】ｂ）処理ユニットからのアクセス種別が書
き換えの場合、処理ユニットが出力したバージョンのデ
ータが存在しない時には、新たに等しいバージョンのデ
ータを生成して書き換えを行う。

【００２３】これにより、メインメモリ２面（複数）も
つ事もなく、メインメモリのアドレス空間を２つ（複
数）に分割する事もなく、変更を行った部分のプログラ
ム及びデータのみが時空間管理メモリ内に格納され、処
理ユニットから出力するバージョン情報を変更すること
によって、２つ（複数）のメモリ空間を切り替えて使用
することができる。

【００２４】

【実施例】以下、本発明の実施例を図面とともに詳細に
説明する。

【００２５】図２は、本発明の第１の実施例の情報処理
装置の構成図である。

【００２６】本発明の情報処理装置は、処理ユニット
１、時空間管理メモリ２、メモリバス３、メインメモリ
４及び、バスマスタコントローラ５により構成される。

【００２７】処理ユニット１は、プロセッサ１０、時空
間管理メモリ２に実行中の処理がアクセスするアドレス
空間のバージョンを通知するバージョンレジスタ１１、
バスコントーラ１２、上記の各部を接続するプロセッサ
バス１００、バージョンレジスタ１１とバスコントロー
ラ１１を接続する信号線１０３、バスマスタコントロー
ラ５と、バスコントローラ１２を接続する信号線１０
１、１０２により構成される。

【００２８】時空間管理メモリ２は、複数のエントリを
含むブロック管理部２１、バスコントローラ２２、ブロ
ック管理部２１とバスコントローラ２２を接続する信号
線２０３、２０４、バスマスタコントローラ５と時空間
管理メモリ２を接続する信号線２０１、２０２により構
成される。

【００２９】メインメモリ４は複数のブロックに分割さ
れている。

【００３０】メモリバス３は、アドレスバス３１、デー
タバス３２、リード／ライトバス３３、バージョンバス
３４、転送応答バス３５、リトライ応答バス３６からな
る。

【００３１】図３は本発明の時空間管理メモリのブロッ
ク管理部が有するエントリの例を示す。

【００３２】ブロック管理部２１の各エントリは、アド
レス情報部２１１、ブロックデータ部２１２、バージョ
ン情報部２１３、バリッド部２１４、比較器２１５，２
１６、アンドゲート２１７，２１８，２１９、信号線２
２０，２２１，２２３、出力信号線２２４，２２５より
構成される。

【００３３】アドレス情報部２１１は、メインメモリ４
のブロックのアドレスを格納する。ブロックデータ部２
１２は、メインメモリ４のブロックのデータを格納す
る。バージョン情報部２１３は、ブロックデータ部２１
２に格納されているブロックのバージョンを格納する。
バリッド部２１３は、エントリに格納されている各部の
内容が有効であるか無効であるかを示す。比較器２１５
は、アドレスバス３１に出力されたメインメモリ４のブ
ロックアドレスが信号線２２０に入力されたときに、ア
ドレス情報部２１１の内容と信号線２２０の内容とが一
致した時に出力を“オン”とする。アンドゲート２１７
は、比較器２１５の出力が“オン”でかつバリット部２
１４の値が「１（有効）」である場合に出力を“オン”
とする。比較器２１６は、バージョンバス３４に出力さ
れたバージョンが信号線２２１に入力された時にバージ
ョン情報部２１３の内容と信号線２２１の内容とが一致
した時に信号線２２２の出力を“オン”とし、バージョ
ン情報部２１３の内容より信号線２２１の内容が大きい
ときに、信号線２２３の出力を“オン”とする。アンド
ゲート２１８は、アンドゲート２１７の出力が“オン”
でかつ信号線２２２が“オン”の場合に出力信号２２４
を“オン”とする。アンドゲート２１９は、アンドゲー
ト２１７の出力が“オン”でかつ信号線２２３が“オ
ン”の場合に出力信号線２２５を“オン”とする。

【００３４】以下、本発明の第１の実施例の動作につい
て説明する。

【００３５】本実施例においては、処理ユニット１のバ
ージョンレジスタ１１、メモリバス３のバージョンバス
３４及び時空間管理メモリ２のブロック管理部２１のバ
ージョン情報部２１３の値（バージョン）は、値が小さ
い程古いバージョンを意味するものとする。

【００３６】また、メインメモリ４のアドレスａで指定
されるデータを含むブロックをＢａとし、ブロセッサ１
０がブロックＢａをアクセスする場合の動作を以下に説
明する。

【００３７】図４は本発明の第１の実施例の動作を示す
フローチャートを示す。同図は、処理ユニット１からの
アクセスに対する時空間管理メモリ２での処理であり、
論理回路を用いることによって、この処理の予め定めら
れた時間（処理ユニット１がメモリバス３を介して行っ
たアクセスの処理を中止可能な時間）以内に実行され
る。

【００３８】ステップ１００：処理ユニット１のプロセ
ッサ１０は、メインメモリ４のアドレスａで指定される
ブロックＢａのデータの読み出し又は書き換えアクセス
を行う場合に、プロセッサバス１００にアドレスａ、読
み出しまたは書き換えの種別、書き換えデータ（書き換
えの場合のみ）を出力し、処理ユニット１のバスコント
ローラ１２は以下のような処理を行う。

【００３９】バスコントローラ１２は、信号線１０１を
介してメモリバス３の使用要求をバスマスタコントロー
ラ５に知らせる。バスマスタコントローラ５は、予め定
められた手続きに従い、処理ユニット１または時空間管
理メモリ２のいずれか一方にのみ、メモリバス３の使用
許可を与える。信号線１０２を介してメモリバス３の使
用許可がバスコントローラ１２に与えられたとき、バス
コントローラ１２はアドレスバス３１上にアドレスａを
出力する。

【００４０】ステップ１０１：時空間管理メモリ２のブ
ロック管理部２１内の全エントリの信号線２２０にアド
スａのアドレス情報を入力する。

【００４１】ステップ１０２：処理ユニット１は、バー
ジョンパス３４に信号線１０３を介してバージョンレジ
スタ１１の値を出力する。

【００４２】ステップ１０３：リード／ライトバス３３
に「読み出し」または「書き換え」を出力し、「書き換
え」の場合には書き換えデータをデータバス３２に出力
する。このとき、リード／ライトバス３３に「読み出
し」が出力されている場合にはステップ２００の読み出
し要求処理を実行し、「書き換え」が出力されている場
合にはステップ３００の書き換え要求処理を実行する。

【００４３】・読み出し要求（エントリＥあり） 時空間メモリ２のバスコントローラ２２は、メモリバス
３のアドレスバス３１、データバス３２、リード／ライ
トバス３３、バージョンバス３４を監視し、信号線２０
３及び信号線２０４を介して相互に情報の受け渡しを行
う。

【００４４】図５は本発明の第１の実施例の読み出し要
求の場合の動作を示すフローチャートである。

【００４５】ステップ２００：ブロック管理部２１のエ
ントリのアンドゲート２１８の出力信号線２２４または
アンドゲート２１９の出力信号線２２５が“オン”とな
るアドレスａのデータを含むブロックＢａを格納する有
効なエントリで、かつバージョンバス３４に出力された
値が当該エントリのバージョン情報部２１３に格納され
ている値より大きいか、または等しいエントリが存在す
る場合にはステップ２０１に移行し、存在していない場
合にはステップ２５０以降の処理を実行する。

【００４６】ステップ２０１：アンドゲート２１８の出
力信号線２２４が“オン”となるエントリが存在すれ
ば、ステップ２０２に移行し、アンドゲート２１８の出
力信号線２２４が“オン”であるエントリが存在しなけ
れば、ステップ２０３に移行する。

【００４７】ステップ２０２：そのエントリを以下エン
トリＥとし、ステップ２０４に移行する。

【００４８】ステップ２０３：信号線２２４が“オン”
であるエントリが存在しなければ、出力信号線２２５が
“オン”であるエントリの中でバージョン情報部２１３
の値が最大のエントリ（バージョンパス３４に出力され
たバージョンより古いバージョンの中で最も新しいブロ
ックＢａを格納しているエントリ）を以下エントリＥと
する。

【００４９】ステップ２０４：処理ユニット１がアクセ
ス可能（バージョン情報部２１３のバージョンがバージ
ョンレジスタ１１の値より小さい）なブロックＢａの最
新バージョンは、エントリＥのブロックデータ部２１２
に格納されているブロックＢａを時空間管理メモリ２の
バスコントローラ２２に転送する。

【００５０】ステップ２０５：バスコントローラ２２
は、データバス３２にブロックＢａを出力し、転送応答
バス３５を介して処理ユニット１のバスコントローラ１
２に応答を出力したことを通知する。

【００５１】ステップ２０６：処理ユニット１のバスコ
ントローラ１２はデータバス３２から入力したブロック
Ｂａのアドレスａで指定されるデータをブロセッサバス
１００を介してプロセッサ１０に転送する。

【００５２】ステップ２０７：メインメモリ４は転送応
答バス３５を介して読み出しが時空間管理メモリ２で行
われたことを知り、処理ユニット１がメモリバス３上に
出力した読み出しアクセスの処理を中止する。

【００５３】ステップ２０８：バスコントーラ１２は信
号線１０１を介してメモリバス３の使用を終了したこと
をバスマスタコントローラ５に通知する。

【００５４】・読み出し要求（エントリＥなし） 図６は本発明の第１の実施例の読み出し要求の場合であ
り、かつ全てのエントリの信号線が“オフ”の場合の処
理の動作を示すフローチャートを示す。

【００５５】以下に示すフローチャートは、アドレスａ
のデータを含むブロックＢａを格納する有効なエントリ
で、かつバージョンバス３４に出力された値が当該エン
トリのバージョン情報部２１３に格納されている値より
大きいエントリが存在しない場合（全てのエントリの信
号線２２４及び２２５“オフ”）の動作である。

【００５６】ステップ２５０：時空間管理メモリ２のバ
スコントローラ２２は転送応答バス３５及びリトライ応
答バス３６に信号を出力しない。

【００５７】ステップ２５１：予め定められた時間が経
過しても、時空間管理メモリ２のバスコントローラ２２
が転送応答バス３５またはリトライ応答バス３６に信号
を出力しないと、メインメモリ４はブロックＢａをデー
タバス３２に出力する。

【００５８】ステップ２５２：メインメモリ４は、転送
応答バス３５を介してバスコントローラ１２に応答を出
力したことを通知する。

【００５９】ステップ２５３：処理ユニット１のバスコ
ントローラ１２は、データバス３２から入力されたブロ
ックＢａのアドレスａで指定されるデータをプロセッサ
バス１００を介してプロセッサ１０に転送する。

【００６０】ステップ２５４：処理ユニット１のバスコ
ントローラ１２は信号線１０１を介してメモリバス３の
使用を終了したことをバスマスタコントローラ５に通知
する。

【００６１】上記のように、読み出し要求があった場合
に、時空間メモリ２から処理ユニット１のバージョンレ
ジスタ１１にセットされている値と等しいかより古い
（バージョンが小さい）エントリのブロックが転送され
る。従って、処理ユニット１はバージョンレジスタ１１
の内容を変更することにより複数バージョンのメモリ空
間を相互に切り替えてアクセスすることができる。

【００６２】・「書き換え要求」の場合の処理 次に処理ユニット１がメモリバスを介して「書き換え」
要求を行った場合について説明する。処理ユニット１が
書き換え要求を行う場合に、ブロック管理部２１のアン
ドゲート２１８の出力信号線２２４が“オン”となる場
合と、アンドゲート２１９の出力信号２２５が“オン”
となる場合がある。

【００６３】ここで出力信号線２２４が“オン”となる
場合は、信号線２２１の入力とバージョン情報部２１３
の値が一致しており、信号線２２０の入力とアドレス情
報部２１１の入力が一致し、その信号がアンドゲート２
１７にバリット部２１４の値と共に入力される。

【００６４】 ・書き換え要求（出力信号線２２４が“オン”の場合） 図７は本発明の第１の実施例の書き換え要求の場合の動
作を示すフローチャートを示す。

【００６５】ステップ３００：アドレスａのデータを含
むブロックＢａを有効なエントリで、かつバージョンパ
ス３４に出力された値が当該エントリのバージョン情報
部２１３に格納される値と等しいエントリが時空間管理
メモリ２に存在する場合についての処理であり、本ステ
ップでは、アンドゲート２１８の出力信号線２２４が
“オン”であるエントリが存在するかを判断する。アン
ドゲート２１８の出力信号線２２４が“オフ”の場合に
はステップ３１０に移行する。

【００６６】ステップ３０１：ステップ３００におい
て、アンドゲート２１８の出力信号線２２４が“オン”
であるエントリを以下エントリＥとする。

【００６７】ステップ３０２：エントリＥのブロックデ
ータ部２１２に格納されているブロックＢａのアドレス
ａで指定されるデータをデータバス３２に出力する。

【００６８】ステップ３０３：エントリＥのブロックデ
ータ部２１２に格納されているブロックＢａのアドレス
ａで指定されるデータを書き換えデータで更新する。

【００６９】ステップ３０４：時空間管理メモリ２のバ
スコントローラ２２は、転送応答バス３５を介して処理
ユニット１のバスコントローラ１２及びメインメモリ４
に書き換えを行ったことを通知する。

【００７０】ステップ３０５：処理ユニット１のバスコ
ントローラ１２は、アドレスａで指定されるデータを書
き換えた旨をプロセッサバス１００を介してプロセッサ
１０に通知する。

【００７１】ステップ３０６：メインメモリ４は転送応
答バス３５を介して書き換えが時空間管理メモリで行わ
れたこと知り、処理ユニット１がメモリバス３上に出力
した書き換えアクセスの処理を中止する。

【００７２】ステップ３０７：処理ユニット１のバスコ
ントーラ１２は、信号線１０１を介してメモリバス３の
使用終了をバスマスタコントローラ５に通知する。

【００７３】 ・書き換え要求（出力信号線２２５が“オン”の場合） ステップ３１０：アンドゲート２１９の信号出力線２２
５“オン”であれば、以下の処理を行い、“オフ”であ
れば、ステップ３５０に移行する。

【００７４】図８は本発明の第１の実施例の信号線２２
５が“オン”であるエントリが存在する場合の動作を示
すフローチャートを示す。

【００７５】ステップ３２０：本ステップアドレスａの
データを含むブロックＢａを格納するエントリで、且つ
バージョンパス３４に出力された値が当該エントリのバ
ージョン情報部２１３に格納されている値より大きいエ
ントリが存在するかを判定する。アンドゲート２１９の
出力信号線２２５が“オン”のエントリが一つ以上ある
かを判定し、“オン”となるエントリが存在しない場合
には、ステップ３５０に移行する。

【００７６】ステップ３２１：出力信号線２２５が“オ
ン”であるエントリの中でバージョン情報部２１３の値
が最大のエントリ（バージョンパス３４に出力されたバ
ージョンより古いバージョンの中で最も新しいブロック
Ｂａを格納しているエントリ）を以下エントリｅとす
る。この場合、ブロックＢの最新バージョンはエントリ
ｅのブロックデータ部２１２に格納されている。

【００７７】ステップ３２２：ブロック管理部２１は、
予め定められた手続きにより、バリッド部２１４に値
「０（無効）」がセットされているエントリから任意の
エントリを選択する。

【００７８】ステップ３２３：そのエントリをエントリ
Ｅとする。ブロック管理部２１はエントリｅのアドレス
情報部２１１及び、ブロックデータ部２１２の内容をそ
れぞれエントリＥのアドレス情報部２１１及び、ブロッ
クデータ部２１２に複写する。

【００７９】ステップ３２４：エントリＥのバリッド部
２１４に「１（有効）」をセットし、バージョン情報部
２１３にバージョンバス３４に出力された値を格納す
る。

【００８０】ステップ３２５：ブロック管理部２１は信
号線２０３を介してバスコントローラ２２からデータバ
ス３２上に出力された書き換えデータを入力する。エン
トリＥのブロックデータ部２１２に格納されているブロ
ックＢａのアドレスａで指定されるデータをデータバス
３２に出力された書き換えデータで更新する。

【００８１】ステップ３２６：時空間管理メモリ２のバ
スコントローラ２２は、転送応答バス３５を介してバス
コントーラ１２及びメインメモリ４に書き換えを行った
ことを通知する。処理ユニット１のバスコントローラ１
２はアドレスａで指定されるデータを書き換えた旨をプ
ロセッサパス１００を介してプロセッサ１０に通知す
る。メインメモリ４は転送応答バス３５を介して書き換
えが時空間管理メモリ２で行われたことを知り、処理ユ
ニット１がメモリバス３上に出力した書き換えアクセス
の処理を中止する。処理ユニット１のバスコントーラ１
２は信号線１０１を介してメモイバス３の使用を終了し
たことをバスマスタコントローラ５に通知する。

【００８２】・書き換え要求（出力信号線２２４、２２
５が“オフ”） 図９は本発明の第１の実施例の全てのエントリの信号線
２２４、２２５が“オフ”になる場合の動作を説明する
ためのフローチャートを示す。

【００８３】ステップ３５０：以降のステップは、アド
レスａのデータを含むブロックＢａを格納する有効なエ
ントリで、かつバージョンバス３４に出力された値が当
該エントリのバージョン情報部２１３に格納される値よ
り大きいエントリが存在しない場合（全てのエントリの
出力信号線２２４及び２２５が“オフ”）の動作であ
る。

【００８４】ステップ３５１：時空間管理メモリ２のブ
ロック管理部２１は信号線２０４を介してバスコントロ
ーラ２２にリトライを指示し、時空間管理メモリ２のバ
スコントローラ２２はリトライ応答バス３６を介してバ
スコントーラ１２及びメインメモリ４にリトライ要求を
通知する。バスコントローラ１２はリトライ要求が発生
したことを知り、信号線１０１を介してメモリバス３の
使用終了をバスマスタコントローラ５に通知する。処理
ユニット１のバスコントローラ１２は、予め定められた
時間が経過した後に書き換えアクセスを再度行う。メイ
ンメモリ４はリトライ応答バス３６を介してリトライ要
求が時空間管理メモリ２で発生したことを知り、処理ユ
ニット１がメモリバス３上に出力した書き換えアクセス
の処理を中止する。

【００８５】時空間管理メモリ２のバスコントーラ２２
は信号線２０１を介してメモリバス３の使用要求をバス
マスタコントローラ５に知らせる。バスマスタコントロ
ーラ５は、予め定められた手続きに従い、処理ユニット
１または時空間管理メモリ２のいずれか一方にのみメモ
リバス３の使用許可を与える。信号線２０２を介してメ
モリバス３の使用許可がバスコントローラ２２に与えら
れた時、バスコントローラ２２は、アドレスバス３１上
に処理ユニット１が出力したアドレスａを出力する。リ
ード／ライトバス３３に「読み出し」を出力する。予め
定められた時間が経過してもバスコントローラ２２が転
送応答バス３５またはリトライ応答バス３６に信号を出
力しない。メインメモリ４はブロックＢａをデータバス
３２に出力し、転送応答バス３５を介してバスコントロ
ーラ２２に応答を出力したことを通知する。

【００８６】ステップ３５２：バスコントーラ２２はデ
ータバス３２から入力したブロックＢａを信号線２０３
を介してブロック管理部２１に転送する。バスコントロ
ーラ２２は信号線２０１を介してメモリバス３の使用終
了をバスマスタコントローラ５に通知する。

【００８７】ステップ３５３：ブロック管理部２１は、
バリッド部２１４に値「０（無効）」がセットされてい
るエントリから任意のエントリを選択する。この選択さ
れたエントリをエントリＥとする。ブロック管理部２１
はエントリＥのアドレス情報部２１１にアドレスａのア
ドレス情報を格納する。

【００８８】ステップ３５４：ブロック管理部２１は、
ブロックデータ部２１２に信号線２０３を介して転送さ
れたブロックＢａの内容を格納する。

【００８９】ステップ３５５：バリッド部２１４に「１
（有効）」をセットする。ブロック管理部２１は、処理
ユニット１から出力されたバージョンの値をバージョン
バス３４を介してバージョン情報部２１３に格納する。
予め時間が経過した後、処理ユニット１のバスコントロ
ーラ１２はメモリバスの使用要求を行う。使用許可が与
えられると、アドレスａに対する書き換えアクセスを再
度実行する。このとき、アドレスａのデータを含むブロ
ックＢａを格納する有効なエントリで、かつバージョン
バス３４に出力された値が当該エントリのバージョン情
報部２１３に格納されている値と等しいエントリＥが存
在するので、以下のステップが実行される。

【００９０】・ブロック管理部２１は、信号￥線２０３
を介してバスコントローラ２２からデータバス３２上に
出力された書き換えデータを入力する。

【００９１】・エントリＥのブロックデータ部２１２に
格納されているブロックＢａのアドレスａで指定される
データを書き換えデータで更新する。

【００９２】・バスコントローラ２２は、転送応答バス
３５を介してバスコントローラ１２及びメインメモリ４
に書き換えを行ったことを通知する。

【００９３】・バスコントローラ１２はアドレスａで指
定されるデータを書き換えた旨をプロセッサバス１００
を介してプロセッサ１０に通知する。

【００９４】・メインメモリ４は転送応答バス３５を介
して書き換えが時空間管理メモリで行われたことを知
り、処理ユニット１がメモリバス３上に出力した書き換
えアクセスの処理を中止する。

【００９５】・バスコントローラ１２は信号線１０１を
介してメモリバス３の使用を終了したことをバスマスタ
コントローラ５に通知する。

【００９６】以上述べたように、処理ユニット１からの
読み出しアクセスに対しては、バージョンレジスタ１１
１にセットされている値と等しいバージョンのデータ時
空間管理メモリ２内に生成され、書き換えは時空間管理
メモリ内のデータに対してのみ行われる。これによっ
て、処理ユニット１はバージョンレジスタ１１１の内容
を変更することで、複数のバージョンメモリ空間を相互
に切り替えてアクセスすることが可能となる。

【００９７】なお、上記第１の実施例では、バージョン
レジスタ１１１を処理ユニット１の内部に設けてアクセ
ス毎にメモリバス３に出力しているが、バージョンレジ
スタを時空間管理メモリ２の内部に設け、処理ユニット
１から時空間管理メモリ２の内部のバージョンレジスタ
２１１にバージョンを設定する手段を設け、アクセス毎
にメモリバス３にバージョンを出力しない方法もある。

【００９８】次に、本発明の第２の実施例について説明
する。

【００９９】図１０は本発明の第２の実施例の情報処理
装置の構成を示す。同図中、図２と同一構成部分には同
一符号を付し、その説明を省略する。

【０１００】同図に示す構成は、時空間管理メモリ２に
ブロック管理部２１内の複数のエントリを順次指定する
ことができるカウンタ２３を設ける。

【０１０１】本実施例の構成は、論理回路を用いること
により、この処理の各部分を並列に実行することができ
る。

【０１０２】以下に本実施例の動作を詳細に説明する。

【０１０３】本実施例は、ブロック管理部２１のバージ
ョン情報部２１３に格納されている値と処理ユニット１
から通知されたバージョンとの予め定められた組み合わ
せの例として、処理ユニット１から指定されったバージ
ョン、及び指定されたバージョンより古いバージョンの
内容でメインメモリ４の内容を更新する動作（フラッシ
ュ処理）を示す。

【０１０４】図１２は本発明の第２の実施例の動作を説
明するフローチャートである。

【０１０５】ステップ１０００：時空間管理メモリ２
は、メモリバス３を介してフラッシュの指示（予め定め
られたアドレスへのアクセス）とともにバージョンバス
３４を介してフラッシュバージョン（このバージョンと
等しいかまたはより複利バージョンがフラッシュの処理
の対象となる）を受信すると、カウンタ２３の値を初期
値（ここではカウンタ＝１）とする）に設定し、カウン
タ２３の値がインクリメントされる毎に、カウンタ値の
時空間管理メモリ２内のエントリの総数ｕになるまで、
カウンタ２３の値以降の値で指定されるエントリに対し
て以下の処理を行う。

【０１０６】ここで、カウンタ２３の値「ｃ」で指定さ
れるエントリをエントリＥｃとすると、エントリカウン
タ２３の値以降の値で指定されるエントリはＥ_c+1 ，Ｅ
_{c+ 2} ，Ｅ_c+3 ，…，Ｅ_u-1 ，Ｅ_u となる（ステップ１０
０１）。

【０１０７】（ハ）エントリＥｃのバリット部２１４の
値が「０（無効）」の場合には、カウンタ２３の値をイ
ンクリメントする（ステップ１０１５）。

【０１０８】（ニ−ａ）エントリＥｃのバージョン情報
部２１３の値がフラッシュバージョンより大きい場合に
は（ステップ１００２）、バージョン情報部２１３の値
がらフラッシュバージョンの値を減じた値をバージョン
情報部２１３に格納し、カウンタ２３の値をインクリメ
ントする（ステップ１００３） （ニ−ｂ）エントリＥｃのバージョン情報部２１３の値
がフラッシュバージョンと等しい場合には（ステップ１
００５）、バスコントローラ２２は、信号線２０１を介
してメモリバス３の使用要求をバスマスタコントローラ
５に知らせる。バスマスタコントーラ５は、予め定めら
れた手続きに従い、時空間管理メモリ２にもにメモリバ
ス３の使用許可を与える。信号線２０２を介してメモリ
バス３の使用許可がバスコントローラ２２に与えられた
とき、バスコントーラ２２は、アドレスバス３１上にエ
ントリＥｃのアドレス情報部２１１に格納されているア
ドレスａを出力し、リード／ライトバス３３に「書き換
え」を出力し、データバス３２にブロックデータ部２１
２に格納されているブロックＢａを出力する。

【０１０９】予め定められた時間が経過してもバスコン
トローラ２２が転送応答バス３５またはリトライ応答バ
ス３６に信号を出力しないので、メインメモリ４は、ア
ドレスバス３１に出力されているアドレスａで指定され
るメインメモリ４内のブロックをデータバス３２に出力
されているブロックＢａで書き換え、転送応答バス３５
を介してバスコントローラ２２に書き換えを行ったこと
を通知する（ステップ１００９）。

【０１１０】バスコントローラ２２は、信号線２０１を
介してメモリバス３の使用を終了したことをバスマスタ
コントローラ５に通知すると共に、信号線２０３を介し
て書き換えが完了したことをブロック管理部２１に通知
する。

【０１１１】ブロック管理部２１は、エントリは
Ｅ_c+1 ，Ｅ_c+2 ，Ｅ_c+3 ，…，Ｅ_u-1 ，Ｅ _uの信号線２
２０にエントリＥｃのアドレス情報部２１１に格納され
ているアドレスａを入力し、信号線２２１は、それら全
てのエントリのバリッド部２１４に「０（無効）」をセ
ットする。

【０１１２】上記の処理が完了した後は、エントリＥｃ
のバリッド部２１４に「０（無効）」をセットする（ス
テップ１０１０）。

【０１１３】（ニ−ｃ）エントリＥｃのバージョン情報
部２１３の値がフラッシュバージョンより小さい場合
（ステップ１００５）には、ブロック管理部２１はエン
トリＥ _c+1 ，Ｅ_c+2 ，Ｅ_c+3 ，…，Ｅ_u-1 ，Ｅ _uの信号
線２２０にエントリＥｃのアドレス情報部２１１に格納
されているアドレスａを入力し、信号線２２１にフラッ
シュバージョンを入力し、信号線２２４または信号線２
２５の出力がオンとなるエントリの中に、アバージョン
情報部２１３の値がエントリＥｃのバージョン情報部２
１３の値より大きいエントリＥ_m が存在する時（ステッ
プ１００６）、以下（ニ−ｃ−１）の処理を行い、エン
トリが存在していない時は、以下（ニ−ｃ−２）の処理
を行う。

【０１１４】（ニ−ｃ−１）エントリＥｃより新しいバ
ージョンでフラッシュの対象となるブロックを格納して
いるエントリが存在する場合は、エントリＥ_m を除く信
号線２２４または、信号線２２５の出力が“オン”とな
るエントリ及びエントリＥｃのバリッド部２１４に「０
（無効）」をセットする（ステップ１０１１）。

【０１１５】バスコントーラ２２は、信号線２０１を介
してメモリバス３の使用要求をバスマスタコントローラ
５に知らせる。バスマスタコントローラ５は予め定めら
れた手続きに従い時空間管理メモリ２にのみメモリバス
３の使用許可を与える。信号線２０２を介してメモリバ
ス３の使用許可がバスコントローラ２２に与えられたと
き、バスコントローラ２２は、アドレスバス３１上にエ
ントリＥ_m のアドレス情報部２１１に格納されているア
ドレスａを出力し、リード／ライトバス３３に「書き換
え」を出力し、データバス３２にエントリＥ_m のブロッ
クデータ部２１２に格納されているブロックＢａを出力
する。

【０１１６】予め定められた時間が経過してもバスコン
トローラ２２が転送応答バス３５または、リトライ応答
バス３６に信号を出力しないので、メインメモリ４は、
アドレスバス３１に出力されているアドレスａで指定さ
れるメインメモリ４内のブロックをデータバス３２に出
力されているブロックＢａで書き換え、転送応答バス３
５を介してバスコントローラ２２に書き換えを行ったこ
とを通知する（ステップ１０１２）。さらにエントリＥ
_m のバリッド部２１４に「０（無効）」をセットする
（ステップ１０１３）。これらの処理が完了した後、カ
ウンタ２３の値をインクリメントする（ステップ１０１
５）。

【０１１７】（ニ−ｃ−２）エントリＥｃより新しいバ
ージョンでフラッシュの対象となるブロックを格納して
いるエントリが存在しない場合の処理である。

【０１１８】信号線２２５の出力がオンとなるすべての
エントリのバリッド部２１４に「０（無効）」をセット
する バスコントーラは信号線２０１を介してメモリバス３の
使用要求をバスマスタコントーラ５に知らせる。バスマ
スタコントローラ５は、予め定められた手続きに従い時
空間管理メモリ２にのみメモリバス３の使用許可を与え
る。信号線２０２を介してメモリバス３の使用許可がバ
スコントローラ２２に与えられた時、バスコントローラ
２２は、アドレスバス３１上にエントリＥｃのアドレス
情報部２１１に格納されているアドレスａを出力し、リ
ード／ライトバス３３に「書き換え」を出力し、データ
バス３２にエントリＥｃのブロックデータ部２１２に格
納されているブロックＢａを出力する。

【０１１９】予め定められた時間が経過してもバスコン
トローラ２２が転送応答バス３５または、リトライ応答
バス３６に信号を出力しないので、メインメモリ４は、
アドレスバス３１に出力されているアドレスａで指定さ
れるメインメモリ内のブロックをデータバス３２に出力
されているブロックＢａで書き換え、転送応答バス３５
を介してバスコントローラ２２に書き換えを行ったこと
を通知する。

【０１２０】バスコントローラ２２は信号線２０１を介
してメモリバス３の使用を終了したことをバスマスタコ
ントローラ５に通知すると共に、信号線２０３を介して
書き換えが完了したことをブロック管理部２１に通知す
る。

【０１２１】上記の処理が完了した後、エントリＥｃの
バリット部２１４に「０（無効）」をセットし、カウン
タ２３の値をインクリメントする。

【０１２２】これにより、フラッシュバージョン以前の
すべてのメモリの内容をメインメモリ４に反映すること
が可能となり、新バージョンのプログラム及びデータに
特に障害が検出されなかった場合にメインメモリ４の内
容を新バージョンの内容に更新することが可能となる。

【０１２３】次に、本発明の第３の実施例について説明
する。

【０１２４】本実施例の情報処理装置の構成は図１１と
同様である。

【０１２５】本実施例は、処理ユニット１から指定され
たバージョンとバージョン情報部の値との組み合わせの
例として、処理ユニットから指定されたバージョンとバ
ージョン情報とが一致したエントリを無効化する処理で
ある。本実施例においても、論理回路を用いることによ
って、この処理の各部分を並列に実行することができ
る。

【０１２６】図１２は本発明の第３の実施例の動作を説
明するためのフローチャートを示す。

【０１２７】時空間管理メモリ２は、メモリバス３を介
して無効化の指示（予め定められたアドレスへのアクセ
ス）とともに、バージョンバス３４を介してパージバー
ジョン（このバージョンと等しいバージョンが無効化処
理の対象となる）を受信すると、カウンタ２３の値を初
期値（ここでは「１」とする）に設定し（ステップ２０
００）、カウンタ２３の値がインクリメントされる毎
に、カウンタ値が時空間管理メモリ２内のエントリの総
数ｕになるまで以下の処理を行う。

【０１２８】ここで、カウンタ２３の値「ｃ」で指定さ
れるエントリをエントリＥとする。

【０１２９】（ホ）エントリＥｃのバリッド部２１４の
値が「０（無効）」の場合（ステップ２００１）には、
カウンタ２３をインクリメントする。

【０１３０】（ヘ−ａ）エントリＥｃのバリッド部２１
４の値が「１（有効）」の場合（ステップ２００１No）
でありかつ、エントリＥｃのバージョン情報部２１３の
値がフラッシュバージョンより大きい場合には（ステッ
プ２００２Yes ）、バージョン情報部２１３の値から
「１」減じた値をバージョン情報部２１３に格納し（ス
テップ２００３）、カウンタ２３の値をインクリメント
する。

【０１３１】（ヘ−ｂ）エントリＥｃのバージョン情報
部２１３の値がパージバージョンと等しい場合には（ス
テップ２００４Yes ）、エントリＥｃのバリッド部２１
４に値「０（無効）」をセットし（ステップ２００
５）、カウンタ２３の値をインクリメントする（ステッ
プ２００７）。

【０１３２】（ヘ−ｃ）エントリＥｃのバージョン情報
部２１３の値がパージバージョンより小さい場合には
（ステップ２００４No）、カウンタ２３の値をインクリ
メントする（ステップ２００７）。

【０１３３】これにより、パージバージョンと等しい全
てのメモリの内容を無効化することが可能となり、不要
となったバージョンを削除し、時空間管理メモリ内のエ
ントリを効率良く使用することができる。

【０１３４】

【発明の効果】上述のように、本発明によれば、処理ユ
ニットからの読み出しアクセスに対しては、時空間管理
メモリからバージョンレジスタにセットされている値と
等しいかより古い（バージョンが小さい）が転送され、
処理ユニットからの書き換えアクセスに対しては、時空
間管理メモリからバージョンレジスタにセットされてい
る値と等しいバージョンのデータが時空間管理メモリ内
に自律的に生成され、書き換えは、時空間管理メモリ内
のデータに対してのみ行われる。これにより、処理ユニ
ットは、バージョンレジスタの内容を変更することで、
複数バージョンのメモリ空間を相互に切り替えてアクセ
スすることが可能となり、新バージョンのプログラムま
たは、データで誤りを検出した場合、旧バージョンの空
間にメモリ空間の内容を切り替えて、プログラムを実行
することが可能となる。

【０１３５】また、断続的に本来の処理の合間に実行さ
れる解析プログラムは、バージョンレジスタの内容を変
更することで、アクセスするメモリ空間をシンバージョ
ンの空間に切り替えて、誤動作の原因解析を行うことが
できる。

【０１３６】時空間管理メモリ内のエントリ数は、各バ
ージョンで実際に書き換えられるブロック数以上あれば
十分であり、メインメモリを２面（複数）もつ方法や、
メインメモリのアドレス空間を２つ（複数）に分割する
方法に比べて大幅にメモリ容量を削減することが可能と
なる。

【０１３７】また、空間の切り替えはバージョンレジス
タの変更によって行われるので、新バージョンのプログ
ラムの実行中に誤った動作を検出した場合に分岐する旧
バージョンのアドレスを新バージョンのプログラムに組
み込むことも不要である。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の第１の実施例の情報処理装置の構成図
である。

【図３】本発明の時空間管理メモリのブロック管理部が
有するエントリの例を示す図である。

【図４】本発明の第１の実施例の動作を示すフローチャ
ートである。

【図５】本発明の第１の実施例の読み出し要求の場合の
動作を示すフローチャートである。

【図６】本発明の第１の実施例の読み出し要求の場合
で、かつ全てのエントリの信号線が“オフ”の場合の動
作を示すフローチャートである。

【図７】本発明の第１の実施例の書き換え要求の場合の
動作を示すフローチャートである。

【図８】本発明の第１の実施例の信号線２２５が“オ
ン”であるエントリが存在する場合の動作を示すフロー
チャートである。

【図９】本発明の第１の実施例のすべてのエントリの信
号線２２４、２２５が“オフ”になる場合の動作を説明
するためのフローチャート（その１）である。

【図１０】本発明の第１の実施例のすべてのエントリの
信号線２２４、２２５が“オフ”になる場合の動作を説
明するためのフローチャート（その２）である。

【図１１】本発明の第２の実施例の情報処理装置の構成
図である。

【図１２】本発明の第３の実施例の動作を説明するため
のフローチャートである。

【符号の説明】

１ 処理ユニット ２ 時空間管理メモリ ３ メモリバス ４ メインメモリ ５ バスマスタコントローラ １０ プロセッサ １１ バージョンレジスタ １２ バスコントローラ ２１ ブロック管理部 ２２ バスコントローラ ２３ カウンタ ３１ アドレスバス ３２ データバス ３３ リード／ライトバス ３４ バージョンバス ３５ 転送応答バス ３６ リトライ応答バス １００ プロセッサバス １０１，１０２，１０３，２０１，２０２ 信号線 ２２０，２２１，２２２，２２３ 信号線 ２１１ アドレス情報部 ２１２ ブロックデータ部 ２１３ バージョン情報部 ２１４ バリッド部 ２１５，２１６ 比較器 ２１８，３１９ アンドゲート ２２４、２２５ 出力信号線

Claims (5)

【特許請求の範囲】
1. 【請求項１】 処理ユニット、メインメモリ、時空間管
   理メモリがメモリバスで接続されている情報処理装置に
   おいて、 複数のブロックに分割されるアドレス空間を有するメイ
   ンメモリと、 該メインメモリのブロックを指定するアドレス情報を格
   納するアドレス情報部、該ブロックの内容を格納するブ
   ロック情報部、該ブロック情報部に格納されているブロ
   ックのバージョンの新旧を示す情報を格納するバージョ
   ン情報部、該各部の情報が有効であるか否かを示すバリ
   ット部を含む複数のエントリを有する時空間管理メモリ
   と、 実行中の処理が該時空間管理メモリにアクセスする該メ
   インメモリのブロックのアドレス空間のバージョンを通
   知するバージョン通知手段と、該メモリバスを介して該
   メインメモリのブロックにアクセスする際に、該ブロッ
   クを指定するためのアドレス情報と、該メインメモリの
   ブロックのデータの読み出し指示または書き換えを指示
   するアクセス種別と、書き換えを行う際には更新データ
   を該メモリバスに出力する出力手段とを有する処理ユニ
   ットとを含むことを特徴とする複数バージョンのメモリ
   空間方式。
2. 【請求項２】 前記処理ユニットが前記メモリバスを介
   して前記メインメモリのブロックを読み出す際に、前記
   メモリバスに出力された該アドレス情報で指定されるブ
   ロックを前記時空間管理メモリの前記ブロック情報部に
   格納し、 前記処理ユニットで実行中の処理がアクセスする前記時
   空間管理メモリの該アドレス空間のバージョンの値と前
   記時空間管理メモリの該バージョン情報部に格納されて
   いるバージョンとを比較して、等しいか又はより古いバ
   ージョンのエントリが１つ以上前記時空間管理メモリに
   存在している場合に、前記時空間管理メモリ内のエント
   リの中で最もバージョンが新しいエントリのブロック情
   報部に格納されているブロックをアドレス出力元の処理
   ユニットの要求に従って読み出す請求項１記載の複数バ
   ージョンのメモリ空間方式。
3. 【請求項３】 前記処理ユニットが前記メモリバスを介
   して前記メインメモリのブロックに書き換え指示を行う
   場合に、前記時空間管理メモリは前記メモリバスに出力
   されたアドレス情報で指定されるブロックを該ブロック
   情報部に格納し、前記処理ユニットで実行中の処理がア
   クセスするアドレス空間のバージョンが前記時空間管理
   メモリの該バージョン情報部に格納されているバージョ
   ンと一致している場合には、前記時空間管理メモリの当
   該エントリのブロック情報部に格納されているブロック
   をアドレス出力元の処理ユニットからの指示に従って書
   き換え、 前記時空間管理メモリは、前記メモリバスに出力された
   該アドレス情報で指定されるブロックを該ブロック情報
   部に格納し、前記処理ユニットで実行中の処理がアクセ
   スするアドレス空間のバージョンが該バージョン情報部
   に格納されているバージョンより古いバージョンのエイ
   ントリが１つ以上存在している場合に、前記時空間管理
   メモリ内のエントリの中で最もバージョンが新しいエン
   トリのブロック情報部に格納されているブロックと、当
   該ブロックを指定するためのアドレス情報及び前記処理
   ユニットで実行中の処理がアクセスするアドレス空間の
   バージョンをそれぞれ予め定められた手続きに従って選
   択したエントリのブロック情報部、アドレス情報部、バ
   ージョン情報部に格納し、該選択されたエントリの該ブ
   ロック情報部に格納されているブロックをアドレス出力
   元の処理ユニットからの指示に従って書き換え、 前記時空間管理メモリのエントリは、メモリバスに出力
   された該アドレス情報で指定されるブロックを該ブロッ
   ク情報部に格納し、前記処理ユニットで実行中の処理が
   アクセスする該アドレス空間のバージョンが該バージョ
   ン情報部に格納されているバージョンと比較して等しい
   か又はより古いバージョンのエントリが存在しない場合
   に、予め定められた手続きに従って該エントリを選択
   し、前記メインメモリ上の該ブロックと該ブロックを指
   定するための情報及び処理ユニットで実行中の処理がア
   クセスするアドレス空間のバージョンをそれぞれ選択さ
   れた該エントリの該ブロック情報部、前記アドレス情報
   部、該バージョン情報部に格納し、該エントリの該ブロ
   ック情報部に格納されているブロックをアドレス出力元
   の処理ユニットからの指示に従って書き換える請求項１
   記載の複数バージョンのメモリ空間管理方式。
4. 【請求項４】 前記処理ユニットが前記時空間管理メモ
   リに対してバージョンが異なるアドレス空間の内容を重
   合わせる処理であるフラッシュの指示を行ったとき、前
   記時空間管理メモリは、前記バージョン情報部に格納さ
   れている値と前記処理ユニットから通知されたバージョ
   ンとが予め定められた組み合わせの全てのエントリのブ
   ロック情報部に格納されているブロックの内容で前記ア
   ドレス情報部に格納されているアドレスで指定される前
   記メインメモリのブロックを書き換える請求項１記載の
   複数バージョンのメモリ空間管理方式。
5. 【請求項５】 前記処理ユニットが前記時空間管理メモ
   リに対して前記エントリの無効化処理であるパージの指
   示を行ったとき、前記時空間管理メモリは前記バージョ
   ン情報部に格納されている値と前記処理ユニットから通
   知されたバージョンとが予め定められた組み合わせの全
   ての前記エントリの前記バリット部に前記エントリが無
   効であることを示す情報をセットする請求項１記載の複
   数バージョンのメモリ空間管理方式。