JPH06149185A - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JPH06149185A JPH06149185A JP4300173A JP30017392A JPH06149185A JP H06149185 A JPH06149185 A JP H06149185A JP 4300173 A JP4300173 A JP 4300173A JP 30017392 A JP30017392 A JP 30017392A JP H06149185 A JPH06149185 A JP H06149185A
- Authority
- JP
- Japan
- Prior art keywords
- level
- video signal
- capacitor
- turned
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 消費電流の低減とノイズの低減を図り、映像
信号の伝達精度の向上を可能にする。 【構成】 １水平走査期間ごとに反転する映像信号をサ
ンプルホールドして液晶駆動信号を出力する液晶駆動回
路において、映像信号の正側の部分をサンプルホールド
して出力するサンプルホールド回路32と、映像信号の負
側の部分をサンプルホールドして出力するサンプルホー
ルド回路33とを別々に設ける。
信号の伝達精度の向上を可能にする。 【構成】 １水平走査期間ごとに反転する映像信号をサ
ンプルホールドして液晶駆動信号を出力する液晶駆動回
路において、映像信号の正側の部分をサンプルホールド
して出力するサンプルホールド回路32と、映像信号の負
側の部分をサンプルホールドして出力するサンプルホー
ルド回路33とを別々に設ける。
Description
【０００１】
【産業上の利用分野】この発明は、アクティブ・マトリ
ックス液晶駆動方式の液晶駆動回路に関する。
ックス液晶駆動方式の液晶駆動回路に関する。
【０００２】
【従来の技術】この種の従来の液晶駆動回路の１例が図
３に示されている。
３に示されている。
【０００３】図３において、(1) は図示しない信号処理
回路から入力する映像信号Ｂの入力バスライン、(2) は
液晶駆動信号の出力端子である。(3)(4)は制御信号S5、
S6によってそれぞれ制御されるアナログスイッチであ
る。制御信号S5、S6がＨ(High)レベルのときにそれぞれ
対応するスイッチ(3)(4)がオンになり、制御信号S5、S6
がＬ(Low) レベルのときにそれぞれ対応するスイッチ
(3)(4)がオフになる。(5)(6)はコンデンサである。(7)
(8)は信号Ｄによってそれぞれ制御されるＭＯＳトラン
ジスタであり、信号ＤがＨレベルのときにオンし、出力
信号をＶdd電源（−電源）へ放電する。(9) はオペアン
プ回路、(10)はバッファである。
回路から入力する映像信号Ｂの入力バスライン、(2) は
液晶駆動信号の出力端子である。(3)(4)は制御信号S5、
S6によってそれぞれ制御されるアナログスイッチであ
る。制御信号S5、S6がＨ(High)レベルのときにそれぞれ
対応するスイッチ(3)(4)がオンになり、制御信号S5、S6
がＬ(Low) レベルのときにそれぞれ対応するスイッチ
(3)(4)がオフになる。(5)(6)はコンデンサである。(7)
(8)は信号Ｄによってそれぞれ制御されるＭＯＳトラン
ジスタであり、信号ＤがＨレベルのときにオンし、出力
信号をＶdd電源（−電源）へ放電する。(9) はオペアン
プ回路、(10)はバッファである。
【０００４】図４のタイミングチャートに、図３の各部
の信号の変化が示されている。
の信号の変化が示されている。
【０００５】映像信号Ｂは、ちらつき（フリッカ）をな
くすため、１水平走査期間Ｈごとに正負反転した２つの
波形が繰り返されている。制御信号S5がＨレベルのとき
に、バスライン(1) を介して入力される映像信号Ｂがサ
ンプリングされ、コンデンサ(5) に蓄えられる。制御信
号S5がＬレベルになると、スイッチ(3) はオフする。コ
ンデンサ(5) には、制御信号S5がＬレベルになる直前の
映像信号DA1 が蓄積される。コンデンサ(5) に蓄積され
た信号DA1 は、制御信号S6がＨレベルになってスイッチ
(4) がオンしたときに、スイッチ(4) を通過してオペア
ンプ(9) に導かれ、バッファ(10)を経て出力端子(2) か
ら出力される。制御信号S6がＬレベルになると、スイッ
チ(4) はオフし、コンデンサ(6) に蓄積された信号が出
力DA1 として出力される。このとき、出力は一定のレベ
ルを維持する。信号S6がＨレベルになってコンデンサ
(5) の電荷をコンデンサ(6) に転送する前に、信号Ｄが
Ｈレベルになると、トランジスタ(7)(8)がオンになり、
コンデンサ(6) に蓄積された電荷および出力をＶdd電源
へ放電する。
くすため、１水平走査期間Ｈごとに正負反転した２つの
波形が繰り返されている。制御信号S5がＨレベルのとき
に、バスライン(1) を介して入力される映像信号Ｂがサ
ンプリングされ、コンデンサ(5) に蓄えられる。制御信
号S5がＬレベルになると、スイッチ(3) はオフする。コ
ンデンサ(5) には、制御信号S5がＬレベルになる直前の
映像信号DA1 が蓄積される。コンデンサ(5) に蓄積され
た信号DA1 は、制御信号S6がＨレベルになってスイッチ
(4) がオンしたときに、スイッチ(4) を通過してオペア
ンプ(9) に導かれ、バッファ(10)を経て出力端子(2) か
ら出力される。制御信号S6がＬレベルになると、スイッ
チ(4) はオフし、コンデンサ(6) に蓄積された信号が出
力DA1 として出力される。このとき、出力は一定のレベ
ルを維持する。信号S6がＨレベルになってコンデンサ
(5) の電荷をコンデンサ(6) に転送する前に、信号Ｄが
Ｈレベルになると、トランジスタ(7)(8)がオンになり、
コンデンサ(6) に蓄積された電荷および出力をＶdd電源
へ放電する。
【０００６】
【発明が解決しようとする課題】上記の従来の液晶駆動
回路では、信号ＤがＬレベルからＨレベルに変化すると
きに、コンデンサ(6) に蓄えられた電荷および出力がト
ランジスタ(7)(8)を介してＶdd電源へ放電される。この
とき、急激な放電が発生する場合があり、Ｖdd電源にノ
イズの影響を及ぼす場合がある。また、制御信号S5がＬ
レベルからＨレベルに切り替わるとき、コンデンサ(5)
の履歴の電圧によっては、急激な充放電を発生する場合
がある。そのため、急激な充放電の発生に伴って、映像
信号Ｂのバスライン(1) にノイズの影響を及ぼす場合が
ある。
回路では、信号ＤがＬレベルからＨレベルに変化すると
きに、コンデンサ(6) に蓄えられた電荷および出力がト
ランジスタ(7)(8)を介してＶdd電源へ放電される。この
とき、急激な放電が発生する場合があり、Ｖdd電源にノ
イズの影響を及ぼす場合がある。また、制御信号S5がＬ
レベルからＨレベルに切り替わるとき、コンデンサ(5)
の履歴の電圧によっては、急激な充放電を発生する場合
がある。そのため、急激な充放電の発生に伴って、映像
信号Ｂのバスライン(1) にノイズの影響を及ぼす場合が
ある。
【０００７】このように、従来の液晶駆動回路では、映
像信号Ｂが１水平走査期間Ｈごとに正負の反転を繰り返
すため、ノイズの影響を受けやすく、また、消費電流も
多く流れるという問題が生じていた。そして、ノイズの
影響を受けやすいことから、本来の映像信号のデータを
取り込むことができなくなり、信号伝達の高精度化を損
なうことにもなっていた。
像信号Ｂが１水平走査期間Ｈごとに正負の反転を繰り返
すため、ノイズの影響を受けやすく、また、消費電流も
多く流れるという問題が生じていた。そして、ノイズの
影響を受けやすいことから、本来の映像信号のデータを
取り込むことができなくなり、信号伝達の高精度化を損
なうことにもなっていた。
【０００８】この発明の目的は、上記の問題を解決し、
消費電流の低減とノイズの低減を図ることができ、映像
信号の伝達精度の向上が可能な液晶駆動回路を提供する
ことにある。
消費電流の低減とノイズの低減を図ることができ、映像
信号の伝達精度の向上が可能な液晶駆動回路を提供する
ことにある。
【０００９】
【課題を解決するための手段】この発明による液晶駆動
回路は、１水平走査期間ごとに反転する映像信号をサン
プルホールドして液晶駆動信号を出力する液晶駆動回路
において、映像信号の正側の部分をサンプルホールドし
て出力するサンプルホールド回路と、映像信号の負側の
部分をサンプルホールドして出力するサンプルホールド
回路とが別々に設けられていることを特徴とするもので
ある。
回路は、１水平走査期間ごとに反転する映像信号をサン
プルホールドして液晶駆動信号を出力する液晶駆動回路
において、映像信号の正側の部分をサンプルホールドし
て出力するサンプルホールド回路と、映像信号の負側の
部分をサンプルホールドして出力するサンプルホールド
回路とが別々に設けられていることを特徴とするもので
ある。
【００１０】
【作用】映像信号の正側の部分をサンプルホールドして
出力するサンプルホールド回路と、映像信号の負側の部
分をサンプルホールドして出力するサンプルホールド回
路とが別々に設けられていることにより、急激な充放電
を抑えることができ、回路に及ぼすノイズの影響と消費
電流の低減が可能となる。そして、回路に及ぼすノイズ
の影響が低減することにより、映像信号の伝達精度を上
げることが可能となる。
出力するサンプルホールド回路と、映像信号の負側の部
分をサンプルホールドして出力するサンプルホールド回
路とが別々に設けられていることにより、急激な充放電
を抑えることができ、回路に及ぼすノイズの影響と消費
電流の低減が可能となる。そして、回路に及ぼすノイズ
の影響が低減することにより、映像信号の伝達精度を上
げることが可能となる。
【００１１】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【００１２】図１は液晶駆動回路の１例を示す回路図で
あり、図２はその各部の信号の変化を示すタイミングチ
ャートである。
あり、図２はその各部の信号の変化を示すタイミングチ
ャートである。
【００１３】図１において、図３の従来例と同じ部分に
は同一の符号を付している。
は同一の符号を付している。
【００１４】(20)(21)(22)(23)は制御信号S1、S2、S3、
S4によってそれぞれ制御されるアナログスイッチであ
る。(24)(25)(26)(27)はコンデンサである。(28)(29)(3
4)(35)は信号D1、D2、D3、D4によってそれぞれ制御され
るＭＯＳトランジスタである。(30)はオペアンプ回路、
(31)はバッファである。
S4によってそれぞれ制御されるアナログスイッチであ
る。(24)(25)(26)(27)はコンデンサである。(28)(29)(3
4)(35)は信号D1、D2、D3、D4によってそれぞれ制御され
るＭＯＳトランジスタである。(30)はオペアンプ回路、
(31)はバッファである。
【００１５】２つのスイッチ(20)(21)は、バスライン
(1) とオペアンプ回路(30)の１つの入力端子との間に直
列に接続されている。コンデンサ(24)は、２つのスイッ
チ(20)(21)の間の部分とＶEE電源との間に設けられてい
る。コンデンサ(25)は、スイッチ(21)よりオペアンプ回
路(30)側の部分とＶEE電源との間に設けられている。ト
ランジスタ(28)は、コンデンサ(25)よりオペアンプ回路
(30)側の部分とＶEE電源との間に設けられている。トラ
ンジスタ(34)は、バッファ(31)より出力端子(2)側の部
分とＶEE電源との間に設けられている。そして、これら
により、第１のサンプルホールド回路(32)が構成されて
いる。
(1) とオペアンプ回路(30)の１つの入力端子との間に直
列に接続されている。コンデンサ(24)は、２つのスイッ
チ(20)(21)の間の部分とＶEE電源との間に設けられてい
る。コンデンサ(25)は、スイッチ(21)よりオペアンプ回
路(30)側の部分とＶEE電源との間に設けられている。ト
ランジスタ(28)は、コンデンサ(25)よりオペアンプ回路
(30)側の部分とＶEE電源との間に設けられている。トラ
ンジスタ(34)は、バッファ(31)より出力端子(2)側の部
分とＶEE電源との間に設けられている。そして、これら
により、第１のサンプルホールド回路(32)が構成されて
いる。
【００１６】他の２つのスイッチ(22)(23)は、バスライ
ン(1) とオペアンプ回路(30)の他の入力端子との間に直
列に接続されている。コンデンサ(26)は、２つのスイッ
チ(22)(23)の間の部分とＶdd電源との間に設けられてい
る。コンデンサ(27)は、スイッチ(23)よりオペアンプ回
路(30)側の部分とＶdd電源との間に設けられている。ト
ランジスタ(29)は、コンデンサ(27)よりオペアンプ回路
(30)側の部分とＶdd電源との間に設けられている。トラ
ンジスタ(35)は、バッファ(31)より出力端子(2) 側の部
分とＶdd電源との間に設けられている。そして、これら
により、第２のサンプルホールド回路(33)が構成されて
いる。
ン(1) とオペアンプ回路(30)の他の入力端子との間に直
列に接続されている。コンデンサ(26)は、２つのスイッ
チ(22)(23)の間の部分とＶdd電源との間に設けられてい
る。コンデンサ(27)は、スイッチ(23)よりオペアンプ回
路(30)側の部分とＶdd電源との間に設けられている。ト
ランジスタ(29)は、コンデンサ(27)よりオペアンプ回路
(30)側の部分とＶdd電源との間に設けられている。トラ
ンジスタ(35)は、バッファ(31)より出力端子(2) 側の部
分とＶdd電源との間に設けられている。そして、これら
により、第２のサンプルホールド回路(33)が構成されて
いる。
【００１７】制御信号S1、S2、S3、S4がＨレベルのとき
にそれぞれ対応するスイッチ(20)(21)(22)(23)がオンに
なり、制御信号S1、S2、S3、S4がＬレベルのときにそれ
ぞれ対応するスイッチ(20)(21)(22)(23)がオフになる。
信号D1、D3がＬレベルのとき、トランジスタ(28)(34)が
オンし、映像信号Ｂが正（＋）側でコンデンサ(25)に蓄
積された電荷および出力をＶEE電源へ放電する。信号D
2、D4がＨレベルのとき、トランジスタ(29)(35)がオン
し、映像信号Ｂが負（−）側でコンデンサ(27)に蓄積さ
れた電荷および出力をＶdd電源へ放電する。
にそれぞれ対応するスイッチ(20)(21)(22)(23)がオンに
なり、制御信号S1、S2、S3、S4がＬレベルのときにそれ
ぞれ対応するスイッチ(20)(21)(22)(23)がオフになる。
信号D1、D3がＬレベルのとき、トランジスタ(28)(34)が
オンし、映像信号Ｂが正（＋）側でコンデンサ(25)に蓄
積された電荷および出力をＶEE電源へ放電する。信号D
2、D4がＨレベルのとき、トランジスタ(29)(35)がオン
し、映像信号Ｂが負（−）側でコンデンサ(27)に蓄積さ
れた電荷および出力をＶdd電源へ放電する。
【００１８】信号S1、S2、S3、S4、D1およびD2は、水平
走査期間Ｈに関連して、図２に示すようなタイミングで
ＨレベルとＬレベルに切り替えられる。
走査期間Ｈに関連して、図２に示すようなタイミングで
ＨレベルとＬレベルに切り替えられる。
【００１９】映像信号Ｂが正側にある状態において、制
御信号S1がＨレベルのときに、バスライン(1) を介して
入力される映像信号Ｂがサンプリングされ、コンデンサ
(24)に蓄えられる。制御信号S1がＬレベルになると、ス
イッチ(20)はオフする。コンデンサ(24)には、制御信号
S1がＬレベルになる直前の映像信号DA1 が蓄積される。
コンデンサ(24)に蓄積された信号DA1 は、制御信号S2が
Ｈレベルになってスイッチ(21)がオンしたときに、スイ
ッチ(21)を通過してオペアンプ(30)に導かれ、バッファ
(31)を経て出力端子(2) から出力される。制御信号S2が
Ｌレベルになると、スイッチ(21)はオフし、コンデンサ
(25)に蓄積された信号が正側の出力DA1として出力され
る。このとき、出力は一定のレベルを維持する。信号S2
がＨレベルになってコンデンサ(24)の電荷をコンデンサ
(25)に転送する前に、信号D1、D3がＬレベルになると、
トランジスタ(28)(34)がオンになり、コンデンサ(25)に
蓄積された電荷および出力をＶEE電源へ放電する。
御信号S1がＨレベルのときに、バスライン(1) を介して
入力される映像信号Ｂがサンプリングされ、コンデンサ
(24)に蓄えられる。制御信号S1がＬレベルになると、ス
イッチ(20)はオフする。コンデンサ(24)には、制御信号
S1がＬレベルになる直前の映像信号DA1 が蓄積される。
コンデンサ(24)に蓄積された信号DA1 は、制御信号S2が
Ｈレベルになってスイッチ(21)がオンしたときに、スイ
ッチ(21)を通過してオペアンプ(30)に導かれ、バッファ
(31)を経て出力端子(2) から出力される。制御信号S2が
Ｌレベルになると、スイッチ(21)はオフし、コンデンサ
(25)に蓄積された信号が正側の出力DA1として出力され
る。このとき、出力は一定のレベルを維持する。信号S2
がＨレベルになってコンデンサ(24)の電荷をコンデンサ
(25)に転送する前に、信号D1、D3がＬレベルになると、
トランジスタ(28)(34)がオンになり、コンデンサ(25)に
蓄積された電荷および出力をＶEE電源へ放電する。
【００２０】映像信号Ｂが負側にある状態において、制
御信号S3がＨレベルのときに、バスライン(1) を介して
入力される映像信号Ｂがサンプリングされ、コンデンサ
(26)に蓄えられる。制御信号S3がＬレベルになると、ス
イッチ(22)はオフする。コンデンサ(26)には、制御信号
S3がＬレベルになる直前の映像信号DA2 が蓄積される。
コンデンサ(26)に蓄積された信号DA2 は、制御信号S4が
Ｈレベルになってスイッチ(23)がオンしたときに、スイ
ッチ(23)を通過してオペアンプ(30)に導かれ、バッファ
(31)を経て出力端子(2) から出力される。制御信号S4が
Ｌレベルになると、スイッチ(23)はオフし、コンデンサ
(27)に蓄積された信号が出力DA2 として出力される。こ
のとき、出力は一定のレベルを維持する。信号S4がＨレ
ベルになってコンデンサ(26)の電荷をコンデンサ(27)に
転送する前に、信号D2、D4がＨレベルになると、トラン
ジスタ(29)(35)がオンになり、コンデンサ(27)に蓄積さ
れた電荷および出力をＶdd電源へ放電する。
御信号S3がＨレベルのときに、バスライン(1) を介して
入力される映像信号Ｂがサンプリングされ、コンデンサ
(26)に蓄えられる。制御信号S3がＬレベルになると、ス
イッチ(22)はオフする。コンデンサ(26)には、制御信号
S3がＬレベルになる直前の映像信号DA2 が蓄積される。
コンデンサ(26)に蓄積された信号DA2 は、制御信号S4が
Ｈレベルになってスイッチ(23)がオンしたときに、スイ
ッチ(23)を通過してオペアンプ(30)に導かれ、バッファ
(31)を経て出力端子(2) から出力される。制御信号S4が
Ｌレベルになると、スイッチ(23)はオフし、コンデンサ
(27)に蓄積された信号が出力DA2 として出力される。こ
のとき、出力は一定のレベルを維持する。信号S4がＨレ
ベルになってコンデンサ(26)の電荷をコンデンサ(27)に
転送する前に、信号D2、D4がＨレベルになると、トラン
ジスタ(29)(35)がオンになり、コンデンサ(27)に蓄積さ
れた電荷および出力をＶdd電源へ放電する。
【００２１】
【発明の効果】この発明の液晶駆動回路によれば、上述
のように、従来の回路に比べて、消費電流の低減と回路
に及ぼすノイズの影響を低減することができ、映像信号
の伝達精度を向上させることが可能となる。
のように、従来の回路に比べて、消費電流の低減と回路
に及ぼすノイズの影響を低減することができ、映像信号
の伝達精度を向上させることが可能となる。
【図１】この発明の実施例を示す液晶駆動回路の回路図
である。
である。
【図２】図１の回路の各部の信号の変化を示すタイミン
グチャートである。
グチャートである。
【図３】従来例を示す液晶駆動回路の電気回路図であ
る。
る。
【図４】図３の回路の各部の信号の変化を示すタイミン
グチャートである。
グチャートである。
(20)(21)(22)(23) アナログスイッチ (24)(25)(26)(27) コンデンサ (28)(29)(34)(35) ＭＯＳトランジスタ (30) オペアンプ (31) バッファ (32)(33) サンプルホールド回路
Claims (1)
- 【請求項１】１水平走査期間ごとに反転する映像信号を
サンプルホールドして液晶駆動信号を出力する液晶駆動
回路において、映像信号の正側の部分をサンプルホール
ドして出力するサンプルホールド回路と、映像信号の負
側の部分をサンプルホールドして出力するサンプルホー
ルド回路とが別々に設けられていることを特徴とする液
晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300173A JPH06149185A (ja) | 1992-11-10 | 1992-11-10 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4300173A JPH06149185A (ja) | 1992-11-10 | 1992-11-10 | 液晶駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06149185A true JPH06149185A (ja) | 1994-05-27 |
Family
ID=17881629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4300173A Withdrawn JPH06149185A (ja) | 1992-11-10 | 1992-11-10 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06149185A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042033A1 (fr) * | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
| WO2018159120A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニー株式会社 | 液晶表示装置及び電子機器 |
-
1992
- 1992-11-10 JP JP4300173A patent/JPH06149185A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996042033A1 (fr) * | 1995-06-09 | 1996-12-27 | International Business Machines Corporation | Dispositif d'attaque d'un panneau d'affichage a cristaux liquides |
| WO2018159120A1 (ja) * | 2017-03-03 | 2018-09-07 | ソニー株式会社 | 液晶表示装置及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564275B1 (ko) | 액정표시장치 | |
| US5680149A (en) | Driving circuit for driving liquid crystal display device | |
| KR0140041B1 (ko) | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 | |
| JP2743683B2 (ja) | 液晶駆動装置 | |
| KR940012769A (ko) | 스위치드 커패시터 디지탈-아날로그 변환기 | |
| JPS61234674A (ja) | サンプルホ−ルド回路 | |
| JPH06112779A (ja) | 電圧比較回路 | |
| JPH0210436B2 (ja) | ||
| KR20060105490A (ko) | 샘플 홀드 회로 및 반도체 장치 | |
| JP3707055B2 (ja) | 液晶ディスプレイ用駆動回路 | |
| EP0201838A2 (en) | Driving circuit for liquid crystal display | |
| JPH05196659A (ja) | チョッパ型比較器 | |
| JPH0628882A (ja) | サンプルホールド回路 | |
| JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
| JPH06149185A (ja) | 液晶駆動回路 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| EP0810730A2 (en) | Analog FIFO memory and switching device | |
| JP3268075B2 (ja) | 液晶表示装置の駆動回路 | |
| JP3916274B2 (ja) | サンプルホールド回路 | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JPH08171366A (ja) | ソースドライバ回路 | |
| JPH07134573A (ja) | 表示駆動装置 | |
| JPH10197848A (ja) | 液晶表示素子駆動装置 | |
| JPH05313609A (ja) | 液晶駆動装置 | |
| JPH0777679A (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |