JPH0613664A - 熱電装置および熱電装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 熱電半導体薄膜部以外の高温端面と低温端面
の間を真空断熱部とすることにより熱電変換の高効率化
が達成できる超薄型・軽量な熱電装置、およびその熱電
装置を歩留まり良く、低コストで大量に生産できる製造
方法を提供する。 【構成】 基板８の上面にパターニングした電極膜部１
０を設け、この上面に一対のＰ型とＮ型の熱電半導体薄
膜部１１、１２を設け、熱電半導体薄膜部１１、１２を
形成していない基板上には多結晶シリコン膜部４４を設
け、さらにＰ型およびＮ型の熱電半導体薄膜部１１、１
２の上面に接する電極膜部１３を設けることによりＰ型
熱電半導体薄膜部１１およびＮ型熱電半導体薄膜部１２
を交互に電気的に直列にかつ熱的に並列に配列した後、
多結晶シリコン膜部４４をエッチングして空洞を形成
し、真空中でエッチ孔を封止して真空断熱部１４を形成
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はペルチェ効果を利用し、
電気的に吸熱もしくは放熱を行う冷却・加熱装置、もし
くはゼーベック効果により温度差を用いて発電を行う発
電装置等に用いる熱電装置および熱電装置の製造方法に
関するものである。

【０００２】

【従来の技術】従来、熱を電気に変換し、もしくは電気
を熱に変換する熱電装置（例えば、上村、西田著「熱電
半導体とその応用」日刊工業新聞社(1988)p.39.）は、
図１３の従来例に示すように金属板１および金属板２に
よってＮ型半導体３、もしくはＰ型半導体４を挟み込む
構成を有し、両側の金属の温度差により発電を行い、も
しくは電位を与え電流を通ずることにより冷却を行うも
のである。

【０００３】特に、図１３の従来例はＮ型の半導体３と
Ｐ型の半導体４を交互に電気的に直列に、かつ熱的に並
列に配列した熱電装置であり、端子５と端子６間に電位
を与えると、金属板の一方が冷却され、他方が加熱され
る。

【０００４】このような、熱電装置の製造方法は以下の
ように行われている。熱電半導体材料としてはＢｉ−Ｔ
ｅ系化合物が主に用いられており、溶製、焼結等の製法
を用いてＰ型およびＮ型材料のブロックが作製され、そ
の熱電半導体材料のブロックをダイヤモンド・カッター
等を用いて所定のバルク形状に成形する。熱電半導体材
料の形状は角柱状と円柱状が一般的である。その大きさ
は、角柱状で最も小さな場合でも1.4mm×1.4mm×1.7mmt
程度の大きさを有する。

【０００５】電極金属板には銅板が用いられる。そし
て、多数の銅電極板によって、Ｐ型半導体熱電材料とＮ
型半導体熱電材料を交互に挟み込み、電気的に直列に接
続し、かつ熱的に並列に接続した構成となるように、熱
電材料と銅電極をＢｉ−Ｓｎ系共晶合金等で直接半田付
けして接合されている。機械的な強度を持たせるため、
金属板１、２によって挟み込まれた熱電半導体３、４は
剛体である基板７上に装着される。

【０００６】冷却能力の拡大は、熱電半導体の設置個数
を増加させることにより、また冷却部と発熱部の温度差
の拡大は図１３に示した装置を多段に積層することによ
って行われる。

【０００７】なお、我々の実験では、真空製膜プロセス
を用いて熱的非平衡状態のもとで作製した薄膜熱電材料
の熱起電力が、上記の溶製、焼結等の熱的平衡状態のも
とで作製したバルク材料の性能より高くなることを確認
している。したがって、熱的非平衡状態のもとで作製し
た性能の高い薄膜熱電材料を用いることにより、熱電装
置の効率を高めることが期待できるが、今だ実際の薄膜
型の熱電装置は開発されていない。

【０００８】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の熱電装置および製造方法では、 （１）熱電材料は脆い材料であるため、所定のバルク形
状（例えば、1.4mm×1.4mm×1.7mmt程度の非常に小さな
バルク形状）に成形する際に、角部が欠け易く、歩留ま
りが非常に低かった。 （２）上記のような非常に小さな大きさで、多数（約２
００個程度）の熱電材料を半導体形状の大きさのバラツ
キなく、しかもＰ型とＮ型の半導体を交互に正確な位置
に配列しすることが困難であるため、歩留まりが非常に
低かった。 （３）上記の製造上の課題のため、熱電半導体の大きさ
を小さくできず、そのため、熱電半導体の厚さが１mm以
下であるようなうな薄い熱電装置を作製することは困難
であり、またＬＳＩなどの非常に小さな高密度集積デバ
イスを直接冷却可能な小さな熱電装置を作製することも
困難であった。

【０００９】なお、熱電半導体を薄膜で形成し、薄型の
熱電装置を作製すること考えられるが、この場合には高
温端と低温端の間隔が狭くなるため、高温端面から低温
端面への熱損失が増大して冷却・吸熱効果が得られなか
った。 （４）製造工程が連続的でなく、個々の部品をそれぞれ
作製して組み立てるため、大量に製造する場合、時間と
手間がかかり、製造コストを下げることが困難であっ
た。 （５）溶製、焼結等の製法により作製したバルクの熱電
材料は、その性能を向上させることが困難であり、バル
ク材料を用いた熱電装置の効率が低かった。 （６）希少金属を大量に使用するため、材料コストが高
くなり、熱電装置の重量および容積が大きくなる。 （７）カスケード方式により積層し、低温と高温の温度
差を大きくしようとすると、厚みが増加し、重量が増加
していた。 等の課題があった。

【００１０】本発明は、上記課題に鑑み、熱的非平衡状
態のもとで作製した性能の高い薄膜熱電材料を用い、高
温端面と低温端面の間に真空断熱層を設けることによ
り、超薄型・軽量かつ高効率である熱電装置、およびそ
の熱電装置を歩留まり良く、低コストで大量に生産でき
る製造方法を提供することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決するため
に本発明の熱電装置は、第１の手段として、基板と、前
記基板上にパターニングして形成した第１の電極膜部
と、前記第１の電極膜部上に設けた一対のＰ型とＮ型の
熱電半導体薄膜部もしくはいずれか一方の熱電半導体薄
膜部と、前記熱電半導体薄膜部の上面に接し前記Ｐ型熱
電半導体薄膜部およびＮ型熱電半導体薄膜部を交互に電
気的に直列にかつ熱的に並列に接合する第２の電極膜部
と、前記熱電半導体薄膜部を形成していない基板上に設
けた真空断熱部を備え、前記真空断熱部を支持する支柱
で真空封止したものである。

【００１２】また、第２の解決手段として、第１の基板
と、前記第１の基板上にパターニングして形成した第１
の電極膜部と、前記第１の電極膜部上に設けたＰ型とＮ
型の熱電半導体薄膜部群と、前記熱電半導体薄膜部群の
上面に接し前記Ｐ型熱電半導体薄膜部群およびＮ型熱電
半導体薄膜部群を交互に電気的に直列にかつ熱的に並列
に接合する第２の電極膜部と、熱電半導体薄膜部を形成
していない基板上に設けた真空断熱部と、前記真空断熱
部を真空封止する第２の基板とを備え、前記真空断熱部
を前記熱電半導体薄膜部群で支える構成としたものであ
る。

【００１３】また、本発明の熱電装置の製造方法は、第
１の手段として、基板の表面上にパターニングして第１
の電極膜部を形成する工程と、前記第１の電極膜部上に
一対のＰ型とＮ型の熱電半導体薄膜部もしくはいずれか
一方の熱電半導体薄膜部を形成する工程と、熱電半導体
薄膜部を形成していない基板上に多結晶シリコン膜部を
形成する工程と、前記熱電半導体薄膜部の上面に接し前
記Ｐ型熱電半導体薄膜部およびＮ型熱電半導体薄膜部を
交互に電気的に直列にかつ熱的に並列に接合する第２の
電極膜部を形成する工程と、前記多結晶シリコン膜部を
エッチングすることにより空洞を形成する工程と、真空
中でエッチング孔を封止して真空断熱部を形成するとと
もに真空断熱部を支持する支柱を形成する工程からなる
ものである。

【００１４】また、第２の手段として、第１の基板の表
面上にパターニングして第１の電極膜部を形成する工程
と、前記第１の電極膜部上にＰ型とＮ型の熱電半導体薄
膜部群もしくはいずれか一方の熱電半導体薄膜部群を形
成する工程と、熱電半導体薄膜部を形成していない基板
上に多結晶シリコン膜部を形成する工程と、前記熱電半
導体薄膜部群の上面に接し前記Ｐ型熱電半導体薄膜部群
およびＮ型熱電半導体薄膜部群を交互に電気的に直列に
かつ熱的に並列に接合する第２の電極膜部を形成する工
程と、前記多結晶シリコン膜部をエッチングすることに
より空洞を形成する工程と、真空中で第２の基板を第２
の電極膜部上に接着することによりエッチングのエッチ
孔を封止して真空断熱部を形成する工程からなるもので
ある。

【００１５】

【作用】上記のような構成もしくは手段によって得られ
る作用は次の通りである。 （１）熱電材料および電極等を薄膜としたため、熱電装
置全体の厚さを超薄型化・軽量化することが可能であ
る。 （２）熱電半導体部以外の高温端面と低温端面の間は、
真空断熱部であるため、高温端面から低温端面への熱損
失はほとんど発生しない。 （３）半導体を形成する場合と同様の製膜プロセス、リ
ソグラフィーおよびエッチング技術を用いて熱電材料お
よび電極の微細パターン形成が可能となるため、非常に
小さな面積を有する熱電装置が実現できる。したがっ
て、シリコン基板上にＬＳＩなどの半導体デバイスを形
成した後、シリコン基板の裏面に直接熱電冷却装置を形
成することが可能となる。この結果、ＬＳＩなどの半導
体デバイスの冷却効率が向上し、半導体デバイスの性能
が向上する。 （４）真空製膜プロセス、リソグラフィーおよびエッチ
ング技術を用いて、基板上に電極膜部およびＰ型半導体
部（もしくはＮ型半導体部）を直接一括製膜できるた
め、所定の膜形状の熱電材料を位置精度良く、しかも形
状のバラツキ少なく形成することが可能となる。その結
果、熱電装置を歩留まり良く、低コストで大量に製造す
ることが可能である。 （５）熱的非平衡状態のもとで作製した性能の高い薄膜
熱電材料を用いて、熱電装置を構成することが可能とな
るため、熱電装置の効率を高くすることができる。 （６）熱電材料が薄膜であるため、使用するＢｉ、Ｔｅ
等の希少金属の量が僅かであり、材料コスト費が低減で
きる。 （７）製造プロセスの大面積化が容易であり、連続プロ
セスで行うことができるため、量産性に優れ、製造コス
トを下げることが可能となる。

【００１６】

【実施例】以下に本発明の一実施例を添付図面に基づい
て説明する。

【００１７】（実施例１）図１は本発明の一実施例にお
ける熱電装置の縦断面図であり、図２は図１に示したＸ
−Ｘ’断面の横断面図である。図１および図２におい
て、８はシリコン基板であり、その上面にはＣＶＤ等に
より電気絶縁性の厚さ約５０nmの第１の窒化シリコン膜
９が形成されている。この第１の窒化シリコン膜９の上
面には、パターニングされた第１の電極膜部１０（厚さ
約70μm）が形成されている。そして、第１の電極膜部
１０上には、ＰＶＤ等の手法を用いて、一対のＰ型とＮ
型の熱電半導体薄膜部１１、１２（厚さ1〜10μm）が製
膜されている。なお、端部の電極膜部上には、Ｐ型もし
くはＮ型いずれか一方の熱電半導体薄膜部が形成されて
いる。さらに、その熱電半導体の上面には第２の電極膜
部１３（厚さ約70μm）を同様の方法を用いて製膜し、
Ｐ型半導体薄膜部１１とＮ型半導体薄膜部１２を交互に
電気的に直列に、かつ熱的に並列に接合するようにパタ
ーニングしている。

【００１８】また、シリコン基板８の熱電半導体薄膜部
１１、１２を形成していないところは真空断熱部１４と
している。１５、１６、１７はそれぞれ真空断熱部１４
を形成する際に電極膜部および熱電半導体薄膜部を保護
するための第２、第３、第４の窒化シリコン膜（厚さ約
100nm）である。そして、真空断熱部１４は、大気圧に
よる真空断熱部１４の変形を強度的に支持するための支
柱１８で真空封止されている。この支柱１８の作製およ
び真空封止を行なうために、第５の窒化シリコン膜１９
を製膜している。

【００１９】以上のように構成された熱電装置におい
て、直流電圧を印加し電極膜部に電流を流せば、Ｐ型半
導体薄膜部１１（もしくはＮ型半導体薄膜部１２）と第
１の電極膜部１０、およびＰ型半導体薄膜部１１（もし
くはＮ型半導体薄膜部１２）と第２の電極膜部１３の界
面でペルチェ効果により吸熱もしくは発熱が生じる。こ
の結果、熱電装置の下部シリコン基板８と上部の第５の
窒化シリコン膜１９の一方で冷却、他方で加熱を行なう
ことができる。すなわち、電気と熱の直接変換が可能と
なる。

【００２０】なお、この時、熱電装置の下部のシリコン
基板８と、上部の第５の窒化シリコン膜１９の一方は低
温、他方は高温となり、両端面間に温度差が生じるが、
熱電半導体薄膜部以外の高温端面と低温端面の間は、真
空断熱部であるため、高温端面から低温端面への熱伝導
による熱損失はほとんど発生しない。

【００２１】以上のように本実施例によれば、熱電材料
および電極を薄膜化して、熱電装置全体の厚さを超薄型
化した場合でも、真空断熱部を設けることにより、熱電
効率の低下を防ぐことが可能である。また、熱電半導体
材料として、熱的非平衡状態のもとで作製した性能の高
い薄膜熱電材料を用いることにより、熱電装置の効率を
従来に比べ著しく高くすることができる。

【００２２】さらに、真空製膜プロセス、リソグラフィ
ーおよびエッチング技術を用いて、基板上に電極膜部お
よびＰ型熱電半導体部（もしくはＮ型熱電半導体部）を
直接一括製膜できるため、微細な膜形状の熱電半導体薄
膜を位置精度良く、しかも形状のバラツキ少なく形成す
ることが可能となる。この様に、熱電半導体を高密度に
実装することが可能となるため、単位面積あたりの吸熱
量を増加させることが可能となり、発熱密度が大きくし
かも面積の小さなＬＳＩなどのデバイスの冷却にも熱電
装置が使用できるようになる。また、熱電装置を歩留ま
り良く、低コストで大量に製造することも可能となる。
なお、熱電材料を薄膜としたため、使用するＢｉ、Ｔｅ
等の希少金属の量が僅かとなり、材料コスト費ひいては
熱電装置のコストを低減することもできる。

【００２３】以上、本実施例の熱電装置を冷却装置とし
て用いた場合について、説明してきたが、もちろん本発
明によるこの構成を有する熱電装置はゼーベック効果を
利用して、熱源の熱を電気に変換する発電装置として利
用できることは言うまでもない。

【００２４】（実施例２）以下本発明の第２の実施例に
ついて図面を参照しながら説明する。

【００２５】図３は本発明の第２の実施例である熱電装
置の縦断面図であり、図４は図３に示したＸ−Ｘ’断面
の横断面図、また図５は図３に示したＹ−Ｙ’断面の横
断面図である。図３〜図５において、２０はシリコン基
板であり、その上面にはＣＶＤ等により電気絶縁性の厚
さ約５０nmの第１の窒化シリコン膜２１が形成されてい
る。この第１の窒化シリコン膜２１の上面には、パター
ニングされた第１の電極膜部２２（厚さ約70μm）が形
成されている。そして、第１の電極膜部２２上には、Ｐ
ＶＤ等の製膜プロセス、リソグラフィーおよびエッチン
グ技術を用いて、Ｐ型とＮ型の熱電半導体薄膜部群２
３、２４（厚さ1〜10μm）が形成されている。それぞれ
の熱電半導体薄膜部群は６×６個のマトリックス状に配
置した熱電半導体薄膜部（Ｐ型熱電半導体薄膜部２５、
Ｎ型熱電半導体薄膜部２６）から構成されている。な
お、熱電装置の端部の電極膜部上には、Ｐ型もしくはＮ
型いずれか一方の熱電半導体薄膜部群（６×６個の熱電
半導体薄膜部からなる）が形成されている。さらに、そ
の熱電半導体の上面には第２の電極膜部２７を同様の製
膜方法を用いて製膜し、Ｐ型熱電半導体薄膜部群２３と
Ｎ型熱電半導体薄膜部２４を交互に電気的に直列に、か
つ熱的に並列に接合するようにパターニングしている。

【００２６】また、シリコン基板２０上の熱電半導体薄
膜部２５、２６を形成していないところは真空断熱部２
８としている。２９、３０、３１はそれぞれ真空断熱部
２８を形成する際に電極膜部および熱電半導体薄膜部を
保護するための第２、第３、第４の窒化シリコン膜であ
る。

【００２７】また、真空断熱部２８は、第２の電極膜部
２７の上面に接着された第２のシリコン基板３２により
真空封止されている。そして、真空断熱部２８は、前記
の熱電半導体薄膜部２５、２６を支柱として利用するこ
とにより、大気圧による真空断熱部２８の変形を防ぐ構
成としている。

【００２８】以上のように構成された熱電装置におい
て、直流電圧を印加し電極に電流を流せば、Ｐ型熱電半
導体薄膜部群２３（もしくはＮ型熱電半導体薄膜部群２
４）と第１の電極膜部２２、およびＰ型熱電半導体薄膜
部群２３（もしくはＮ型熱電半導体薄膜部郡２４）と第
２の電極膜部２７の界面でペルチェ効果により吸熱もし
くは発熱が生じる。この結果、熱電装置の上下シリコン
基板２０、３２の一方で冷却、他方で加熱を行なうこと
ができる。すなわち、電気と熱の直接変換が可能とな
る。

【００２９】この時、熱電装置の上下のシリコン基板２
０、３２の一方は低温、他方は高温となり、両端面間に
温度差が生じる。しかしながら、本実施例では、熱電半
導体薄膜部以外の高温端面と低温端面の間は、真空断熱
部のみであり、真空断熱部を支持する支柱も存在しない
構成であるため、高温端面から低温端面への熱伝導によ
る熱損失は全く無視できる。

【００３０】以上のように本実施例によれば、熱電材料
および電極を薄膜化して、熱電装置全体の厚さを超薄型
化した場合でも、真空断熱部を設けることにより、熱電
効率の低下を防ぐことが可能である。また、熱電半導体
材料として、熱的非平衡状態のもとで作製した性能の高
い薄膜熱電材料を用いることにより、熱電装置の効率を
従来に比べ著しく高くすることができる。

【００３１】さらに、本実施例では、熱電半導体薄膜部
を熱電装置の基板上に短い間隔で均一に配置することが
可能であるため、温度分布を非常に均一化することが可
能となる。

【００３２】また、第１の実施例と同様、熱電半導体を
高密度に実装することによる単位面積あたりの吸熱量の
増加、微少面積を有する発熱デバイスの冷却への熱電装
置の利用、および高歩留まり・低コスト大量生産などの
効果が得られる。

【００３３】なお、第２の実施例において、Ｐ型、Ｎ型
それぞれの熱電半導体薄膜部群は６×６個のマトリック
ス状に配置した熱電半導体薄膜部（Ｐ型熱電半導体薄膜
部２５、Ｎ型熱電半導体薄膜部２６）で構成したが、熱
電半導体薄膜部の設置個数は複数個であれば同様な効果
が得られる。

【００３４】また、第１および第２の実施例において、
基板をシリコン基板とし、その表面上に電気絶縁性の窒
化シリコン膜を形成したが、基板としてアルミナなどの
電気絶縁基板を用いて窒化シリコン膜がない構成として
もよい。

【００３５】（実施例３）図６は本発明の他の実施例で
ある熱電装置の縦断面図である。

【００３６】図６では、第１の実施例で示した１枚のシ
リコン基板上に窒化シリコン膜、第１の電極膜部、熱電
半導体薄膜部と真空断熱部、第２の電極膜部、窒化シリ
コン膜の順に積層して作製した熱電装置を、熱的接触を
確保しながら３段に積層したものである。第１段目の熱
電装置の最上層の窒化シリコン膜３３は、第２段目の熱
電装置の下部の基板として用い、また第２段目の熱電装
置の最上層の窒化シリコン膜３４は、第３段目の熱電装
置の下部の基板として用いている。そして、各段の熱電
装置に用いるＮ型・Ｐ型の熱電半導体薄膜部３５、３６
の材料を、各段の温度において材料の性能指数が高くな
るように、変化させている。すなわち、１段目および２
段目にはＢｉ−Ｔｅ系材料を、３段目にはＢｉ−Ｓｂ系
材料を用いた。

【００３７】以上のように構成された熱電装置に電流を
流せば、熱電装置の最上部の窒化シリコン膜３７と最下
部のシリコン基板３８の間に生じる温度差は、第１段か
ら第３段のそれぞれの熱電装置で発生する温度差の総和
となる。

【００３８】したがって、本実施例では、前記の第１の
実施例で述べた効果に加えて、薄い熱電装置を複数枚積
層することによって、熱電装置全体として発生する温度
差を増大できるという効果が得られる。また、各段で用
いる半導体材料をその温度域で性能が高くなる材料とし
たため、効率よく大きな温度差が得られる。

【００３９】さらに、熱電材料を薄膜としたため、熱電
装置全体の厚さを薄くすることが可能となり、コンパク
トな装置を実現できる。

【００４０】（実施例４）図７は本発明の他の実施例で
ある熱電装置の縦断面図である。

【００４１】図７では、図６に示した第３の実施例と同
様に、第２の実施例で示した１枚のシリコン基板上に窒
化シリコン膜、第１の電極膜部、熱電半導体薄膜部と真
空断熱部、第２の電極部、窒化シリコン膜の順に積層し
た構成を有する熱電装置を、熱的接触を確保しながら３
段に積層したものである。第１段目の熱電装置の上部の
シリコン基板３９は、第２段目の熱電装置の下部のシリ
コン基板として用い、また第２段目の熱電装置の上部の
シリコン基板４０は、第３段目の熱電装置の下部のシリ
コン基板として用いている。

【００４２】このような構成とすることにより、各段の
熱電装置を別個に作製しておき、最後に、良品の熱電装
置のみを積層接着して、最終の３段積層型の熱電装置を
作製することが可能となり、熱電装置作製の歩留まりを
より高めることができる。

【００４３】（実施例５）図８は本発明の他の実施例で
ある冷却用の熱電装置の縦断面図である。

【００４４】図８において、４１はシリコン基板であ
り、このシリコン基板４１上にはＬＳＩデバイス４２が
形成されている。そして、シリコン基板４１の裏面に
は、ＬＳＩデバイス４２の冷却のために、第１の実施例
で示した熱電装置４３が直接形成されている。

【００４５】以上のように構成された熱電装置に電流を
流せば、熱電装置４３を形成したシリコン基板４１が冷
却され、したがって、ＬＳＩデバイス４２も直接冷却さ
れることになる。

【００４６】以上のように本実施例によれば、ＬＳＩデ
バイス等の半導体デバイスを形成したシリコン基板の裏
面に半導体薄膜プロセスを用いて、冷却用の熱電装置を
直接形成することが可能であるため、半導体デバイスと
熱電装置の間の熱抵抗を無くすることが可能となる。し
たがって、半導体デバイスの発熱をより効率的に放熱・
冷却することが可能となるため、半導体デバイスの作動
を保証し、かつ作動速度を向上させることができる。な
お、ＬＳＩデバイス等の半導体デバイスを作製する時と
同様な半導体薄膜プロセス（製膜、リソグラフィーおよ
びエッチング技術など）を用いて、半導体デバイスの作
製に引続き熱電装置を一貫した連続薄膜プロセスで熱電
装置を作製することが可能となるため、製造コストを低
下できるのみならず、ＬＳＩなどの非常に小さな発熱デ
バイスの個別制御冷却が可能となる。

【００４７】（実施例６）図９（ａ）〜（ｅ）及び図１
０（ａ）〜（ｄ）は、本発明の熱電装置（第１の実施
例）の製造方法の一実施例を示す工程図である。即ち、
本実施例の工程は、図９に示す工程の後に図１０の工程
が引続き実施されるものであり、図９と図１０に示す工
程が一体となって、本実施例の工程を示すものである。
本実施例の工程を２つの図面に記載した理由は、１つの
図面用紙の中にこれらすべての工程を記載するのが困難
であるからである。なお、第１の実施例と同じ部分には
同一番号を付与している。

【００４８】まず、図９（ａ）に示すように、約0.3mm
厚さのシリコン基板８上にＣＶＤ法などにより、電気絶
縁性の厚さ50nmの第１の窒化シリコン膜９を製膜する。
窒化シリコン膜９は空洞を形成する際のアルカリエッチ
ング時にシリコン基板８を保護するマスク材であり、ま
た後述するパターニングされた第１の電極膜部１０間の
電気絶縁膜でもある。

【００４９】次に、ＰＶＤなどの真空製膜プロセス、リ
ソグラフィーおよびリアクティブイオンエッチング技術
を用いて、この第１の窒化シリコン膜９上にパターニン
グされた厚さ約70μmの第１の電極膜部１０を形成す
る。

【００５０】次に、図９（ｂ）に示すように、同様な手
法を用いて、第１の電極膜部１０上に一対のパターニン
グしたＰ型とＮ型の熱電半導体薄膜部１１、１２（厚さ
1〜10μm）を形成する。

【００５１】次に、図９（ｃ）に示すように、第１の電
極膜部１０とＰ型とＮ型の熱電半導体薄膜部１１、１２
を覆うように、ＣＶＤ法により厚さ100nmの第２の窒化
シリコン膜１５を製膜する。

【００５２】次に、図９（ｄ）に示すように、Ｐ型とＮ
型の熱電半導体薄膜部１１、１２を形成していない第２
の窒化シリコン膜１５上に、ＣＶＤ法など真空製膜プロ
セス、リソグラフィーおよびリアクティブイオンエッチ
ング技術を用いて犠牲層となる多結晶シリコン膜部４４
を形成する。さらに、この上面にＣＶＤ法により厚さ10
0nmの第３の窒化シリコン膜１６を製膜する。

【００５３】次に、図９（ｅ）に示すように、リソグラ
フィーおよびリアクティブイオンエッチング技術を用い
て、第２および第３の窒化シリコン膜１５、１６をパタ
ーンエッチングして、Ｐ型とＮ型の熱電半導体薄膜部１
１、１２に到達するコンタクトホール４５を形成する。

【００５４】さらに、図１０（ａ）に示すように、ＰＶ
Ｄなどの真空製膜プロセス、リソグラフィーおよびリア
クティブイオンエッチング技術を用いて、Ｐ型とＮ型の
熱電半導体薄膜部１１、１２上に、パターニングされた
厚さ約70μmの第２の電極膜部１３を形成する。この第
２の電極膜部１３は、Ｐ型熱電半導体薄膜部１１とＮ型
熱電半導体薄膜部１２がコンタクトホール４５を通して
交互に電気的に直列に、かつ熱的に並列に接合するよう
にパターニングしている。同時に、多結晶シリコン膜部
４４をエッチングするためのエッチング孔４６も形成し
ている。

【００５５】次に、図１０（ｂ）に示すように、第２の
電極膜部１３を覆うように、ＣＶＤ法により厚さ100nm
の第４の窒化シリコン膜１７を製膜する。そして、犠牲
層の多結晶シリコン膜部４４に到達するように第３、お
よび第４の窒化シリコン膜１６、１７をリアクティブイ
オンエッチングしてエッチング孔４６を完成させる。

【００５６】次に、図１０（ｃ）に示すように、エッチ
ング孔４６を介して、ＫＯＨエッチング液により犠牲層
の多結晶シリコン膜部４４をエッチングし、空洞４７を
形成する。

【００５７】最後に、図１０（ｄ）に示すように、プラ
ズマＣＶＤにより第５の窒化シリコン膜１９を製膜し
て、エッチング孔４６を真空封止して真空断熱部１４を
形成している。この真空封止の時、エッチング孔４６を
通った窒化シリコン分子は真空断熱部１４下部の第２の
窒化シリコン膜１５上に堆積し、その結果、真空断熱部
１４を強度的に支える支柱１８となる。このようにし
て、図９（ｉ）に示すような高温端面と低温端面の間に
真空断熱部を形成した熱電装置を作製することができ
る。

【００５８】なお、本実施例では、エッチング孔の封止
および真空断熱部の支柱作製のために窒化シリコン膜を
製膜したが、ＳｉＯ₂など低熱伝導率の材料を用いても
よい。さらに、空洞を作製する際の犠牲層として多結晶
シリコン膜を用いたが、窒化シリコン膜と比較してエッ
チレートが著しく大きな材料を用いても同様な効果が得
られる。逆に、犠牲層の多結晶シリコン膜に比較してエ
ッチレートが著しく小さな材料を基板、電極膜、熱電半
導体などのエッチングに対する保護膜として用いても良
いことは言うまでもない。

【００５９】以上のように、本実施例によれば、真空製
膜プロセス、リソグラフィーおよびリアクティブイオン
エッチング技術を用いて、基板の電極膜上にＰ型半導体
（もしくはＮ型半導体）を直接一括製膜できるため、所
定の膜形状の熱電材料を位置精度良く、しかも形状のバ
ラツキ少なく形成することが可能となる。その結果、熱
電装置を歩留まり良く、低コストで大量に製造すること
が可能である。さらに、製造プロセスの大面積化が容易
であり、連続プロセスで行うことができるため、量産性
に優れ、製造コストを一層下げることが可能となる。ま
た、真空製膜プロセスを用いるため、半導体薄膜の結晶
成長面を制御することが容易となり、熱電材料の性能を
一層高めることができる。

【００６０】（実施例７）図１１（ａ）〜（ｅ）及び図
１２（ａ）〜（ｅ）は、本発明の熱電装置（第２の実施
例）の製造方法の他の実施例を示す工程図である。即
ち、本実施例の工程は、図１１に示す工程の後に図１２
の工程が引続き実施されるものであり、図１１と図１２
に示す工程が一体となって、本実施例の工程を示すもの
である。本実施例の工程を２つの図面に記載した理由
は、１つの図面用紙の中にこれらすべての工程を記載す
るのが困難であるからである。なお、第２の実施例と同
じ部分には同一番号を付与している。

【００６１】まず、図１１（ａ）に示すように、約0.3m
m厚さのシリコン基板２０上にＣＶＤ法などにより、電
気絶縁性の厚さ50nmの第１の窒化シリコン膜２１を製膜
する。

【００６２】次に、ＰＶＤなどの真空製膜プロセス、リ
ソグラフィーおよびリアクティブイオンエッチング技術
を用いて、この第１の窒化シリコン膜２１上にパターニ
ングされた厚さ約70μmの第１の電極膜部２２を形成す
る。

【００６３】次に、図１１（ｂ）に示すように、同様な
手法を用いて、第１の電極膜部２２上にＰ型とＮ型の熱
電半導体薄膜部群２３、２４（厚さ1〜10μm）を形成す
る。それぞれの熱電半導体薄膜部群は６×６個のマトリ
ックス状に配置した熱電半導体薄膜部（Ｐ型熱電半導体
薄膜部２５、Ｎ型熱電半導体薄膜部２６）から構成され
ている。

【００６４】次に、図１１（ｃ）に示すように、第１の
電極部２２とＰ型とＮ型の熱電半導体薄膜部２５、２６
を覆うように、ＣＶＤ法により厚さ100nmの第２の窒化
シリコン膜２９を製膜する。

【００６５】次に、図１１（ｄ）に示すように、Ｐ型と
Ｎ型の熱電半導体薄膜部２５、２６を形成していない第
２の窒化シリコン膜２９上に、ＣＶＤ法など真空製膜プ
ロセス、リソグラフィーおよびリアクティブイオンエッ
チング技術を用いて犠牲層となる多結晶シリコン膜部４
８を形成する。さらに、この上面にＣＶＤ法により厚さ
100nmの第３の窒化シリコン膜３０を製膜する。

【００６６】次に、図１１（ｅ）に示すように、リソグ
ラフィーおよびリアクティブイオンエッチング技術を用
いて、第２および第３の窒化シリコン膜２９、３０をパ
ターンエッチングして、Ｐ型とＮ型の熱電半導体薄膜部
２５、２６に到達するコンタクトホール４９を形成す
る。

【００６７】さらに、図１２（ａ）に示すように、ＰＶ
Ｄなどの真空製膜プロセス、リソグラフィーおよびリア
クティブイオンエッチング技術を用いて、Ｐ型とＮ型の
熱電半導体薄膜部２５、２６上に、パターニングされた
厚さ約70μmの第２の電極膜部２７を形成する。この第
２の電極膜部２７は、Ｐ型熱電半導体薄膜部群２３とＮ
型熱電半導体薄膜部群２４がコンタクトホール４９を通
して交互に電気的に直列に、かつ熱的に並列に接合する
ようにパターニングしている。同時に、多結晶シリコン
膜部４８をエッチングするためのエッチング孔５０も形
成している。このエッチング孔５０は、第１の電極膜部
２２のパターンの境界の上部に位置するように形成して
いる。

【００６８】次に、図１２（ｂ）に示すように、第２の
電極膜部２７を覆うように、ＣＶＤ法により厚さ100nm
の第４の窒化シリコン膜３１を製膜する。

【００６９】次に、図１２（ｃ）に示すように、第２の
電極膜部２７に形成したエッチング孔５０の位置におい
て、下部の犠牲層の多結晶シリコン膜部４８に到達する
ように第３および第４の窒化シリコン膜３０、３１をリ
アクティブイオンエッチングしてエッチング孔５０を完
成させる。

【００７０】次に、図１２（ｄ）に示すように、このエ
ッチング孔５０を介して、ＫＯＨエッチング液により犠
牲層の多結晶シリコン膜部４８をエッチングし、空洞５
１を形成する。

【００７１】最後に、図１２（ｅ）に示すように、真空
中で第２のシリコン基板３２を接着することにより真空
封止して、真空断熱部２８を形成している。このように
して、図１２（ｅ）に示すような高温端面と低温端面の
間に真空断熱部を形成した熱電装置を作製することがで
きる。

【００７２】以上のように、本実施例によれば、真空製
膜を用いることなく、真空中で第２のシリコン基板を接
着するだけで容易に真空封止を行い、真空断熱部を形成
することができる。その結果、一層、量産性に優れ、製
造コストを下げることが可能となる。

【００７３】

【発明の効果】以上のように本発明の熱電装置は、熱電
半導体薄膜部以外の高温端面と低温端面の間を真空断熱
部とすることにより熱損失の低減、すなわち熱電効率の
高効率化が達成できる。さらに、全体を薄膜プロセスを
用いて作製できるため、超薄型化・軽量化も図れる。

【００７４】また、本発明の熱電装置の製造方法は、真
空製膜プロセス、リソグラフィーおよびリアクティブイ
オンエッチング技術を用いて、熱電半導体薄膜、電極薄
膜などを一括製膜するため、熱電材料を精度良く形成す
ることが可能となり、その結果、熱電装置を歩留まり良
く、低コストで大量に製造することが可能でとなる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における熱電装置の縦断
面図

【図２】同実施例における熱電装置のＸ−Ｘ’断面の横
断面図

【図３】本発明の第２の実施例における熱電装置の縦断
面図

【図４】同実施例における熱電装置のＸ−Ｘ’断面の横
断面図

【図５】同実施例における熱電装置のＹ−Ｙ’断面の横
断面図

【図６】本発明の第３の実施例における熱電装置の縦断
面図

【図７】本発明の第４の実施例における熱電装置の縦断
面図

【図８】本発明の第５の実施例における冷却用の熱電装
置の縦断面図

【図９】本発明の熱電装置の製造方法の一実施例の前半
の工程を示す工程図

【図１０】図９の工程に引続き実施される、同実施例方
法の後半の工程図

【図１１】本発明の熱電装置の製造方法の他の実施例に
おける前半の工程を示す工程図

【図１２】図１１の工程に引続き実施される同実施例方
法の後半の工程図

【図１３】従来の熱電装置の概略図

【符号の説明】

８、２０、４１ シリコン基板 １０、２２ 第１の電極膜部 １１、２５ Ｐ型の熱電半導体薄膜部 １２、２６ Ｎ型の熱電半導体薄膜部 １３、２７ 第２の電極膜部 １４、２８ 真空断熱部 ２３ Ｐ型の熱電半導体薄膜部群 ２４ Ｎ型の熱電半導体薄膜部群 ３２ 第２のシリコン基板 ４２ ＬＳＩデバイス ４４、４８ 多結晶シリコン膜部

Claims (10)

【特許請求の範囲】
1. 【請求項１】基板と、前記基板上にパターニングして形
   成した第１の電極膜部と、前記第１の電極膜部上に設け
   た一対のＰ型とＮ型の熱電半導体薄膜部もしくはＰ型・
   Ｎ型いずれか一方の熱電半導体薄膜部と、前記熱電半導
   体薄膜部の上面に接し前記Ｐ型熱電半導体薄膜部および
   Ｎ型熱電半導体薄膜部を交互に電気的に直列にかつ熱的
   に並列に接合する第２の電極膜部と、前記熱電半導体薄
   膜部を形成していない基板上に設けた真空断熱部を備
   え、前記真空断熱部を支持する支柱で真空封止したこと
   を特徴とする熱電装置。
2. 【請求項２】１枚の基板上に、請求項１記載の第１の電
   極膜部と熱電半導体薄膜部と第２の電極膜部と真空断熱
   部を繰り返し積層したことを特徴とする熱電装置。
3. 【請求項３】基板の表面上にパターニングして第１の電
   極膜部を形成する工程と、前記第１の電極膜部上に一対
   のＰ型とＮ型の熱電半導体薄膜部もしくはＰ型・Ｎ型い
   ずれか一方の熱電半導体薄膜部を形成する工程と、前記
   熱電半導体薄膜部を形成していない基板上に多結晶シリ
   コン膜部を形成する工程と、前記熱電半導体薄膜部の上
   面に接し前記Ｐ型熱電半導体薄膜部およびＮ型熱電半導
   体薄膜部を交互に電気的に直列にかつ熱的に並列に接合
   する第２の電極膜部を形成する工程と、前記多結晶シリ
   コン膜部をエッチングすることにより空洞を形成する工
   程と、真空中でエッチング孔を封止して真空断熱部を形
   成する工程からなる熱電装置の製造方法。
4. 【請求項４】エッチング孔を封止して真空断熱部を形成
   する工程により、同時に真空断熱部を支持する支柱を形
   成する請求項３記載の熱電装置の製造方法。
5. 【請求項５】多結晶シリコン膜と比較してエッチレート
   が著しく小さな薄膜を用いて、熱電半導体薄膜部および
   電極膜部を覆うことにより、多結晶シリコン膜のみを選
   択的にエッチングする請求項３記載の熱電装置の製造方
   法。
6. 【請求項６】第１の基板と、前記第１の基板上にパター
   ニングして形成した第１の電極膜部と、前記第１の電極
   膜部上に設けたＰ型とＮ型の熱電半導体薄膜部群もしく
   はＰ型・Ｎ型いずれか一方の熱電半導体薄膜部群と、前
   記熱電半導体薄膜部群の上面に接し前記Ｐ型熱電半導体
   薄膜部群およびＮ型熱電半導体薄膜部群を交互に電気的
   に直列にかつ熱的に並列に接合する第２の電極膜部と、
   熱電半導体薄膜部を形成していない基板上に設けた真空
   断熱部と、前記真空断熱部を真空封止する第２の基板と
   を備え、前記真空断熱部を前記熱電半導体薄膜部群で支
   える構成としたことを特徴とする熱電装置。
7. 【請求項７】請求項６記載の熱電装置を、熱的接触を確
   保して複数個積層し、下層の第２の基板と上層の第１の
   基板を共用したことを特徴とする熱電装置。
8. 【請求項８】第１の基板の表面上にパターニングして第
   １の電極膜部を形成する工程と、前記第１の電極膜部上
   にＰ型とＮ型の熱電半導体薄膜部群もしくはＰ型・Ｎ型
   いずれか一方の熱電半導体薄膜部群を形成する工程と、
   熱電半導体薄膜部を形成していない基板上に多結晶シリ
   コン膜部を形成する工程と、前記熱電半導体薄膜部群の
   上面に接し前記Ｐ型熱電半導体薄膜部群およびＮ型熱電
   半導体薄膜部群を交互に電気的に直列にかつ熱的に並列
   に接合する第２の電極膜部を形成する工程と、前記多結
   晶シリコン膜部をエッチングすることにより空洞を形成
   する工程と、真空中で第２の基板を第２の電極膜部上に
   接着することによりエッチング孔を封止して真空断熱部
   を形成する工程からなる熱電装置の製造方法。
9. 【請求項９】多結晶シリコン膜と比較してエッチレート
   が著しく小さな薄膜を用いて、熱電半導体薄膜部および
   電極膜部を覆うことにより、多結晶シリコン膜のみを選
   択的にエッチングする請求項８記載の熱電装置の製造方
   法。
10. 【請求項１０】ＬＳＩなどの半導体デバイスが形成され
    た半導体基板上の、前記半導体デバイスの形成された面
    の裏面に薄膜プロセスを用いて直接形成された、半導体
    デバイスを直接冷却するための、請求項１もしくは６記
    載の熱電装置。