JPH0613523A - Semiconductor electronic components - Google Patents
Semiconductor electronic componentsInfo
- Publication number
- JPH0613523A JPH0613523A JP16975792A JP16975792A JPH0613523A JP H0613523 A JPH0613523 A JP H0613523A JP 16975792 A JP16975792 A JP 16975792A JP 16975792 A JP16975792 A JP 16975792A JP H0613523 A JPH0613523 A JP H0613523A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- soldering
- connection terminals
- electronic component
- solder material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
［発明の目的］ [Object of the Invention]
【０００１】[0001]
【産業上の利用分野】本発明は、プリント基板，セラミ
ック基板，金属基板などの配線基板上に設けられたのは
んだパッドに、パッケージモールド部の端部から突出さ
れた接続端子をはんだ付けすることにより、はんだ接合
をはかる半導体電子部品に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is to solder a connecting terminal, which is projected from an end of a package mold part, to a solder pad provided on a wiring board such as a printed board, a ceramic board, and a metal board. Therefore, the present invention relates to a semiconductor electronic component for soldering.
【０００２】[0002]
【従来の技術】以下、従来の半導体電子部品について、
図５及び図６を参照しながら説明する。図５は、ＢＡＴ
型のピンを有するＰＧＡ(PIN GRID ARREY)パッケージ部
品のはんだ付け状態を示す図である。2. Description of the Related Art A conventional semiconductor electronic component will be described below.
This will be described with reference to FIGS. 5 and 6. Figure 5 shows BAT
It is a figure which shows the soldering state of the PGA (PIN GRID ARREY) package component which has a pin of a mold.
【０００３】ＢＡＴ型ＰＧＡパッケージ部品２１は、パ
ッケージモールド部２２の一面から多数の円筒状をなす
ピン２３を、垂直に突出させてなる半導体電子部品であ
る。このＢＡＴ型ＰＧＡパッケージ部品（以下、単にＰ
ＧＡ部品と称する）２１は、図５に示すように、ピン２
３の先端部分において、プリント基板やセラミック基
板，金属基板などの配線基板２５上に設けられたはんだ
パッド２４に、はんだ材料２６を用いてはんだ付けされ
る。このようなはんだ付けをするに際しては、リフロー
はんだ付け方法が一般的に採用されている。The BAT type PGA package component 21 is a semiconductor electronic component in which a large number of cylindrical pins 23 are vertically projected from one surface of the package mold portion 22. This BAT type PGA package component (hereinafter, simply P
The GA part 21 is a pin 2 as shown in FIG.
At the tip portion of 3, the solder material 26 is soldered to the solder pad 24 provided on the wiring board 25 such as a printed board, a ceramic board, or a metal board. When performing such soldering, a reflow soldering method is generally adopted.
【０００４】また、図６はパッケージモールド部の一方
向、或いは複数方向の端部から多数のリード端子を突出
させ、リードフォーミングした多端子電子部品のはんだ
付け状態を示した図である。FIG. 6 is a diagram showing a soldering state of a multi-terminal electronic component which is lead-formed by projecting a large number of lead terminals from one end of a package mold portion or an end portion in a plurality of directions.
【０００５】多端子電子部品３１は、パッケージモール
ド部３２の一方向、或いは複数方向の端部から多数のリ
ード端子３３が突出されており、このリード端子３３
は、パッケージモールド部３２の近傍位置と先端部分の
近傍位置の２箇所において、屈曲形成するリードフォー
ミングがなされている。この多端子電子部品３１は、図
６に示すように、リード端子３３の先端部分において、
配線基板３５上のはんだパッド３４にはんだ材料３６を
用いてはんだ付けされる。このようなはんだ付けをする
に際しても、リフローはんだ付け方法が一般的に採用さ
れている。In the multi-terminal electronic component 31, a large number of lead terminals 33 are projected from one end of the package molding portion 32 or one end in a plurality of directions.
Is bent and formed at two positions, that is, in the vicinity of the package mold portion 32 and in the vicinity of the tip portion. As shown in FIG. 6, this multi-terminal electronic component 31 has
The solder pad 34 on the wiring board 35 is soldered with a solder material 36. The reflow soldering method is generally adopted also in such soldering.
【０００６】これは、配線基板２５，３５上に予め露出
した銅箔パターンからなるはんだパッド２４，３４を設
ける。そして、このはんだパッド２４，３４に、メタル
マスクやスクリーンマスクなどを利用して、クリーム状
のはんだ材料２６，３６を印刷する。[0006] In this, solder pads 24 and 34 made of copper foil patterns exposed in advance are provided on wiring boards 25 and 35. Then, cream-shaped solder materials 26 and 36 are printed on the solder pads 24 and 34 by using a metal mask or a screen mask.
【０００７】このはんだパッド２４，３４に対して、Ｐ
ＧＡ部品２１のピン２３、或いは多端子電子部品３１の
リード端子３３の先端部分を押圧する。すると、これら
の半導体電子部品２１，３１のピン２３或いはリード端
子３３は、はんだ材料２６，３６の有する粘着力によっ
てはんだパッド２４，３４上に仮接着され、この状態か
らはんだ材料２６，３６を加熱，溶融させて、積極的若
しくは自然的に冷却すると、はんだ材料２６，３６が凝
固して、ＰＧＡ部品２１のピン２３と配線基板２５上の
はんだパッド２４、或いは多端子電子部品３１のリード
端子３３と配線基板３５上のはんだパッド３４とが、安
定した状態で電気的に接続されて実装がなされる。For the solder pads 24 and 34, P
The pin 23 of the GA component 21 or the tip portion of the lead terminal 33 of the multi-terminal electronic component 31 is pressed. Then, the pins 23 or the lead terminals 33 of these semiconductor electronic components 21 and 31 are temporarily adhered to the solder pads 24 and 34 by the adhesive force of the solder materials 26 and 36, and the solder materials 26 and 36 are heated from this state. When melted and actively or naturally cooled, the solder materials 26 and 36 are solidified, and the pins 23 of the PGA component 21 and the solder pads 24 on the wiring board 25 or the lead terminals 33 of the multi-terminal electronic component 31. And the solder pad 34 on the wiring board 35 are electrically connected and mounted in a stable state.
【０００８】[0008]
【発明が解決しようとする課題】上記したような、従来
のＢＡＴ型ＰＧＡパッケージ部品２１や多端子電子部品
３１などの半導体電子部品においては、以下に述べるよ
うな問題点を有していた。The above-described conventional semiconductor electronic components such as the BAT type PGA package component 21 and the multi-terminal electronic component 31 have the following problems.
【０００９】ＢＡＴ型のピン２３を有するＰＧＡパッケ
ージ部品２１のはんだ付けに関しては、上記したように
配線基板２５上に設けられたはんだパッド２４にはんだ
材料２６を塗布し、ＰＧＡ部品２１を装着した後にはん
だ材料２６を加熱させて溶融させる。すると、溶融した
はんだ材料２６は表面張力によって、図５に示すように
ピン２３を上昇して、はんだ接合部のはんだ材料２６の
量が少なくなってしまう。このとき、配線基板２５上の
はんだパッド２４の温度とピン２３の温度を比較した場
合、ピン２３の温度上昇が高ければ高いほどはんだ材料
２６の上昇量は多くなり、はんだ付け不良を発生させて
しまう。このようなはんだ付け不良はウイッキング現象
と呼ばれている。Regarding the soldering of the PGA package component 21 having the BAT type pin 23, after the solder material 26 is applied to the solder pad 24 provided on the wiring substrate 25 as described above and the PGA component 21 is mounted. The solder material 26 is heated and melted. Then, the molten solder material 26 moves up the pins 23 due to the surface tension, as shown in FIG. 5, and the amount of the solder material 26 in the solder joint portion decreases. At this time, when the temperature of the solder pad 24 on the wiring board 25 and the temperature of the pin 23 are compared, the higher the temperature of the pin 23 is, the larger the amount of rise of the solder material 26 is, resulting in defective soldering. I will end up. Such defective soldering is called a wicking phenomenon.
【００１０】また、多端子電子部品３１のはんだ付けに
関しては、上記したＰＧＡ部品２１の場合と同様に、図
６に示すように、はんだ材料３６はリード端子３３の屈
曲部分や、パッケージモールド部３２からの突出部分近
辺まで上昇してしまい、ウイッキング現象などのはんだ
付け不良が発生してしまう。Regarding the soldering of the multi-terminal electronic component 31, as in the case of the PGA component 21 described above, as shown in FIG. 6, the solder material 36 is the bent portion of the lead terminal 33 and the package mold portion 32. As a result, the solder paste rises to the vicinity of the protruding portion, and a soldering failure such as a wicking phenomenon occurs.
【００１１】はんだ接合部の信頼性は、供給塗布された
はんだ材料２６，３６の量に比例するといわれ、ウイッ
キング現象によりはんだ接合部のはんだ材料２６，３６
の量が少なくなってしまうと、著しく信頼性を損なって
しまうという問題点を有していた。The reliability of the solder joint is said to be proportional to the amount of the solder material 26, 36 applied and applied, and the wicking phenomenon causes the solder material 26, 36 of the solder joint.
There is a problem that the reliability is remarkably impaired when the amount of is reduced.
【００１２】また、長期的な信頼性のみならず、初期段
階においてもウイッキング現象により、はんだ接合部の
はんだ材料２６，３６の量が少なくなると、ピン２３或
いはリード端子３３の先端部分にはんだ材料２６，３６
が無い、即ちオープン（未はんだ）不良を発生すること
もしばしばあった。 ［発明の構成］When the amount of the solder material 26, 36 at the solder joint is reduced due to the wicking phenomenon not only in the long-term reliability but also in the initial stage, the solder material 26 is added to the tip portion of the pin 23 or the lead terminal 33. , 36
Often, there was often an open (unsoldered) defect. [Constitution of Invention]
【００１３】[0013]
【課題を解決するための手段】本発明は、上記したよう
な技術的課題を解決するためになされたものであり、パ
ッケージモールド部の端部から突出された多数の接続端
子を有し、この接続端子により配線基板上のはんだパッ
ドにはんだ材料を用いてはんだ付けされる半導体電子部
品において、はんだ付け時に前記はんだ材料が前記接続
端子を上昇することを防止するためのはんだ上昇防止機
構として、前記接続端子の途中に設けた突起部、或いは
前記接続端子の少なくとも一部を覆った熱伝導率の低い
材料や、はんだ材料とのぬれ性が悪く耐腐食性の高い材
料により構成された表面処理部を設けている。The present invention has been made in order to solve the above-mentioned technical problems, and has a large number of connecting terminals protruding from the end of the package mold part. In a semiconductor electronic component that is soldered to a solder pad on a wiring board by a connection terminal using a solder material, as a solder rise prevention mechanism for preventing the solder material from rising the connection terminal during soldering, A surface treatment part made of a material having a low thermal conductivity which covers at least a part of the connection terminal or a projection provided in the middle of the connection terminal, or a material having poor wettability with a solder material and high corrosion resistance Is provided.
【００１４】[0014]
【作用】本発明は上記したような構成により、加熱溶融
されたはんだ材料が、表面張力によりピンやリード端子
などの接続端子を上昇することを防止し、ウイッキング
現象などの発生によるはんだ付け不良をなくすことが可
能となる。According to the present invention, with the above-described structure, the solder material which is heated and melted is prevented from rising the connection terminals such as pins and lead terminals due to the surface tension, and the soldering failure due to the occurrence of the wicking phenomenon is prevented. It is possible to lose it.
【００１５】[0015]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は、本発明第１の実施例を示す図であ
り、ＢＡＴ型ＰＧＡパッケージ部品に適用したものであ
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of the present invention, which is applied to a BAT type PGA package component.
【００１６】ＢＡＴ型ＰＧＡ(PIN GRID ARREY)パッケー
ジ部品（以下、単にＰＧＡ部品と称する）１は、パッケ
ージモールド部２の一つの面から接続端子である多数の
ピン３を、パッケージモールド部２の突出面に垂直に突
出させてなる半導体電子部品である。このＰＧＡ部品１
のピン３は円筒状をなしており、ほぼ中央部位置には、
はんだ上昇防止機構としての円板状の突起部３ａが設け
られている。この突起部３ａの大きさは、好ましくはピ
ン３の断面積の１１０パーセント以上である。そして、
このＰＧＡ部品１は、ピン３の先端部分において、プリ
ント基板やセラミック基板，金属基板などの配線基板５
上に予め設けられた銅箔パターンからなるはんだパッド
４上に、はんだ材料６を用いてはんだ付けされる。この
ようなはんだ付けをするに際しては、リフローはんだ付
け方法が一般的に採用されている。A BAT type PGA (PIN GRID ARREY) package component (hereinafter, simply referred to as PGA component) 1 has a large number of pins 3 which are connection terminals and a protrusion of the package mold 2 from one surface of the package mold 2. It is a semiconductor electronic component that is made to project perpendicularly to the surface. This PGA part 1
The pin 3 of has a cylindrical shape, and at the substantially central position,
A disk-shaped protrusion 3a is provided as a solder rising prevention mechanism. The size of the protrusion 3a is preferably 110% or more of the cross-sectional area of the pin 3. And
The PGA component 1 includes a wiring board 5 such as a printed board, a ceramic board, or a metal board at the tip of the pin 3.
The solder material 6 is used for soldering on the solder pad 4 made of a copper foil pattern provided in advance. When performing such soldering, a reflow soldering method is generally adopted.
【００１７】これは、配線基板５上に予め露出した銅箔
パターンからなるはんだパッド４を設ける。そして、こ
のはんだパッド４に、メタルマスクやスクリーンマスク
などを利用して、クリーム状のはんだ材料６を印刷して
供給する方法である。In this, a solder pad 4 made of a copper foil pattern exposed in advance is provided on a wiring board 5. Then, a creamy solder material 6 is printed and supplied to the solder pad 4 using a metal mask, a screen mask or the like.
【００１８】このＰＧＡ部品１のはんだ付け時における
動作・作用を説明する。ＰＧＡ部品１のピン３は、その
先端部分を配線基板５のはんだパッド４上に位置決めさ
れて下降し、はんだパッド４に対して先端部分を押圧す
る。すると、ＰＧＡ部品１のピン３は、はんだ材料６の
有する粘着力によってはんだパッド４上に仮接着され、
この状態からはんだ材料６を加熱，溶融させてピン３の
先端部分とはんだパッド４の接触を図り、図示しない冷
却装置により冷気を送風してはんだ材料６を凝固する。The operation and action of the PGA component 1 during soldering will be described. The pin 3 of the PGA component 1 has its tip portion positioned on the solder pad 4 of the wiring board 5 and descends to press the tip portion against the solder pad 4. Then, the pin 3 of the PGA component 1 is temporarily adhered to the solder pad 4 by the adhesive force of the solder material 6,
From this state, the solder material 6 is heated and melted to bring the tip portion of the pin 3 into contact with the solder pad 4, and cool air is blown by a cooling device (not shown) to solidify the solder material 6.
【００１９】このはんだ付けの工程において、供給され
ているはんだ材料６は溶融されるために加熱される。こ
のとき、溶融されたはんだ材料６はピン３を表面張力に
より上昇する。しかし、表面張力によりはんだ材料６が
上昇したとしても、ピン３の中央部位置に設けられた、
はんだ上昇防止機構としての突起部３ａにより遮られ
て、それ以上上昇することを防止することができる。そ
のため、はんだ材料６がピン３を上昇したとしても、は
んだ接合部のはんだ材料６の量が少なくなることにより
発生するウイッキング現象を発生させることもなく、は
んだ付け不良の発生を防止することが可能となる。図２
は、本発明第２の実施例を示す図であり、多端子電子部
品に適用したものである。In this soldering process, the supplied solder material 6 is heated to be melted. At this time, the melted solder material 6 raises the pin 3 due to the surface tension. However, even if the solder material 6 rises due to surface tension, it is provided at the central position of the pin 3.
It is possible to prevent the solder from rising further by being blocked by the protrusion 3a serving as a solder rising preventing mechanism. Therefore, even if the solder material 6 moves up the pins 3, the wicking phenomenon that occurs due to the decrease in the amount of the solder material 6 in the solder joint portion does not occur, and the occurrence of soldering failure can be prevented. Becomes Figure 2
FIG. 8 is a diagram showing a second embodiment of the present invention, which is applied to a multi-terminal electronic component.
【００２０】多端子電子部品１１は、パッケージモール
ド部１２の１方向、或いは複数方向の端部から多数のリ
ード端子１３を突出させてなる半導体電子部品である。
この多端子電子部品１１のリード端子１３は、パッケー
ジモールド部１２の近傍位置と先端部分の近傍位置の２
箇所において、屈曲成形するようにリードフォーミング
されている。そして、２箇所の屈曲部に挟まれた部分の
ほぼ中央部位置には、はんだ上昇防止機構としての突起
部１３ａが設けられている。この突起部１３ａの大きさ
は、上記第１の実施例と同様に、好ましくはリード端子
１３の断面積の１１０パーセント以上となるように形成
されている。そして、この多端子電子部品１１は、先端
部分側の屈曲部より先端側のリード端子部分において、
配線基板１５上のはんだパッド１４にはんだ材料１６を
用いてはんだ付けされる。多端子電子部品１１をはんだ
付けする際にも、上記第１の実施例と同様にリフローは
んだ付け方法が一般的である。The multi-terminal electronic component 11 is a semiconductor electronic component in which a large number of lead terminals 13 are projected from the ends of the package mold portion 12 in one direction or in a plurality of directions.
The lead terminals 13 of the multi-terminal electronic component 11 are provided at two positions near the package mold 12 and near the tip.
At the location, lead forming is performed so as to perform bending molding. A protrusion 13a serving as a solder rise preventing mechanism is provided at a substantially central portion of the portion sandwiched between the two bent portions. The size of the projection 13a is preferably 110% or more of the cross-sectional area of the lead terminal 13 as in the first embodiment. The multi-terminal electronic component 11 has a lead terminal portion on the tip side of the bent portion on the tip portion side.
The solder material 16 is soldered to the solder pads 14 on the wiring board 15. When soldering the multi-terminal electronic component 11, the reflow soldering method is generally used as in the first embodiment.
【００２１】上記第１及び第２の実施例のように、はん
だ上昇防止機構として突起部３ａ若しくは１３ａを設け
ることにより、溶融したはんだ材料６，１６がピン３若
しくはリード端子１３を、パッケージモールド部２，１
２まで上昇することを防止することができるようにな
る。As in the first and second embodiments, by providing the protrusion 3a or 13a as a solder rising preventing mechanism, the molten solder material 6 or 16 can fix the pin 3 or the lead terminal 13 to the package molding part. 2, 1
It becomes possible to prevent rising up to 2.
【００２２】上記第１及び第２の実施例のように、はん
だ上昇防止機構としての突起部３ａ，１３ａの形状は、
円板状に限るものではなく、はんだ材料の上昇を遮る効
果を有するものであれば、種々の変形は可能である。As in the first and second embodiments, the shape of the protrusions 3a and 13a as the solder rise preventing mechanism is as follows.
The shape is not limited to the disk shape, and various modifications are possible as long as it has an effect of blocking the rise of the solder material.
【００２３】また、上記第１及び第２の実施例において
は、図１及び図２に示してあるように、突起部３ａ，１
３ａは板状の構成としているが、円錐，円柱など、或い
は断面形状が三角形，四角形などの形状を有するもので
あっても、適用して実施することは可能である。次に、
本発明第３の実施例として、図３を参照しながら説明す
る。Further, in the first and second embodiments, as shown in FIGS. 1 and 2, the protrusions 3a, 1 are formed.
Although 3a has a plate-like configuration, it can be applied and implemented even if it has a conical shape, a cylindrical shape, or a cross-sectional shape such as a triangular shape or a quadrangular shape. next,
A third embodiment of the present invention will be described with reference to FIG.
【００２４】本実施例は、ＢＡＴ型ＰＧＡパッケージ部
品に適用したものであり、ＰＧＡ部品の構成について
は、はんだ上昇防止機構である突起部３ａを除き上記第
１の実施例と同様であるので、同一符号を付すことによ
り同一である部分の説明は省略する。ピン３のパッケー
ジモールド部２側からの表面には、はんだ上昇防止機構
として、熱伝導率の低い材料，例えばＡＬＮ，ＳＩＣ，
Ａｌ2Ｏ3などのセラミックの薄膜やＭｏなど、或いはは
んだ材料６とぬれ性が悪く耐腐食性の高い材料、例えば
Ｎｉなどにより覆われた表面処理部３ｂが設けられてい
る。この表面処理部３ｂの覆う幅は、好ましくはピン３
の全長の１／２以上である。This embodiment is applied to a BAT type PGA package component, and the structure of the PGA component is the same as that of the first embodiment except for the protrusion 3a which is the solder rise preventing mechanism. The description of the same parts by attaching the same reference numerals is omitted. On the surface of the pin 3 from the package mold portion 2 side, a material having low thermal conductivity such as ALN, SIC,
A surface-treated portion 3b covered with a ceramic thin film such as Al 2 O 3 or Mo, or a material having poor wettability with the solder material 6 and high corrosion resistance, such as Ni, is provided. The width covered by the surface treatment portion 3b is preferably the pin 3
Is more than 1/2 of the total length of.
【００２５】加熱することによりはんだ材料６を溶融す
ると、はんだ材料６は表面張力によりピン３を上昇す
る。はんだ材料６は、温度が高い方に移行する特徴を有
するものであり、通常、はんだ材料６の溶融のために加
熱を行うと、ピン３の母材が４２アロイ，Ｃｕそのもの
か、その表面にＡｕまたははんだなどをコーティングし
ているので、配線基板５の表面温度がはんだ材料６の融
点１８３度以上に達する時、ピン３の表面温度は約２０
０度以上にまで達してしまう。したがって、配線基板５
側よりピン３の方が温度上昇が早く、それによりはんだ
材料６はピン３を上昇する。When the solder material 6 is melted by heating, the solder material 6 raises the pins 3 due to the surface tension. The solder material 6 has a characteristic of migrating to a higher temperature. Normally, when heating is performed for melting the solder material 6, the base material of the pin 3 is 42 alloy, Cu itself, or on the surface thereof. Since Au or solder is coated, when the surface temperature of the wiring substrate 5 reaches the melting point of the solder material 6 of 183 degrees or more, the surface temperature of the pin 3 is about 20.
It reaches over 0 degrees. Therefore, the wiring board 5
The temperature of the pin 3 rises faster than that of the side, so that the solder material 6 moves up the pin 3.
【００２６】しかし、本実施例のように、ピン３の表面
に熱伝導率の低い材料、例えばＡＬＮ，ＳＩＣ，Ａｌ2
Ｏ3などのセラミックの薄膜やＭｏなどで覆うことによ
り、はんだ上昇防止機構としての表面処理部３ｂを設け
ると、ピン３の表面温度の上昇を遅らせることができ
（配線基板５とピン３の温度上昇は、ほぼ等速度とな
る）、溶融したはんだ材料６がピン３の表面処理部３ｂ
より上方へ上昇することがなくなる。However, as in the present embodiment, the surface of the pin 3 is made of a material having a low thermal conductivity, such as ALN, SIC, Al 2
By providing a surface treatment portion 3b as a solder rise preventing mechanism by covering with a ceramic thin film such as O 3 or Mo, the rise of the surface temperature of the pin 3 can be delayed (the temperature of the wiring board 5 and the pin 3). The ascending speed becomes almost constant), and the molten solder material 6 is applied to the surface treated portion 3b of the pin 3.
It will not rise further.
【００２７】また、ピン３の材質または表面処理材は、
一般にはんだぬれ性の良いＡｕ，Ｃｕなどが用いられて
いるが、はんだ上昇防止機構としての表面処理部３ｂ
を、例えばＮｉなどのはんだ材料６とのぬれ性が悪く、
しかも耐腐食性の高い材料で覆うことにより、溶融した
はんだ材料６がピン３を上昇してきても、表面処理部３
ｂに達すると、上昇が停止してそれ以上上昇することは
なくなる。図４は、本発明第４の実施例を示す図であ
り、上記第３の実施例のはんだ上昇防止機構を多端子電
子部品に適用したものである。The material of the pin 3 or the surface treatment material is
Generally, Au, Cu or the like having good solder wettability is used, but the surface treatment portion 3b as a solder rising preventing mechanism.
Has poor wettability with the solder material 6 such as Ni,
Moreover, by covering with a material having a high corrosion resistance, even if the molten solder material 6 moves up the pins 3, the surface treatment portion 3
When b is reached, the ascending stops and no further ascending. FIG. 4 is a diagram showing a fourth embodiment of the present invention, in which the solder rise preventing mechanism of the third embodiment is applied to a multi-terminal electronic component.
【００２８】本実施例の多端子電子部品の構成は、はん
だ上昇防止機構を除くと上記第２の実施例と同様である
ので、同一符号を付すことにより同一構成についての説
明は省略する。リード端子１３のパッケージモールド部
１２側からの表面には、はんだ上昇防止機構として、上
記第３の実施例と同様に熱伝導率の低い材料、例えばＡ
ＬＮ，ＳＩＣ，Ａｌ2Ｏ3などのセラミックの薄膜やＭｏ
など、或いははんだ材料１６とぬれ性が悪く耐腐食性の
高い材料、例えばＮｉなどにより覆われた表面処理部１
３ｂが設けられている。この表面処理部１３ｂの幅は、
上記第３の実施例と同様にリード端子１３の全長の１／
２以上である。The structure of the multi-terminal electronic component of this embodiment is the same as that of the second embodiment except for the solder rise prevention mechanism, and therefore, the same reference numerals are used and the description of the same structure is omitted. On the surface of the lead terminal 13 from the package mold portion 12 side, as a solder rising preventing mechanism, a material having a low thermal conductivity, such as A, is used as in the third embodiment.
Ceramic thin films such as LN, SIC, Al 2 O 3 and Mo
Etc., or a surface treatment part 1 covered with a material having poor wettability with the solder material 16 and high corrosion resistance, such as Ni.
3b is provided. The width of the surface treatment portion 13b is
As in the third embodiment, 1 / l of the total length of the lead terminal 13
It is 2 or more.
【００２９】上記第３及び第４の実施例のように、はん
だ上昇防止機構として熱伝導率の低い材料、若しくはは
んだ材料６，１６とのぬれ性が悪く、しかも耐腐食性の
高い材料で覆うことにより、上記第１及び第２の実施例
と同様に、溶融したはんだ材料６，１６がピン３若しく
はリード端子１３を、パッケージモールド部２，１２ま
で上昇することを防止することができるようになる。次
に、本発明第５の実施例として、図５を参照しながら説
明する。As in the third and fourth embodiments, the solder rise preventing mechanism is covered with a material having a low thermal conductivity or a material having poor wettability with the solder materials 6 and 16 and having a high corrosion resistance. As a result, like the first and second embodiments, it is possible to prevent the molten solder materials 6 and 16 from raising the pins 3 or the lead terminals 13 to the package mold portions 2 and 12. Become. Next, a fifth embodiment of the present invention will be described with reference to FIG.
【００３０】本実施例は、上記第３の実施例の表面処理
部３ｂの形状を変形したものであり、図５に示すよう
に、ＰＧＡ部品１のピン３のはんだ上昇防止機構として
の表面処理部３ｃは、非処理部と縞状で且つ交互になる
ようにしている。In this embodiment, the shape of the surface treatment portion 3b of the third embodiment is modified, and as shown in FIG. 5, the surface treatment as a solder rise preventing mechanism for the pin 3 of the PGA component 1 is performed. The portions 3c are striped and alternate with the non-processing portions.
【００３１】同様に、第６の実施例は上記第４の実施例
の表面処理部１３ｂの構成を変形したものであり、図６
に示すように、多端子電子部品１１のリード端子１３の
はんだ上昇防止機構としての表面処理部１３ｃは、非処
理部と縞状で且つ交互になるように構成されている。Similarly, the sixth embodiment is a modification of the structure of the surface treatment section 13b of the fourth embodiment, as shown in FIG.
As shown in FIG. 5, the surface treatment portion 13c as a solder rise preventing mechanism of the lead terminal 13 of the multi-terminal electronic component 11 is configured to be striped and alternate with the non-treatment portion.
【００３２】上記第５及び第６の実施例のように、はん
だ上昇防止機構としての表面処理部１３ｃと非処理部と
を交互に配置するように構成することにより、ピン３或
いはリード端子１３の最も先端部分に近い表面処理部３
ｃ，１３ｃを、溶融したはんだ材料６，１６が通過して
上昇したとしても、第２の表面処理部３ｃ，１３ｃによ
り上昇を妨げることができる。さらに、第２の表面処理
部３ｃ，１３ｃを越えて上昇したとしても、第３の表面
処理部３ｃ，１３ｃ…において上昇を防ぐことが可能で
ある。したがって、上記第１乃至第４の実施例と同様の
効果を奏することができる。As in the fifth and sixth embodiments, the surface treated portions 13c and the non-treated portions as the solder rising preventing mechanism are arranged alternately so that the pin 3 or the lead terminal 13 can be prevented. Surface treatment part 3 closest to the tip
Even if the molten solder materials 6 and 16 pass through c and 13c and rise, the rise can be prevented by the second surface treatment portions 3c and 13c. Further, even if the temperature rises beyond the second surface treatment parts 3c, 13c, it is possible to prevent the rise in the third surface treatment parts 3c, 13c ... Therefore, the same effects as those of the first to fourth embodiments can be obtained.
【００３３】上記第５及び第６の実施例においては、表
面処理部３ｃを非処理部と縞状に交互に配置するように
構成しているが、縞状に限定されるものではなく、ピン
３或いはリード端子１３に対して、斜状で交互に配置す
るように構成することも可能である。In the fifth and sixth embodiments described above, the surface treated portions 3c are arranged alternately with the non-treated portions in a striped pattern, but the striped pattern is not limited to the striped pattern, and the pin is not limited to the striped pattern. It is also possible to arrange the terminals 3 or the lead terminals 13 in a slanted and alternating manner.
【００３４】上記第２，第４及び第６の実施例において
は、多端子電子部品に適用した実施例として説明してい
るが、必ずしも多端子である必要はなく、リード端子な
どの接続端子を有する半導体電子部品において適用でき
るものである。Although the second, fourth and sixth embodiments have been described as the embodiments applied to the multi-terminal electronic component, they are not necessarily multi-terminals, and connecting terminals such as lead terminals are not necessary. The present invention can be applied to a semiconductor electronic component that has.
【００３５】[0035]
【発明の効果】本発明の半導体電子部品においては、Ｂ
ＡＴ型ＰＧＡパッケージ部品のピンや、多端子電子部品
のリード端子などの接続端子に、突起部，熱伝導率の低
い材料で覆った表面処理部，或いははんだ材料とのぬれ
性が悪く、しかも耐腐食性の高い材料で覆った表面処理
部などのはんだ上昇防止機構を設けることにより、はん
だ材料がパッケージモールド部まで上昇してしまうウイ
ッキング現象の発生を防ぎ、はんだ接合部にはんだ材料
を十分に確保することができるようになるので、はんだ
接合部の信頼性を損なうこともなく、また、初期段階に
おいてもオープン（未はんだ）不良を防止することがで
きるようになるので、信頼性の高いはんだ接合ができる
半導体電子部品を提供することが可能となる。In the semiconductor electronic component of the present invention, B
Pins of AT type PGA package parts and connecting terminals such as lead terminals of multi-terminal electronic parts have poor wettability with projections, surface-treated parts covered with a material with low thermal conductivity, or solder material By providing a solder rise prevention mechanism such as a surface treatment part covered with a highly corrosive material, it prevents the occurrence of wicking phenomenon where the solder material rises to the package mold part, and secures sufficient solder material at the solder joint part Therefore, it is possible to prevent the open (unsoldered) defect at the initial stage without deteriorating the reliability of the solder joint, so that the solder joint with high reliability can be obtained. It is possible to provide a semiconductor electronic component capable of achieving the above.
【図１】本発明第１の実施例を示す図FIG. 1 is a diagram showing a first embodiment of the present invention.
【図２】本発明第２の実施例を示す図FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明第３の実施例を示す図FIG. 3 is a diagram showing a third embodiment of the present invention.
【図４】本発明第４の実施例を示す図FIG. 4 is a diagram showing a fourth embodiment of the present invention.
【図５】本発明第５の実施例を示す図FIG. 5 is a diagram showing a fifth embodiment of the present invention.
【図６】本発明第６の実施例を示す図FIG. 6 is a diagram showing a sixth embodiment of the present invention.
【図７】ＢＡＴ型ＰＧＡパッケージ部品の従来例を示す
図FIG. 7 is a view showing a conventional example of a BAT type PGA package component.
【図８】多端子電子部品の従来例を示す図FIG. 8 is a diagram showing a conventional example of a multi-terminal electronic component.
１ ＢＡＴ型ＰＧＡパッケージ部品 ２ パッケージモールド部 ３ ピン ４ はんだパッド ５ 配線基板 ６ はんだ材料 1 BAT type PGA package part 2 Package mold part 3 Pin 4 Solder pad 5 Wiring board 6 Solder material
Claims (3)
た多数の接続端子を有し、この接続端子により配線基板
上のはんだパッドにはんだ材料を用いてはんだ付けされ
る半導体電子部品において、はんだ付け時に前記はんだ
材料が前記接続端子を上昇することを防止するためのは
んだ上昇防止機構として、前記接続端子の途中に突起部
を設けたことを特徴とする半導体電子部品。1. A semiconductor electronic component having a large number of connection terminals protruding from an end of a package mold portion, which are soldered to a solder pad on a wiring board by a solder material by the connection terminals. A semiconductor electronic component, wherein a protrusion is provided in the middle of the connection terminal as a solder rise prevention mechanism for preventing the solder material from rising up the connection terminal at times.
た多数の接続端子を有し、この接続端子により配線基板
上のはんだパッドにはんだ材料を用いてはんだ付けされ
る半導体電子部品において、はんだ付け時に前記はんだ
材料が前記接続端子を上昇することを防止するためのは
んだ上昇防止機構として、前記接続端子の少なくとも一
部を熱伝導率の低い材料で覆ったことを特徴とする半導
体電子部品。2. A semiconductor electronic component having a large number of connection terminals protruding from an end of a package mold portion, which are soldered to a solder pad on a wiring board by a solder material by the connection terminals. A semiconductor electronic component, wherein at least a part of the connection terminal is covered with a material having a low thermal conductivity as a solder rise preventing mechanism for preventing the solder material from rising up the connection terminal at times.
た多数の接続端子を有し、この接続端子により配線基板
上のはんだパッドにはんだ材料を用いてはんだ付けされ
る半導体電子部品において、はんだ付け時に前記はんだ
材料が前記接続端子を上昇することを防止するためのは
んだ上昇防止機構として、前記接続端子の少なくとも一
部を前記はんだ材料とぬれ性が悪く耐腐食性の高い材料
で覆ったことを特徴とする半導体電子部品。3. A semiconductor electronic component having a large number of connection terminals protruding from an end of a package mold portion, and soldering to a solder pad on a wiring board using a solder material by the connection terminals. Sometimes, as a solder rise preventing mechanism for preventing the solder material from rising the connection terminal, at least a part of the connection terminal is covered with a material having poor wettability with the solder material and high corrosion resistance. Characteristic semiconductor electronic components.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16975792A JPH0613523A (en) | 1992-06-29 | 1992-06-29 | Semiconductor electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16975792A JPH0613523A (en) | 1992-06-29 | 1992-06-29 | Semiconductor electronic components |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0613523A true JPH0613523A (en) | 1994-01-21 |
Family
ID=15892289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16975792A Pending JPH0613523A (en) | 1992-06-29 | 1992-06-29 | Semiconductor electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0613523A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133845A (en) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | Semiconductor light-emitting element |
| KR100767193B1 (en) * | 2006-03-13 | 2007-10-17 | 하나 마이크론(주) | Line flip chip package and manufacturing method thereof |
| JP2008534151A (en) * | 2005-03-28 | 2008-08-28 | アルザ コーポレイション | Microprojection and method with capillary action control features |
| JP2013026238A (en) * | 2011-07-14 | 2013-02-04 | Ibiden Co Ltd | Mounting base plate, and electronic device |
| US9991220B2 (en) | 2013-06-19 | 2018-06-05 | Fuji Electric Co., Ltd. | Semiconductor device |
-
1992
- 1992-06-29 JP JP16975792A patent/JPH0613523A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133845A (en) * | 1998-10-23 | 2000-05-12 | Rohm Co Ltd | Semiconductor light-emitting element |
| JP2008534151A (en) * | 2005-03-28 | 2008-08-28 | アルザ コーポレイション | Microprojection and method with capillary action control features |
| KR100767193B1 (en) * | 2006-03-13 | 2007-10-17 | 하나 마이크론(주) | Line flip chip package and manufacturing method thereof |
| JP2013026238A (en) * | 2011-07-14 | 2013-02-04 | Ibiden Co Ltd | Mounting base plate, and electronic device |
| US9991220B2 (en) | 2013-06-19 | 2018-06-05 | Fuji Electric Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3353508B2 (en) | Printed wiring board and electronic device using the same | |
| US5057969A (en) | Thin film electronic device | |
| JP2756184B2 (en) | Surface mounting structure of electronic components | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JP3848723B2 (en) | Mounting structure of semiconductor device and inspection method thereof | |
| JPH10256315A (en) | Semiconductor chip bonding pad and its formation | |
| EP0696159A1 (en) | Printed wiring board | |
| US5742483A (en) | Method for producing circuit board assemblies using surface mount components with finely spaced leads | |
| JP2923096B2 (en) | Tape carrier package and high-frequency heating solder bonding equipment | |
| JPH10189806A (en) | Semiconductor device and junction structure of semiconductor device and substrate | |
| JPH0613523A (en) | Semiconductor electronic components | |
| JP3180041B2 (en) | Connection terminal and method of forming the same | |
| JPH0349211A (en) | Electronic component | |
| JP2697987B2 (en) | Electronic component with connection terminal and mounting method | |
| JPH05206359A (en) | Semiconductor electronic component and method for mounting the same | |
| JPH1140716A (en) | Semiconductor device and manufacture thereof | |
| JP3048236B2 (en) | Electronic components | |
| JP2001077522A (en) | Method of mounting electronic component | |
| JP2917537B2 (en) | Mounting method of IC package for surface mounting | |
| JPS61231797A (en) | Mounting of small electronic component | |
| JPH04360561A (en) | Semiconductor package and its formation | |
| JPH11204928A (en) | Solder paste application method and circuit board | |
| JPH05175647A (en) | Soldering method and heat dissipating jig | |
| JPH05243720A (en) | Hybrid integrated circuit device | |
| JPH05235108A (en) | Manufacture of film carrier tape |