JPH1140716A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH1140716A
JPH1140716A JP18933697A JP18933697A JPH1140716A JP H1140716 A JPH1140716 A JP H1140716A JP 18933697 A JP18933697 A JP 18933697A JP 18933697 A JP18933697 A JP 18933697A JP H1140716 A JPH1140716 A JP H1140716A
Authority
JP
Japan
Prior art keywords
solder
insulating substrate
metal base
semiconductor device
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18933697A
Other languages
Japanese (ja)
Inventor
Masayuki Kato
正幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18933697A priority Critical patent/JPH1140716A/en
Publication of JPH1140716A publication Critical patent/JPH1140716A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which can prevent formation of such improper soldering as solder ball, insufficient solder strength or offset position. SOLUTION: A semiconductor device 1 includes a metallic base 2, an insulating substrate 3 having upper and lower electrodes formed on upper and lower surfaces, a soldering film 5 disposed between the lower electrodes and the base 2, and semiconductor elements 6 provided on an upper surface of the substrate 3 and electrically connected to the upper electrodes. Provided on the soldering film 5 are electrically conductive bumps which secure a constant spacing between the substrate 3 and the base 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばジャイアン
ト・トランジスタなどの半導体装置およびその製造方法
に関する。
The present invention relates to a semiconductor device such as a giant transistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図8および図9に示すように、大型の絶
縁基板Aを金属ベースBにはんだ付けにより接続する例
えばジャイアント・トランジスタなどの半導体装置C
は、絶縁基板Aの上に複数の半導体素子Dを配置し、半
導体素子Dの電極と絶縁基板Aの上に設けられた電極と
を、アルミニウムのワイヤFで接続したもので、この絶
縁基板AをはんだGによって金属ベースBと接続してな
るものである。この時使用される金属ベースBの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースBは、半導体装
置Cの放熱のために使用される場合が多く、その表面は
絶縁基板Aとの接触面積を多くするため一般的には平坦
である。
2. Description of the Related Art As shown in FIGS. 8 and 9, a semiconductor device C such as a giant transistor for connecting a large insulating substrate A to a metal base B by soldering.
Is a diagram in which a plurality of semiconductor elements D are arranged on an insulating substrate A, and the electrodes of the semiconductor element D and the electrodes provided on the insulating substrate A are connected by aluminum wires F. Are connected to the metal base B by the solder G. The material of the metal base B used at this time is generally copper, and its surface is plated with a nickel film. The metal base B is often used for heat radiation of the semiconductor device C, and its surface is generally flat to increase the contact area with the insulating substrate A.

【0003】また、はんだ付け時に使用されるはんだG
は、シート状に形成されたものである。そしてはんだ付
けの方法は、金属ベースBの表面にフラックスHを塗布
し、その上にシート状のはんだGを置く。さらに、シー
ト状のはんだGにフラックスを塗布し、絶縁基板Aを置
いた後、加熱しはんだを溶融させ接続を行う。加熱の方
法としては、(1)ホットプレート等により、金属ベー
スB側から直接加熱する方法、(2)リフロー炉等によ
り、はんだ付けする半導体装置Cそのもの全体を加熱す
る方法、等がある。
[0003] Solder G used for soldering is used.
Is formed in a sheet shape. In the soldering method, a flux H is applied to the surface of the metal base B, and a sheet-like solder G is placed thereon. Further, a flux is applied to the sheet-like solder G, and after placing the insulating substrate A, the solder is heated to melt the solder, thereby making connection. As a heating method, there are (1) a method of directly heating from the metal base B side with a hot plate or the like, and (2) a method of heating the entire semiconductor device C itself to be soldered with a reflow furnace or the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置Cの金属ベースBと絶縁基板Aの間は、はん
だGにより間隙が保たれているだけで、はんだGの量お
よび絶縁基板Aの傾きに等により間隙が変化する。その
時に、間隙が狭まった箇所にあるはんだGは、金属ベー
スBと絶縁基板Aの間隙からはみ出し、はんだボールJ
等の不良になったり、はんだ量が不足することにより、
接触面積の不足が発生したりする。
However, only the gap between the metal base B and the insulating substrate A of the conventional semiconductor device C is maintained by the solder G, and the amount of the solder G and the inclination of the insulating substrate A are different. The gap changes due to the like. At this time, the solder G in the narrowed portion protrudes from the gap between the metal base B and the insulating substrate A, and the solder ball J
Etc., or the amount of solder is insufficient,
Insufficient contact area occurs.

【0005】また、はんだ付け前にフラックスを塗布す
るが、そのフラックスが塗布時に、絶縁基板Aの外側ま
で、はみ出してしまうと、はんだ付け時フラックスに導
かれはんだGがはみ出して、はんだボール等の不良とな
るばかりか、絶縁基板Aと金属ベースBの間にフラック
スが残ってしまい、加熱によりアウトガスが発生し、ボ
イドの発生につながる場合がある。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する半導体
装置およびその製造方法を提供することを目的とする。
[0005] Further, a flux is applied before soldering. When the flux is applied to the outside of the insulating substrate A at the time of application, the flux is guided by the flux at the time of soldering, the solder G protrudes, and a solder ball or the like is formed. In addition to the failure, a flux may remain between the insulating substrate A and the metal base B, and outgas may be generated by heating, which may lead to generation of voids. The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor device and a method of manufacturing the same that solve the above-mentioned problems.

【0006】[0006]

【課題を解決するための手段】請求項1の半導体装置
は、金属ベースと、一方の面に上部電極が設けられ且つ
他方の面に下部電極が設けられた絶縁基板と、上記下部
電極と上記金属ベースとの間に介設されたはんだ膜と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記はんだ膜には上記金属ベースと上記絶縁基板と
の距離を一定に保持する導電性の粒子が混入されてい
る。
According to a first aspect of the present invention, there is provided a semiconductor device, comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; A solder film interposed between the metal base and
A semiconductor element electrically connected to the upper electrode is provided, and conductive particles for maintaining a constant distance between the metal base and the insulating substrate are mixed in the solder film.

【0007】請求項2の半導体装置は、請求項1におい
て、粒子は、金属製である。しかして、上記請求項1乃
至請求項2の半導体装置は、はんだボールの形成、はん
だ付け強度不足、位置ずれ、及び、はんだボイド等のは
んだ付け不良の発生を防止することが可能となるであ
る。
According to a second aspect of the present invention, in the first aspect, the particles are made of metal. Thus, the semiconductor device according to claims 1 and 2 can prevent the formation of solder balls, insufficient soldering strength, misalignment, and occurrence of soldering defects such as solder voids. .

【0008】請求項3の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
According to a third aspect of the invention, there is provided a method of manufacturing a semiconductor device, comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; and electrically connected to the upper electrode. In the manufacture of a semiconductor device comprising a semiconductor element and conductive particles that keep the distance between the metal base and the insulating substrate constant in the solder film, the particles are mixed. A superposing step of interposing the solder member between the lower electrode side of the insulating substrate and the metal base, and a solder film obtained by melting the solder member after the superposing step. And a reflow soldering step of performing reflow soldering.

【0009】請求項4の半導体装置の製造方法は、請求
項3において、はんだ部材は、シート状をなしている。
請求項5の半導体装置の製造方法は、請求項3におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項3記載の半導体装置の製造方法。
According to a fourth aspect of the present invention, in the method of the third aspect, the solder member has a sheet shape.
The method of manufacturing a semiconductor device according to claim 5, wherein the solder member is in the form of a paste in claim 3.

【0010】しかして、上記請求項3乃至請求項5の半
導体装置の製造方法は、はんだボールの形成、はんだ付
け強度不足、位置ずれ、及び、はんだボイド等のはんだ
付け不良の発生を防止することが可能となるである。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preventing formation of solder balls, insufficient soldering strength, displacement, and occurrence of soldering defects such as solder voids. Is possible.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図1および図2はこの実施形態の
半導体装置1を示している。この半導体装置1は、矩形
状をなし寸法が例えば縦100mm,横30mmの金属
ベース2と、この金属ベース2上に設けられた金属ベー
ス2より面積が小さい矩形状をなし寸法が例えば縦70
mm,横25mm,厚さ1.5mmの絶縁基板3と、こ
の絶縁基板3の下面に設けられ材質が例えば銅で且つ厚
さが例えば200μmの下部電極4と、この下部電極4
と金属ベース2とを接着するはんだ膜5と、絶縁基板3
の上面に設けられた複数の例えばトランジスタなどの半
導体素子6と、これら半導体素子6を包囲するように絶
縁基板3の上面に島状に設けられた材質が例えば銅で且
つ厚さが例えば200μmの上部電極7と半導体素子6
に設けられた電極8と上部電極7との間を電気的に接続
する例えばアルミニウム製のワイヤ9からなっている。
なお、下部電極4は、放熱作用及びアース作用を目的と
して設けられたもので、長方形をなす絶縁基板3の下面
のほぼ全体に設けられている。すなわち、下部電極4
は、絶縁基板3の端縁部から例えば1.5mm内側に矩
形状をなすように設けられている。一方、上部電極7は
半導体素子6を電気的に接続するためのもので、所定の
パターンに形成されている。
An embodiment of the present invention will be described below in detail with reference to the drawings. 1 and 2 show a semiconductor device 1 of this embodiment. The semiconductor device 1 has a rectangular shape, for example, a metal base 2 having a length of 100 mm and a width of 30 mm, and a rectangular shape having a smaller area than the metal base 2 provided on the metal base 2 and having a length of, for example, 70 mm.
an insulating substrate 3 having a thickness of, for example, copper and a thickness of, for example, 200 μm provided on the lower surface of the insulating substrate 3;
Film 5 for bonding the metal base 2 to the insulating substrate 3
A plurality of semiconductor elements 6 such as transistors provided on the upper surface of the substrate and a material provided in an island shape on the upper surface of the insulating substrate 3 so as to surround the semiconductor elements 6 is, for example, copper and has a thickness of, for example, 200 μm. Upper electrode 7 and semiconductor element 6
And a wire 9 made of, for example, aluminum for electrically connecting between the electrode 8 and the upper electrode 7.
The lower electrode 4 is provided for the purpose of heat radiation and grounding, and is provided on substantially the entire lower surface of the rectangular insulating substrate 3. That is, the lower electrode 4
Is provided in a rectangular shape, for example, 1.5 mm inward from the edge of the insulating substrate 3. On the other hand, the upper electrode 7 is for electrically connecting the semiconductor element 6 and is formed in a predetermined pattern.

【0012】しかして、金属ベース2は、厚さ例えば3
mm程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部10と、この本体部の表面に
例えば厚さ5μm程度に被着させた例えばニッケルなど
の被膜部11からなっている。さらに、絶縁基板3の材
質は、例えばセラミックなどからなっている。
The metal base 2 has a thickness of, for example, 3
The main body 10 is formed to a thickness of about 5 mm and made of a metal having a small electric resistance such as copper, for example, and a coating 11 made of, for example, nickel or the like is applied on the surface of the main body to a thickness of about 5 μm. I have. Further, the material of the insulating substrate 3 is, for example, ceramic or the like.

【0013】しかして、はんだ膜5は、厚さが例えば1
00μmに設けられていて、このはんだ膜5には、図3
及び図4に示すように、球状をなす粒子5pが多数混入
されている。これら粒子5pの材質は、例えばニッケル
(Ni)や銅(Cu)などが好適している。また、粒子
5pの大きさ(直径)の平均値は、例えば50μm乃至
100μmが好適である。ただし、その直径のバラツキ
(偏差値)は、5μm乃至10μmが好ましい。すなわ
ち、粒子5pは,それらの直径がほぼ一定であることが
好ましい。
The solder film 5 has a thickness of, for example, 1
The thickness of the solder film 5 is as shown in FIG.
As shown in FIG. 4, a large number of spherical particles 5p are mixed. The material of the particles 5p is preferably, for example, nickel (Ni) or copper (Cu). The average value of the size (diameter) of the particles 5p is preferably, for example, 50 μm to 100 μm. However, the variation (deviation value) of the diameter is preferably 5 μm to 10 μm. That is, the diameter of the particles 5p is preferably substantially constant.

【0014】つぎに上記半導体装置1の製造方法につい
て述べる。この半導体装置1の製造方法は、銅などの電
気抵抗が小さい金属板の表面に例えばニッケルなどの被
覆部11を例えば厚さ5μm程度に例えばめっきなどに
より被着させる被覆部形成工程(図5記号S1参照)
と、この被覆部形成工程後にめっきされた金属板を切断
して複数の金属ベース2を得る金属ベース形成工程(図
5記号S2参照)と、絶縁基板3に上部電極7を介して
半導体素子6を高融点はんだまたは導電性樹脂等により
固着する半導体素子固着工程(図5記号S3参照)と、
この半導体素子固着工程後に半導体素子6に設けられた
電極8と上部電極7との間を例えばアルミニウム製のワ
イヤ9などにより電気的に接続するワイヤ接続工程(図
5記号S4参照)と、金属ベース2上及び/又は絶縁基
板3の下部電極4にフラックス13を塗布するフラック
ス塗布工程(図5記号S5参照/図6参照)と、このフ
ラックス塗布工程後にはんだシート14を金属ベース2
上に置くはんだシート載置工程(図5記号S6参照/図
6参照)と、このはんだシート載置工程後にはんだシー
ト14を介して絶縁基板3を下部電極4がはんだシート
14に接触するように重ね合わせる重ね合わせ工程(図
5記号S7参照/図6参照)と、この重ね合わせ工程後
に重ね合わされた金属ベース2と絶縁基板3とをリフロ
ー炉に装入するかまたは、ホットプレート上に載置し、
例えば275℃で130秒間加熱したのちリフローはん
だ付けを行うリフローはんだ付け工程(図5記号S8参
照)とを有している。
Next, a method for manufacturing the semiconductor device 1 will be described. The method of manufacturing the semiconductor device 1 includes a covering portion forming step of applying a covering portion 11 of, for example, nickel to a surface of a metal plate having a low electric resistance such as copper to a thickness of, for example, about 5 μm by, for example, plating (see FIG. 5). (See S1)
And a metal base forming step of cutting the plated metal plate after the covering part forming step to obtain a plurality of metal bases 2 (see symbol S2 in FIG. 5). Fixing a semiconductor element with a high melting point solder or a conductive resin or the like (see symbol S3 in FIG. 5);
After the semiconductor element fixing step, a wire connecting step (see symbol S4 in FIG. 5) for electrically connecting the electrode 8 and the upper electrode 7 provided on the semiconductor element 6 with, for example, an aluminum wire 9 or the like; 2 and / or a flux application step of applying the flux 13 to the lower electrode 4 of the insulating substrate 3 (see S5 in FIG. 5 / see FIG. 6), and after this flux application step, the solder sheet 14 is placed on the metal base 2.
A solder sheet placing step for placing on the top (see S6 in FIG. 5 / see FIG. 6), and after the solder sheet placing step, the insulating substrate 3 is connected via the solder sheet 14 so that the lower electrode 4 contacts the solder sheet 14. A superimposing step (see S7 in FIG. 5 / see FIG. 6), and the metal base 2 and the insulating substrate 3 superimposed after the superimposing step are charged into a reflow furnace or placed on a hot plate. And
For example, there is a reflow soldering step of performing reflow soldering after heating at 275 ° C. for 130 seconds (see symbol S8 in FIG. 5).

【0015】しかして、前記シート14は、例えば厚さ
100μmの共晶はんだからなるもので、前述した粒子
5pが混在している。ところで上記リフローはんだ付け
工程においては、はんだシート14が溶融するが、絶縁
基板3が傾いた場合や溶融はんだ量が多い場合、はんだ
のみで間隙を作っている場合などは、間隙が小さくなっ
た絶縁基板3の周辺部において、溶融したはんだ5aの
一部が外部に流れだす。しかし、この実施形態において
は、粒子5pを介して絶縁基板3が金属ベース2に搭載
されているので、絶縁基板3と金属ベース2との間隙
(距離)は、例えば70μm±10μmのように一定値
に保持され、絶縁基板3は、傾くことなく水平に保持さ
れる。このようにして、絶縁基板3の金属ベース2に対
する傾きが無くなることにより、周辺部に溶融したはん
だ5aが流れだしたり、はんだボールの生成の防止に効
果を奏する。
The sheet 14 is made of, for example, a eutectic solder having a thickness of 100 μm, and contains the above-mentioned particles 5p. By the way, in the reflow soldering process, the solder sheet 14 is melted. However, when the insulating substrate 3 is inclined, when the amount of the molten solder is large, or when the gap is formed only by the solder, the insulation having the reduced gap is used. In the peripheral part of the substrate 3, a part of the molten solder 5a flows out. However, in this embodiment, since the insulating substrate 3 is mounted on the metal base 2 via the particles 5p, the gap (distance) between the insulating substrate 3 and the metal base 2 is constant, for example, 70 μm ± 10 μm. And the insulating substrate 3 is held horizontally without tilting. By eliminating the inclination of the insulating substrate 3 with respect to the metal base 2 in this manner, it is possible to prevent the molten solder 5a from flowing to the peripheral portion and to prevent the formation of solder balls.

【0016】このように、この実施形態の半導体装置1
および半導体装置1の製造方法においては、金属ベース
2と絶縁基板3との間に粒子5pが介在しているので、
これらの粒子5pの絶縁基板3と金属ベース2との距離
を一定に保持する作用により、フラックス13の塗布領
域を確実に、金属ベース2と絶縁基板3とのはんだ付け
による接着領域に限定させることが可能となる。また、
金属ベース2と絶縁基板3との間隙を作ることにより、
はんだの表面張力によりはんだが金属ベース2と絶縁基
板3と間に充填され、絶縁基板3の傾き等によるはんだ
量が不足することにより、はんだ付けによる接触面積が
不足し、十分な接着強度が得られない等のはんだ付け不
良の発生を防止することが可能となる。さらにまた、突
起12は、金属ベース2に一体成形されているので、半
導体素子6にて生じた熱を金属ベース2側に逃す放熱性
の点でも、良好な作用を奏する。
As described above, the semiconductor device 1 of this embodiment
In the method for manufacturing the semiconductor device 1, since the particles 5 p are interposed between the metal base 2 and the insulating substrate 3,
By the action of keeping the distance between the insulating substrate 3 and the metal base 2 of the particles 5p constant, the application area of the flux 13 is reliably limited to the bonding area of the metal base 2 and the insulating substrate 3 by soldering. Becomes possible. Also,
By creating a gap between the metal base 2 and the insulating substrate 3,
The solder is filled between the metal base 2 and the insulating substrate 3 due to the surface tension of the solder, and the amount of solder is insufficient due to the inclination of the insulating substrate 3 or the like, so that the contact area due to soldering is insufficient and sufficient adhesive strength is obtained. It is possible to prevent the occurrence of soldering defects such as not being able to be performed. Furthermore, since the projections 12 are formed integrally with the metal base 2, the projections 12 also have a good effect in terms of heat dissipation for releasing heat generated in the semiconductor element 6 to the metal base 2 side.

【0017】なお、上記実施形態においては、はんだシ
ート中に金属粒子を混入させたが、ペースト(クリー
ム)状のはんだに上記実施形態と同様の作用効果を奏す
る。この場合においては、シート載置工程の代わりに、
金属ベース2又は絶縁基板3あるいは両方に前記金属粒
子入りのはんだペースト(クリーム)を例えば厚さ10
0μm乃至500μmで、被はんだ付け部位に連続的薄
膜状又は断続的島状に塗布するはんだ塗布工程を設ける
必要がある(図7)。さらに、粒子は、金属粒子に限る
ことはなく、例えば導電性を有するセラミックスやプラ
スチックスなどでもよい。
In the above embodiment, the metal particles are mixed into the solder sheet. However, the same effect as in the above embodiment can be obtained in the paste (cream) solder. In this case, instead of the sheet placing process,
The solder paste (cream) containing the metal particles is applied to the metal base 2 or the insulating substrate 3 or both with a thickness of, for example, 10 mm.
It is necessary to provide a solder application step of applying a continuous thin film or an intermittent island shape to the portion to be soldered at 0 μm to 500 μm (FIG. 7). Further, the particles are not limited to metal particles, and may be, for example, ceramics or plastics having conductivity.

【0018】[0018]

【発明の効果】請求項1の半導体装置は、金属ベース
と、一方の面に上部電極が設けられ且つ他方の面に下部
電極が設けられた絶縁基板と、上記下部電極と上記金属
ベースとの間に介設されたはんだ膜と、上記上部電極に
電気的に接続された半導体素子とを具備し、上記はんだ
膜には上記金属ベースと上記絶縁基板との距離を一定に
保持する導電性の粒子が混入されている。
According to a first aspect of the present invention, there is provided a semiconductor device comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; A solder film interposed therebetween, and a semiconductor element electrically connected to the upper electrode, wherein the solder film has a conductive property for keeping a constant distance between the metal base and the insulating substrate. Particles are mixed.

【0019】請求項2の半導体装置は、請求項1におい
て、粒子は、金属製である。しかして、上記請求項1及
び請求項2の半導体装置は、金属ベースと絶縁基板に被
着させた下部電極の対向する位置に介設されたはんだシ
ートに金属粒子を混入させたことにより、絶縁基板が傾
き金属ベースと絶縁基板との間隙が狭まっても、金属粒
子により間隙を保てることで絶縁基板は金属粒子の高さ
以上金属ベースに近付くことなく、はんだが金属ベース
と絶縁基板との間からはみだすことがない。その結果、
はみ出したはんだが表面張力の作用によりはんだボール
になったり、金属ベースと絶縁基板とをはんだ付けする
はんだ量が不足することにより、はんだ付けによる接触
面積が不足し、十分な接着強度が得られない等のはんだ
付け不良の発生を防止することが可能となる。また、は
んだが溶融時に、隙間があるためフラックスからアウト
ガスが発生しても、ガスが排出できボイドの発生を防止
することが可能となる。
According to a second aspect of the present invention, in the first aspect, the particles are made of metal. According to the semiconductor device of the first and second aspects of the present invention, the metal particles are mixed into the solder sheet interposed between the metal base and the lower electrode attached to the insulating substrate. Even if the substrate tilts and the gap between the metal base and the insulating substrate is narrowed, the gap is maintained by the metal particles so that the insulating substrate does not approach the metal base more than the height of the metal particles, and the solder flows between the metal base and the insulating substrate. It does not protrude. as a result,
The protruding solder becomes a solder ball due to the effect of surface tension, or the amount of solder for soldering the metal base and the insulating substrate is insufficient, so that the contact area due to soldering is insufficient, and sufficient adhesive strength cannot be obtained. , Etc., can be prevented. In addition, even when outgas is generated from the flux due to the gap when the solder is melted, the gas can be discharged and the generation of voids can be prevented.

【0020】請求項3の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子とを具備し、上記はんだ膜
には上記金属ベースと上記絶縁基板との距離を一定に保
持する導電性の粒子が混入されている半導体装置を製造
するにあたり、上記粒子が混入されたはんだ部材を上記
絶縁基板の下部電極側と上記金属ベースの間に介挿する
重ね合わせ工程と、この重ね合わせ工程後に上記はんだ
部材の溶融により得られたはんだ膜により上記絶縁基板
を上記金属ベースにリフローはんだ付けするリフローは
んだ付け工程とを有する。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; and electrically connected to the upper electrode. In the manufacture of a semiconductor device comprising a semiconductor element and conductive particles that keep the distance between the metal base and the insulating substrate constant in the solder film, the particles are mixed. A superposing step of interposing the solder member between the lower electrode side of the insulating substrate and the metal base, and a solder film obtained by melting the solder member after the superposing step. And a reflow soldering step of performing reflow soldering.

【0021】請求項4の半導体装置の製造方法は、請求
項3において、はんだ部材は、シート状をなしている。
請求項5の半導体装置の製造方法は、請求項3におい
て、はんだ部材は、ペースト状をなしていることを特徴
とする請求項3記載の半導体装置の製造方法。
According to a fourth aspect of the present invention, in the method of the third aspect, the solder member has a sheet shape.
The method of manufacturing a semiconductor device according to claim 5, wherein the solder member is in the form of a paste in claim 3.

【0022】しかして、上記請求項3乃至請求項5の半
導体装置の製造方法は、金属ベースと絶縁基板に被着さ
せた下部電極の対向する位置に介設されたはんだシート
に金属粒子を混入させたことにより、せた下部電極の対
向する位置に介設されたはんだシートに金属粒子を混入
させたことにより、絶縁基板が傾き金属ベースと絶縁基
板との間隙が狭まっても、金属粒子により間隙を保てる
ことで絶縁基板は金属粒子の高さ以上金属ベースに近付
くことなく、はんだが金属ベースと絶縁基板との間から
はみだすことがない。その結果、はみ出したはんだが表
面張力の作用によりはんだボールになったり、金属ベー
スと絶縁基板とをはんだ付けするはんだ量が不足するこ
とにより、はんだ付けによる接触面積が不足し、十分な
接着強度が得られない等のはんだ付け不良の発生を防止
することが可能となる。また、はんだが溶融時に、隙間
があるためフラックスからアウトガスが発生しても、ガ
スが排出できボイドの発生を防止することが可能とな
る。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device, metal particles are mixed into a solder sheet provided at a position facing a metal base and a lower electrode attached to an insulating substrate. By mixing the metal particles into the solder sheet interposed at the position opposite to the set lower electrode, even if the insulating substrate is tilted and the gap between the metal base and the insulating substrate is narrowed, the metal particles are mixed. By keeping the gap, the insulating substrate does not approach the metal base more than the height of the metal particles, and the solder does not protrude from between the metal base and the insulating substrate. As a result, the protruding solder becomes solder balls due to the effect of surface tension, or the amount of solder for soldering the metal base and the insulating substrate is insufficient, so that the contact area due to soldering is insufficient and sufficient adhesive strength is obtained. It is possible to prevent the occurrence of soldering failure such as not being obtained. In addition, even when outgas is generated from the flux due to the gap when the solder is melted, the gas can be discharged and the generation of voids can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置の平面図であ
る。
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図2】図1のII−II線矢視断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】本発明の一実施形態の半導体装置の要部拡大断
面図である。
FIG. 3 is an enlarged sectional view of a main part of the semiconductor device according to one embodiment of the present invention;

【図4】図3の要部拡大断面図である。FIG. 4 is an enlarged sectional view of a main part of FIG.

【図5】本発明の一実施形態の半導体装置の製造方法を
示すフローチャートである。
FIG. 5 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図6】本発明の一実施形態の半導体装置の製造方法を
説明する断面図である。
FIG. 6 is a sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the present invention;

【図7】本発明の他の実施形態の半導体装置の要部拡大
断面図である。
FIG. 7 is an enlarged sectional view of a main part of a semiconductor device according to another embodiment of the present invention.

【図8】従来技術を説明するための説明図である。FIG. 8 is an explanatory diagram for explaining a conventional technique.

【図9】従来技術を説明するための説明図である。FIG. 9 is an explanatory diagram for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1:半導体装置,2:金属ベース,3:絶縁基板,4:
下部電極,5:はんだ膜,6:半導体素子,12:粒
子,13:フラックス,14:はんだ溝。
1: semiconductor device, 2: metal base, 3: insulating substrate, 4:
Lower electrode, 5: solder film, 6: semiconductor element, 12: particle, 13: flux, 14: solder groove.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記下部電極と上記金属ベースとの間に介設されたはん
だ膜と、上記上部電極に電気的に接続された半導体素子
とを具備し、上記はんだ膜には上記金属ベースと上記絶
縁基板との距離を一定に保持する導電性の粒子が混入さ
れていることを特徴とする半導体装置。
A metal base; an insulating substrate provided with an upper electrode on one surface and a lower electrode on the other surface;
A solder film interposed between the lower electrode and the metal base, and a semiconductor element electrically connected to the upper electrode, wherein the solder film includes a metal base and the insulating substrate. A semiconductor device comprising conductive particles for keeping a distance constant.
【請求項2】粒子は、金属製であることを特徴とする請
求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the particles are made of metal.
【請求項3】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記はんだ膜には上記金属ベースと上記絶縁基板と
の距離を一定に保持する導電性の粒子が混入されている
半導体装置を製造するにあたり、上記粒子が混入された
はんだ部材を上記絶縁基板の下部電極側との間に介挿す
る重ね合わせ工程と、この重ね合わせ工程後に上記はん
だ部材の溶融により得られたはんだ膜により上記絶縁基
板を上記金属ベースにリフローはんだ付けするリフロー
はんだ付け工程とを有することを特徴とする半導体装置
の製造方法。
3. A metal base, an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface,
Manufacturing a semiconductor device comprising: a semiconductor element electrically connected to the upper electrode; wherein the solder film is mixed with conductive particles for maintaining a constant distance between the metal base and the insulating substrate. In doing so, an overlapping step of interposing the solder member mixed with the particles between the lower electrode side of the insulating substrate and the solder film obtained by melting the solder member after the overlapping step A reflow soldering step of reflow soldering the substrate to the metal base.
【請求項4】はんだ部材は、シート状をなしていること
を特徴とする請求項3記載の半導体装置の製造方法。
4. The method according to claim 3, wherein the solder member has a sheet shape.
【請求項5】はんだ部材は、ペースト状をなしているこ
とを特徴とする請求項3記載の半導体装置の製造方法。
5. The method according to claim 3, wherein the solder member is in the form of a paste.
JP18933697A 1997-07-15 1997-07-15 Semiconductor device and manufacture thereof Pending JPH1140716A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18933697A JPH1140716A (en) 1997-07-15 1997-07-15 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18933697A JPH1140716A (en) 1997-07-15 1997-07-15 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1140716A true JPH1140716A (en) 1999-02-12

Family

ID=16239642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18933697A Pending JPH1140716A (en) 1997-07-15 1997-07-15 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1140716A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068623A (en) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp Semiconductor module
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
JP2005260181A (en) * 2004-03-15 2005-09-22 Hitachi Ltd Resin-sealed semiconductor device and manufacturing method thereof
JP2010539683A (en) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション Composite materials, heat dissipation materials containing the composite materials, and methods for their preparation and use

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068623A (en) * 1999-08-31 2001-03-16 Mitsubishi Electric Corp Semiconductor module
US6940175B2 (en) 2001-06-14 2005-09-06 Sharp Kabushiki Kaisha Semiconductor device in which a plurality of electronic components are combined with each other
JP2005260181A (en) * 2004-03-15 2005-09-22 Hitachi Ltd Resin-sealed semiconductor device and manufacturing method thereof
US7372132B2 (en) 2004-03-15 2008-05-13 Hitachi, Ltd. Resin encapsulated semiconductor device and the production method
JP2010539683A (en) * 2007-09-11 2010-12-16 ダウ コーニング コーポレーション Composite materials, heat dissipation materials containing the composite materials, and methods for their preparation and use
JP2013243404A (en) * 2007-09-11 2013-12-05 Dow Corning Corp Composite material, heat radiation material including composite material, and preparation method and use of composite material and heat radiation material

Similar Documents

Publication Publication Date Title
US7021521B2 (en) Bump connection and method and apparatus for forming said connection
JP2772739B2 (en) External electrode structure of leadless package and method of manufacturing the same
US5057969A (en) Thin film electronic device
EP0712158B1 (en) Resin sealing type semiconductor device with cooling member and method of making the same
JPH09266230A (en) Semiconductor device
US5115964A (en) Method for bonding thin film electronic device
WO2019163145A1 (en) Semiconductor device production method
JPH1174312A (en) Semiconductor device and method for forming solder bump
JPH1050928A (en) Semiconductor device and manufacture thereof
JPH0936174A (en) Semiconductor device and its mounting method
JPH1140716A (en) Semiconductor device and manufacture thereof
JPH0831848A (en) Production of semiconductor device
CN100483699C (en) Semiconductor device package utilizing proud interconnect material
JP2574369B2 (en) Semiconductor chip mounted body and mounting method thereof
JPS6326545B2 (en)
TW202022896A (en) Arranging method and arranging structure of conductive material, and led display thereof
JP2001230537A (en) Method for forming solder bump
JPH05136146A (en) Electrode and inspection method for semiconductor device
JPH0613523A (en) Semiconductor electronic components
JP2633745B2 (en) Semiconductor device package
JP2002164473A (en) Semiconductor device and method for manufacturing the same
JPH09162237A (en) Semiconductor device and manufacture thereof
JPH10144850A (en) Connecting pin and mounting method of substrate
JPH05136201A (en) Electrode for semiconductor device and mounting body
JPH02244531A (en) Base board type thermo-fuse and resistance element and manufacture of them