JPH1050928A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH1050928A
JPH1050928A JP864097A JP864097A JPH1050928A JP H1050928 A JPH1050928 A JP H1050928A JP 864097 A JP864097 A JP 864097A JP 864097 A JP864097 A JP 864097A JP H1050928 A JPH1050928 A JP H1050928A
Authority
JP
Japan
Prior art keywords
metal base
insulating substrate
solder
semiconductor device
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP864097A
Other languages
Japanese (ja)
Inventor
Masayuki Kato
正幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP864097A priority Critical patent/JPH1050928A/en
Publication of JPH1050928A publication Critical patent/JPH1050928A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Die Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To avoid causing soldering troubles such as forming of solder balls, poor solder strength and positional deviation. SOLUTION: The semiconductor device comprises a metal base 2, insulation board 3 having upper and lower electrodes 7 and 4 on the upper and lower surfaces, solder film 5 inserted between the upper electrodes and metal base, semiconductor elements 6 which are disposed on the upper surface of the board 3 and electrically connected to the upper electrodes 7. The base 2 has bumps 22 contacted to the lower electrodes 4 at positions to hold a fixed gap between the board and metal base.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えばジャイアン
ト・トランジスタなどの半導体装置およびその製造方法
に関する。
The present invention relates to a semiconductor device such as a giant transistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】図25および図26に示すように、大型
の絶縁基板Aを金属ベースBにはんだ付けにより接続す
る例えばジャイアント・トランジスタなどの半導体装置
Cは、絶縁基板Aの上に複数の半導体素子Dを配置し、
半導体素子Dの電極と絶縁基板Aの上に設けられた電極
とを、アルミニウムのワイヤFで接続したもので、この
絶縁基板AをはんだGによって金属ベースBと接続して
なるものである。この時使用される金属ベースBの材質
は、一般的には銅であり、その表面をニッケル被膜によ
りめっき被覆している。この金属ベースBは、半導体装
置Cの放熱のために使用される場合が多く、その表面は
絶縁基板Aとの接触面積を多くするため一般的には平坦
である。
2. Description of the Related Art As shown in FIGS. 25 and 26, a semiconductor device C such as a giant transistor for connecting a large insulating substrate A to a metal base B by soldering has a plurality of semiconductor devices on the insulating substrate A. Arrange element D,
An electrode of the semiconductor element D and an electrode provided on the insulating substrate A are connected by an aluminum wire F. The insulating substrate A is connected to a metal base B by a solder G. The material of the metal base B used at this time is generally copper, and its surface is plated with a nickel film. The metal base B is often used for heat radiation of the semiconductor device C, and its surface is generally flat to increase the contact area with the insulating substrate A.

【0003】また、はんだ付け時に使用されるはんだG
は、シート状に形成されたものである。そしてはんだ付
けの方法は、金属ベースBの表面にフラックスHを塗布
し、その上にシート状のはんだGを置く。さらに、シー
ト状のはんだGにフラックスを塗布し、絶縁基板Aを置
いた後、加熱しはんだを溶融させ接続を行う。加熱の方
法としては、(1)ホットプレート等により、金属ベー
スB側から直接加熱する方法、(2)リフロー炉等によ
り、はんだ付けする半導体装置Cそのもの全体を加熱す
る方法、等がある。
[0003] Solder G used for soldering is used.
Is formed in a sheet shape. In the soldering method, a flux H is applied to the surface of the metal base B, and a sheet-like solder G is placed thereon. Further, a flux is applied to the sheet-like solder G, and after placing the insulating substrate A, the solder is heated to melt the solder, thereby making connection. As a heating method, there are (1) a method of directly heating from the metal base B side with a hot plate or the like, and (2) a method of heating the entire semiconductor device C itself to be soldered with a reflow furnace or the like.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
半導体装置Cの金属ベースBと絶縁基板Aの間は、はん
だGにより間隙が保たれているだけで、はんだGの量お
よび絶縁基板Aの傾きに等により間隙が変化する。その
時に、間隙が狭まった箇所にあるはんだGは、金属ベー
スBと絶縁基板Aの間隙からはみ出し、はんだボールJ
等の不良になったり、はんだ量が不足することにより、
接触面積の不足が発生したりする。
However, only the gap between the metal base B and the insulating substrate A of the conventional semiconductor device C is maintained by the solder G, and the amount of the solder G and the inclination of the insulating substrate A are different. The gap changes due to the like. At this time, the solder G in the narrowed portion protrudes from the gap between the metal base B and the insulating substrate A, and the solder ball J
Etc., or the amount of solder is insufficient,
Insufficient contact area occurs.

【0005】また、はんだ付け前にフラックスを塗布す
るが、そのフラックスが塗布時に、絶縁基板Aの外側ま
で、はみ出してしまうと、はんだ付け時フラックスに導
かれはんだGがはみ出して、はんだボール等の不良とな
るばかりか、絶縁基板Aと金属ベースBの間にフラック
スが残ってしまい、加熱によりアウトガスが発生し、ボ
イドの発生につながる場合がある。本発明は、上記事情
を勘案してなされたもので、上記課題を解決する半導体
装置およびその製造方法を提供することを目的とする。
[0005] Further, a flux is applied before soldering. When the flux is applied to the outside of the insulating substrate A at the time of application, the flux is guided by the flux at the time of soldering, the solder G protrudes, and a solder ball or the like is formed. In addition to the failure, a flux may remain between the insulating substrate A and the metal base B, and outgas may be generated by heating, which may lead to generation of voids. The present invention has been made in view of the above circumstances, and has as its object to provide a semiconductor device and a method of manufacturing the same that solve the above-mentioned problems.

【0006】[0006]

【課題を解決するための手段】請求項1の半導体装置
は、金属ベースと、一方の面に上部電極が設けられ且つ
他方の面に下部電極が設けられた絶縁基板と、上記下部
電極と上記金属ベースとの間に介設されたはんだ膜と、
上記上部電極に電気的に接続された半導体素子とを具備
し、上記金属ベース又は上記下部電極の少なくともいず
れか一方に、上記金属ベースと上記絶縁基板との距離を
一定に保持する突起が設けられている。
According to a first aspect of the present invention, there is provided a semiconductor device, comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; A solder film interposed between the metal base and
A semiconductor element electrically connected to the upper electrode, wherein at least one of the metal base and the lower electrode is provided with a projection for maintaining a constant distance between the metal base and the insulating substrate. ing.

【0007】請求項2の半導体装置は、請求項1におい
て、突起は、金属ベース又は下部電極に一体成形されて
いる。請求項3の半導体装置は、請求項1において、金
属ベースには、突起に近接した位置に、はんだ膜の一部
が没入するはんだ溝が凹設されている。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the projection is formed integrally with the metal base or the lower electrode. According to a third aspect of the present invention, in the semiconductor device according to the first aspect, a solder groove in which a part of the solder film is immersed is formed in the metal base at a position close to the protrusion.

【0008】請求項4の半導体装置は、請求項1におい
て、突起は、点状体又は線状体に形成されている。しか
して、上記請求項1乃至請求項4の半導体装置は、はん
だボールの形成、はんだ強度不足、位置ずれ、及び、は
んだボイド等のはんだ付け不良の発生を防止することが
可能となる。
According to a fourth aspect of the present invention, in the semiconductor device according to the first aspect, the projection is formed in a point-like body or a linear body. Thus, the semiconductor device according to claims 1 to 4 can prevent the formation of solder balls, insufficient solder strength, misalignment, and occurrence of soldering defects such as solder voids.

【0009】請求項5の半導体装置の製造方法は、金属
ベースと、一方の面に上部電極が設けられ且つ他方の面
に下部電極が設けられた絶縁基板と、上記上部電極に電
気的に接続された半導体素子と、上記金属ベース又は上
記下部電極の少なくともいずれか一方に設けられ上記金
属ベースと上記絶縁基板との距離を一定に保持する突起
とを具備する半導体装置を製造するにあたり、はんだシ
ートを上記絶縁基板の下部電極側と上記金属ベースの上
記突起形成側の間に介挿する重ね合わせ工程と、この重
ね合わせ工程後に上記はんだ付けシートの溶融により得
られたはんだ膜により上記絶縁基板を上記金属ベースに
リフローはんだ付けするリフローはんだ付け工程とを有
する。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: a metal base; an insulating substrate having an upper electrode provided on one surface and a lower electrode provided on the other surface; and electrically connected to the upper electrode. In manufacturing a semiconductor device having a semiconductor element and a projection provided on at least one of the metal base and the lower electrode to keep a distance between the metal base and the insulating substrate constant, a solder sheet is used. A superposing step of interposing between the lower electrode side of the insulating substrate and the projection forming side of the metal base, and the insulating substrate is formed by a solder film obtained by melting the soldering sheet after the superposing step. A reflow soldering step of performing reflow soldering on the metal base.

【0010】請求項6の半導体装置の製造方法は、請求
項5において、金属ベース上の突起を、金属ベースのプ
レス加工により形成する。請求項7の半導体装置の製造
方法は、請求項5において、金属ベース上の突起を、金
属ベース自体を切削加工により形成する。
According to a sixth aspect of the present invention, in the method of the fifth aspect, the protrusion on the metal base is formed by pressing the metal base. According to a seventh aspect of the present invention, in the method of the fifth aspect, the protrusion on the metal base is formed by cutting the metal base itself.

【0011】請求項8の半導体装置の製造方法は、請求
項5において、下部電極上の突起を、エッチング加工に
より形成する。請求項9の半導体装置の製造方法は、請
求項5において、重ね合わせ工程の前に、絶縁基板の下
部電極側と金属ベースの突起形成側の少なくとも一方に
フラックスを塗布する。
According to an eighth aspect of the present invention, in the method of the fifth aspect, the projection on the lower electrode is formed by etching. According to a ninth aspect of the present invention, in the manufacturing method of the fifth aspect, the flux is applied to at least one of the lower electrode side of the insulating substrate and the protrusion forming side of the metal base before the overlapping step.

【0012】しかして、上記請求項5乃至請求項9の半
導体装置の製造方法は、はんだボールの形成、はんだ付
け強度不足、位置ずれ、及び、はんだボイド等のはんだ
付け不良の発生を防止することが可能となるである。
According to a fifth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising: preventing formation of solder balls, insufficient soldering strength, misalignment, and occurrence of soldering defects such as solder voids. Is possible.

【0013】[0013]

【発明の実施の形態】以下、本発明の一実施形態を図面
を参照して詳述する。図1および図2はこの実施形態の
半導体装置1を示している。この半導体装置1は、矩形
状をなし寸法が例えば縦100mm,横30mmの金属
ベース2と、この金属ベース2上に設けられた金属ベー
ス2より面積が小さい矩形状をなし寸法が例えば縦70
mm,横25mm,厚さ1.5mmの絶縁基板3と、こ
の絶縁基板3の下面にろう材を介して接着され且つ材質
が例えば銅で且つ厚さが例えば200μmの下部電極4
と、この下部電極4と金属ベース2とを接着するはんだ
膜5と、絶縁基板3の上面に設けられた複数の例えばト
ランジスタなどの半導体素子6と、これら半導体素子6
を包囲するように絶縁基板3の上面に島状に設けられた
材質が例えば銅で且つ厚さが例えば200μmの上部電
極7と半導体素子6に設けられた電極8と上部電極7と
の間を電気的に接続する例えばアルミニウム製のワイヤ
9からなっている。なお、下部電極4は、放熱作用及び
アース作用を目的として設けられたもので、長方形をな
す絶縁基板3の下面のほぼ全体に設けられている。すな
わち、下部電極4は、絶縁基板3の端縁部から例えば
1.5mm内側に矩形状をなすように設けられている。
一方、上部電極7は半導体素子6を電気的に接続するた
めのもので、所定のパターンに形成されている。
An embodiment of the present invention will be described below in detail with reference to the drawings. 1 and 2 show a semiconductor device 1 of this embodiment. The semiconductor device 1 has a rectangular shape, for example, a metal base 2 having a length of 100 mm and a width of 30 mm, and a rectangular shape having a smaller area than the metal base 2 provided on the metal base 2 and having a length of, for example, 70 mm.
an insulating substrate 3 having a thickness of, for example, copper and a thickness of, for example, 200 μm, which is adhered to a lower surface of the insulating substrate 3 via a brazing material and has a thickness of, for example, 200 μm.
A solder film 5 for bonding the lower electrode 4 to the metal base 2; a plurality of semiconductor elements 6 such as transistors provided on the upper surface of the insulating substrate 3;
The material provided in the shape of an island on the upper surface of the insulating substrate 3 so as to surround the upper electrode 7 is, for example, copper and the thickness is, for example, 200 μm. It is made of, for example, an aluminum wire 9 for electrical connection. The lower electrode 4 is provided for the purpose of heat radiation and grounding, and is provided on substantially the entire lower surface of the rectangular insulating substrate 3. That is, the lower electrode 4 is provided in a rectangular shape, for example, 1.5 mm inward from the edge of the insulating substrate 3.
On the other hand, the upper electrode 7 is for electrically connecting the semiconductor element 6 and is formed in a predetermined pattern.

【0014】しかして、金属ベース2は、厚さ例えば3
mm程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部10と、この本体部の表面に
例えば厚さ5μm程度に被着させた例えばニッケルなど
の被膜部11からなっている。さらに、絶縁基板3の材
質は、例えばセラミックなどからなっている。しかし
て、金属ベース2には、図3および図4に示すように、
矩形状をなす下部電極4の4つのコーナ部に対向する位
置に例えば断面(鉛直方向)凹字状に形成された突起1
2が刻設されている。この突起12は、外径が例えば1
mmおよび高さが例えば60μm(5μm〜100μm
の範囲内がよい。この範囲において、適正な厚さのはん
だ膜5を得ることができる。)に形成されている。ま
た、この突起12の開先角度θは、90度乃至120度
が好ましい。さらに、はんだ膜5は、厚さが例えば10
0μmに設けられている。
Thus, the metal base 2 has a thickness of, for example, 3
The main body 10 is formed to a thickness of about 5 mm and made of a metal having a small electric resistance such as copper, for example, and a coating 11 made of, for example, nickel or the like is applied on the surface of the main body to a thickness of about 5 μm. I have. Further, the material of the insulating substrate 3 is, for example, ceramic or the like. Thus, as shown in FIGS. 3 and 4, the metal base 2 has
For example, a projection 1 formed in a concave shape in cross section (vertical direction) at a position facing the four corners of the lower electrode 4 having a rectangular shape.
2 is engraved. The protrusion 12 has an outer diameter of, for example, 1
mm and height are, for example, 60 μm (5 μm to 100 μm
It is better within the range. Within this range, a solder film 5 having an appropriate thickness can be obtained. ) Is formed. The groove angle θ of the projection 12 is preferably 90 degrees to 120 degrees. Further, the solder film 5 has a thickness of, for example, 10
It is provided at 0 μm.

【0015】つぎに、上記半導体装置1の製造方法につ
いて述べる。この半導体装置1の製造方法は、銅などの
電気抵抗が小さい金属板に例えばプレス加工などによ
り、複数の突起12を形成する突起形成工程(図5記号
S1参照)と、この突起形成工程後に突起が形成されて
いる金属板の表面に例えばニッケルなどの被覆部11を
例えば厚さ5μm程度に例えばめっきなどにより被着さ
せる被覆部形成工程(図5記号S2参照)と、この被覆
部形成工程後にめっきされた金属板を切断して複数の金
属ベース2を得る金属ベース形成工程(図5記号S3参
照)と、絶縁基板3に上部電極7を介して半導体素子6
を高融点はんだまたは導電性樹脂等により固着する半導
体素子固着工程(図5記号S4参照)と、この半導体素
子固着工程後に半導体素子6に設けられた電極8と上部
電極7との間を例えばアルミニウム製のワイヤ9などに
より電気的に接続するワイヤ接続工程(図5記号S5参
照)と、金属ベース2上及び/又は絶縁基板3の下部電
極4にフラックス13を塗布するフラックス塗布工程
(図5記号S6参照/図6参照)と、このフラックス塗
布工程後にはんだシート14を金属ベース2上に置くは
んだシート載置工程(図5記号S7参照/図6参照)
と、このはんだシート載置工程後にはんだシート14を
介して絶縁基板3を下部電極4がはんだシート14に接
触するように重ね合わせる重ね合わせ工程(図5記号S
8参照/図6参照)と、この重ね合わせ工程後に重ね合
わされた金属ベース2と絶縁基板3とをリフロー炉に装
入するかまたは、ホットプレート上に載置し、例えば2
75℃で130秒間加熱したのちリフローはんだ付けを
行うリフローはんだ付け工程(図5記号S9参照)とを
有している。
Next, a method of manufacturing the semiconductor device 1 will be described. The method for manufacturing the semiconductor device 1 includes a projection forming step of forming a plurality of projections 12 on a metal plate having a small electric resistance such as copper by, for example, press working (see symbol S1 in FIG. 5), and a projection after the projection forming step. Forming a coating portion 11 of, for example, nickel on the surface of the metal plate on which is formed by plating, for example, to a thickness of about 5 μm (see symbol S2 in FIG. 5), and after this coating portion forming step, A metal base forming step of cutting the plated metal plate to obtain a plurality of metal bases 2 (see symbol S3 in FIG. 5);
(See symbol S4 in FIG. 5), and a gap between the electrode 8 and the upper electrode 7 provided on the semiconductor element 6 after the semiconductor element fixing step is made of, for example, aluminum. Wire connection step (see symbol S5 in FIG. 5) for electrically connecting with wires 9 and the like, and a flux application step in which flux 13 is applied on metal base 2 and / or lower electrode 4 of insulating substrate 3 (see symbol 5 in FIG. 5). S6 / see FIG. 6), and a solder sheet placing step of placing the solder sheet 14 on the metal base 2 after the flux applying step (see S7 in FIG. 5 / see FIG. 6).
And a laminating step of laminating the insulating substrate 3 via the solder sheet 14 so that the lower electrode 4 comes into contact with the solder sheet 14 after the solder sheet mounting step (S in FIG. 5).
8 / see FIG. 6) and the metal base 2 and the insulating substrate 3 superposed after the superposing step are charged into a reflow furnace or placed on a hot plate, for example, 2
And a reflow soldering step of performing reflow soldering after heating at 75 ° C. for 130 seconds (see symbol S9 in FIG. 5).

【0016】ところで上記リフローはんだ付け工程にお
いては、はんだシート14が溶融するが、絶縁基板3が
傾いた場合や溶融はんだ量が多い場合、はんだのみで間
隙を作っている場合などは、間隙が小さくなった絶縁基
板3の周辺部において、溶融したはんだ5aの一部が外
部に流れだす。しかし、この実施形態においては、金属
ベース2と絶縁基板3との間隙が突起12により水平に
保たれ、絶縁基板3の金属ベース2に対する傾きが無く
なることにより、周辺部に溶融したはんだ5aが流れだ
したり、はんだボールの生成の防止に効果を奏する。
In the reflow soldering step, the solder sheet 14 is melted. However, when the insulating substrate 3 is inclined, when the amount of molten solder is large, or when a gap is formed only with solder, the gap is small. A part of the melted solder 5a flows to the outside in the peripheral portion of the insulating substrate 3 that has become damaged. However, in this embodiment, the gap between the metal base 2 and the insulating substrate 3 is kept horizontal by the projections 12 and the inclination of the insulating substrate 3 with respect to the metal base 2 is eliminated, so that the molten solder 5a flows to the peripheral portion. This is effective for preventing the formation of solder balls.

【0017】このように、この実施形態の半導体装置1
および半導体装置1の製造方法においては、金属ベース
2の絶縁基板3に設けられた下部電極4の端縁部に対向
する位置に、突起12による絶縁基板3と金属ベース2
との距離を一定に保持する作用により、フラックス13
の塗布領域を確実に、金属ベース2と絶縁基板3とのは
んだ付けによる接着領域に限定させることが可能とな
る。また、金属ベース2と絶縁基板3との間隙を作るこ
とにより、はんだの表面張力によりはんだが金属ベース
2と絶縁基板3と間に充填され、絶縁基板3の傾き等に
よるはんだ量が不足することにより、はんだ付けによる
接触面積が不足し、十分な接着強度が得られない等のは
んだ付け不良の発生を防止することが可能となる。さら
にまた、突起12は、金属ベース2に一体成形されてい
るので、半導体素子6にて生じた熱を金属ベース2側に
逃す放熱性の点でも、良好な作用を奏する。
As described above, the semiconductor device 1 of this embodiment
In the method of manufacturing the semiconductor device 1, the insulating substrate 3 and the metal base 2 by the protrusion 12 are provided at positions facing the edge of the lower electrode 4 provided on the insulating substrate 3 of the metal base 2.
To keep the distance between the flux 13
Can be reliably limited to the bonding region of the metal base 2 and the insulating substrate 3 by soldering. In addition, by forming a gap between the metal base 2 and the insulating substrate 3, the solder is filled between the metal base 2 and the insulating substrate 3 due to the surface tension of the solder, and the amount of solder is insufficient due to the inclination of the insulating substrate 3. Accordingly, it is possible to prevent the occurrence of soldering failure such as a shortage of the contact area due to soldering and a failure to obtain a sufficient adhesive strength. Furthermore, since the projections 12 are formed integrally with the metal base 2, the projections 12 also have a good effect in terms of heat dissipation for releasing heat generated in the semiconductor element 6 to the metal base 2 side.

【0018】なお、上記実施形態においては、突起12
の横断方向断面形状は、図4に示すように底部がエッジ
(鋭角三角形)で周りが盛り上がった形状であるが、突
起12を中実円柱となるよう金属ベース2を切削加工
し、横断方向断面形状を、図7に示すように、矩形にし
た場合でも、上記実施形態と同様の作用効果を奏する。
In the above embodiment, the protrusion 12
The cross-sectional shape in the transverse direction is a shape in which the bottom is an edge (a sharp triangle) and the periphery is raised as shown in FIG. 4, but the metal base 2 is cut so that the projection 12 becomes a solid cylinder, and Even when the shape is rectangular as shown in FIG. 7, the same operation and effect as in the above embodiment can be obtained.

【0019】また、上記実施形態においては、突起の設
置数を4個としたが、3個以上であれば、絶縁基板3の
形状に応じてその設置数および大きさ、突起の形状等
は、任意に変更自在である。
In the above embodiment, the number of projections is four. However, if the number is three or more, the number and size of the projections, the shape of the projections, etc. are determined according to the shape of the insulating substrate 3. It can be freely changed.

【0020】さらに、変形例として、図8に示すよう
に、突起12と並設して溶融はんだを溜める平面図形状
が四角枠状をなす溝部14を凹設することにより、流れ
出したはんだ5aを溝部14にて溜めることができるの
で、突起12による絶縁基板と金属ベースとの距離を一
定に保持する作用と相俟って、はんだボールの生成防止
効果を高めるのに顕著な効果を奏する。なお、この溝部
14の横断面形状は、矩形に限ることなく、溶融はんだ
を溜めるものでれば、半円形,三角形等、任意に選択し
てよい。
Further, as a modified example, as shown in FIG. 8, a groove 14 having a square frame shape in plan view for storing molten solder is provided in parallel with the projection 12 so that the solder 5a which has flowed out can be removed. Since it can be stored in the groove 14, the effect of keeping the distance between the insulating substrate and the metal base constant by the protrusions 12 has a remarkable effect to enhance the effect of preventing the formation of solder balls. The shape of the cross section of the groove 14 is not limited to a rectangle, and may be arbitrarily selected, such as a semicircle or a triangle, as long as it can store molten solder.

【0021】さらにまた、突起の形状としては、点状体
に限ることなく、図9に示すように、少なくとも一対の
線状体30により絶縁基板3側を保持するようにしても
よい。
Further, the shape of the projection is not limited to a point-like body, and the insulating substrate 3 side may be held by at least a pair of linear bodies 30 as shown in FIG.

【0022】さらに、変形例として、図10に示すよう
に、“く”の字状の線状体30aに形成しても、同様の
作用効果を奏することができる。さらに、図11に示す
ように、線状体30bをほぼ等間隔に配設された点状体
31…から構成しても、同様の作用効果を奏することが
できる。
Further, as a modified example, as shown in FIG. 10, the same function and effect can be obtained even if the linear member 30a is formed in a "-" shape. Further, as shown in FIG. 11, the same function and effect can be obtained even if the linear bodies 30b are constituted by the point bodies 31 arranged at substantially equal intervals.

【0023】さらにまた、変形例として、図12に示す
ように、“口”の字状の線状体30cに形成しても、同
様の作用効果を奏することができる。つぎに、図13お
よび図14は、本発明の第2の実施形態の半導体装置1
aについて説明する。
Further, as a modified example, as shown in FIG. 12, the same operation and effect can be obtained by forming the linear member 30c in the shape of a "mouth". Next, FIGS. 13 and 14 show a semiconductor device 1 according to a second embodiment of the present invention.
a will be described.

【0024】この半導体装置1aは、矩形状をなし寸法
が例えば縦100mm,横30mmの金属ベース2と、
この金属ベース2上に設けられ且つこの金属ベース2よ
り面積が小さい矩形状をなし寸法が例えば縦70mm,
横25mm,厚さ1.5mmの絶縁基板3と、この絶縁
基板3の下面に設けられ材質が例えば銅で且つ厚さが例
えば200μmの下部電極4と、この下部電極4と金属
ベース2とを接着するはんだ膜5と、絶縁基板3の上面
に設けられた複数の例えばトランジスタなどの半導体素
子6と、これら半導体素子6を包囲するように絶縁基板
3の上面に島状に設けられた材質が例えば銅で且つ厚さ
が例えば200μmの上部電極7と半導体素子6に設け
られた電極8と上部電極7との間を電気的に接続する例
えばアルミニウム製のワイヤ9からなっている。なお、
下部電極4は、放熱作用及びアース作用を目的として設
けられたもので、長方形をなす絶縁基板3の下面のほぼ
全体に設けられている。すなわち、下部電極4は、絶縁
基板3の端縁部から例えば1.5mm内側に矩形状をな
すように設けられている。しかして、下部電極4の4つ
のコーナ部には、図15および図16に示すように、円
錐状(先端には丸みが形成されている。)に形成された
突起12aが突設されている。この突起12aは、底部
径が例えば1mmおよび高さが例えば60μm(5μm
〜100μmの範囲内がよい。この範囲において、適正
な厚さのはんだ膜5を得ることができる。)に形成され
ている。また、この突起12aの先端角度θaは、90
度乃至120度が好ましい。さらに、はんだ膜5は、厚
さが例えば100μmに設けられている。一方、上部電
極7は半導体素子6を電気的に接続するためのもので、
所定のパターンに形成されている。
This semiconductor device 1a has a metal base 2 having a rectangular shape and dimensions of, for example, 100 mm in length and 30 mm in width.
It is provided on the metal base 2 and has a rectangular shape having an area smaller than that of the metal base 2.
An insulating substrate 3 having a width of 25 mm and a thickness of 1.5 mm, a lower electrode 4 made of, for example, copper and having a thickness of, for example, 200 μm, provided on the lower surface of the insulating substrate 3, and the lower electrode 4 and the metal base 2. A solder film 5 to be bonded, a plurality of semiconductor elements 6 such as transistors provided on the upper surface of the insulating substrate 3, and a material provided in an island shape on the upper surface of the insulating substrate 3 so as to surround these semiconductor elements 6. The upper electrode 7 is made of, for example, copper and has a thickness of, for example, 200 μm, and is made of, for example, an aluminum wire 9 that electrically connects the electrode 8 provided on the semiconductor element 6 and the upper electrode 7. In addition,
The lower electrode 4 is provided for the purpose of radiating heat and grounding, and is provided on substantially the entire lower surface of the rectangular insulating substrate 3. That is, the lower electrode 4 is provided in a rectangular shape, for example, 1.5 mm inward from the edge of the insulating substrate 3. As shown in FIGS. 15 and 16, protrusions 12 a formed in a conical shape (a rounded end is formed) are protruded from the four corner portions of the lower electrode 4. . The protrusion 12a has a bottom diameter of, for example, 1 mm and a height of, for example, 60 μm (5 μm
It is good to be within the range of μ100 μm. Within this range, a solder film 5 having an appropriate thickness can be obtained. ) Is formed. The tip angle θa of the projection 12a is 90
Degrees to 120 degrees are preferred. Further, the thickness of the solder film 5 is, for example, 100 μm. On the other hand, the upper electrode 7 is for electrically connecting the semiconductor element 6 and
It is formed in a predetermined pattern.

【0025】しかして、金属ベース2は、厚さ例えば3
mm程度に形成され、かつ例えば、銅などの電気抵抗が
小さい金属からなる本体部10と、この本体部の表面に
例えば厚さ5μm程度に被着させた例えばニッケルなど
の被膜部11からなっている。さらに、絶縁基板3の材
質は、例えばセラミックなどからなっている。
Thus, the metal base 2 has a thickness of, for example, 3
The main body 10 is formed to a thickness of about 5 mm and made of a metal having a small electric resistance such as copper, for example, and a coating 11 made of, for example, nickel or the like is applied on the surface of the main body to a thickness of about 5 μm. I have. Further, the material of the insulating substrate 3 is, for example, ceramic or the like.

【0026】つぎに、上記半導体装置1aの製造方法に
ついて述べる。この半導体装置1aの製造方法は、銅な
どの電気抵抗が小さい金属板の表面に例えばニッケルな
どの被覆部11を例えば厚さ5μm程度に例えばめっき
などにより被着させる被覆部形成工程(図17記号S1
1参照)と、この被覆部形成工程後にめっきされた金属
板を切断して複数の金属ベース2を得る金属ベース形成
工程(図17記号S12参照)と、絶縁基板3に例えば
銅などの電気抵抗が小さく且つ厚さが例えば200μm
の下部電極4となる金属板を例えばろう付けなどにより
接着する電極形成工程(図17記号S13参照)と、こ
の電極形成工程後に前記突起12aを下部電極4上に例
えばエッチング加工などにより形成する突起形成工程
(図17記号S14参照)と、この突起形成工程後に絶
縁基板3に上部電極7を介して半導体素子6を高融点は
んだまたは導電性樹脂等により固着する半導体素子固着
工程(図17記号S15参照)と、この半導体素子固着
工程後に半導体素子6に設けられた電極8と上部電極7
との間を例えばアルミニウム製のワイヤ9などにより電
気的に接続するワイヤ接続工程(図17記号S16参
照)と、金属ベース2上及び/又は絶縁基板3の下部電
極4にフラックス13を塗布するフラックス塗布工程
(図17記号S17参照/図18参照)と、このフラッ
クス塗布工程後にはんだシート14を金属ベース2上に
置くはんだシート載置工程(図17記号S18参照/図
18参照)と、このはんだシート載置工程後にはんだシ
ート14を介して絶縁基板3を下部電極4に形成された
突起12aがはんだシート14に接触するように重ね合
わせる重ね合わせ工程(図17記号S19参照/図18
参照)と、この重ね合わせ工程後に重ね合わされた金属
ベース2と絶縁基板3とをリフロー炉に装入するかまた
は、ホットプレート上に載置し、例えば275℃で13
0秒間加熱したのちリフローはんだ付けを行うリフロー
はんだ付け工程(図17記号S20参照/図19参照)
とを有している。
Next, a method for manufacturing the semiconductor device 1a will be described. The method for manufacturing the semiconductor device 1a includes a coating forming step of applying a coating 11 of, for example, nickel to a surface of a metal plate having a small electric resistance, such as copper, to a thickness of, for example, about 5 μm by plating, for example (see FIG. 17). S1
1), a metal base forming step of cutting a plated metal plate after the covering part forming step to obtain a plurality of metal bases 2 (see symbol S12 in FIG. 17), and an electric resistance of, for example, copper or the like on the insulating substrate 3. Is small and the thickness is, for example, 200 μm
An electrode forming step of bonding a metal plate serving as the lower electrode 4 by, for example, brazing (see symbol S13 in FIG. 17), and a protrusion for forming the protrusion 12a on the lower electrode 4 by, for example, etching after the electrode forming step. A forming step (see S14 in FIG. 17) and a semiconductor element fixing step of fixing the semiconductor element 6 to the insulating substrate 3 via the upper electrode 7 with a high melting point solder or a conductive resin after the projection forming step (S15 in FIG. 17) And the electrode 8 and the upper electrode 7 provided on the semiconductor element 6 after the semiconductor element fixing step.
And a flux for applying a flux 13 on the metal base 2 and / or the lower electrode 4 of the insulating substrate 3 (see symbol S16 in FIG. 17). An application step (see S17 in FIG. 17 / see FIG. 18), a solder sheet mounting step of placing the solder sheet 14 on the metal base 2 after the flux applying step (see S18 in FIG. 17 / see FIG. 18), After the sheet mounting step, the insulating substrate 3 is overlapped via the solder sheet 14 such that the protrusions 12a formed on the lower electrode 4 are in contact with the solder sheet 14 (refer to symbol S19 in FIG. 17 / FIG. 18).
) And the metal base 2 and the insulating substrate 3 superimposed after this superimposing step are charged into a reflow furnace or placed on a hot plate, for example, at 275 ° C. and 13 ° C.
A reflow soldering step of performing reflow soldering after heating for 0 seconds (see symbol S20 in FIG. 17 / see FIG. 19)
And

【0027】ところで上記リフローはんだ付け工程にお
いては、はんだシート14が溶融するが、絶縁基板3が
傾いた場合や溶融はんだ量が多い場合、はんだのみで間
隙を作っている場合などは、間隙が小さくなった絶縁基
板3の周辺部において、溶融したはんだ5aの一部が外
部に流れだす。しかし、この実施形態においては、突起
12aにより、金属ベース2と絶縁基板3との間隙が水
平に保たれ、絶縁基板3の金属ベース2に対する傾きが
無くなることにより、周辺部に溶融したはんだ5aが流
れだしたり、はんだボールの生成の防止に効果を奏す
る。
In the reflow soldering process, the solder sheet 14 is melted. However, when the insulating substrate 3 is inclined, when the amount of molten solder is large, or when a gap is formed only with solder, the gap is small. A part of the melted solder 5a flows to the outside in the peripheral portion of the insulating substrate 3 that has become damaged. However, in this embodiment, the protrusion 12a keeps the gap between the metal base 2 and the insulating substrate 3 horizontal, and the inclination of the insulating substrate 3 with respect to the metal base 2 is eliminated. This is effective in preventing the flow and the formation of solder balls.

【0028】このように、この実施形態の半導体装置1
aおよび半導体装置1aの製造方法においては、下部電
極4に設けられた突起12aにより、絶縁基板3と金属
ベース2との距離を一定に保持することができる結果、
フラックス13の塗布領域を確実に、金属ベース2と絶
縁基板3とのはんだ付けによる接着領域に限定させるこ
とが可能となる。また、金属ベース2と絶縁基板3との
間隙を作ることにより、はんだの表面張力によりはんだ
が金属ベース2と絶縁基板3と間に充填され、絶縁基板
3の傾き等によるはんだ量が不足することにより、はん
だ付けによる接触面積が不足し、十分な接着強度が得ら
れない等のはんだ付け不良の発生を防止することが可能
となる。さらにまた、突起12a、半導体素子6にて生
じた熱を金属ベース2側に逃す放熱性の点でも、良好な
作用を奏する。
As described above, the semiconductor device 1 of this embodiment
In the method for manufacturing the semiconductor device 1a and the semiconductor device 1a, the distance between the insulating substrate 3 and the metal base 2 can be kept constant by the protrusions 12a provided on the lower electrode 4,
The application region of the flux 13 can be reliably limited to the adhesion region of the metal base 2 and the insulating substrate 3 by soldering. In addition, by forming a gap between the metal base 2 and the insulating substrate 3, the solder is filled between the metal base 2 and the insulating substrate 3 due to the surface tension of the solder, and the amount of solder is insufficient due to the inclination of the insulating substrate 3. Accordingly, it is possible to prevent the occurrence of soldering failure such as a shortage of the contact area due to soldering and a failure to obtain a sufficient adhesive strength. In addition, a good effect is exhibited in terms of heat dissipation for releasing the heat generated in the projections 12a and the semiconductor element 6 to the metal base 2 side.

【0029】なお、変形例として、図20に示すよう
に、突起12aと並設して溶融はんだを溜める平面図形
状が四角枠状をなす溝部14aを凹設することにより、
流れ出したはんだ5aを溝部14aにて溜めることがで
きるので、突起12aによる絶縁基板と金属ベースとの
距離を一定に保持する作用と相俟って、はんだボールの
生成防止効果を高めるのに顕著な効果を奏する。なお、
この溝部14aの横断面形状は、矩形に限ることなく、
溶融はんだを溜めるものでれば、半円形,三角形等、任
意に選択してよい。
As a modified example, as shown in FIG. 20, a groove 14a having a rectangular frame shape in plan view for storing molten solder is provided in parallel with the projection 12a.
Since the solder 5a that has flowed out can be stored in the groove 14a, this is notable for enhancing the effect of preventing the formation of solder balls, together with the function of keeping the distance between the insulating substrate and the metal base constant by the projections 12a. It works. In addition,
The cross-sectional shape of the groove 14a is not limited to a rectangle,
Any material such as a semicircle or a triangle may be selected as long as it can store the molten solder.

【0030】さらにまた、突起の形状としては、点状体
に限ることなく、図21に示すように、少なくとも一対
の線状体30aにより絶縁基板3側を保持するようにし
てもよい。
Further, the shape of the projection is not limited to a point-like body, and the insulating substrate 3 side may be held by at least a pair of linear bodies 30a as shown in FIG.

【0031】さらに、変形例として、図22に示すよう
に、“く”の字状の線状体30pに形成しても、同様の
作用効果を奏することができる。さらに、図23に示す
ように、線状体30aをほぼ等間隔に配設された点状体
30n…から構成しても、同様の作用効果を奏すること
ができる。
Further, as a modified example, as shown in FIG. 22, the same function and effect can be obtained by forming it in a "-"-shaped linear body 30p. Further, as shown in FIG. 23, the same function and effect can be obtained even if the linear bodies 30a are constituted by the dot-like bodies 30n arranged at substantially equal intervals.

【0032】さらにまた、変形例として、図24に示す
ように、“口”の字状の線状体30qに形成しても、同
様の作用効果を奏することができる。さらに、本発明
は、第1の実施形態の突起12と第2の実施形態の突起
12aとを混在させたものも包含することはいうまでも
ない。
Further, as a modified example, as shown in FIG. 24, the same operation and effect can be obtained by forming the linear member 30q in the shape of a "mouth". Further, it goes without saying that the present invention includes a mixture of the protrusions 12 of the first embodiment and the protrusions 12a of the second embodiment.

【0033】[0033]

【発明の効果】請求項1乃至請求項4の半導体装置は、
金属ベース又は下部電極の少なくともいずれか一方に、
上記金属ベースと上記絶縁基板との距離を一定に保持す
る突起が設けたもので、フラックスの塗布領域を確実
に、金属ベースと絶縁基板とのはんだ付けによる接着領
域に限定させることが可能となる。また、絶縁基板が傾
き金属ベースと絶縁基板との間隙が狭まっても、突起を
設けたことで絶縁基板は突起の高さ以上金属ベースに近
付くことなく、はんだが金属ベースと絶縁基板との間か
らはみ出すことがない。その結果、上記二つの作用効果
が相俟って、はみ出したはんだが表面張力の作用よりは
んだボールになったり、金属ベースと絶縁基板とをはん
だ付けするはんだ量が不足することにより、はんだ付け
による接触面積が不足し、十分な接着強度が得られない
等のはんだ付け不良の発生を防止することが可能とな
る。また、はんだが溶融する前には、隙間があるためア
ウトガスが発生しても、ガスが排出できボイドの発生を
防止する事が可能である。
According to the first to fourth aspects of the present invention,
On at least one of the metal base and the lower electrode,
With the projection provided to keep the distance between the metal base and the insulating substrate constant, it is possible to reliably limit the application area of the flux to the bonding area by soldering between the metal base and the insulating substrate. . In addition, even if the insulating substrate is inclined and the gap between the metal base and the insulating substrate is narrowed, the provision of the protrusion allows the insulating substrate not to approach the metal base more than the height of the protrusion, so that the solder flows between the metal base and the insulating substrate. It does not protrude. As a result, the above two effects are combined, and the protruding solder becomes a solder ball due to the effect of surface tension, or the amount of solder for soldering the metal base and the insulating substrate is insufficient, so that the It is possible to prevent the occurrence of defective soldering such as insufficient contact area and insufficient adhesive strength. Also, before the solder is melted, even if outgas is generated due to the gap, the gas can be discharged and the generation of voids can be prevented.

【0034】請求項5乃至請求項9の半導体装置の製造
方法は、金属ベース又は下部電極の少なくともいずれか
一方に、上記金属ベースと上記絶縁基板との距離を一定
に保持する突起が設けられているので、フラックスの塗
布領域を確実に、金属ベースと絶縁基板とのはんだ付け
による接着領域に限定させることが可能となる。また、
絶縁基板が傾き金属ベースと絶縁基板との間隙が狭まっ
ても、突起を設けたことで絶縁基板は突起の高さ以上金
属ベースに近付くことなく、はんだが金属ベースと絶縁
基板との間からはみ出すことがない。その結果、上記二
つの作用効果が相俟って、はみ出したはんだが表面張力
の作用よりはんだボールになったり、金属ベースと絶縁
基板とをはんだ付けするはんだ量が不足することによ
り、はんだ付けによる接触面積が不足し、十分な接着強
度が得られない等のはんだ付け不良の発生を防止するこ
とが可能となる。また、はんだが溶融する前には、隙間
があるためアウトガスが発生しても、ガスが排出できボ
イドの発生を防止する事が可能である。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device, at least one of the metal base and the lower electrode is provided with a projection for maintaining a constant distance between the metal base and the insulating substrate. Therefore, the application region of the flux can be reliably limited to the adhesion region of the metal base and the insulating substrate by soldering. Also,
Even if the insulating substrate tilts and the gap between the metal base and the insulating substrate is narrowed, the protrusion protrudes so that the solder does not protrude from the metal base and the insulating substrate without approaching the metal base more than the height of the protrusion. Nothing. As a result, the above two effects are combined, and the protruding solder becomes a solder ball due to the effect of surface tension, or the amount of solder for soldering the metal base and the insulating substrate is insufficient, so that the It is possible to prevent the occurrence of defective soldering such as insufficient contact area and insufficient adhesive strength. Also, before the solder is melted, even if outgas is generated due to the gap, the gas can be discharged and the generation of voids can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の半導体装置の平面図であ
る。
FIG. 1 is a plan view of a semiconductor device according to an embodiment of the present invention.

【図2】図1のII−II線矢視断面図である。FIG. 2 is a sectional view taken along line II-II in FIG.

【図3】本発明の一実施形態の半導体装置の要部拡大断
面図である。
FIG. 3 is an enlarged sectional view of a main part of the semiconductor device according to one embodiment of the present invention;

【図4】図3中の突起部の要部拡大断面図である。FIG. 4 is an enlarged sectional view of a main part of a protrusion in FIG. 3;

【図5】本発明の一実施形態の半導体装置の製造方法を
示すフローチャートである。
FIG. 5 is a flowchart illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図6】本発明の一実施形態の半導体装置の製造方法を
説明する断面図である。
FIG. 6 is a sectional view illustrating the method for manufacturing the semiconductor device according to the embodiment of the present invention;

【図7】本発明の一実施形態の変形例を示す半導体装置
の要部拡大断面図である。
FIG. 7 is an enlarged sectional view of a main part of a semiconductor device showing a modification of one embodiment of the present invention.

【図8】本発明の一実施形態の変形例を示す半導体装置
の要部拡大断面図である。
FIG. 8 is an enlarged sectional view of a main part of a semiconductor device showing a modification of one embodiment of the present invention.

【図9】本発明の一実施形態の変形例を示す説明図であ
る。
FIG. 9 is an explanatory diagram showing a modified example of one embodiment of the present invention.

【図10】本発明の一実施形態の変形例を示す説明図で
ある。
FIG. 10 is an explanatory diagram showing a modification of one embodiment of the present invention.

【図11】本発明の一実施形態の変形例を示す説明図で
ある。
FIG. 11 is an explanatory diagram showing a modification of one embodiment of the present invention.

【図12】本発明の一実施形態の変形例を示す説明図で
ある。
FIG. 12 is an explanatory diagram showing a modification of one embodiment of the present invention.

【図13】本発明の他の実施形態の半導体装置の平面図
である。
FIG. 13 is a plan view of a semiconductor device according to another embodiment of the present invention.

【図14】図1のX−X線矢視断面図である。FIG. 14 is a sectional view taken along line XX of FIG. 1;

【図15】本発明の他の実施形態の半導体装置の要部拡
大断面図である。
FIG. 15 is an enlarged sectional view of a main part of a semiconductor device according to another embodiment of the present invention.

【図16】図15中の突起部の要部拡大断面図である。FIG. 16 is an enlarged sectional view of a main part of a protrusion in FIG.

【図17】本発明の他の実施形態の半導体装置の製造方
法を示すフローチャートである。
FIG. 17 is a flowchart illustrating a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【図18】本発明の他の実施形態の半導体装置の製造方
法を説明する断面図である。
FIG. 18 is a sectional view illustrating a method for manufacturing a semiconductor device according to another embodiment of the present invention.

【図19】本発明の他の実施形態の変形例を示す半導体
装置の要部拡大断面図である。
FIG. 19 is an enlarged sectional view of a main part of a semiconductor device showing a modification of another embodiment of the present invention.

【図20】本発明の他の実施形態の変形例を示す半導体
装置の要部拡大断面図である。
FIG. 20 is an enlarged cross-sectional view of a main part of a semiconductor device showing a modification of another embodiment of the present invention.

【図21】本発明の他の実施形態の変形例を示す説明図
である。
FIG. 21 is an explanatory view showing a modified example of another embodiment of the present invention.

【図22】本発明の他の実施形態の変形例を示す説明図
である。
FIG. 22 is an explanatory diagram showing a modified example of another embodiment of the present invention.

【図23】本発明の他の実施形態の変形例を示す説明図
である。
FIG. 23 is an explanatory view showing a modified example of another embodiment of the present invention.

【図24】本発明の他の実施形態の変形例を示す説明図
である。
FIG. 24 is an explanatory view showing a modified example of another embodiment of the present invention.

【図25】従来技術を説明するための説明図である。FIG. 25 is an explanatory diagram for explaining a conventional technique.

【図26】従来技術を説明するための説明図である。FIG. 26 is an explanatory diagram for explaining a conventional technique.

【符号の説明】[Explanation of symbols]

1,1a:半導体装置,2:金属ベース,3:絶縁基
板,4:下部電極,5:はんだ膜,6:半導体素子,1
2,12a:突起,13:フラックス,14,14a:
溝部。
1, 1a: semiconductor device, 2: metal base, 3: insulating substrate, 4: lower electrode, 5: solder film, 6: semiconductor element, 1
2, 12a: protrusion, 13: flux, 14, 14a:
Groove.

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記下部電極と上記金属ベースとの間に介設されたはん
だ膜と、上記上部電極に電気的に接続された半導体素子
とを具備し、上記金属ベース又は上記下部電極の少なく
ともいずれか一方に、上記金属ベースと上記絶縁基板と
の距離を一定に保持する突起が設けられていることを特
徴とする半導体装置。
A metal base; an insulating substrate provided with an upper electrode on one surface and a lower electrode on the other surface;
A solder film interposed between the lower electrode and the metal base, comprising a semiconductor element electrically connected to the upper electrode, at least one of the metal base and the lower electrode, A semiconductor device comprising a projection for maintaining a constant distance between the metal base and the insulating substrate.
【請求項2】突起は、金属ベース又は下部電極に一体成
形されていることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the projection is formed integrally with the metal base or the lower electrode.
【請求項3】金属ベースには、突起に近接した位置に、
はんだ膜の一部が没入するはんだ溝が凹設されているこ
とを特徴とする請求項1記載の半導体装置。
3. The metal base is provided at a position close to the protrusion.
2. The semiconductor device according to claim 1, wherein a solder groove into which a part of the solder film is immersed is provided.
【請求項4】突起は、点状体又は線状体に形成されてい
ることを特徴とする請求項1記載の半導体装置。
4. The semiconductor device according to claim 1, wherein the protrusion is formed in a point-like body or a linear body.
【請求項5】金属ベースと、一方の面に上部電極が設け
られ且つ他方の面に下部電極が設けられた絶縁基板と、
上記上部電極に電気的に接続された半導体素子と、上記
金属ベース又は上記下部電極の少なくともいずれか一方
に設けられ上記金属ベースと上記絶縁基板との距離を一
定に保持する突起とを具備する半導体装置を製造するに
あたり、はんだシートを上記絶縁基板の下部電極側と上
記金属ベースの上記突起形成側の間に介挿する重ね合わ
せ工程と、この重ね合わせ工程後に上記はんだ付けシー
トの溶融により得られたはんだ膜により上記絶縁基板を
上記金属ベースにリフローはんだ付けするリフローはん
だ付け工程とを有することを特徴とする半導体装置の製
造方法。
5. A metal base, an insulating substrate provided with an upper electrode on one surface and a lower electrode on the other surface,
A semiconductor comprising: a semiconductor element electrically connected to the upper electrode; and a projection provided on at least one of the metal base and the lower electrode for maintaining a constant distance between the metal base and the insulating substrate. In manufacturing the device, a superposition step of interposing a solder sheet between the lower electrode side of the insulating substrate and the protrusion forming side of the metal base is obtained by melting the soldering sheet after the superposition step. A reflow soldering step of reflow soldering the insulating substrate to the metal base using the solder film.
【請求項6】金属ベース上の突起を、金属ベースのプレ
ス加工により形成することを特徴とする請求項5記載の
半導体装置の製造方法。
6. The method according to claim 5, wherein the projections on the metal base are formed by pressing the metal base.
【請求項7】金属ベース上の突起を、金属ベース自体を
切削加工により形成することを特徴とする請求項5記載
の半導体装置の製造方法。
7. The method according to claim 5, wherein the projections on the metal base are formed by cutting the metal base itself.
【請求項8】下部電極上の突起を、エッチング加工によ
り形成することを特徴とする請求項5記載の半導体装置
の製造方法。
8. The method according to claim 5, wherein the projection on the lower electrode is formed by etching.
【請求項9】重ね合わせ工程の前に、絶縁基板の下部電
極側と金属ベースの突起形成側の少なくとも一方にフラ
ックスを塗布することを特徴とする請求項5記載の半導
体装置の製造方法。
9. The method according to claim 5, wherein a flux is applied to at least one of the lower electrode side of the insulating substrate and the projection forming side of the metal base before the overlapping step.
JP864097A 1996-05-27 1997-01-21 Semiconductor device and manufacture thereof Pending JPH1050928A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP864097A JPH1050928A (en) 1996-05-27 1997-01-21 Semiconductor device and manufacture thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-131512 1996-05-27
JP13151296 1996-05-27
JP864097A JPH1050928A (en) 1996-05-27 1997-01-21 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH1050928A true JPH1050928A (en) 1998-02-20

Family

ID=26343199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP864097A Pending JPH1050928A (en) 1996-05-27 1997-01-21 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH1050928A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762491B1 (en) 2003-01-23 2004-07-13 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP2007049085A (en) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd Semiconductor substrate heat slinger that improves solder sag and drag
JP2007116080A (en) * 2005-09-21 2007-05-10 Dowa Holdings Co Ltd Heat radiation plate for semiconductor substrate having projection
JP2012039007A (en) * 2010-08-10 2012-02-23 Dowa Metaltech Kk Heat sink for semiconductor substrate, method for manufacturing the same, and pressure member
WO2012093509A1 (en) * 2011-01-07 2012-07-12 富士電機株式会社 Semiconductor device and method of manufacturing thereof
JP2015167171A (en) * 2014-03-04 2015-09-24 三菱電機株式会社 semiconductor device
JPWO2016009741A1 (en) * 2014-07-18 2017-04-27 富士電機株式会社 Semiconductor device
JP2017147411A (en) * 2016-02-19 2017-08-24 株式会社村田製作所 module
CN108450036A (en) * 2015-12-24 2018-08-24 京瓷株式会社 Photographing element mounting substrate and photographic device
JP2019149479A (en) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 Semiconductor device
CN115050721A (en) * 2021-03-09 2022-09-13 三菱电机株式会社 Semiconductor device and method for manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6762491B1 (en) 2003-01-23 2004-07-13 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device
JP2007049085A (en) * 2005-08-12 2007-02-22 Dowa Holdings Co Ltd Semiconductor substrate heat slinger that improves solder sag and drag
JP4560644B2 (en) * 2005-08-12 2010-10-13 Dowaメタルテック株式会社 Semiconductor substrate heatsink with improved soldering
JP2007116080A (en) * 2005-09-21 2007-05-10 Dowa Holdings Co Ltd Heat radiation plate for semiconductor substrate having projection
JP2012039007A (en) * 2010-08-10 2012-02-23 Dowa Metaltech Kk Heat sink for semiconductor substrate, method for manufacturing the same, and pressure member
JP5751258B2 (en) * 2011-01-07 2015-07-22 富士電機株式会社 Manufacturing method of semiconductor device
WO2012093509A1 (en) * 2011-01-07 2012-07-12 富士電機株式会社 Semiconductor device and method of manufacturing thereof
JP2015167171A (en) * 2014-03-04 2015-09-24 三菱電機株式会社 semiconductor device
JPWO2016009741A1 (en) * 2014-07-18 2017-04-27 富士電機株式会社 Semiconductor device
CN108450036A (en) * 2015-12-24 2018-08-24 京瓷株式会社 Photographing element mounting substrate and photographic device
JP2017147411A (en) * 2016-02-19 2017-08-24 株式会社村田製作所 module
JP2019149479A (en) * 2018-02-27 2019-09-05 トヨタ自動車株式会社 Semiconductor device
CN115050721A (en) * 2021-03-09 2022-09-13 三菱电机株式会社 Semiconductor device and method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5883425A (en) Circuit device
US7242033B2 (en) Semiconductor device using LED chip
JP6930495B2 (en) Semiconductor device
JPH11176887A (en) Semiconductor device and manufacture thereof
JPH1050928A (en) Semiconductor device and manufacture thereof
JPH1174312A (en) Semiconductor device and method for forming solder bump
WO2019163145A1 (en) Semiconductor device production method
US20020153608A1 (en) Land grid array semiconductor device and method of mounting land grid array semiconductor devices
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
JP6619119B1 (en) Semiconductor device
JPH0936174A (en) Semiconductor device and its mounting method
JP2000277557A (en) Semiconductor device
JP7166464B2 (en) Chip component, chip component manufacturing method, and electronic device manufacturing method
JPH11135567A (en) Anisotropic conductive film and manufacture of semiconductor device
JPH1140716A (en) Semiconductor device and manufacture thereof
JP6570728B2 (en) Electronic device and manufacturing method thereof
JP4946959B2 (en) Manufacturing method of semiconductor device
JPH05136146A (en) Electrode and inspection method for semiconductor device
JP2002374060A (en) Electronic circuit board
JP3045121B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH09162237A (en) Semiconductor device and manufacture thereof
KR20010077865A (en) Semiconductor device
JP2022108915A (en) Semiconductor device
JPH10275965A (en) Electronic-component assembly and its manufacture
JPH11154780A (en) Member and method for connection between circuit board and conductor piece