JP2022108915A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2022108915A
JP2022108915A JP2021004143A JP2021004143A JP2022108915A JP 2022108915 A JP2022108915 A JP 2022108915A JP 2021004143 A JP2021004143 A JP 2021004143A JP 2021004143 A JP2021004143 A JP 2021004143A JP 2022108915 A JP2022108915 A JP 2022108915A
Authority
JP
Japan
Prior art keywords
metal plate
semiconductor device
ribs
rib
bonding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021004143A
Other languages
Japanese (ja)
Other versions
JP7703855B2 (en
Inventor
明実 中島
Akemi Nakajima
昌喜 谷山
Masaki Taniyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2021004143A priority Critical patent/JP7703855B2/en
Publication of JP2022108915A publication Critical patent/JP2022108915A/en
Application granted granted Critical
Publication of JP7703855B2 publication Critical patent/JP7703855B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】信頼性を向上した半導体装置を提供する。【解決手段】半導体装置１０ａは、絶縁性を有する基板１１ａと、基板１１ａ上に配置される接着層１２ａと、回路パターン１８ａが形成されており、接着層１２ａにより基板１１ａに接着される金属板１３ａと、金属板１３ａに電気的に接続される半導体チップ１７ａと、金属板１３ａと半導体チップ１７ａとを接合する接合材１６ａと、を備える。金属板１３ａは、それぞれ間隔をあけて配置される複数のリブ３２ａ，３２ｂと、複数のリブ３２ａ，３２ｂと隣接して配置される凹部３１ａと、を含む。接合材１６ａは、凹部３１ａ内に配置される第１部分３３ａと、第１部分３３ａの厚さよりも薄く、リブ３２ａ，３２ｂと半導体チップ１７ａとの間に配置される第２部分３４ａ，３４ｂと、を含む。【選択図】図４A semiconductor device with improved reliability is provided. A semiconductor device (10a) includes a substrate (11a) having insulating properties, an adhesive layer (12a) arranged on the substrate (11a), and a circuit pattern (18a). 13a, a semiconductor chip 17a electrically connected to the metal plate 13a, and a bonding material 16a for bonding the metal plate 13a and the semiconductor chip 17a. The metal plate 13a includes a plurality of ribs 32a and 32b arranged at intervals, and a recess 31a arranged adjacent to the plurality of ribs 32a and 32b. The bonding material 16a includes a first portion 33a arranged in the recess 31a and second portions 34a and 34b thinner than the first portion 33a and arranged between the ribs 32a and 32b and the semiconductor chip 17a. ,including. [Selection drawing] Fig. 4

Description

本開示は、半導体装置に関するものである。 The present disclosure relates to semiconductor devices.

半導体素子が基板上に配置された半導体装置が知られている（たとえば、特許文献１参照）。特許文献１に開示の半導体装置に含まれる半導体素子は、金属回路板の上面にはんだを介して搭載されている。金属回路板には、半導体素子の外周が内周と外周との間に位置する枠状の溝が形成されている。 2. Description of the Related Art A semiconductor device in which a semiconductor element is arranged on a substrate is known (see, for example, Patent Document 1). A semiconductor element included in the semiconductor device disclosed in Patent Document 1 is mounted on the upper surface of a metal circuit board via solder. A frame-shaped groove is formed in the metal circuit board so that the outer circumference of the semiconductor element is positioned between the inner circumference and the outer circumference.

特開２００４－１１９５６８号公報JP-A-2004-119568

特許文献１に開示の半導体装置によると、枠状の溝の内周の内側に配置されるはんだにより半導体素子が金属回路板に接合されている。ここで、半導体素子の接合時において、はんだの量に偏りが生じると、半導体素子が傾いて接合されるおそれがある。そうすると、はんだの厚さの不均一が生じ、半導体装置の動作時において発生した熱応力に起因して、クラックが生じるおそれがある。このような半導体装置は、信頼性を損ねることになりかねない。また、信頼性向上の観点から、半導体装置において、正確に所望の位置に半導体素子を接合することが求められる。 According to the semiconductor device disclosed in Patent Document 1, the semiconductor element is joined to the metal circuit board by solder arranged inside the inner periphery of the frame-shaped groove. Here, when the semiconductor element is joined, if the amount of solder is uneven, the semiconductor element may be joined with an inclination. As a result, the thickness of the solder becomes non-uniform, and cracks may occur due to thermal stress generated during operation of the semiconductor device. Such a semiconductor device may lose its reliability. In addition, from the viewpoint of improving reliability, it is required to accurately bond a semiconductor element at a desired position in a semiconductor device.

そこで、信頼性を向上した半導体装置を提供することを目的の１つとする。 Therefore, one object is to provide a semiconductor device with improved reliability.

本開示に従った半導体装置は、絶縁性を有する基板と、基板上に配置される接着層と、回路パターンが形成されており、接着層により基板に接着される金属板と、金属板に電気的に接続される半導体チップと、金属板と半導体チップとを接合する接合材と、を備える。金属板は、それぞれ間隔をあけて配置される複数のリブと、複数のリブと隣接して配置される凹部と、を含む。接合材は、凹部内に配置される第１部分と、第１部分の厚さよりも薄く、リブと半導体チップとの間に配置される第２部分と、を含む。 A semiconductor device according to the present disclosure includes a substrate having insulating properties, an adhesive layer disposed on the substrate, a metal plate having a circuit pattern formed thereon and bonded to the substrate by the adhesive layer; and a bonding material for bonding the metal plate and the semiconductor chip. The metal plate includes a plurality of ribs that are spaced apart from each other and recesses that are positioned adjacent to the plurality of ribs. The bonding material includes a first portion disposed within the recess and a second portion thinner than the first portion and disposed between the rib and the semiconductor chip.

上記半導体装置によれば、信頼性の向上を図ることができる。 According to the above semiconductor device, reliability can be improved.

図１は、実施の形態１における半導体装置の概略平面図である。FIG. 1 is a schematic plan view of a semiconductor device according to Embodiment 1. FIG. 図２は、図１に示す半導体装置をＩＩ－ＩＩで示す断面で切断した場合の概略断面図である。FIG. 2 is a schematic cross-sectional view of the semiconductor device shown in FIG. 1 taken along the line II-II. 図３は、図１に示す半導体装置の一部を分解して示す分解斜視図である。FIG. 3 is an exploded perspective view showing a part of the semiconductor device shown in FIG. 1. As shown in FIG. 図４は、図２に示す半導体装置の断面の一部を模式的に示す概略断面図である。4 is a schematic cross-sectional view schematically showing a part of the cross section of the semiconductor device shown in FIG. 2. FIG. 図５は、基板の外形形状を示す概略斜視図である。FIG. 5 is a schematic perspective view showing the outer shape of the substrate. 図６は、第１の接着層であるロウ材を印刷した状態を示す概略斜視図である。FIG. 6 is a schematic perspective view showing a state in which the brazing material, which is the first adhesive layer, is printed. 図７は、第１の金属板を接合した状態を示す概略斜視図である。FIG. 7 is a schematic perspective view showing a state in which the first metal plate is joined. 図８は、レジストパターンを印刷した状態を示す概略斜視図である。FIG. 8 is a schematic perspective view showing a state in which a resist pattern is printed. 図９は、第１の金属板をエッチングした状態を示す概略斜視図である。FIG. 9 is a schematic perspective view showing a state in which the first metal plate is etched. 図１０は、板はんだを載せた状態を示す概略斜視図である。FIG. 10 is a schematic perspective view showing a state where plate solder is placed. 図１１は、半導体チップを接合した状態を示す概略斜視図である。FIG. 11 is a schematic perspective view showing a state in which semiconductor chips are bonded. 図１２は、実施の形態２における半導体装置の一部を示す概略断面図である。FIG. 12 is a schematic cross-sectional view showing part of the semiconductor device according to the second embodiment. 図１３は、図１２に示す半導体装置の一部を基板の厚さ方向に見た場合の概略平面図である。13 is a schematic plan view of a part of the semiconductor device shown in FIG. 12 as viewed in the thickness direction of the substrate. 図１４は、図１２に示す半導体装置の一部を拡大して示す概略断面図である。14 is a schematic cross-sectional view showing an enlarged part of the semiconductor device shown in FIG. 12. FIG. 図１５は、図１２中の領域ＸＶで示す部分を模式的に示す拡大図である。FIG. 15 is an enlarged view schematically showing a portion indicated by region XV in FIG. 12. FIG. 図１６は、基板上に第１の接着層であるロウ材を印刷した状態を示す概略断面図である。FIG. 16 is a schematic cross-sectional view showing a state in which the brazing material as the first adhesive layer is printed on the substrate. 図１７は、レジストパターンを印刷した状態を示す概略断面図である。FIG. 17 is a schematic cross-sectional view showing a state after printing a resist pattern. 図１８は、第１の金属板をエッチングした状態を示す概略断面図である。FIG. 18 is a schematic cross-sectional view showing a state in which the first metal plate is etched. 図１９は、めっきが施された状態を示す概略断面図である。FIG. 19 is a schematic cross-sectional view showing a plated state.

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。本開示に係る半導体装置は、絶縁性を有する基板と、基板上に配置される接着層と、回路パターンが形成されており、接着層により基板に接着される金属板と、金属板に電気的に接続される半導体チップと、金属板と半導体チップとを接合する接合材と、を備える。金属板は、それぞれ間隔をあけて配置される複数のリブと、複数のリブと隣接して配置される凹部と、を含む。接合材は、凹部内に配置される第１部分と、第１部分の厚さよりも薄く、リブと半導体チップとの間に配置される第２部分と、を含む。 [Description of Embodiments of the Present Disclosure]
First, the embodiments of the present disclosure are listed and described. A semiconductor device according to the present disclosure includes a substrate having insulating properties, an adhesive layer disposed on the substrate, a metal plate on which a circuit pattern is formed, and the metal plate is attached to the substrate by the adhesive layer. and a bonding material for bonding the metal plate and the semiconductor chip. The metal plate includes a plurality of ribs that are spaced apart from each other and recesses that are positioned adjacent to the plurality of ribs. The bonding material includes a first portion disposed within the recess and a second portion thinner than the first portion and disposed between the rib and the semiconductor chip.

本開示の半導体装置によると、凹部内に配置される接合材の第１部分の厚さは比較的厚いため、熱応力によるクラックが接合材に発生することを抑制して、半導体チップを金属板に確実に接合することができる。接合材の第１部分は凹部内に配置されている。よって、製造時においてたとえば接合材が溶融して金属板の表面に流れ出し、接合材の配置位置がずれてしまうことを抑制することができる。よって、接合材の第１部分を正確に配置することができる。すなわち、金属板の凹部の位置を厳密に設けることにより、凹部内に配置される接合材の第１部分と半導体チップとを接合して、半導体チップを金属板上の配置したい位置に正確に接合することができる。また、リブと半導体チップとの間に配置される接合材の第２部分の厚さは第１部分よりも薄いため、第２部分上において、接合材の厚さの偏りが生じにくい。よって、金属板に接合された半導体チップが傾いて接合されることを抑制することができる。すなわち、それぞれ間隔をあけて配置される複数のリブ上に配置される接合材の第２部分により、接合された半導体チップの姿勢を傾かせずに正確に金属板上に接合することができる。よって、半導体装置の動作時において半導体チップから生ずる熱を基板側へ均等に放熱することができる。したがって、このような半導体装置によると、信頼性の向上を図ることができる。 According to the semiconductor device of the present disclosure, since the thickness of the first portion of the bonding material arranged in the recess is relatively thick, cracks due to thermal stress are suppressed from occurring in the bonding material, and the semiconductor chip is bonded to the metal plate. can be reliably joined to A first portion of the bonding material is disposed within the recess. Therefore, it is possible to prevent, for example, the bonding material from melting and flowing out onto the surface of the metal plate during manufacturing, thereby preventing the placement position of the bonding material from being displaced. Therefore, the first portion of the bonding material can be accurately arranged. That is, by precisely setting the position of the concave portion of the metal plate, the semiconductor chip is bonded to the first portion of the bonding material placed in the concave portion, and the semiconductor chip is accurately bonded to the desired position on the metal plate. can do. Moreover, since the thickness of the second portion of the bonding material disposed between the rib and the semiconductor chip is thinner than that of the first portion, unevenness in the thickness of the bonding material is less likely to occur on the second portion. Therefore, it is possible to prevent the semiconductor chip bonded to the metal plate from being tilted. That is, by the second portion of the bonding material arranged on the plurality of ribs arranged at intervals, the bonded semiconductor chips can be accurately bonded onto the metal plate without tilting the attitude thereof. Therefore, heat generated from the semiconductor chip during operation of the semiconductor device can be evenly dissipated to the substrate side. Therefore, according to such a semiconductor device, reliability can be improved.

上記半導体装置において、半導体チップは、チップ抵抗、コンデンサ、縦型トランジスタ、ダイオード、ＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）またはＩＢＧＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であってもよい。半導体チップは、第１のパッドと、第２のパッドと、を含んでもよい。第１のパッドは、第１のリブと接合されていてもよい。第２のパッドは、第２のリブと接合されていてもよい。このようにすることにより、第１のパッドと第２のパッドとを含むチップ抵抗、コンデンサ、縦型トランジスタ、ダイオード、ＭＯＳＦＥＴまたはＩＢＧＴを金属板に接合する際に、第１のパッドと第２のパッドとが接触するおそれを低減しながら接合することが容易になる。 In the above semiconductor device, the semiconductor chip may be a chip resistor, capacitor, vertical transistor, diode, MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) or IBGT (Insulated Gate Bipolar Transistor). The semiconductor chip may include a first pad and a second pad. The first pad may be joined with the first rib. The second pad may be joined with the second rib. By doing so, when the chip resistor, capacitor, vertical transistor, diode, MOSFET or IBGT including the first pad and the second pad is bonded to the metal plate, the first pad and the second pad are Bonding is facilitated while reducing the risk of contact with pads.

上記半導体装置において、凹部は、第１の凹部と、第１の方向に間隔をあけて配置される第２の凹部と、を含んでもよい。複数のリブは、第１の方向において第１の凹部と隣接して配置される第１のリブと、第１の方向において第２の凹部と隣接して配置され、第１のリブと空間的に分離されている第２のリブと、を含んでもよい。第１のリブと第２のリブとは、第１の方向に間隔をあけて配置されてもよい。このようにすることにより、半導体チップを金属板に接合する際に、第１のパッドを第１のリブ上に配置される接合材および第１の凹部内に配置される接合材により接合し、第２のパッドを第２のリブ上に配置される接合材および第２の凹部内に配置された接合材により接合することができる。第１のリブと第２のリブとは、間隔をあけて配置されているため、半導体チップの両側のパッドの空間的な分離状態を維持することが容易となる。したがって、より確実に第１のパッドと第２のパッドとが接触するおそれを低減することができる。 In the above semiconductor device, the recess may include a first recess and a second recess spaced apart in the first direction. The plurality of ribs includes a first rib positioned adjacent to the first recess in the first direction, a second rib positioned adjacent to the second recess in the first direction, and spatially adjacent to the first rib. and a second rib that is separated from the . The first rib and the second rib may be spaced apart in the first direction. By doing so, when the semiconductor chip is bonded to the metal plate, the first pad is bonded by the bonding material arranged on the first rib and by the bonding material arranged in the first recess, The second pad can be bonded with a bonding material disposed on the second rib and a bonding material disposed within the second recess. Since the first rib and the second rib are spaced apart, it is easy to maintain the spatial separation of the pads on both sides of the semiconductor chip. Therefore, it is possible to more reliably reduce the possibility of contact between the first pad and the second pad.

上記半導体装置において、複数のリブはそれぞれ、金属板の厚さ方向に沿う壁面を有してもよい。このようにすることにより、複数のリブの間隔を狭くしても、リブ同士が接触するおそれを低減することができる。したがって、たとえば小さいチップ抵抗を接合する際に、パッド同士が接触してショートするおそれを低減することができる。したがって、小型化を図ることが容易となる。 In the above semiconductor device, each of the plurality of ribs may have a wall surface along the thickness direction of the metal plate. By doing so, even if the intervals between the plurality of ribs are narrowed, it is possible to reduce the risk of the ribs coming into contact with each other. Therefore, when bonding a small chip resistor, for example, it is possible to reduce the risk of the pads coming into contact with each other and causing a short circuit. Therefore, miniaturization is facilitated.

上記半導体装置において、金属板の厚さ方向に見て、複数のリブの外縁を含むように凹部が配置されていてもよい。このようにすることにより、金属板の厚さ方向に見て複数のリブの周囲に凹部が配置されるため、接合材により接合される半導体チップの位置をより正確に制御することができる。 In the above semiconductor device, the recesses may be arranged so as to include outer edges of the plurality of ribs when viewed in the thickness direction of the metal plate. By doing so, since the concave portions are arranged around the plurality of ribs when viewed in the thickness direction of the metal plate, the position of the semiconductor chip to be bonded with the bonding material can be controlled more accurately.

上記半導体装置において、複数のリブは、柱状であってもよい。金属板の厚さ方向に見て、凹部は、矩形状の外形形状を有してもよい。複数のリブは、矩形状の角の近傍にそれぞれ配置されてもよい。このようにすることにより、凹部が矩形状であった場合に、矩形状の角の近傍に柱状のリブを配置することにより、より半導体チップの姿勢が傾くことを抑制することができる。 In the above semiconductor device, the plurality of ribs may be columnar. The recess may have a rectangular outer shape when viewed in the thickness direction of the metal plate. The plurality of ribs may be arranged near corners of the rectangular shape. In this way, when the concave portion is rectangular, by arranging the columnar ribs in the vicinity of the corners of the rectangular shape, it is possible to further suppress the inclination of the semiconductor chip.

上記半導体装置において、金属板の表面には、めっきが施されていてもよい。このようにすることにより、接合材としてはんだを用いる際に金属板との接合性を向上させることができる。 In the above semiconductor device, the surface of the metal plate may be plated. By doing so, it is possible to improve the bondability with the metal plate when solder is used as the bonding material.

上記半導体装置において、第１部分の厚さは、０．２ｍｍ以上０．５ｍｍ以下であってもよい。第２部分の厚さは、第１部分の厚さの２分の１以上であってもよい。このようにすることにより、第１部分の厚さと第２部分の厚さを規定することにより、より確実に上記効果を奏することができる。なお、第１部分の厚さについては、０．３ｍｍ以上とすることが好ましい。また、第１部分の厚さについては、０．４ｍｍ以下とすることが好ましい。 In the above semiconductor device, the thickness of the first portion may be 0.2 mm or more and 0.5 mm or less. The thickness of the second portion may be one half or more of the thickness of the first portion. By doing so, by defining the thickness of the first portion and the thickness of the second portion, it is possible to achieve the above effects more reliably. Note that the thickness of the first portion is preferably 0.3 mm or more. Also, the thickness of the first portion is preferably 0.4 mm or less.

上記半導体装置において、接合材は、板はんだまたははんだペーストであってもよい。板はんだは、板状であるため、製造時における取り扱い性が良好である。また、はんだペーストは、粘着性が高いため、所望の位置に配置した際に、ずれにくい。したがって、このようにすることにより、生産性を向上することができる。 In the above semiconductor device, the bonding material may be plate solder or solder paste. Since the plate solder is in the form of a plate, it is easy to handle during manufacturing. In addition, since the solder paste has high adhesiveness, it does not easily shift when placed at a desired position. Therefore, by doing so, productivity can be improved.

［本開示の実施形態の詳細］
次に、本開示の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。 [Details of the embodiment of the present disclosure]
Next, one embodiment of the semiconductor device of the present disclosure will be described with reference to the drawings. In the following drawings, the same reference numerals are given to the same or corresponding parts, and the description thereof will not be repeated.

（実施の形態１）
本開示の実施の形態１における半導体装置の構成について説明する。図１は、実施の形態１における半導体装置の概略平面図である。図２は、図１に示す半導体装置をＩＩ－ＩＩで示す断面で切断した場合の概略断面図である。図３は、図１に示す半導体装置の一部を分解して示す分解斜視図である。図４は、図２に示す半導体装置の断面の一部を模式的に示す概略断面図である。なお、理解を容易にする観点から、図２において、後述するめっきを厚く図示している。また、図４において、後述するめっき等の図示を省略すると共に、後述する厚さＤ１，Ｄ２について誇張して厚く図示している。 (Embodiment 1)
A configuration of the semiconductor device according to the first embodiment of the present disclosure will be described. FIG. 1 is a schematic plan view of a semiconductor device according to Embodiment 1. FIG. FIG. 2 is a schematic cross-sectional view of the semiconductor device shown in FIG. 1 taken along the line II-II. FIG. 3 is an exploded perspective view showing a part of the semiconductor device shown in FIG. 1. As shown in FIG. 4 is a schematic cross-sectional view schematically showing a part of the cross section of the semiconductor device shown in FIG. 2. FIG. In addition, from the viewpoint of facilitating understanding, plating, which will be described later, is illustrated thickly in FIG. In addition, in FIG. 4 , illustration of plating and the like, which will be described later, is omitted, and thicknesses D1 and D2, which will be described later, are exaggeratedly illustrated to be thick.

図１、図２、図３および図４を参照して、実施の形態１における半導体装置１０ａは、基板１１ａと、第１の接着層１２ａと、第１の金属板１３ａと、第２の接着層１４ａと、第２の金属板１５ａと、接合材１６ａと、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅと、を含む。 1, 2, 3 and 4, semiconductor device 10a according to the first embodiment includes substrate 11a, first adhesive layer 12a, first metal plate 13a, and second adhesive layer 12a. It includes a layer 14a, a second metal plate 15a, a bonding material 16a, and semiconductor chips 17a, 17b, 17c, 17d, and 17e.

基板１１ａは、厚さ方向に見て、Ｘ方向の長さの方がＹ方向の長さよりも長い矩形状である。基板１１ａは、絶縁性を有する。基板１１ａは、たとえばセラミック製である。基板１１ａは、厚さ方向の一方側に位置する第１の面２１ａと、厚さ方向の他方側に位置する第２の面２１ｂと、を含む。なお、基板１１ａは、厚さ方向に見て、Ｙ方向の長さの方がＸ方向の長さよりも長い矩形状であってもよいし、正方形であってもよい。 The substrate 11a has a rectangular shape in which the length in the X direction is longer than the length in the Y direction when viewed in the thickness direction. The substrate 11a has insulating properties. Substrate 11a is made of ceramic, for example. The substrate 11a includes a first surface 21a located on one side in the thickness direction and a second surface 21b located on the other side in the thickness direction. The substrate 11a may have a rectangular shape in which the length in the Y direction is longer than the length in the X direction when viewed in the thickness direction, or may have a square shape.

第１の接着層１２ａは、基板１１ａ上、具体的には、基板１１ａの第１の面２１ａ上に配置される。第１の接着層１２ａは、厚さ方向の一方側に位置する第１の面２２ａと、厚さ方向の他方側に位置する第２の面２２ｂと、を含む。第１の接着層１２ａは、第２の面２２ｂと基板１１ａの第１の面２１ａとが接触するように配置される。第１の接着層１２ａとしては、たとえばＡｇ（銀）とＣｕ（銅）との合金から構成されるロウ材が選択される。第１の接着層１２ａの第１の面２２ａの一部、具体的には、後述する凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅが位置する領域等、第１の金属板１３ａが配置されない領域には、めっき１９ａが施されている。 The first adhesive layer 12a is arranged on the substrate 11a, specifically on the first surface 21a of the substrate 11a. The first adhesive layer 12a includes a first surface 22a located on one side in the thickness direction and a second surface 22b located on the other side in the thickness direction. The first adhesive layer 12a is arranged such that the second surface 22b and the first surface 21a of the substrate 11a are in contact with each other. Brazing material composed of an alloy of Ag (silver) and Cu (copper), for example, is selected as the first adhesive layer 12a. A part of the first surface 22a of the first adhesive layer 12a, specifically, a region where the first metal plate 13a is not arranged, such as a region where recesses 31a, 31b, 31c, 31d, and 31e described later are located. are plated 19a.

第１の金属板１３ａには、回路パターン１８ａ，１８ｂ，１８ｃ，１８ｄが形成されている。第１の金属板１３ａは、厚さ方向の一方側に位置する第１の面２３ａと、厚さ方向の他方側に位置する第２の面２３ｂと、を含む。第１の金属板１３ａは、第１の接着層１２ａにより基板１１ａに接着される。この場合、第１の金属板１３ａの第２の面２３ｂが、第１の接着層１２ａの第１の面２２ａと接触するように配置される。第１の金属板１３ａとしては、たとえばＣｕから構成される金属板が選択される。なお、第１の金属板１３ａの厚さ（Ｚ方向の長さ）としては、０．２ｍｍ～０．３ｍｍのものや０．４ｍｍ～０．５ｍｍのものが採用される。第１の金属板１３ａの第１の面２３ａには、めっき１９ａが施されている。 Circuit patterns 18a, 18b, 18c, and 18d are formed on the first metal plate 13a. The first metal plate 13a includes a first surface 23a located on one side in the thickness direction and a second surface 23b located on the other side in the thickness direction. The first metal plate 13a is adhered to the substrate 11a by the first adhesive layer 12a. In this case, the second surface 23b of the first metal plate 13a is arranged to contact the first surface 22a of the first adhesive layer 12a. A metal plate made of Cu, for example, is selected as the first metal plate 13a. The thickness (length in the Z direction) of the first metal plate 13a is 0.2 mm to 0.3 mm or 0.4 mm to 0.5 mm. Plating 19a is applied to the first surface 23a of the first metal plate 13a.

第１の金属板１３ａは、それぞれ間隔をあけて配置される複数のリブ３２ａ，３２ｂ，３２ｃ，３２ｄと、複数のリブ３２ａ，３２ｂ，３２ｃ，３２ｄと隣接して配置される凹部３１ａと、を含む。なお、本実施形態においては、第１の金属板１３ａは、それぞれＸ方向に間隔をあけて配置される凹部３１ｂ，３１ｃ，３１ｄ，３１ｅと、凹部３１ｂ，３１ｃ，３１ｄ，３１ｅのそれぞれと隣接して配置される複数のリブ（図示せず）と、を含む。 The first metal plate 13a includes a plurality of ribs 32a, 32b, 32c, and 32d arranged at intervals, and a recess 31a arranged adjacent to the plurality of ribs 32a, 32b, 32c, and 32d. include. In the present embodiment, the first metal plate 13a is adjacent to the concave portions 31b, 31c, 31d, and 31e and the concave portions 31b, 31c, 31d, and 31e, which are spaced apart in the X direction. and a plurality of ribs (not shown) positioned on the rim.

リブ３２ａ，３２ｂ，３２ｃ，３２ｄはそれぞれ柱状、具体的には、円柱状である。複数のリブ３２ａ，３２ｂはそれぞれ、第１の金属板１３ａの厚さ方向（Ｚ方向）に沿う壁面３５ａ，３５ｂを有する。凹部３１ａは、第１の金属板１３ａの厚さ方向に見て、それぞれ矩形状の外形形状を有する。リブ３２ａ，３２ｂ，３２ｃ，３２ｄは、凹部３１ａの角の近傍にそれぞれ配置される。凹部３１ｂ，３１ｃ，３１ｄ，３１ｅおよび複数のリブの構成については、凹部３１ａおよびリブ３２ａ，３２ｂ，３２ｃ，３２ｄと同様であるため、それらの説明を省略する。 Each of the ribs 32a, 32b, 32c, and 32d is columnar, specifically, columnar. The plurality of ribs 32a, 32b respectively have wall surfaces 35a, 35b along the thickness direction (Z direction) of the first metal plate 13a. The recesses 31a each have a rectangular outer shape when viewed in the thickness direction of the first metal plate 13a. Ribs 32a, 32b, 32c, and 32d are arranged near corners of recess 31a, respectively. The configurations of the recesses 31b, 31c, 31d, 31e and the plurality of ribs are the same as those of the recesses 31a and the ribs 32a, 32b, 32c, 32d, so description thereof will be omitted.

第２の接着層１４ａは、基板１１ａ上、具体的には、基板１１ａの第２の面２１ｂ上に配置される。第２の接着層１４ａは、厚さ方向の一方側に位置する第１の面２４ａと、厚さ方向の他方に位置する第２の面２４ｂと、を含む。第２の接着層１４ａは、第１の面２４ａと基板１１ａの第２の面２１ｂとが接触するように配置される。第２の接着層１４ａとしては、第１の接着層１２ａと同様に、たとえばＡｇとＣｕとの合金から構成されるロウ材が選択される。 The second adhesive layer 14a is arranged on the substrate 11a, specifically on the second surface 21b of the substrate 11a. The second adhesive layer 14a includes a first surface 24a located on one side in the thickness direction and a second surface 24b located on the other side in the thickness direction. The second adhesive layer 14a is arranged such that the first surface 24a and the second surface 21b of the substrate 11a are in contact with each other. As the second adhesive layer 14a, a brazing material made of an alloy of Ag and Cu, for example, is selected as in the case of the first adhesive layer 12a.

第２の金属板１５ａは、平板状である。第２の金属板１５ａは、厚さ方向の一方側に位置する第１の面２５ａと、厚さ方向の他方に位置する第２の面２５ｂと、を含む。第２の金属板１５ａは、第２の接着層１４ａにより基板１１ａに接着される。この場合、第２の金属板１５ａの第１の面２５ａが、第２の接着層１４ａの第２の面２４ｂと接触するように配置される。第２の金属板１５ａとしても第１の金属板１３ａと同様に、たとえばＣｕから構成される金属板が選択される。第２の金属板１５ａの第２の面２５ｂには、めっき１９ｂが施されている。なお、第２の金属板１５ａの第２の面２５ｂ側には、図示しない放熱板が接合される。 The second metal plate 15a is flat. The second metal plate 15a includes a first surface 25a located on one side in the thickness direction and a second surface 25b located on the other side in the thickness direction. The second metal plate 15a is adhered to the substrate 11a by a second adhesive layer 14a. In this case, the first surface 25a of the second metal plate 15a is arranged to contact the second surface 24b of the second adhesive layer 14a. A metal plate made of Cu, for example, is selected as the second metal plate 15a, similarly to the first metal plate 13a. Plating 19b is applied to the second surface 25b of the second metal plate 15a. A radiator plate (not shown) is bonded to the second surface 25b side of the second metal plate 15a.

半導体チップ１７ａの平面形状は、本実施形態においては、正方形である。すなわち、半導体チップ１７ａは、厚さ方向に見て、その外形形状が正方形である。なお、半導体チップ１７ａの平面形状は、正方形に限定されない。半導体チップ１７ａは、厚さ方向の一方側に位置する第１の面２７ａと、厚さ方向の他方側に位置する第２の面２７ｂと、を含む。半導体チップ１７ａの第２の面２７ｂが、第１の金属板１３ａの第１の面２３ａと対向するように配置される。半導体チップ１７ａは、たとえばショットキーバリアダイオードである。半導体チップ１７ｂ，１７ｃ，１７ｄ，１７ｅの構成は、半導体チップ１７ａの構成と同等であるため、それらの説明を省略する。本実施形態においては、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅは、Ｘ方向に間隔をあけて配置されている。また、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅのＹ方向の位置は、同じとなるよう配列されている。 The planar shape of the semiconductor chip 17a is square in this embodiment. That is, the semiconductor chip 17a has a square outer shape when viewed in the thickness direction. Note that the planar shape of the semiconductor chip 17a is not limited to a square. The semiconductor chip 17a includes a first surface 27a located on one side in the thickness direction and a second surface 27b located on the other side in the thickness direction. The second surface 27b of the semiconductor chip 17a is arranged to face the first surface 23a of the first metal plate 13a. Semiconductor chip 17a is, for example, a Schottky barrier diode. Since the configurations of the semiconductor chips 17b, 17c, 17d, and 17e are the same as the configuration of the semiconductor chip 17a, description thereof will be omitted. In this embodiment, the semiconductor chips 17a, 17b, 17c, 17d, and 17e are arranged at intervals in the X direction. In addition, the semiconductor chips 17a, 17b, 17c, 17d, and 17e are arranged so that the positions in the Y direction are the same.

接合材１６ａは、第１の金属板１３ａの第１の面２３ａと半導体チップ１７ａの第２の面２７ｂとの間に介在するように配置される。接合材１６ａは、厚さ方向の一方側に位置する第１の面２６ａと、厚さ方向の他方側に位置する第２の面２６ｂと、を含む。接合材１６ａは、第１の金属板１３ａと半導体チップ１７ａとを接合する。接合材１６ａは、導電性を有する。導電性を有する接合材１６ａによって第１の金属板１３ａと半導体チップ１７ａとが接合されることにより、第１の金属板１３ａと半導体チップ１７ａとは電気的に接続される。接合材１６ａとしては、たとえばはんだ、具体的には板はんだが採用される。なお、半導体チップ１７ｂ，１７ｃ，１７ｄ，１７ｅについても同様に、接合材１６ａにより第１の金属板１３ａに接合される。そして、半導体チップ１７ｂ，１７ｃ，１７ｄ，１７ｅはそれぞれ、第１の金属板１３ａと電気的に接続される。 The bonding material 16a is arranged so as to be interposed between the first surface 23a of the first metal plate 13a and the second surface 27b of the semiconductor chip 17a. The bonding material 16a includes a first surface 26a located on one side in the thickness direction and a second surface 26b located on the other side in the thickness direction. The bonding material 16a bonds the first metal plate 13a and the semiconductor chip 17a. The bonding material 16a has conductivity. The first metal plate 13a and the semiconductor chip 17a are electrically connected by bonding the first metal plate 13a and the semiconductor chip 17a with the conductive bonding material 16a. As the joining material 16a, for example, solder, specifically plate solder, is employed. The semiconductor chips 17b, 17c, 17d, and 17e are similarly bonded to the first metal plate 13a with the bonding material 16a. Semiconductor chips 17b, 17c, 17d, and 17e are electrically connected to first metal plate 13a, respectively.

接合材１６ａは、第１部分３３ａと、第２部分３４ａ，３４ｂと、を含む。第１部分３３ａは、凹部３１ａ内に配置される。第２部分３４ａは、リブ３２ａと半導体チップ１７ａとの間に配置される。第２部分３４ｂは、リブ３２ｂと半導体チップ１７ａとの間に配置される。第２部分３４ａ，３４ｂの厚さＤ２はそれぞれ、第１部分３３ａの厚さＤ１よりも薄い（特に図４参照）。 The bonding material 16a includes a first portion 33a and second portions 34a and 34b. The first portion 33a is arranged within the recess 31a. The second portion 34a is arranged between the rib 32a and the semiconductor chip 17a. The second portion 34b is arranged between the rib 32b and the semiconductor chip 17a. The thickness D2 of the second portions 34a, 34b is each thinner than the thickness D1 of the first portion 33a (see particularly FIG. 4).

上記半導体装置１０ａによると、凹部３１ａ内に配置される接合材１６ａの第１部分３３ａの厚さＤ１は比較的厚いため、熱応力によるクラックが接合材１６ａに発生することを抑制して、半導体チップ１７ａを第１の金属板１３ａに確実に接合することができる。接合材１６ａの第１部分３３ａは凹部３１ａ内に配置されている。よって、製造時においてたとえば接合材１６ａが溶融して第１の金属板１３ａの表面に流れ出し、接合材１６ａの配置位置がずれてしまうことを抑制することができる。よって、接合材１６ａの第１部分３３ａを正確に配置することができる。すなわち、第１の金属板１３ａの凹部３１ａの位置を厳密に設けることにより、凹部３１ａ内に配置される接合材１６ａの第１部分３３ａと半導体チップ１７ａとを接合して、半導体チップ１７ａを第１の金属板１３ａ上の配置したい位置に正確に接合することができる。また、リブ３２ａ，３２ｂと半導体チップ１７ａとの間に配置される接合材１６ａの第２部分３４ａの厚さＤ２は第１部分３３ａの厚さＤ１よりも薄いため、第２部分３４ａ，３４ｂ上において、接合材１６ａの厚さの偏りが生じにくい。よって、第１の金属板１３ａに接合された半導体チップ１７ａが傾いて接合されることを抑制することができる。すなわち、それぞれ間隔をあけて配置される複数のリブ３２ａ，３２ｂ上に配置される接合材１６ａの第２部分３４ａ，３４ｂにより、接合された半導体チップ１７ａの姿勢を傾かせずに正確に第１の金属板１３ａ上に接合することができる。よって、半導体装置１０ａの動作時において半導体チップ１７ａから生ずる熱を基板１１ａ側へ均等に放熱することができる。したがって、このような半導体装置１０ａによると、信頼性の向上を図ることができる。 According to the semiconductor device 10a, since the thickness D1 of the first portion 33a of the bonding material 16a disposed in the recess 31a is relatively thick, cracks due to thermal stress are suppressed from occurring in the bonding material 16a. The semiconductor chip 17a can be reliably bonded to the first metal plate 13a. A first portion 33a of the bonding material 16a is arranged in the recess 31a. Therefore, it is possible to prevent, for example, the bonding material 16a from melting and flowing out onto the surface of the first metal plate 13a at the time of manufacturing, thereby preventing the placement position of the bonding material 16a from being displaced. Therefore, the first portion 33a of the bonding material 16a can be accurately arranged. That is, by precisely setting the position of the concave portion 31a of the first metal plate 13a, the first portion 33a of the bonding material 16a arranged in the concave portion 31a and the semiconductor chip 17a are bonded to each other so that the semiconductor chip 17a is placed in the second direction. It is possible to accurately bond to a desired position on one metal plate 13a. Also, since the thickness D2 of the second portion 34a of the bonding material 16a disposed between the ribs 32a, 32b and the semiconductor chip 17a is thinner than the thickness D1 of the first portion 33a, the second portion 34a, On 34b, unevenness in the thickness of the bonding material 16a is less likely to occur. Therefore, it is possible to prevent the semiconductor chip 17a bonded to the first metal plate 13a from being tilted. That is, the second portions 34a and 34b of the bonding material 16a arranged on the plurality of ribs 32a and 32b respectively arranged at intervals allow the bonded semiconductor chip 17a to be accurately positioned in the first position without tilting. can be bonded onto the metal plate 13a. Therefore, heat generated from the semiconductor chip 17a during operation of the semiconductor device 10a can be evenly dissipated to the substrate 11a side. Therefore, according to such a semiconductor device 10a, reliability can be improved.

上記半導体装置１０ａにおいて、複数のリブ３２ａ，３２ｂの外縁を含むように凹部３１ａが配置されている。よって、第１の金属板１３ａの厚さ方向に見て複数のリブ３２ａ，３２ｂの周囲に凹部３１ａが配置される。したがって、このような半導体装置１０ａは、接合材１６ａにより接合される半導体チップ１７ａの位置をより正確に制御することができる半導体装置となっている。 In the semiconductor device 10a described above, the recess 31a is arranged so as to include the outer edges of the plurality of ribs 32a and 32b. Therefore, the recesses 31a are arranged around the plurality of ribs 32a and 32b when viewed in the thickness direction of the first metal plate 13a. Therefore, such a semiconductor device 10a is a semiconductor device capable of more accurately controlling the position of the semiconductor chip 17a bonded by the bonding material 16a.

上記半導体装置１０ａにおいて、複数のリブ３２ａ，３２ｂは、柱状である。第１の金属板１３ａの厚さ方向に見て、凹部３１ａは、矩形状の外形形状を有する。複数のリブ３２ａ，３２ｂは、矩形状の角の近傍にそれぞれ配置される。よって、凹部３１ａが矩形状であった場合に、矩形状の角の近傍に柱状のリブ３２ａ，３２ｂを配置することにより、より半導体チップ１７ａの姿勢が傾くことを抑制することができる。したがって、このような半導体装置１０ａは、より信頼性の高い半導体装置となっている。 In the semiconductor device 10a described above, the plurality of ribs 32a and 32b are columnar. When viewed in the thickness direction of the first metal plate 13a, the recess 31a has a rectangular outer shape. The plurality of ribs 32a, 32b are arranged near corners of the rectangular shape, respectively. Therefore, when the concave portion 31a has a rectangular shape, by arranging the columnar ribs 32a and 32b near the corners of the rectangular shape, it is possible to further suppress the inclination of the semiconductor chip 17a. Therefore, such a semiconductor device 10a is a highly reliable semiconductor device.

上記半導体装置１０ａにおいて、第１の金属板１３ａの表面には、めっき１９ａが施されている。よって、接合材１６ａとしてはんだを用いる際に第１の金属板１３ａとの接合性を向上させることができる。したがって、このような半導体装置１０ａは、より信頼性の高い半導体装置となっている。本実施形態においては、凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅが位置する領域等、第１の金属板１３ａが配置されない領域には、めっき１９ａが施されているため、接合材１６ａとしてはんだを用いる際に第１の接着層１２ａとの接合性を向上させることができる。したがって、このような半導体装置１０ａは、より信頼性の高い半導体装置となっている。 In the semiconductor device 10a, the surface of the first metal plate 13a is plated 19a. Therefore, when solder is used as the bonding material 16a, the bondability with the first metal plate 13a can be improved. Therefore, such a semiconductor device 10a is a highly reliable semiconductor device. In the present embodiment, areas where the first metal plate 13a is not arranged, such as areas where the recesses 31a, 31b, 31c, 31d, and 31e are located, are plated 19a. Bondability with the first adhesive layer 12a can be improved when used. Therefore, such a semiconductor device 10a is a highly reliable semiconductor device.

上記半導体装置１０ａにおいて、第１部分３３ａの厚さＤ１は、０．２ｍｍ以上０．５ｍｍ以下である。第２部分３４ａ，３４ｂの厚さＤ２は、第１部分３３ａの厚さＤ１の２分の１以上である。このように、第１部分３３ａの厚さＤ１と第２部分３４ａ，３４ｂの厚さＤ２を規定することにより、より確実に上記効果を奏することができる半導体装置となっている。なお、第１部分３３ａの厚さＤ１については、０．３ｍｍ以上とすることが好ましい。また、第１部分３３ａの厚さＤ１については、０．４ｍｍ以下とすることが好ましい。 In the semiconductor device 10a described above, the thickness D1 of the first portion 33a is 0.2 mm or more and 0.5 mm or less. The thickness D2 of the second portions 34a, 34b is at least half the thickness D1 of the first portion 33a. By thus defining the thickness D1 of the first portion 33a and the thickness D2 of the second portions 34a and 34b, the semiconductor device can more reliably achieve the above effects. The thickness D1 of the first portion 33a is preferably 0.3 mm or more. Also, the thickness D1 of the first portion 33a is preferably 0.4 mm or less.

上記半導体装置１０ａにおいて、接合材１６ａは、板はんだである。板はんだは、板状であるため、製造時における取り扱い性が良好である。したがって、このようにすることにより、生産性を向上することができる。 In the semiconductor device 10a, the bonding material 16a is plate solder. Since the plate solder is in the form of a plate, it is easy to handle during manufacturing. Therefore, by doing so, productivity can be improved.

次に、半導体装置１０ａの製造方法について、簡単に説明する。図５、図６、図７、図８、図９、図１０および図１１は、半導体装置１０ａの製造工程の一部の状態を示す概略斜視図である。図５は、基板１１ａの外形形状を示す概略斜視図である。図６は、第１の接着層１２ａであるロウ材を印刷した状態を示す概略斜視図である。図７は、第１の金属板１３ａを接合した状態を示す概略斜視図である。図８は、レジストパターンを印刷した状態を示す概略斜視図である。図９は、第１の金属板１３ａをエッチングした状態を示す概略斜視図である。図１０は、板はんだを載せた状態を示す概略斜視図である。図１１は、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅを接合した状態を示す概略斜視図である。 Next, a method for manufacturing the semiconductor device 10a will be briefly described. 5, 6, 7, 8, 9, 10 and 11 are schematic perspective views showing a part of the manufacturing process of the semiconductor device 10a. FIG. 5 is a schematic perspective view showing the outer shape of the substrate 11a. FIG. 6 is a schematic perspective view showing a state in which the brazing material, which is the first adhesive layer 12a, is printed. FIG. 7 is a schematic perspective view showing a state in which the first metal plate 13a is joined. FIG. 8 is a schematic perspective view showing a state in which a resist pattern is printed. FIG. 9 is a schematic perspective view showing a state in which the first metal plate 13a is etched. FIG. 10 is a schematic perspective view showing a state where plate solder is placed. FIG. 11 is a schematic perspective view showing a state in which the semiconductor chips 17a, 17b, 17c, 17d, and 17e are joined.

まず図５を参照して、外形形状が矩形状である基板１１ａを準備する。そして、図６を参照して、基板１１ａの第１の面２１ａ上に、第１の接着層１２ａであるロウ材を配置する。この場合、第１の接着層１２ａとしてのロウ材を、第１の面２１ａ上に回路パターン１８ａ，１８ｂ，１８ｃ，１８ｄに対応する領域３６ａ，３６ｂ，３６ｃ，３６ｄに印刷するようにしてロウ材を配置する。 First, referring to FIG. 5, a substrate 11a having a rectangular outer shape is prepared. Then, referring to FIG. 6, the brazing material, which is the first adhesive layer 12a, is arranged on the first surface 21a of the substrate 11a. In this case, the brazing material as the first adhesive layer 12a is printed on the areas 36a, 36b, 36c and 36d corresponding to the circuit patterns 18a, 18b, 18c and 18d on the first surface 21a. to place

次に、図７を参照して、第１の接着層１２ａを配置した上に第１の金属板１３ａを接合する。この場合、回路パターン１８ａ，１８ｂ，１８ｃ，１８ｄの形状に対応する領域３６ａ，３６ｂ，３６ｃ，３６ｄを形成した第１の接着層１２ａの上に第１の金属板１３ａを接合する。ここで、領域３６ａ，３６ｂ，３６ｃ，３６ｄが位置しない領域については、基板１１ａの第１の面２１ａ上に第１の金属板１３ａが配置されることになる。その後、図８を参照して、第１の金属板１３ａ上に、レジストパターン３７ａを印刷する。ここでは、回路パターン１８ａ，１８ｂ，１８ｃ，１８ｄの形状に対応する領域３８ａ，３８ｂ，３８ｃ，３８ｄおよび上記した複数のリブの形状に対応する領域３９ａ，３９ｂ，３９ｃ，３９ｄにレジストパターン３７ａを印刷する。 Next, referring to FIG. 7, the first metal plate 13a is bonded onto the first adhesive layer 12a. In this case, the first metal plate 13a is bonded onto the first adhesive layer 12a on which the regions 36a, 36b, 36c, 36d corresponding to the shapes of the circuit patterns 18a, 18b, 18c, 18d are formed. Here, the first metal plate 13a is arranged on the first surface 21a of the substrate 11a in areas where the areas 36a, 36b, 36c, and 36d are not located. After that, referring to FIG. 8, a resist pattern 37a is printed on the first metal plate 13a. Here, a resist pattern 37a is printed on areas 38a, 38b, 38c, 38d corresponding to the shapes of the circuit patterns 18a, 18b, 18c, 18d and areas 39a, 39b, 39c, 39d corresponding to the shapes of the plurality of ribs. do.

次に、図９を参照して、第１の金属板１３ａのエッチングを行う。この場合、第１の接着層１２ａを構成するロウ材が、第１の金属板１３ａのエッチング時におけるストップエッチ層となる。エッチングにより複数のリブ３２ａ，３２ｂ，３２ｃ，３２ｄ、凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅが形成される。その後、表面にめっき１９ａが施される。この場合、複数のリブ３２ａ，３２ｂ，３２ｃ，３２ｄおよび凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅを含む第１の金属板１３ａの表面および露出している第１の接着層１２ａを構成するロウ材の表面にめっき１９ａが施される。 Next, referring to FIG. 9, the first metal plate 13a is etched. In this case, the brazing material forming the first adhesive layer 12a serves as a stop-etch layer during etching of the first metal plate 13a. A plurality of ribs 32a, 32b, 32c, 32d and recesses 31a, 31b, 31c, 31d, 31e are formed by etching. After that, plating 19a is applied to the surface. In this case, the surface of the first metal plate 13a including the plurality of ribs 32a, 32b, 32c, 32d and the recesses 31a, 31b, 31c, 31d, 31e and the brazing material constituting the exposed first adhesive layer 12a is plated 19a on its surface.

次に、図１０を参照して、凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅにはんだから構成される接合材１６ａを載せる。ここでは、凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅの外形形状に沿った矩形状の板はんだが接合材１６ａとして用いられる。次に、接合材１６ａ上に半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅを載せる。その後、リフローを行い、接合材１６ａを溶融させて、図１１に示すように半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅと第１の金属板１３ａとを接合する。ここで、必要に応じて、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅをＺ方向に加圧してもよい。このようにすることにより、より確実に接合することができる。はんだから構成される接合材１６ａは導電性を有するため、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅと第１の金属板１３ａとが電気的に接続される。その後、半導体チップ１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅへの配線等を行って、図１等に示す半導体装置１０ａが製造される。 Next, referring to FIG. 10, a bonding material 16a made of solder is placed on recesses 31a, 31b, 31c, 31d, and 31e. Here, a rectangular plate solder along the outer shape of the recesses 31a, 31b, 31c, 31d, and 31e is used as the joining material 16a. Next, semiconductor chips 17a, 17b, 17c, 17d, and 17e are placed on the bonding material 16a. Thereafter, reflow is performed to melt the bonding material 16a, thereby bonding the semiconductor chips 17a, 17b, 17c, 17d and 17e to the first metal plate 13a as shown in FIG. Here, if necessary, the semiconductor chips 17a, 17b, 17c, 17d, and 17e may be pressed in the Z direction. By doing so, it is possible to join more reliably. Since the bonding material 16a made of solder has electrical conductivity, the semiconductor chips 17a, 17b, 17c, 17d, 17e and the first metal plate 13a are electrically connected. After that, wiring to the semiconductor chips 17a, 17b, 17c, 17d, and 17e is performed, and the semiconductor device 10a shown in FIG. 1 and the like is manufactured.

このような製造方法によると、複数のリブ３２ａ，３２ｂ，３２ｃ，３２ｄおよび凹部３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅを含む第１の金属板１３ａの表面および露出している第１の接着層１２ａを構成するロウ材の表面に容易にめっき１９ａを施すことができる。また、リブ３２ａ，３２ｂの形状、特に、リブ３２ａ，３２ｂの壁面３５ａ，３５ｂを第１の金属板１３ａの厚さ方向に沿う形状とすることが容易となる。 According to such a manufacturing method, the surface of the first metal plate 13a including the plurality of ribs 32a, 32b, 32c, 32d and the recesses 31a, 31b, 31c, 31d, 31e and the exposed first adhesive layer 12a The plating 19a can be easily applied to the surface of the brazing material constituting the . In addition, it becomes easy to form the ribs 32a and 32b, particularly the wall surfaces 35a and 35b of the ribs 32a and 32b into a shape along the thickness direction of the first metal plate 13a.

（実施の形態２）
次に、他の実施の形態である実施の形態２について説明する。図１２は、実施の形態２における半導体装置の一部を示す概略断面図である。図１３は、図１２に示す半導体装置の一部を基板の厚さ方向に見た場合の概略平面図である。図１４は、図１２に示す半導体装置の一部を拡大して示す概略断面図である。図１５は、図１２中の領域ＸＶで示す部分を模式的に示す拡大図である。なお、図１４および図１５において、後述するめっき等の図示を省略すると共に、後述する厚さＤ３，Ｄ４について誇張して厚く図示している。 (Embodiment 2)
Next, Embodiment 2, which is another embodiment, will be described. FIG. 12 is a schematic cross-sectional view showing part of the semiconductor device according to the second embodiment. 13 is a schematic plan view of a part of the semiconductor device shown in FIG. 12 as viewed in the thickness direction of the substrate. 14 is a schematic cross-sectional view showing an enlarged part of the semiconductor device shown in FIG. 12. FIG. FIG. 15 is an enlarged view schematically showing a portion indicated by region XV in FIG. 12. FIG. In FIGS. 14 and 15, illustration of plating and the like, which will be described later, is omitted , and thicknesses D3 and D4 , which will be described later, are exaggeratedly illustrated thick.

図１２、図１３、図１４および図１５を参照して、実施の形態２の半導体装置５０ａは、基板５１ａと、第１の接着層５２ａと、第１の金属板５３ａと、第２の接着層５４ａと、第２の金属板５５ａと、接合材５６ａと、半導体チップであるチップ抵抗５７ａと、接合材５６ａと接合される電極７９ａと、を含む。 12, 13, 14 and 15, a semiconductor device 50a of the second embodiment includes a substrate 51a, a first adhesive layer 52a, a first metal plate 53a and a second adhesive layer 52a. It includes a layer 54a, a second metal plate 55a, a bonding material 56a, a chip resistor 57a that is a semiconductor chip, and an electrode 79a that is bonded to the bonding material 56a.

基板５１ａは、厚さ方向に見て、Ｘ方向の長さの方がＹ方向の長さよりも長い矩形状である。基板５１ａは、絶縁性を有する。基板５１ａは、たとえばセラミック製である。基板５１ａは、厚さ方向の一方側に位置する第１の面６１ａと、厚さ方向の他方側に位置する第２の面６１ｂと、を含む。なお、基板５１ａは、厚さ方向に見て、Ｙ方向の長さの方がＸ方向の長さよりも長い矩形状であってもよいし、正方形であってもよい。 The substrate 51a has a rectangular shape in which the length in the X direction is longer than the length in the Y direction when viewed in the thickness direction. The substrate 51a has insulating properties. The substrate 51a is made of ceramic, for example. The substrate 51a includes a first surface 61a located on one side in the thickness direction and a second surface 61b located on the other side in the thickness direction. The substrate 51a may have a rectangular shape in which the length in the Y direction is longer than the length in the X direction when viewed in the thickness direction, or may have a square shape.

第１の接着層５２ａは、基板５１ａ上、具体的には、基板５１ａの第１の面６１ａ上に配置される。第１の接着層５２ａは、厚さ方向の一方側に位置する第１の面６２ａと、厚さ方向の他方側に位置する第２の面６２ｂと、を含む。第１の接着層５２ａは、第２の面６２ｂと基板５１ａの第１の面６１ａとが接触するように配置される。第１の接着層５２ａとしては、たとえばＡｇとＣｕとの合金から構成されるロウ材が選択される。第１の接着層５２ａの第１の面６２ａの一部、具体的には、後述する凹部７１ａ，７１ｂが位置する領域等、第１の金属板５３ａが配置されない領域には、めっき５９ａが施されている。 The first adhesive layer 52a is disposed on the substrate 51a, specifically on the first surface 61a of the substrate 51a. The first adhesive layer 52a includes a first surface 62a located on one side in the thickness direction and a second surface 62b located on the other side in the thickness direction. The first adhesive layer 52a is arranged such that the second surface 62b and the first surface 61a of the substrate 51a are in contact with each other. Brazing material made of an alloy of Ag and Cu, for example, is selected as the first adhesive layer 52a. A part of the first surface 62a of the first adhesive layer 52a, specifically, a region where the first metal plate 53a is not arranged, such as regions where recesses 71a and 71b described later are located, is plated 59a. It is

第１の金属板５３ａには、回路パターン５８ａが形成されている。第１の金属板５３ａは、厚さ方向の一方側に位置する第１の面６３ａと、厚さ方向の他方側に位置する第２の面６３ｂと、を含む。第１の金属板５３ａは、第１の接着層５２ａにより基板５１ａに接着される。この場合、第１の金属板５３ａの第２の面６３ｂが、第１の接着層５２ａの第１の面６２ａと接触するように配置される。第１の金属板５３ａとしては、たとえばＣｕから構成される金属板が選択される。なお、第１の金属板５３ａの厚さ（Ｚ方向の長さ）としては、０．２ｍｍ～０．３ｍｍのものや０．４ｍｍ～０．５ｍｍのものが採用される。第１の金属板５３ａの第１の面６３ａには、めっき５９ａが施されている。 A circuit pattern 58a is formed on the first metal plate 53a. The first metal plate 53a includes a first surface 63a located on one side in the thickness direction and a second surface 63b located on the other side in the thickness direction. The first metal plate 53a is adhered to the substrate 51a by a first adhesive layer 52a. In this case, the second surface 63b of the first metal plate 53a is arranged to contact the first surface 62a of the first adhesive layer 52a. A metal plate made of Cu, for example, is selected as the first metal plate 53a. The thickness (length in the Z direction) of the first metal plate 53a is 0.2 mm to 0.3 mm or 0.4 mm to 0.5 mm. Plating 59a is applied to the first surface 63a of the first metal plate 53a.

第１の金属板５３ａは、それぞれ間隔をあけて配置される複数のリブ７２ａ，７２ｂと、複数のリブ７２ａ，７２ｂと隣接して配置される凹部７１ａ，７１ｂと、を含む。凹部７１ａ，７１ｂは、第１の凹部７１ａと、第１の方向であるＸ方向に間隔をあけて配置される第２の凹部７１ｂと、を含む。複数のリブ７２ａ，７２ｂは、第１の方向であるＸ方向において第１の凹部７１ａと隣接して配置される第１のリブ７２ａと、第１の方向であるＸ方向において第２の凹部７１ｂと隣接して配置され、第１のリブ７２ａと空間的に分離されている第２のリブ７２ｂと、を含む。第１のリブ７２ａと第２のリブ７２ｂとは、第１の方向であるＸ方向に間隔をあけて配置される。本実施形態においては、Ｘ方向においてリブ７２ａに隣接して凹部７１ａが配置され、Ｘ方向においてリブ７２ｂに隣接して凹部７１ｂが配置される。 The first metal plate 53a includes a plurality of ribs 72a and 72b arranged at intervals, and recesses 71a and 71b arranged adjacent to the plurality of ribs 72a and 72b. The recesses 71a and 71b include a first recess 71a and a second recess 71b spaced apart in the X direction, which is the first direction. The plurality of ribs 72a and 72b includes the first rib 72a arranged adjacent to the first recess 71a in the X direction, which is the first direction, and the second recess 71b in the X direction, which is the first direction. and a second rib 72b positioned adjacent to and spatially separated from the first rib 72a. The first rib 72a and the second rib 72b are spaced apart in the X direction, which is the first direction. In this embodiment, the recess 71a is arranged adjacent to the rib 72a in the X direction, and the recess 71b is arranged adjacent to the rib 72b in the X direction.

リブ７２ａ，７２ｂはそれぞれＹ方向に延びる畝状である。複数のリブ７２ａ，７２ｂはそれぞれ、第１の金属板５３ａの厚さ方向（Ｚ方向）に沿う壁面７５ａ，７５ｂを有する。壁面７５ａ，７５ｂは、Ｘ方向に間隔をあけて対向するよう配置されている。壁面７５ａ，７５ｂ間のＸ方向の長さは、長さＬ１で示される。凹部７１ａ，７１ｂは、第１の金属板５３ａの厚さ方向に見て、それぞれ矩形状の外形形状を有する。 Each of the ribs 72a and 72b has a ridge-like shape extending in the Y direction. The plurality of ribs 72a, 72b respectively have wall surfaces 75a, 75b along the thickness direction (Z direction) of the first metal plate 53a. The wall surfaces 75a and 75b are arranged to face each other with a gap in the X direction. The length in the X direction between the wall surfaces 75a and 75b is indicated by length L1. The concave portions 71a and 71b each have a rectangular outer shape when viewed in the thickness direction of the first metal plate 53a.

第２の接着層５４ａは、基板５１ａ上、具体的には、基板５１ａの第２の面６１ｂ上に配置される。第２の接着層５４ａは、厚さ方向の一方側に位置する第１の面６４ａと、厚さ方向の他方に位置する第２の面６４ｂと、を含む。第２の接着層５４ａは、第１の面６４ａと基板５１ａの第２の面６１ｂとが接触するように配置される。第２の接着層５４ａとしては、第１の接着層５２ａと同様に、たとえばＡｇとＣｕとの合金から構成されるロウ材が選択される。 The second adhesive layer 54a is disposed on the substrate 51a, specifically on the second surface 61b of the substrate 51a. The second adhesive layer 54a includes a first surface 64a located on one side in the thickness direction and a second surface 64b located on the other side in the thickness direction. The second adhesive layer 54a is arranged such that the first surface 64a and the second surface 61b of the substrate 51a are in contact with each other. As the second adhesive layer 54a, a brazing material made of an alloy of Ag and Cu, for example, is selected as in the case of the first adhesive layer 52a.

第２の金属板５５ａは、平板状である。第２の金属板５５ａは、厚さ方向の一方側に位置する第１の面６５ａと、厚さ方向の他方に位置する第２の面６５ｂと、を含む。第２の金属板５５ａは、第２の接着層５４ａにより基板５１ａに接着される。この場合、第２の金属板５５ａの第１の面６５ａが、第２の接着層５４ａの第２の面６４ｂと接触するように配置される。第２の金属板５５ａとしても第１の金属板５３ａと同様に、たとえばＣｕから構成される金属板が選択される。なお、第２の金属板５５ａの第２の面６５ｂ側には、図示しない放熱板が接合される。 The second metal plate 55a is flat. The second metal plate 55a includes a first surface 65a located on one side in the thickness direction and a second surface 65b located on the other side in the thickness direction. The second metal plate 55a is adhered to the substrate 51a by a second adhesive layer 54a. In this case, the first surface 65a of the second metal plate 55a is arranged to contact the second surface 64b of the second adhesive layer 54a. A metal plate made of Cu, for example, is selected as the second metal plate 55a, similarly to the first metal plate 53a. A radiator plate (not shown) is joined to the second surface 65b side of the second metal plate 55a.

本実施形態においては、半導体チップは、チップ抵抗５７ａである。チップ抵抗５７ａは、第１のパッド７６ａと、第２のパッド７７ａと、抵抗体７８ａと、を含む。チップ抵抗５７ａは、第１のパッド７６ａと第２のパッド７７ａとの間に抵抗体７８ａが配置される構成である。 In this embodiment, the semiconductor chip is a chip resistor 57a. The chip resistor 57a includes a first pad 76a, a second pad 77a, and a resistor 78a. The chip resistor 57a has a configuration in which a resistor 78a is arranged between a first pad 76a and a second pad 77a.

接合材５６ａは、第１の金属板５３ａの第１の面６３ａとチップ抵抗５７ａとの間に介在するように配置される。接合材５６ａは、厚さ方向の一方側に位置する第１の面６６ａと、厚さ方向の他方側に位置する第２の面６６ｂと、を含む。接合材５６ａは、第１の金属板５３ａとチップ抵抗５７ａとを接合する。具体的には、チップ抵抗５７ａの第１のパッド７６ａの第２の面６７ａは、第１のリブ７２ａと接合されている。チップ抵抗５７ａの第２のパッド７７ａの第２の面６７ｂは、第２のリブ７２ｂと接合されている。接合材５６ａは、導電性を有する。導電性を有する接合材５６ａによって第１の金属板１３ａとチップ抵抗５７ａとが接合されることにより、第１の金属板１３ａとチップ抵抗５７ａとは電気的に接続される。接合材５６ａとしては、たとえばはんだ、具体的には板はんだが採用される。 The bonding material 56a is arranged so as to be interposed between the first surface 63a of the first metal plate 53a and the chip resistor 57a. The bonding material 56a includes a first surface 66a located on one side in the thickness direction and a second surface 66b located on the other side in the thickness direction. The bonding material 56a bonds the first metal plate 53a and the chip resistor 57a. Specifically, the second surface 67a of the first pad 76a of the chip resistor 57a is joined to the first rib 72a. A second surface 67b of a second pad 77a of the chip resistor 57a is joined to the second rib 72b. The bonding material 56a has conductivity. The first metal plate 13a and the chip resistor 57a are electrically connected by bonding the first metal plate 13a and the chip resistor 57a with the conductive bonding material 56a. As the joining material 56a, for example, solder, specifically plate solder, is employed.

接合材５６ａは、第１部分７３ａ，７３ｂと、第２部分７４ａ，７４ｂと、を含む。第１部分７３ａは、凹部７１ａ内に配置される。第１部分７３ｂは、凹部７１ｂ内に配置される。第２部分７４ａは、リブ７２ａとチップ抵抗５７ａ、具体的には、チップ抵抗５７ａの第１のパッド７６ａとの間に配置される。第２部分７４ｂは、リブ７２ｂとチップ抵抗５７ａ、具体的には、チップ抵抗５７ａの第２のパッド７７ａとの間に配置される。第２部分７４ａ，７４ｂの厚さＤ４はそれぞれ、第１部分７３ａ，７３ｂの厚さＤ３よりも薄い。 The bonding material 56a includes first portions 73a, 73b and second portions 74a, 74b. The first portion 73a is arranged within the recess 71a. The first portion 73b is arranged within the recess 71b. The second portion 74a is arranged between the rib 72a and the chip resistor 57a, more specifically, the first pad 76a of the chip resistor 57a. The second portion 74b is arranged between the rib 72b and the chip resistor 57a, more specifically, the second pad 77a of the chip resistor 57a. The thickness D4 of the second portions 74a, 74b is less than the thickness D3 of the first portions 73a, 73b, respectively .

上記半導体装置５０ａによると、凹部７１ａ，７１ｂ内に配置される接合材５６ａの第１部分７３ａ，７３ｂの厚さＤ１は比較的厚いため、熱応力によるクラックが接合材５６ａに発生することを抑制して、チップ抵抗５７ａを第１の金属板５３ａに確実に接合することができる。接合材５６ａの第１部分７３ａは凹部７１ａ内に配置されている。また、接合材５６ａの第１部分７３ｂは凹部７１ｂ内に配置されている。よって、製造時においてたとえば接合材５６ａが溶融して第１の金属板５３ａの表面に流れ出し、接合材５６ａの配置位置がずれてしまうことを抑制することができる。よって、接合材５６ａの第１部分７３ａ，７３ｂを正確に配置することができる。すなわち、第１の金属板５３ａの凹部７１ａ，７１ｂの位置を厳密に設けることにより、凹部７１ａ，７１ｂ内に配置される接合材５６ａの第１部分７３ａ，７３ｂとチップ抵抗５７ａとを接合して、チップ抵抗５７ａを第１の金属板５３ａ上の配置したい位置に正確に接合することができる。また、リブ７２ａ，７２ｂとチップ抵抗５７ａとの間に配置される接合材５６ａの第２部分７４ａ，７４ｂの厚さＤ２は第１部分７３ａの厚さＤ１よりも薄いため、第２部分７４ａ，７４ｂ上において、接合材５６ａの厚さの偏りが生じにくい。よって、第１の金属板５３ａに接合されたチップ抵抗５７ａが傾いて接合されることを抑制することができる。すなわち、それぞれ間隔をあけて配置される複数のリブ７２ａ，７２ｂ上に配置される接合材５６ａの第２部分７４ａ，７４ｂにより、接合されたチップ抵抗５７ａの姿勢を傾かせずに正確に第１の金属板５３ａ上に接合することができる。よって、半導体装置５０ａの動作時においてチップ抵抗５７ａから生ずる熱を基板５１ａ側へ均等に放熱することができる。したがって、このような半導体装置５０ａによると、信頼性の向上を図ることができる。 According to the semiconductor device 50a, since the thickness D1 of the first portions 73a and 73b of the bonding material 56a disposed in the recesses 71a and 71b is relatively thick, cracks due to thermal stress can be prevented from occurring in the bonding material 56a. The chip resistance 57a can be reliably bonded to the first metal plate 53a by suppressing the resistance. A first portion 73a of the bonding material 56a is arranged in the recess 71a. Also, the first portion 73b of the bonding material 56a is arranged in the recess 71b. Therefore, it is possible to prevent, for example, the bonding material 56a from melting and flowing out onto the surface of the first metal plate 53a at the time of manufacturing, and thus displacing the bonding material 56a. Therefore, the first portions 73a and 73b of the bonding material 56a can be accurately arranged. That is, by precisely setting the positions of the concave portions 71a and 71b of the first metal plate 53a, the first portions 73a and 73b of the bonding material 56a arranged in the concave portions 71a and 71b and the chip resistor 57a are bonded. , the chip resistor 57a can be accurately bonded to the desired position on the first metal plate 53a. Also, since the thickness D2 of the second portions 74a, 74b of the bonding material 56a disposed between the ribs 72a, 72b and the chip resistor 57a is thinner than the thickness D1 of the first portion 73a, the second portion On 74a and 74b, unevenness in the thickness of the bonding material 56a is less likely to occur. Therefore, it is possible to prevent the chip resistor 57a bonded to the first metal plate 53a from being tilted. That is, by the second portions 74a and 74b of the bonding material 56a arranged on the plurality of ribs 72a and 72b respectively spaced apart from each other, the posture of the bonded chip resistor 57a is not tilted and is accurately aligned with the first position. can be bonded onto the metal plate 53a. Therefore, heat generated from the chip resistor 57a during operation of the semiconductor device 50a can be evenly dissipated to the substrate 51a side. Therefore, according to such a semiconductor device 50a, reliability can be improved.

上記半導体装置５０ａによると、凹部７１ａ，７１ｂは、第１の凹部７１ａと、第１の方向に間隔をあけて配置される第２の凹部７１ｂと、を含む。複数のリブ７２ａ，７２ｂは、第１の方向において第１の凹部７１ａと隣接して配置される第１のリブ７２ａと、第１の方向において第２の凹部７１ｂと隣接して配置され、第１のリブ７２ａと空間的に分離されている第２のリブ７２ｂと、を含む。第１のリブ７２ａと第２のリブ７２ｂとは、第１の方向に間隔をあけて配置される。よって、チップ抵抗５７ａを第１の金属板５３ａに接合する際に、一方のパッドである第１のパッド７６ａを第１のリブ７２ａ上に配置される接合材５６ａおよび第１の凹部７１ａ内に配置される接合材５６ａにより接合し、他方のパッドである第２のパッド７７ａを第２のリブ７２ｂ上に配置される接合材５６ａおよび第２の凹部７１ｂ内に配置された接合材５６ａにより接合することができる。第１のリブ７２ａと第２のリブ７２ｂとは、間隔をあけて配置されているため、チップ抵抗５７ａの両側のパッド７６ａ，７７ａの空間的な分離状態を維持することが容易である。したがって、このような半導体装置５０ａは、より確実に第１のパッド７６ａと第２のパッド７７ａとが接触するおそれを低減することができる半導体装置となっている。 According to the semiconductor device 50a, the recesses 71a and 71b include the first recesses 71a and the second recesses 71b spaced apart in the first direction. The plurality of ribs 72a and 72b are arranged adjacent to the first concave portion 71a in the first direction, the first rib 72a arranged adjacent to the first concave portion 71a in the first direction, and the second concave portion 71b arranged adjacent to the first direction. one rib 72a and a second rib 72b that is spatially separated. The first rib 72a and the second rib 72b are spaced apart in the first direction. Therefore, when bonding the chip resistor 57a to the first metal plate 53a, the first pad 76a, which is one of the pads, is inserted into the bonding material 56a and the first recess 71a arranged on the first rib 72a. The second pad 77a, which is the other pad, is bonded by the bonding material 56a disposed on the second rib 72b and the bonding material 56a disposed in the second recess 71b. can do. Since the first rib 72a and the second rib 72b are spaced apart, it is easy to maintain the spatial separation of the pads 76a and 77a on both sides of the chip resistor 57a. Therefore, such a semiconductor device 50a is a semiconductor device that can more reliably reduce the risk of contact between the first pads 76a and the second pads 77a.

上記半導体装置５０ａによると、半導体チップは、チップ抵抗５７ａである。半導体チップであるチップ抵抗５７ａは、第１のパッド７６ａと、第２のパッド７７ａと、を含む。第１のパッド７６ａは、第１のリブ７２ａと接合されている。第２のパッド７７ａは、第２のリブ７２ｂと接合されている。よって、このような半導体装置５０ａは、第１のパッド７６ａと第２のパッド７７ａとを含むチップ抵抗５７ａを第１の金属板５３ａに接合する際に、第１のパッド７６ａと第２のパッド７７ａとが接触するおそれを低減しながら接合することが容易な半導体装置となっている。 According to the semiconductor device 50a, the semiconductor chip is the chip resistor 57a. A chip resistor 57a, which is a semiconductor chip, includes a first pad 76a and a second pad 77a. The first pad 76a is joined to the first rib 72a. The second pad 77a is joined with the second rib 72b. Therefore, in such a semiconductor device 50a, when the chip resistor 57a including the first pad 76a and the second pad 77a is bonded to the first metal plate 53a, the first pad 76a and the second pad 77a are connected together. The semiconductor device can be easily bonded while reducing the possibility of contact with 77a.

上記半導体装置５０ａによると、複数のリブ７２ａ，７２ｂはそれぞれ、第１の金属板５３ａの厚さ方向に沿う壁面７５ａ，７５ｂを有する。よって、複数のリブ７２ａ，７２ｂの間隔を狭くしても、リブ７２ａ，７２ｂ同士が接触するおそれを低減することができる。したがって、たとえば小さいチップ抵抗５７ａを接合する際に、パッド７６ａ，７７ａ同士が接触してショートするおそれを低減することができる。したがって、小型化を図ることが容易となる。 According to the semiconductor device 50a, the plurality of ribs 72a and 72b respectively have wall surfaces 75a and 75b along the thickness direction of the first metal plate 53a. Therefore, even if the intervals between the plurality of ribs 72a and 72b are narrowed, it is possible to reduce the risk of the ribs 72a and 72b coming into contact with each other. Therefore, when joining a small chip resistor 57a, for example, it is possible to reduce the possibility that the pads 76a and 77a will come into contact with each other and cause a short circuit. Therefore, miniaturization is facilitated.

次に、半導体装置５０ａの製造方法について、簡単に説明する。図１６、図１７、図１８および図１９は、半導体装置５０ａの製造工程の一部の状態を示す概略断面図である。図１６は、基板５１ａ上に第１の接着層５２ａであるロウ材を印刷した状態を示す概略断面図である。図１７は、レジストパターンを印刷した状態を示す概略断面図である。図１８は、第１の金属板５３ａをエッチングした状態を示す概略断面図である。図１９は、めっきが施された状態を示す概略断面図である。 Next, a method for manufacturing the semiconductor device 50a will be briefly described. 16, 17, 18 and 19 are schematic cross-sectional views showing part of the manufacturing process of the semiconductor device 50a. FIG. 16 is a schematic cross-sectional view showing a state in which the brazing material, which is the first adhesive layer 52a, is printed on the substrate 51a. FIG. 17 is a schematic cross-sectional view showing a state after printing a resist pattern. FIG. 18 is a schematic cross-sectional view showing a state in which the first metal plate 53a is etched. FIG. 19 is a schematic cross-sectional view showing a plated state.

まず図１６を参照して、準備した基板５１ａの第１の面６１ａ上に、第１の接着層５２ａであるロウ材を配置する。この場合、第１の接着層５２ａとしてのロウ材を、マスク部材８１ａを利用して、第１の面６１ａの一部の上に印刷するようにしてロウ材を配置する。 First, referring to FIG. 16, brazing material, which is the first adhesive layer 52a, is placed on the first surface 61a of the prepared substrate 51a. In this case, the brazing material as the first adhesive layer 52a is arranged so as to be printed on part of the first surface 61a using the mask member 81a.

次に、図１７を参照して、第１の接着層５２ａを配置した上に第１の金属板５３ａを接合する。この場合、第１の接着層５２ａが位置しない領域については、基板５１ａの第１の面６１ａ上に第１の金属板５３ａが配置されることになる。第１の金属板５３ａ上に、レジストパターン８２ａを印刷する。ここでは、マスク部材８３ａを用い、リブの形状に対応する領域３９ａにレジストパターンを印刷する。 Next, referring to FIG. 17, a first metal plate 53a is bonded onto the first adhesive layer 52a. In this case, the first metal plate 53a is arranged on the first surface 61a of the substrate 51a in the region where the first adhesive layer 52a is not located. A resist pattern 82a is printed on the first metal plate 53a. Here, a mask member 83a is used to print a resist pattern on the region 39a corresponding to the shape of the rib.

次に、図１８を参照して、第１の金属板５３ａのエッチングを行う。この場合、第１の接着層５２ａを構成するロウ材が、第１の金属板５３ａのエッチング時におけるストップエッチ層となる。エッチングによりリブ７２ｂおよび凹部７１ｂが形成される。その後、図１９を参照して、表面にめっき５９ａが施される。この場合、リブ７２ｂおよび凹部７１ｂを含む第１の金属板５３ａ上および露出している第１の接着層５２ａを構成するロウ材の表面にめっき５９ａが施される。 Next, referring to FIG. 18, the first metal plate 53a is etched. In this case, the brazing material forming the first adhesive layer 52a serves as a stop etching layer during etching of the first metal plate 53a. Ribs 72b and recesses 71b are formed by etching. Thereafter, referring to FIG. 19, the surface is plated 59a. In this case, plating 59a is applied to the first metal plate 53a including the ribs 72b and the recesses 71b and the exposed surface of the brazing material forming the first adhesive layer 52a.

次に、凹部７１ｂにはんだから構成される接合材５６ａを載せ、その上にチップ抵抗５７ａを載せる。その後、リフローを行い、はんだから構成される接合材５６ａを溶融させて、チップ抵抗５７ａと第１の金属板１３ａとを接合する。ここで、必要に応じて、チップ抵抗５７ａをＺ方向に加圧してもよい。接合材５６ａは導電性を有するため、チップ抵抗５７ａと第１の金属板５３ａとが電気的に接続される。その後、チップ抵抗５７ａへの配線等を行って、図１２等に示す半導体装置５０ａが製造される。 Next, the bonding material 56a made of solder is placed on the recess 71b, and the chip resistor 57a is placed thereon. Thereafter, reflow is performed to melt the bonding material 56a made of solder to bond the chip resistor 57a and the first metal plate 13a. Here, if necessary, the chip resistor 57a may be pressurized in the Z direction. Since the bonding material 56a has conductivity, the chip resistor 57a and the first metal plate 53a are electrically connected. After that, wiring to the chip resistor 57a is performed, and the semiconductor device 50a shown in FIG. 12 and the like is manufactured.

このような製造方法によると、第１のリブ７２ａを構成する壁面７５ａ、第２のリブ７２ｂを構成する壁面７５ｂを、第１の金属板５３ａの厚さ方向に沿う形状とすることが容易となる。また、複数のリブ７２ａ，７２ｂおよび凹部７１ａ，７１ｂを含む第１の金属板５３ａ上および露出している第１の接着層５２ａを構成するロウ材の表面に容易にめっき５９ａを施すことができる。 According to such a manufacturing method, the wall surface 75a forming the first rib 72a and the wall surface 75b forming the second rib 72b can be easily shaped along the thickness direction of the first metal plate 53a. Become. In addition, the plating 59a can be easily applied to the first metal plate 53a including the plurality of ribs 72a, 72b and the recesses 71a, 71b and the exposed surface of the brazing material forming the first adhesive layer 52a. .

なお、上記の実施の形態１においては、半導体チップは、ショットキーバリアダイオードであることとし、上記の実施の形態２においては、半導体チップは、チップ抵抗であることとしたが、これに限らず、半導体チップは、チップ抵抗、コンデンサ、縦型トランジスタ、ダイオード、ＭＯＳＦＥＴまたはＩＢＧＴであってもよい。 In the first embodiment, the semiconductor chip is a Schottky barrier diode, and in the second embodiment, the semiconductor chip is a chip resistor. However, the present invention is not limited to this. , the semiconductor chip may be a chip resistor, capacitor, vertical transistor, diode, MOSFET or IBGT.

（他の実施の形態）
なお、上記の実施の形態において、金属板の表面には、めっきが施されていなくともよい。すなわち、金属板は、めっきを含まない構成としてもよい。 (Other embodiments)
In addition, in the above embodiment, the surface of the metal plate may not be plated. That is, the metal plate may be configured without plating.

また、上記の実施の形態においては、板はんだを用いることとしたが、これに限らず、他の接合材、たとえばはんだペーストを用いることとしてもよい。はんだペーストは、粘着性が高いため、所望の位置に配置した際に、ずれにくい。したがって、このようにすることによっても、生産性を向上することができる。 Also, in the above embodiment, plate solder is used, but the present invention is not limited to this, and other bonding materials such as solder paste may be used. Since the solder paste has high adhesiveness, it does not easily shift when placed in a desired position. Therefore, by doing so, productivity can be improved.

今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be understood that the embodiments disclosed this time are illustrative in all respects and are not restrictive in any aspect. The scope of the present disclosure is defined by the claims rather than the above description, and is intended to include all changes within the meaning and range of equivalents of the claims.

本開示の半導体装置は、信頼性の向上を図ることが求められる場合に特に有利に適用され得る。 The semiconductor device of the present disclosure can be applied particularly advantageously when improvement in reliability is required.

１０ａ，５０ａ 半導体装置
１１ａ，５１ａ 基板
１２ａ，５２ａ 第１の接着層
１３ａ，５３ａ 第１の金属板
１４ａ，５４ａ 第２の接着層
１５ａ，５５ａ 第２の金属板
１６ａ，５６ａ 接合材
１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ 半導体チップ
１８ａ，１８ｂ，１８ｃ，１８ｄ，５８ａ 回路パターン
１９ａ，１９ｂ，５９ａ めっき
２１ａ，２２ａ，２３ａ，２４ａ，２５ａ，２６ａ，２７ａ，６１ａ，６２ａ，６３ａ，６４ａ，６５ａ 第１の面
２１ｂ，２２ｂ，２３ｂ，２４ｂ，２５ｂ，２６ｂ，２７ｂ，６１ｂ，６２ｂ，６３ｂ，６４ｂ，６５ｂ，６６ｂ，６７ｂ 第２の面
３１ａ，３１ｂ，３１ｃ，３１ｄ，３１ｅ，７１ａ，７１ｂ 凹部
３２ａ，３２ｂ，３２ｃ，３２ｄ，７２ａ，７２ｂ リブ
３３ａ，７３ａ，７３ｂ 第１部分
３４ａ，３４ｂ，７４ａ，７４ｂ 第２部分
３５ａ，３５ｂ，７５ａ，７５ｂ 壁面
３６ａ，３６ｂ，３６ｃ，３６ｄ，３８ａ，３８ｂ，３８ｃ，３８ｄ，３９ａ，３９ｂ，３９ｃ，３９ｄ 領域
３７ａ，８２ａ レジストパターン
５７ａ チップ抵抗
７６ａ，７７ａ パッド
７８ａ 抵抗体
７９ａ 電極
８１ａ，８３ａ マスク部材
Ｄ１，Ｄ２，Ｄ３，Ｄ４ 厚さ
Ｌ１ 長さ。
10a, 50a semiconductor devices 11a, 51a substrates 12a, 52a first adhesive layers 13a, 53a first metal plates 14a, 54a second adhesive layers 15a, 55a second metal plates 16a, 56a bonding materials 17a, 17b, 17c, 17d, 17e semiconductor chips 18a, 18b, 18c, 18d, 58a circuit patterns 19a, 19b, 59a plating 21a, 22a, 23a, 24a, 25a, 26a, 27a, 61a, 62a, 63a, 64a, 65a first Surfaces 21b, 22b, 23b, 24b, 25b, 26b, 27b, 61b, 62b, 63b, 64b, 65b, 66b, 67b Second surfaces 31a, 31b, 31c, 31d, 31e, 71a, 71b Concave portions 32a, 32b, 32c, 32d, 72a, 72b ribs 33a, 73a, 73b first portions 34a, 34b, 74a, 74b second portions 35a, 35b, 75a, 75b wall surfaces 36a, 36b, 36c, 36d, 38a, 38b, 38c, 38d, 39a, 39b, 39c, 39d Regions 37a, 82a Resist pattern 57a Chip resistors 76a, 77a Pad 78a Resistor 79a Electrodes 81a, 83a Mask members D1, D2, D3 , D4 Thickness L1 Length.

Claims (9)

絶縁性を有する基板と、
前記基板上に配置される接着層と、
回路パターンが形成されており、前記接着層により前記基板に接着される金属板と、
前記金属板に電気的に接続される半導体チップと、
前記金属板と前記半導体チップとを接合する接合材と、を備え、
前記金属板は、
それぞれ間隔をあけて配置され、前記金属板の厚さ方向に沿う壁面を有する複数のリブと、
前記複数のリブと隣接して配置される凹部と、を含み、
前記接合材は、
前記凹部内に配置される第１部分と、
前記第１部分の厚さよりも薄く、前記リブと前記半導体チップとの間に配置される第２部分と、を含む、半導体装置。 a substrate having insulating properties;
an adhesive layer disposed on the substrate;
a metal plate on which a circuit pattern is formed and which is adhered to the substrate by the adhesive layer;
a semiconductor chip electrically connected to the metal plate;
a bonding material that bonds the metal plate and the semiconductor chip,
The metal plate is
a plurality of ribs arranged at intervals and having wall surfaces along the thickness direction of the metal plate;
a recess positioned adjacent to the plurality of ribs;
The bonding material is
a first portion disposed within the recess;
a second portion thinner than the thickness of the first portion and disposed between the rib and the semiconductor chip. 前記半導体チップは、チップ抵抗、コンデンサ、縦型トランジスタ、ダイオード、ＭＯＳＦＥＴまたはＩＢＧＴであり、
前記半導体チップは、
第１のパッドと、
第２のパッドと、を含み、
前記第１のパッドは、前記第１のリブと接合されており、
前記第２のパッドは、前記第２のリブと接合されている、請求項１に記載の半導体装置。 the semiconductor chip is a chip resistor, capacitor, vertical transistor, diode, MOSFET or IBGT;
The semiconductor chip is
a first pad;
a second pad;
The first pad is joined to the first rib,
2. The semiconductor device according to claim 1, wherein said second pad is joined to said second rib. 前記凹部は、
第１の凹部と、
第１の方向に間隔をあけて配置される第２の凹部と、を含み、
前記複数のリブは、
前記第１の方向において前記第１の凹部と隣接して配置される第１のリブと、
前記第１の方向において前記第２の凹部と隣接して配置され、前記第１のリブと空間的に分離されている第２のリブと、を含み、
前記第１のリブと前記第２のリブとは、前記第１の方向に間隔をあけて配置される、請求項２に記載の半導体装置。 The recess is
a first recess;
a second recess spaced apart in the first direction;
The plurality of ribs are
a first rib positioned adjacent to the first recess in the first direction;
a second rib positioned adjacent to the second recess in the first direction and spatially separated from the first rib;
3. The semiconductor device according to claim 2, wherein said first rib and said second rib are spaced apart in said first direction. 前記複数のリブはそれぞれ、前記金属板の厚さ方向に沿う壁面を有する、請求項１から請求項３のいずれか１項に記載の半導体装置。 4. The semiconductor device according to claim 1, wherein each of said plurality of ribs has a wall surface along the thickness direction of said metal plate. 前記金属板の厚さ方向に見て、前記複数のリブの外縁を含むように前記凹部が配置されている、請求項１に記載の半導体装置。 2. The semiconductor device according to claim 1, wherein said recesses are arranged so as to include outer edges of said plurality of ribs when viewed in the thickness direction of said metal plate. 前記複数のリブは、柱状であり、
前記金属板の厚さ方向に見て、前記凹部は、矩形状の外形形状を有し、
前記複数のリブは、前記矩形状の角の近傍にそれぞれ配置される、請求項５に記載の半導体装置。 The plurality of ribs are columnar,
When viewed in the thickness direction of the metal plate, the recess has a rectangular outer shape,
6. The semiconductor device according to claim 5, wherein said plurality of ribs are arranged near corners of said rectangular shape. 前記金属板の表面には、めっきが施されている、請求項１から請求項６のいずれか１項に記載の半導体装置。 7. The semiconductor device according to claim 1, wherein a surface of said metal plate is plated. 前記第１部分の厚さは、０．２ｍｍ以上０．５ｍｍ以下であり、
前記第２部分の厚さは、前記第１部分の厚さの２分の１以上である、請求項１から請求項７のいずれか１項に記載の半導体装置。 The thickness of the first portion is 0.2 mm or more and 0.5 mm or less,
8. The semiconductor device according to claim 1, wherein the thickness of said second portion is half or more the thickness of said first portion. 前記接合材は、板はんだである、請求項１から請求項８のいずれか１項に記載の半導体装置。
9. The semiconductor device according to claim 1, wherein said bonding material is plate solder.
JP2021004143A 2021-01-14 2021-01-14 Semiconductor Device Active JP7703855B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021004143A JP7703855B2 (en) 2021-01-14 2021-01-14 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021004143A JP7703855B2 (en) 2021-01-14 2021-01-14 Semiconductor Device

Publications (2)

Publication Number Publication Date
JP2022108915A true JP2022108915A (en) 2022-07-27
JP7703855B2 JP7703855B2 (en) 2025-07-08

Family

ID=82556974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021004143A Active JP7703855B2 (en) 2021-01-14 2021-01-14 Semiconductor Device

Country Status (1)

Country Link
JP (1) JP7703855B2 (en)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492178A (en) * 1977-12-29 1979-07-21 Mitsubishi Electric Corp Manufacture of metal substrate
JPS59123364U (en) * 1983-02-08 1984-08-20 アイワ株式会社 circuit device
JPS60128624A (en) * 1983-12-15 1985-07-09 Fuji Electric Co Ltd Semiconductor device
JPH02144954A (en) * 1988-11-28 1990-06-04 Matsushita Electron Corp Semiconductor device
JPH02146757A (en) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp Semiconductor device
JPH0448624U (en) * 1990-08-29 1992-04-24
JPH10242330A (en) * 1997-02-21 1998-09-11 Dowa Mining Co Ltd Power module substrate and method of manufacturing the same
JP2009070907A (en) * 2007-09-11 2009-04-02 Toyota Motor Corp Semiconductor device
JP2010034278A (en) * 2008-07-29 2010-02-12 Rohm Co Ltd Semiconductor device
JP2011151368A (en) * 2009-12-24 2011-08-04 Furukawa Electric Co Ltd:The Assembly structure for injection molded substrate and for mounting component
JP2012119485A (en) * 2010-11-30 2012-06-21 Panasonic Corp Die-bond junction structure of semiconductor element, sub-mount substrate, light-emitting device using the junction structure or the substrate, lighting equipment using the light-emitting device, and semiconductor element package manufacturing method
WO2015080161A1 (en) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 Base plate, and semiconductor device provided with base plate
JP2016131164A (en) * 2015-01-13 2016-07-21 日立オートモティブシステムズ株式会社 Electronic control unit
WO2017002793A1 (en) * 2015-07-01 2017-01-05 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5492178A (en) * 1977-12-29 1979-07-21 Mitsubishi Electric Corp Manufacture of metal substrate
JPS59123364U (en) * 1983-02-08 1984-08-20 アイワ株式会社 circuit device
JPS60128624A (en) * 1983-12-15 1985-07-09 Fuji Electric Co Ltd Semiconductor device
JPH02144954A (en) * 1988-11-28 1990-06-04 Matsushita Electron Corp Semiconductor device
JPH02146757A (en) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp Semiconductor device
JPH0448624U (en) * 1990-08-29 1992-04-24
JPH10242330A (en) * 1997-02-21 1998-09-11 Dowa Mining Co Ltd Power module substrate and method of manufacturing the same
JP2009070907A (en) * 2007-09-11 2009-04-02 Toyota Motor Corp Semiconductor device
JP2010034278A (en) * 2008-07-29 2010-02-12 Rohm Co Ltd Semiconductor device
JP2011151368A (en) * 2009-12-24 2011-08-04 Furukawa Electric Co Ltd:The Assembly structure for injection molded substrate and for mounting component
JP2012119485A (en) * 2010-11-30 2012-06-21 Panasonic Corp Die-bond junction structure of semiconductor element, sub-mount substrate, light-emitting device using the junction structure or the substrate, lighting equipment using the light-emitting device, and semiconductor element package manufacturing method
WO2015080161A1 (en) * 2013-11-29 2015-06-04 株式会社神戸製鋼所 Base plate, and semiconductor device provided with base plate
JP2016131164A (en) * 2015-01-13 2016-07-21 日立オートモティブシステムズ株式会社 Electronic control unit
WO2017002793A1 (en) * 2015-07-01 2017-01-05 三菱電機株式会社 Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP7703855B2 (en) 2025-07-08

Similar Documents

Publication Publication Date Title
JP6930495B2 (en) Semiconductor device
CN104025287B (en) Semiconductor device
CN107851616B (en) Wiring substrate and electronic device
WO2018173511A1 (en) Semiconductor device
JP7614260B2 (en) Electronics
JPH1174312A (en) Semiconductor device and method of forming solder bump
CN111373517B (en) Semiconductor device
JP7760360B2 (en) Semiconductor Devices
JPH1050928A (en) Semiconductor device and manufacturing method thereof
JP7703855B2 (en) Semiconductor Device
JP7232123B2 (en) Wiring board, electronic device, and method for manufacturing wiring board
WO2025017957A1 (en) Semiconductor device
JP7310161B2 (en) Semiconductor device and its manufacturing method
CN114556534A (en) Semiconductor device and method for manufacturing semiconductor device
JPH11135567A (en) Method for manufacturing anisotropic conductive film and semiconductor device
JP2021052055A (en) Component module and manufacturing method thereof
CN113056813A (en) Semiconductor device with a plurality of semiconductor chips
JP2016127207A (en) Mounting board, manufacturing method thereof, printed wiring board and electronic component
JPH04359462A (en) Hybrid integrated circuit device
JP2020068285A (en) Semiconductor light-emitting device and method of manufacturing the same
JP6713334B2 (en) Board structure
JP4549318B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6918467B2 (en) Semiconductor device
WO2024111058A1 (en) Semiconductor device and production method for semiconductor device
JP2008060298A (en) Semiconductor structure and manufacturing method thereof, and semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250609

R150 Certificate of patent or registration of utility model

Ref document number: 7703855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150