JPH06132986A - 蓄積伝送におけるデータ制御装置 - Google Patents
蓄積伝送におけるデータ制御装置Info
- Publication number
- JPH06132986A JPH06132986A JP4278465A JP27846592A JPH06132986A JP H06132986 A JPH06132986 A JP H06132986A JP 4278465 A JP4278465 A JP 4278465A JP 27846592 A JP27846592 A JP 27846592A JP H06132986 A JPH06132986 A JP H06132986A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- output port
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 蓄積伝送におけるデータ制御装置に関し、特
定伝送路からの入力が集中した場合でも、他の伝送路か
らの入力データのためにメモリの空き容量を確保するこ
とを目的とする。 【構成】 メモリ部１と、メモリ部１のデータ書き込み
制御部２と、メモリ部１の出力ポートを指示する出力ポ
ート選択部３と、メモリ部１のデータ読み出し制御部４
と、メモリ部１内の全データ量検出部５と、メモリ部１
の出力ポート別データ量検出部６と、メモリ部１の最大
使用出力ポート検出部８と、メモリ部１内の全データ量
が輻輳閾値を超えたときには、最大使用出力ポートに対
し入力規制を行う入力データ書込み規制部９と、を備え
て構成する。
定伝送路からの入力が集中した場合でも、他の伝送路か
らの入力データのためにメモリの空き容量を確保するこ
とを目的とする。 【構成】 メモリ部１と、メモリ部１のデータ書き込み
制御部２と、メモリ部１の出力ポートを指示する出力ポ
ート選択部３と、メモリ部１のデータ読み出し制御部４
と、メモリ部１内の全データ量検出部５と、メモリ部１
の出力ポート別データ量検出部６と、メモリ部１の最大
使用出力ポート検出部８と、メモリ部１内の全データ量
が輻輳閾値を超えたときには、最大使用出力ポートに対
し入力規制を行う入力データ書込み規制部９と、を備え
て構成する。
Description
【０００１】
【産業上の利用分野】本発明は、データを一旦メモリに
蓄積して伝送する蓄積伝送方式に関し、さらに詳しく
は、メモリが満杯になった時に入力データの規制を行
う、蓄積伝送におけるデータ制御装置に関する。
蓄積して伝送する蓄積伝送方式に関し、さらに詳しく
は、メモリが満杯になった時に入力データの規制を行
う、蓄積伝送におけるデータ制御装置に関する。
【０００２】
【従来の技術】データ伝送において、網の有効活用を図
るためには、トラヒック制御が行なわれる。このため、
共通バッファ形のメモリでは、特定伝送路のデータでメ
モリ容量を使いきらないように、輻輳閾値を設定し、こ
の値を超えた場合、最大使用ポートに対して入力規制を
加え、他の伝送路の入力データが廃棄されることを防ぐ
必要がある。
るためには、トラヒック制御が行なわれる。このため、
共通バッファ形のメモリでは、特定伝送路のデータでメ
モリ容量を使いきらないように、輻輳閾値を設定し、こ
の値を超えた場合、最大使用ポートに対して入力規制を
加え、他の伝送路の入力データが廃棄されることを防ぐ
必要がある。
【０００３】従来の共通バッファ形のメモリを用いた蓄
積伝送においては、出力ポート別のデータ量に応じて入
力データの規制を行なわず、メモリの使用量がフルの場
合のみ入力データの廃棄を行なうようにしていた。
積伝送においては、出力ポート別のデータ量に応じて入
力データの規制を行なわず、メモリの使用量がフルの場
合のみ入力データの廃棄を行なうようにしていた。
【０００４】
【発明が解決しようとする課題】したがって、ある特定
の伝送路からの入力が集中した場合には、その他の伝送
路についてはメモリの空領域を確保せず、入力データを
廃棄するようにしていたため、ある伝送路の利用状況の
影響を受けて、関係のない他の伝送路の入力データを廃
棄してしまうという問題があった。
の伝送路からの入力が集中した場合には、その他の伝送
路についてはメモリの空領域を確保せず、入力データを
廃棄するようにしていたため、ある伝送路の利用状況の
影響を受けて、関係のない他の伝送路の入力データを廃
棄してしまうという問題があった。
【０００５】この発明は、このような事情を考慮してな
されたもので、特定伝送路からの入力が集中した場合で
も、他の伝送路からの入力データのためにメモリの空き
容量を確保するようにした、蓄積伝送におけるデータ制
御装置を提供するものである。
されたもので、特定伝送路からの入力が集中した場合で
も、他の伝送路からの入力データのためにメモリの空き
容量を確保するようにした、蓄積伝送におけるデータ制
御装置を提供するものである。
【０００６】
【課題を解決するための手段】この発明は、入力データ
を格納するとともに、そのデータを複数の出力ポートか
ら出力するメモリ部１と、メモリ部１に入力データを書
き込む書き込み制御部２と、メモリ部１からのデータの
読み出しポートを指示する出力ポート選択部３と、メモ
リ部１からデータを読み出す読み出し制御部４と、メモ
リ部１内に格納されている全データ量を検出するメモリ
内全データ量検出部５と、出力ポート別にメモリ部１内
のデータ量を検出するメモリ内出力ポート別データ量検
出部６と、メモリ内出力ポート別データ量検出部６から
得られたデータに基づいて、メモリ部１内のデータ量が
最も多い出力ポートを検出する最大使用出力ポート検出
部８と、メモリ内全データ量検出部５によって検出され
た全データ量が輻輳閾値を超えたときには、最大使用出
力ポートに対し入力規制を行う入力データ書込み規制部
９と、を備えてなる蓄積伝送におけるデータ制御装置で
ある。
を格納するとともに、そのデータを複数の出力ポートか
ら出力するメモリ部１と、メモリ部１に入力データを書
き込む書き込み制御部２と、メモリ部１からのデータの
読み出しポートを指示する出力ポート選択部３と、メモ
リ部１からデータを読み出す読み出し制御部４と、メモ
リ部１内に格納されている全データ量を検出するメモリ
内全データ量検出部５と、出力ポート別にメモリ部１内
のデータ量を検出するメモリ内出力ポート別データ量検
出部６と、メモリ内出力ポート別データ量検出部６から
得られたデータに基づいて、メモリ部１内のデータ量が
最も多い出力ポートを検出する最大使用出力ポート検出
部８と、メモリ内全データ量検出部５によって検出され
た全データ量が輻輳閾値を超えたときには、最大使用出
力ポートに対し入力規制を行う入力データ書込み規制部
９と、を備えてなる蓄積伝送におけるデータ制御装置で
ある。
【０００７】上記構成においては、入力データの廃棄優
先度を参照して、入力データの廃棄優先度が高いデータ
のみに入力規制をかけるデータ廃棄優先度判定部１０
を、さらに備えることが好ましい。
先度を参照して、入力データの廃棄優先度が高いデータ
のみに入力規制をかけるデータ廃棄優先度判定部１０
を、さらに備えることが好ましい。
【０００８】
【作用】この発明によれば、メモリ部１内の全データ量
を検出するとともに、出力ポート別のデータ量を調べる
ことにより、メモリ部１内から出力されるデータ量が最
も多い最大出力ポートを検出し、メモリ部１内の全デー
タ量が、輻輳閾値を超えた時には、その最大出力ポート
に対し入力データの規制指示を行う。
を検出するとともに、出力ポート別のデータ量を調べる
ことにより、メモリ部１内から出力されるデータ量が最
も多い最大出力ポートを検出し、メモリ部１内の全デー
タ量が、輻輳閾値を超えた時には、その最大出力ポート
に対し入力データの規制指示を行う。
【０００９】したがって、特定の伝送路からの入力が集
中した場合でも、従来のように他の伝送路からの入力デ
ータが廃棄されることがなくなり、その特定伝送路の入
力データのみが廃棄されるので、他の伝送路からのデー
タに対してメモリ容量を確保することができ、他の伝送
路へ出力される入力データが廃棄されることを防止する
ことが可能となる。
中した場合でも、従来のように他の伝送路からの入力デ
ータが廃棄されることがなくなり、その特定伝送路の入
力データのみが廃棄されるので、他の伝送路からのデー
タに対してメモリ容量を確保することができ、他の伝送
路へ出力される入力データが廃棄されることを防止する
ことが可能となる。
【００１０】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。なお、これによってこの発明が限定される
ものではない。
を詳述する。なお、これによってこの発明が限定される
ものではない。
【００１１】図１は本発明の一実施例であり、本発明
を、共通バッファ形のメモリにデータを一旦蓄積してデ
ータ伝送を行うデータ伝送装置に適用したものである。
図２は図１の詳細回路図である。
を、共通バッファ形のメモリにデータを一旦蓄積してデ
ータ伝送を行うデータ伝送装置に適用したものである。
図２は図１の詳細回路図である。
【００１２】これらの図において、１は半導体メモリか
らなるＲＡＭ（ランダムアクセスメモリ）で構成された
メモリ部であり、このメモリ部１には入力データが格納
される。２はカウンタと制御回路で構成された書き込み
制御部であり、メモリ部１への書き込みアドレスを指定
することにより、入力データのメモリ部１への書き込み
を制御する。３は出力ポート選択部であり、メモリ部１
からデータを出力する伝送路（ポート）の選択を行う。
らなるＲＡＭ（ランダムアクセスメモリ）で構成された
メモリ部であり、このメモリ部１には入力データが格納
される。２はカウンタと制御回路で構成された書き込み
制御部であり、メモリ部１への書き込みアドレスを指定
することにより、入力データのメモリ部１への書き込み
を制御する。３は出力ポート選択部であり、メモリ部１
からデータを出力する伝送路（ポート）の選択を行う。
【００１３】４はカウンタと制御回路で構成された読み
出し制御部であり、メモリ部１からの読み出しアドレス
を指定することにより、メモリ部１からのデータの読み
出しを制御する。５はアップダウンカウンタで構成され
たメモリ内全データ量検出部であり、メモリ部１内に蓄
積しているデータの全体量を検出する。６はアップダウ
ンカウンタで構成されたメモリ内出力ポート別データ量
検出部であり、メモリ部１内に蓄積されているデータを
出力ポート毎に検出する。
出し制御部であり、メモリ部１からの読み出しアドレス
を指定することにより、メモリ部１からのデータの読み
出しを制御する。５はアップダウンカウンタで構成され
たメモリ内全データ量検出部であり、メモリ部１内に蓄
積しているデータの全体量を検出する。６はアップダウ
ンカウンタで構成されたメモリ内出力ポート別データ量
検出部であり、メモリ部１内に蓄積されているデータを
出力ポート毎に検出する。
【００１４】８は比較回路で構成された最大使用出力ポ
ート検出部であり、メモリ内出力ポート別データ量検出
部６から得られたデータに基づいて、メモリ部１の使用
量が最大の出力ポートを検出する。
ート検出部であり、メモリ内出力ポート別データ量検出
部６から得られたデータに基づいて、メモリ部１の使用
量が最大の出力ポートを検出する。
【００１５】９は比較回路と入力制御回路で構成された
入力データ書き込み規制部である。この入力データ書き
込み規制部９は、あかじめ設定された輻輳閾値を記憶し
ており、メモリ内全データ量検出部５で検出された全デ
ータ量がこの輻輳閾値を超えると、最大使用出力ポート
検出部８で検出された最大使用出力ポート番号に応じ
て、その伝送路に出力される入力データに対して入力規
制（データ廃棄）を行なわせる信号を生成する。
入力データ書き込み規制部である。この入力データ書き
込み規制部９は、あかじめ設定された輻輳閾値を記憶し
ており、メモリ内全データ量検出部５で検出された全デ
ータ量がこの輻輳閾値を超えると、最大使用出力ポート
検出部８で検出された最大使用出力ポート番号に応じ
て、その伝送路に出力される入力データに対して入力規
制（データ廃棄）を行なわせる信号を生成する。
【００１６】通常の動作は、入力データ先頭信号をトリ
ガにして、書き込み制御部２でカウンタが動作を開始
し、入力データに対してアドレス：ＷＡの生成を行なう
と共に、書き込みイネーブルパルス：ＷＥＮを発生し、
メモリ部１にデータを書き込む。データの書き込みが終
了すると、ライト終了：ＷＥＮＤ信号を出力ポート選択
部３、及びメモリ内全データ量検出部５へ出力する。
ガにして、書き込み制御部２でカウンタが動作を開始
し、入力データに対してアドレス：ＷＡの生成を行なう
と共に、書き込みイネーブルパルス：ＷＥＮを発生し、
メモリ部１にデータを書き込む。データの書き込みが終
了すると、ライト終了：ＷＥＮＤ信号を出力ポート選択
部３、及びメモリ内全データ量検出部５へ出力する。
【００１７】出力ポート選択部３では、入力データの出
力先伝送路を検出し、該当ポート毎に、ライト終了信
号：ＷＥＮＤ0〜nを、読み出し制御部４、及びメモリ内
出力ポート別データ量検出部６に出力する。
力先伝送路を検出し、該当ポート毎に、ライト終了信
号：ＷＥＮＤ0〜nを、読み出し制御部４、及びメモリ内
出力ポート別データ量検出部６に出力する。
【００１８】読み出し制御部４では、メモリ内出力ポー
ト別データ量検出部６で検出した出力ポート別データ量
ＲＵＣ＃0〜ＲＵＣ＃nが“０”（エンプティ）でないポ
ートに対し、ライト終了信号：ＷＥＮＤをトリガにし
て、読み出しアドレス：ＲＡをメモリ部１に対して出力
し、メモリ部１からデータを読み出す。
ト別データ量検出部６で検出した出力ポート別データ量
ＲＵＣ＃0〜ＲＵＣ＃nが“０”（エンプティ）でないポ
ートに対し、ライト終了信号：ＷＥＮＤをトリガにし
て、読み出しアドレス：ＲＡをメモリ部１に対して出力
し、メモリ部１からデータを読み出す。
【００１９】なお、メモリ内全データ量検出部５、及び
メモリ内出力ポート別データ量検出部６においては、書
き込み終了をもってアップダウンカウンタのカウントア
ップを行ない、読み出し終了をもってカウントダウンを
行なう。
メモリ内出力ポート別データ量検出部６においては、書
き込み終了をもってアップダウンカウンタのカウントア
ップを行ない、読み出し終了をもってカウントダウンを
行なう。
【００２０】このような動作中に、特定伝送路に対して
連続的に入力が集中すると、メモリ部１内は特定伝送路
のデータのみによって輻輳状態となり、他の伝送路への
データが入力された場合、特定伝送路の輻輳状態に依存
してデータの廃棄が行われてしまう。したがって、これ
を防止するために、入力データ書き込み規制部９で入力
データの規制を行う。
連続的に入力が集中すると、メモリ部１内は特定伝送路
のデータのみによって輻輳状態となり、他の伝送路への
データが入力された場合、特定伝送路の輻輳状態に依存
してデータの廃棄が行われてしまう。したがって、これ
を防止するために、入力データ書き込み規制部９で入力
データの規制を行う。
【００２１】この入力データ書き込み規制部９では、輻
輳閾値：ＦＫn〜0を任意に設定できるようになってお
り、全データ量：ＷＦＵＣがこの輻輳閾値を超えた場合
を輻輳状態とすることで、輻輳状態からメモリ部１内の
データ量がフルを指す位置までに、メモリ１部の空き領
域を確保できるようにする。
輳閾値：ＦＫn〜0を任意に設定できるようになってお
り、全データ量：ＷＦＵＣがこの輻輳閾値を超えた場合
を輻輳状態とすることで、輻輳状態からメモリ部１内の
データ量がフルを指す位置までに、メモリ１部の空き領
域を確保できるようにする。
【００２２】このため、最大使用出力ポート検出部８で
検出された最大使用出力ポートに応じて、該当する出力
伝送路の入力データに対して規制をかけ、その入力デー
タを廃棄することで、他の出力伝送路の入力データにつ
いては、輻輳によるデータ廃棄を回避する。
検出された最大使用出力ポートに応じて、該当する出力
伝送路の入力データに対して規制をかけ、その入力デー
タを廃棄することで、他の出力伝送路の入力データにつ
いては、輻輳によるデータ廃棄を回避する。
【００２３】図３は本発明の他の実施例を示す構成説明
図、図４はその詳細回路図である。この実施例では、先
述した実施例と同一の構成要素については同一の参照番
号を付している。
図、図４はその詳細回路図である。この実施例では、先
述した実施例と同一の構成要素については同一の参照番
号を付している。
【００２４】本実施例の構成は、先述の実施例と基本的
には同じであるが、データ廃棄優先度判定部１０が設け
られており、このデータ廃棄優先度判定部１０により、
入力データに付加されている廃棄優先度を参照し、廃棄
優先度が小さい重要なデータについては入力規制を行わ
せない判定をする。
には同じであるが、データ廃棄優先度判定部１０が設け
られており、このデータ廃棄優先度判定部１０により、
入力データに付加されている廃棄優先度を参照し、廃棄
優先度が小さい重要なデータについては入力規制を行わ
せない判定をする。
【００２５】すなわち、データの輻輳時においても、入
力データの廃棄優先度を参照し、廃棄優先度が小さい重
要なデータについては、データ廃棄を行わずにメモリに
書き込めるようにする。
力データの廃棄優先度を参照し、廃棄優先度が小さい重
要なデータについては、データ廃棄を行わずにメモリに
書き込めるようにする。
【００２６】
【発明の効果】以上説明した様に、本発明によれば、特
定伝送路へ出力するデータが集中的に入力されて、輻輳
状態になった場合においても、他の伝送路に対してメモ
リ部の空き領域を任意の設定で確保できるので、特定伝
送路の輻輳状態の影響によるデータの廃棄を回避するこ
とが可能となり、共通バッファ形の蓄積伝送における網
の有効活用に寄与するところが大きい。
定伝送路へ出力するデータが集中的に入力されて、輻輳
状態になった場合においても、他の伝送路に対してメモ
リ部の空き領域を任意の設定で確保できるので、特定伝
送路の輻輳状態の影響によるデータの廃棄を回避するこ
とが可能となり、共通バッファ形の蓄積伝送における網
の有効活用に寄与するところが大きい。
【図１】本発明の一実施例を示す構成説明図である。
【図２】本発明の一実施例の詳細回路図である。
【図３】本発明の他の実施例を示す構成説明図である。
【図４】本発明の一実施例の詳細回路図である。
１ メモリ部 ２ 書き込み制御部 ３ 出力ポート選択部 ４ 読み出し制御部 ５ メモリ内全データ量検出部 ６ メモリ内出力ポート別データ量検出部 ８ 最大使用出力ポート検出部 ９ 入力データ書き込み規制部 １０ データ廃棄優先度判定部
Claims (2)
- 【請求項１】 入力データを格納するとともに、そのデ
ータを複数の出力ポートから出力するメモリ部（１）
と、 メモリ部（１）に入力データを書き込む書き込み制御部
（２）と、 メモリ部（１）からのデータの読み出しポートを指示す
る出力ポート選択部（３）と、 メモリ部（１）からデータを読み出す読み出し制御部
（４）と、 メモリ部（１）内に格納されている全データ量を検出す
るメモリ内全データ量検出部（５）と、 出力ポート別にメモリ部（１）内のデータ量を検出する
メモリ内出力ポート別データ量検出部（６）と、 メモリ内出力ポート別データ量検出部（６）から得られ
たデータに基づいて、メモリ部（１）内のデータ量が最
も多い出力ポートを検出する最大使用出力ポート検出部
（８）と、 メモリ内全データ量検出部（５）によって検出された全
データ量が輻輳閾値を超えたときには、最大使用出力ポ
ートに対し入力規制を行う入力データ書込み規制部
（９）と、を備えてなる蓄積伝送におけるデータ制御装
置。 - 【請求項２】 入力データの廃棄優先度を参照して、入
力データの廃棄優先度が高いデータのみに入力規制をか
けるデータ廃棄優先度判定部（１０）を、さらに備えて
なる請求項１記載の蓄積伝送におけるデータ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278465A JPH06132986A (ja) | 1992-10-16 | 1992-10-16 | 蓄積伝送におけるデータ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4278465A JPH06132986A (ja) | 1992-10-16 | 1992-10-16 | 蓄積伝送におけるデータ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06132986A true JPH06132986A (ja) | 1994-05-13 |
Family
ID=17597712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4278465A Withdrawn JPH06132986A (ja) | 1992-10-16 | 1992-10-16 | 蓄積伝送におけるデータ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06132986A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207208A (ja) * | 1997-02-07 | 2009-09-10 | Alcatel-Lucent Usa Inc | Ｔｃｐ接続の性能改善方法 |
-
1992
- 1992-10-16 JP JP4278465A patent/JPH06132986A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009207208A (ja) * | 1997-02-07 | 2009-09-10 | Alcatel-Lucent Usa Inc | Ｔｃｐ接続の性能改善方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6317427B1 (en) | Method and apparatus for adaptive port buffering | |
| JP2655481B2 (ja) | 出力バッファ型ａｔｍスイッチにおける優先制御方法 | |
| US9032166B2 (en) | Memory arbitration system and method having an arbitration packet protocol | |
| US7450509B2 (en) | Adaptive flow control method and apparatus | |
| KR100247022B1 (ko) | Atm 스위칭 시스템의 단일 스위치 소자 및 버퍼 문턱값 결정 방법 | |
| US11799799B2 (en) | Use of stashing buffers to improve the efficiency of crossbar switches | |
| JP2003204347A5 (ja) | ||
| KR100739897B1 (ko) | 스위치에서 패킷 큐우를 관리하는 방법 및 장치 | |
| JPH06132986A (ja) | 蓄積伝送におけるデータ制御装置 | |
| US6922737B2 (en) | Storage control device and method for management of storage control device | |
| JP2642652B2 (ja) | ゆらぎ吸収バッファ | |
| JP2011524038A (ja) | 複数のプロセスからメモリ領域へのアクセスを制御する方法、及び、本方法を実現するためのメッセージメモリを備えた通信モジュール | |
| CA1270574A (en) | Method for operating a memory apparatus serving as a clock interface and an apparatus for carrying out the method | |
| JPH08237254A (ja) | Ｏａｍセル挿入装置 | |
| US7293130B2 (en) | Method and system for a multi-level memory | |
| JP3505540B2 (ja) | データ転送装置 | |
| JP3028079B2 (ja) | 同時動作制御装置 | |
| JPS6180350A (ja) | 受信処理装置 | |
| KR100346120B1 (ko) | 공유버퍼를 갖는 패킷 스위치 네트워크에서의 흐름 제어방법 | |
| JP2003188841A (ja) | デジタルデータ多重装置 | |
| JPH05334232A (ja) | Ｄｍａ転送制御装置 | |
| JPH05241985A (ja) | 入出力制御装置 | |
| JPH01284950A (ja) | 入出力チャネル方式 | |
| JPS60123954A (ja) | スタック処理方式 | |
| JPH04250548A (ja) | 入出力制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |