JPH06131881A - 半導体メモリへの情報書き込み読み出し方法 - Google Patents
半導体メモリへの情報書き込み読み出し方法Info
- Publication number
- JPH06131881A JPH06131881A JP27474292A JP27474292A JPH06131881A JP H06131881 A JPH06131881 A JP H06131881A JP 27474292 A JP27474292 A JP 27474292A JP 27474292 A JP27474292 A JP 27474292A JP H06131881 A JPH06131881 A JP H06131881A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- floating gate
- memory cell
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は、フローティングゲートにチャージ
された電荷量によって記憶された情報の区別を行う半導
体メモリの高記録密度化を微細寸法化によらず実現する
ことができる半導体メモリへの情報書き込み読み出し方
法を提供することを目的としている。 【構成】 本発明において、コントロールゲート１にロ
ーレベルの書き込み電圧を印加すると、フローティング
ゲート２に電荷量Ｌの電子が蓄積される。コントロール
ゲート１にハイレベルの書き込み電圧を印加すると、フ
ローティングゲート２に電荷量Ｈの電子が蓄積される。
次にコントロールゲート１に印加する読み出し閾値電圧
をローとハイの２種類として、各場合のソースＳとドレ
インＤ間のオン、オフをチェックすることにより、フロ
ーティングゲート２に蓄積されている電荷量が０、Ｌ、
Ｈのいずれかであることが読み出され、結局、メモリセ
ルに３値化情報を読み書きでき、高記録密度化がなされ
る。
された電荷量によって記憶された情報の区別を行う半導
体メモリの高記録密度化を微細寸法化によらず実現する
ことができる半導体メモリへの情報書き込み読み出し方
法を提供することを目的としている。 【構成】 本発明において、コントロールゲート１にロ
ーレベルの書き込み電圧を印加すると、フローティング
ゲート２に電荷量Ｌの電子が蓄積される。コントロール
ゲート１にハイレベルの書き込み電圧を印加すると、フ
ローティングゲート２に電荷量Ｈの電子が蓄積される。
次にコントロールゲート１に印加する読み出し閾値電圧
をローとハイの２種類として、各場合のソースＳとドレ
インＤ間のオン、オフをチェックすることにより、フロ
ーティングゲート２に蓄積されている電荷量が０、Ｌ、
Ｈのいずれかであることが読み出され、結局、メモリセ
ルに３値化情報を読み書きでき、高記録密度化がなされ
る。
Description
【０００１】
【産業上の利用分野】本発明はＥＥＰＲＯＭ（Ｅlectri
cally Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory
）等のフローティングゲートにチャージされた電荷量
にて、記憶された情報の区別を行う半導体メモリに係わ
り、特に高記録密度化に関する。
cally Ｅrasable Ｐrogrammable Ｒead Ｏnly Ｍemory
）等のフローティングゲートにチャージされた電荷量
にて、記憶された情報の区別を行う半導体メモリに係わ
り、特に高記録密度化に関する。
【０００２】
【従来の技術】従来からＥＥＰＲＯＭはフローティング
ゲートにチャージされた電荷量にて蓄積されている情報
の判別を行っている。即ち、前記ＥＥＰＲＯＭの各メモ
リセルを構成するＭＯＳトランジスタのフローティング
ゲートに、例えば負の電荷がチャージされていると、こ
のＭＯＳトランジスタのコントロールゲートに所定の読
み出し用閾値電圧をかけても前記トランジスタはオフの
ままで、“０”が記憶されていることが分かる。又、前
記フローティングゲートに電荷がチャージされていない
場合、前記コントロールゲートに読み出し用閾値電圧を
かけると、前記トランジスタがオンになることにより、
“１”が記憶されていることが分かる。従って、前記１
つのメモリセルには２値化情報が記憶されることにな
る。
ゲートにチャージされた電荷量にて蓄積されている情報
の判別を行っている。即ち、前記ＥＥＰＲＯＭの各メモ
リセルを構成するＭＯＳトランジスタのフローティング
ゲートに、例えば負の電荷がチャージされていると、こ
のＭＯＳトランジスタのコントロールゲートに所定の読
み出し用閾値電圧をかけても前記トランジスタはオフの
ままで、“０”が記憶されていることが分かる。又、前
記フローティングゲートに電荷がチャージされていない
場合、前記コントロールゲートに読み出し用閾値電圧を
かけると、前記トランジスタがオンになることにより、
“１”が記憶されていることが分かる。従って、前記１
つのメモリセルには２値化情報が記憶されることにな
る。
【０００３】従って、上記のようなＥＥＰＲＯＭに対す
る情報記録密度を高めるには、前記各メモリセルの面積
を小さくするしかなく、ＤＲＡＭと同じようにＥＥＰＲ
ＯＭを微細寸法化してメモリセルの集積度を上げる手法
しかなかった。しかし、この微細寸法化による記録密度
の向上には当然限度があるため、高記録密度化のための
新たな技術手法の開発が要請されている。
る情報記録密度を高めるには、前記各メモリセルの面積
を小さくするしかなく、ＤＲＡＭと同じようにＥＥＰＲ
ＯＭを微細寸法化してメモリセルの集積度を上げる手法
しかなかった。しかし、この微細寸法化による記録密度
の向上には当然限度があるため、高記録密度化のための
新たな技術手法の開発が要請されている。
【０００４】
【発明が解決しようとする課題】従来ＥＥＰＲＯＭへの
情報記録密度を高めるには、前記ＥＥＰＲＯＭを構成し
ている各メモリセルの面積を小さくするしかなく、この
ため、前記メモリセルを微細寸法化して集積密度を高め
る手法しかなかったが、この微細寸法化には限度がある
ため、高記録密度化のための新たな技術手法の開発が要
請されている。
情報記録密度を高めるには、前記ＥＥＰＲＯＭを構成し
ている各メモリセルの面積を小さくするしかなく、この
ため、前記メモリセルを微細寸法化して集積密度を高め
る手法しかなかったが、この微細寸法化には限度がある
ため、高記録密度化のための新たな技術手法の開発が要
請されている。
【０００５】そこで本発明は上記の欠点を除去し、フロ
ーティングゲートにチャージされた電荷量によって記憶
された情報の区別を行う半導体メモリの高記録密度化を
微細寸法化によらず実現することができる半導体メモリ
への情報書き込み読み出し方法を提供することを目的と
している。
ーティングゲートにチャージされた電荷量によって記憶
された情報の区別を行う半導体メモリの高記録密度化を
微細寸法化によらず実現することができる半導体メモリ
への情報書き込み読み出し方法を提供することを目的と
している。
【０００６】
【課題を解決するための手段】本発明はコントロールゲ
ートに書き込み電圧を印加することによって、フローテ
ィングゲートに電荷を蓄積し、前記コントロールゲート
に読み出し電圧を印加することによって、前記フローテ
ィングゲートに蓄積されている電荷量に対応した情報を
読み出す半導体メモリにおいて、ｎ種類の電圧を有する
書き込み電圧の中の１種類の書き込み電圧を前記コント
ロールゲートに印加して前記書き込み電圧に対応する電
荷量を前記フローティングゲートに蓄積する、もしくは
同一の電圧にて電圧を印加している維持時間をｎ種類と
しそれに対応する電荷量を前記フローティングゲートに
蓄積する、もしくは印加電圧のパラメータと印加維持時
間のパラメータの組み合わせによりｎ種類の電位差を与
える電荷量の前記フローティングゲートに対する蓄積を
コントロールし、且つ、前記コントロールゲートにｎ種
類の読み出し電圧を順次印加して、前記フローティング
ゲートに蓄積されている電荷量に対応する情報を読み出
す構成を有する。
ートに書き込み電圧を印加することによって、フローテ
ィングゲートに電荷を蓄積し、前記コントロールゲート
に読み出し電圧を印加することによって、前記フローテ
ィングゲートに蓄積されている電荷量に対応した情報を
読み出す半導体メモリにおいて、ｎ種類の電圧を有する
書き込み電圧の中の１種類の書き込み電圧を前記コント
ロールゲートに印加して前記書き込み電圧に対応する電
荷量を前記フローティングゲートに蓄積する、もしくは
同一の電圧にて電圧を印加している維持時間をｎ種類と
しそれに対応する電荷量を前記フローティングゲートに
蓄積する、もしくは印加電圧のパラメータと印加維持時
間のパラメータの組み合わせによりｎ種類の電位差を与
える電荷量の前記フローティングゲートに対する蓄積を
コントロールし、且つ、前記コントロールゲートにｎ種
類の読み出し電圧を順次印加して、前記フローティング
ゲートに蓄積されている電荷量に対応する情報を読み出
す構成を有する。
【０００７】
【作用】本発明の半導体メモリへの情報書き込み読み出
し方法において、コントロールゲートに異なる電圧を有
する書き込み電圧を印加すると、書き込み電圧に応じた
電荷量がフローティングゲートに蓄積される。前記コン
トロールゲートに印加する読み出し電圧を変化させるこ
とにより得られるメモリセルを構成するトランジスタの
オンオフ状態の組み合わせによって、前記フローティン
グゲートに蓄積された電荷量を調べることができるた
め、この電荷量に対応した情報を前記メモリセルに記憶
させることができ、高記録密度化が行われる。
し方法において、コントロールゲートに異なる電圧を有
する書き込み電圧を印加すると、書き込み電圧に応じた
電荷量がフローティングゲートに蓄積される。前記コン
トロールゲートに印加する読み出し電圧を変化させるこ
とにより得られるメモリセルを構成するトランジスタの
オンオフ状態の組み合わせによって、前記フローティン
グゲートに蓄積された電荷量を調べることができるた
め、この電荷量に対応した情報を前記メモリセルに記憶
させることができ、高記録密度化が行われる。
【０００８】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図１は本発明の半導体メモリへの情報書き込み
読み出し方法を適用したＥＥＰＲＯＭを構成するメモリ
セルの一実施例を示した図である。１個のメモリセル
は、シリコン半導体のＰ基盤の上部に一定の距離をあけ
てドレインＤ（ｎ領域）とソースＳ（ｎ領域）が形成さ
れ、これら２つのｎ領域に挟まれた前記Ｐ基盤の上面に
は絶縁膜３で周囲から電気的に隔離されたフローティン
グゲート２が配置され、更にその上側にコントロールゲ
ート１が配置された構成のＭＯＳトランジスタである。
明する。図１は本発明の半導体メモリへの情報書き込み
読み出し方法を適用したＥＥＰＲＯＭを構成するメモリ
セルの一実施例を示した図である。１個のメモリセル
は、シリコン半導体のＰ基盤の上部に一定の距離をあけ
てドレインＤ（ｎ領域）とソースＳ（ｎ領域）が形成さ
れ、これら２つのｎ領域に挟まれた前記Ｐ基盤の上面に
は絶縁膜３で周囲から電気的に隔離されたフローティン
グゲート２が配置され、更にその上側にコントロールゲ
ート１が配置された構成のＭＯＳトランジスタである。
【０００９】次に上記メモリセルの動作について説明す
る。上記メモリセルに情報を書き込むにはコントロール
ゲート１に高電圧（２０Ｖ前後）を印加し、ドレインＤ
にホットエレクトロン誘導用の電圧を印加し、更にソー
スＳを接地レベルにする。これにより、ドレイン電圧に
よって引き寄せられたホットエレクトロンはコントロー
ルゲート１に印加された電圧によってドレイン空乏領域
から絶縁膜３を通してフローティングゲート２に注入さ
れる。このフローティングゲート２に注入された電子は
半永久的にこのゲートに蓄積される。このように、フロ
ーティングゲート２に電子が蓄積された状態では、コン
トロールゲート１に読み出し用の高電圧をかけても前記
電子の負電荷によってドレインＤとソースＳ間のチャネ
ルが誘起されにくくなって、即ち閾値電圧ＶT が高くな
って、このトランジスタはオフ（ドレインＤとソースＳ
間がオフ）のままとなる。従って、このメモリセルには
例えば“０”が書き込まれたことになる。
る。上記メモリセルに情報を書き込むにはコントロール
ゲート１に高電圧（２０Ｖ前後）を印加し、ドレインＤ
にホットエレクトロン誘導用の電圧を印加し、更にソー
スＳを接地レベルにする。これにより、ドレイン電圧に
よって引き寄せられたホットエレクトロンはコントロー
ルゲート１に印加された電圧によってドレイン空乏領域
から絶縁膜３を通してフローティングゲート２に注入さ
れる。このフローティングゲート２に注入された電子は
半永久的にこのゲートに蓄積される。このように、フロ
ーティングゲート２に電子が蓄積された状態では、コン
トロールゲート１に読み出し用の高電圧をかけても前記
電子の負電荷によってドレインＤとソースＳ間のチャネ
ルが誘起されにくくなって、即ち閾値電圧ＶT が高くな
って、このトランジスタはオフ（ドレインＤとソースＳ
間がオフ）のままとなる。従って、このメモリセルには
例えば“０”が書き込まれたことになる。
【００１０】一方、上記のようにフローティングゲート
２に電子が蓄積されたメモリセルに書込時と逆の電位を
印加すると、蓄積された電子は前記フローティングゲー
ト２から追い出され、このメモリセルの消去が行われ
る。このような状態でコントロールゲート１に読み出し
用の高電圧をかけると、このトランジスタがオン（ドレ
インＤとソースＳ間がオン）になり、“１”の情報が記
憶されていることに対応する。尚、上記とは別に、コン
トロールゲート１に高電圧をかけてフローティングゲー
ト２にトンネル効果により電荷を蓄積し、電圧を逆に印
加することにより、前記蓄積電荷をフローティングゲー
トから放出させるタイプのメモリセルについても
“０”、“１”の２値化情報が同様に記憶される。
２に電子が蓄積されたメモリセルに書込時と逆の電位を
印加すると、蓄積された電子は前記フローティングゲー
ト２から追い出され、このメモリセルの消去が行われ
る。このような状態でコントロールゲート１に読み出し
用の高電圧をかけると、このトランジスタがオン（ドレ
インＤとソースＳ間がオン）になり、“１”の情報が記
憶されていることに対応する。尚、上記とは別に、コン
トロールゲート１に高電圧をかけてフローティングゲー
ト２にトンネル効果により電荷を蓄積し、電圧を逆に印
加することにより、前記蓄積電荷をフローティングゲー
トから放出させるタイプのメモリセルについても
“０”、“１”の２値化情報が同様に記憶される。
【００１１】ところで、上記メモリセルに“０”を書き
込む際、従来はコントロールゲート１に印加する書き込
み電圧を１種類としていた。このため、このような従来
の書き込み方法を採ったメモリチップの書き込み前と書
き込み後の電位分布は、図２に示すようになる。即ち、
イで示した部分が消去時の電位分布で、ロで示した部分
が書き込み後の電位分布である。従って、コントロール
ゲート１に印加する読み出し閾値電圧をＶ0 とすれば、
メモリセルが消去状態の時に前記トランジスタはオンと
なり、メモリセルが書き込み状態の時に前記トランジス
タはオフとなる。
込む際、従来はコントロールゲート１に印加する書き込
み電圧を１種類としていた。このため、このような従来
の書き込み方法を採ったメモリチップの書き込み前と書
き込み後の電位分布は、図２に示すようになる。即ち、
イで示した部分が消去時の電位分布で、ロで示した部分
が書き込み後の電位分布である。従って、コントロール
ゲート１に印加する読み出し閾値電圧をＶ0 とすれば、
メモリセルが消去状態の時に前記トランジスタはオンと
なり、メモリセルが書き込み状態の時に前記トランジス
タはオフとなる。
【００１２】ところで、上記したメモリセルへの情報の
書き込み時、コントロールゲート１に印加する電圧を変
化させると、例えばハイレベルと、ローレベルの２種類
の電圧で書き込みを行うと、フローティングゲート２に
蓄積される電子の電荷量を異なるものとすることがで
き、このため、このような場合のメモリセルの電位分布
は図３に示すようになる。但し、ローレベルでは“０”
を書き込むこととし、ハイレベルでは“２”を書き込む
こととする。即ち、イで示した部分が消去時の電位分布
で、ロで示した部分がローレベルの書き込み電圧にて情
報を書き込んだ際の電位分布であり、ハで示した部分が
ハイレベルの書き込み電圧にて情報を書き込んだ際の電
位分布である。従って、コントロールゲート１に印加す
る読み出し閾値電圧をＶ2 とすれば、メモリセルが消去
時には前記トランジスタはオンとなり、メモリセルが書
き込み状態の時は前記トランジスタはオフとなる。従っ
て、この時トランジスタがオンであれば“１”がこのメ
モリセルに記憶されていることが分かる。次にコントロ
ールゲート１に印加する読み出し閾値電圧をＶ1 とすれ
ば、メモリセルが消去時又はローレベルで“０”を書き
込んだ状態の時は前記トランジスタがオンとなり、メモ
リセルに“２”が書き込まれている時のみ、このトラン
ジスタがオフとなる。従って、読み出し閾値電圧を
Ｖ1 、Ｖ2 に変化させて前記トランジスタのオンオフを
調べることにより、前記メモリセルから“０”、
“１”、“２”のいずれかの情報を読み出すことができ
る。
書き込み時、コントロールゲート１に印加する電圧を変
化させると、例えばハイレベルと、ローレベルの２種類
の電圧で書き込みを行うと、フローティングゲート２に
蓄積される電子の電荷量を異なるものとすることがで
き、このため、このような場合のメモリセルの電位分布
は図３に示すようになる。但し、ローレベルでは“０”
を書き込むこととし、ハイレベルでは“２”を書き込む
こととする。即ち、イで示した部分が消去時の電位分布
で、ロで示した部分がローレベルの書き込み電圧にて情
報を書き込んだ際の電位分布であり、ハで示した部分が
ハイレベルの書き込み電圧にて情報を書き込んだ際の電
位分布である。従って、コントロールゲート１に印加す
る読み出し閾値電圧をＶ2 とすれば、メモリセルが消去
時には前記トランジスタはオンとなり、メモリセルが書
き込み状態の時は前記トランジスタはオフとなる。従っ
て、この時トランジスタがオンであれば“１”がこのメ
モリセルに記憶されていることが分かる。次にコントロ
ールゲート１に印加する読み出し閾値電圧をＶ1 とすれ
ば、メモリセルが消去時又はローレベルで“０”を書き
込んだ状態の時は前記トランジスタがオンとなり、メモ
リセルに“２”が書き込まれている時のみ、このトラン
ジスタがオフとなる。従って、読み出し閾値電圧を
Ｖ1 、Ｖ2 に変化させて前記トランジスタのオンオフを
調べることにより、前記メモリセルから“０”、
“１”、“２”のいずれかの情報を読み出すことができ
る。
【００１３】図４は上記のような原理にて３進数をＥＥ
ＰＲＯＭ内の各メモリセルに記憶させる半導体ファイル
装置の一実施例を示したブロック図である。コントロー
ラ２０から半導体メモリチップ１０内に形成されたデコ
ード回路１２に、例えば“０”を書き込む指令が来た場
合は、デコード回路１２はＥＥＰＲＯＭ１１内のメモリ
セルのコントロールゲートにローレベルの書き込み電圧
をかけて、書き込みを行い、又、“２”の書き込み指令
が来た場合は前記コントロールゲートにハイレベルの書
き込み電圧をかけて、書き込みを行う。但し、ＥＥＰＲ
ＯＭ１１の書き込み前の消去にて各メモリセルは“１”
になっているものとする。次にコントローラ２０から読
み出し指令がデコード回路１２に来た場合、デコート回
路１２は指定されたＥＥＰＲＯＭ１１のメモリセルのコ
ントロールゲートに２種類の読み出し閾値電圧を順番に
かけて、このメモリセルを構成するトランジスタのオン
オフ情報を各場合についてチェックし、その結果（図３
の説明を参照のこと）により得られた記憶情報をコント
ローラ２０側に出力する。上記のようなデコード回路１
２の動作により、ＥＥＰＲＯＭ１１の各メモリセルに３
進数のいずれか１つを書き込み／読み出すことができ
る。尚、デコード回路１２はコントローラ２０側にあっ
ても、同様の動作を行うことができる。
ＰＲＯＭ内の各メモリセルに記憶させる半導体ファイル
装置の一実施例を示したブロック図である。コントロー
ラ２０から半導体メモリチップ１０内に形成されたデコ
ード回路１２に、例えば“０”を書き込む指令が来た場
合は、デコード回路１２はＥＥＰＲＯＭ１１内のメモリ
セルのコントロールゲートにローレベルの書き込み電圧
をかけて、書き込みを行い、又、“２”の書き込み指令
が来た場合は前記コントロールゲートにハイレベルの書
き込み電圧をかけて、書き込みを行う。但し、ＥＥＰＲ
ＯＭ１１の書き込み前の消去にて各メモリセルは“１”
になっているものとする。次にコントローラ２０から読
み出し指令がデコード回路１２に来た場合、デコート回
路１２は指定されたＥＥＰＲＯＭ１１のメモリセルのコ
ントロールゲートに２種類の読み出し閾値電圧を順番に
かけて、このメモリセルを構成するトランジスタのオン
オフ情報を各場合についてチェックし、その結果（図３
の説明を参照のこと）により得られた記憶情報をコント
ローラ２０側に出力する。上記のようなデコード回路１
２の動作により、ＥＥＰＲＯＭ１１の各メモリセルに３
進数のいずれか１つを書き込み／読み出すことができ
る。尚、デコード回路１２はコントローラ２０側にあっ
ても、同様の動作を行うことができる。
【００１４】本実施例によれば、ＥＥＰＲＯＭ１１の図
１に示したような各メモリセルのコントロールゲート１
に印加する書き込み電圧を２種類とすることにより、
“０”、“１”、“２”の３進数のいずれかの情報をこ
のメモリセルに書き込むことができると共に、読み出し
閾値電圧を２種類として前記メモリセルを構成するトラ
ンジスタのオンオフをチェックすることにより、
“０”、“１”、“２”のいずれかの情報を各メモリセ
ルから読み出すことができ、結局、メモリセルの微細寸
法化を行うことなしに、各メモリセルへ記録できる情報
を３値化して、記録密度を上げることができる。
１に示したような各メモリセルのコントロールゲート１
に印加する書き込み電圧を２種類とすることにより、
“０”、“１”、“２”の３進数のいずれかの情報をこ
のメモリセルに書き込むことができると共に、読み出し
閾値電圧を２種類として前記メモリセルを構成するトラ
ンジスタのオンオフをチェックすることにより、
“０”、“１”、“２”のいずれかの情報を各メモリセ
ルから読み出すことができ、結局、メモリセルの微細寸
法化を行うことなしに、各メモリセルへ記録できる情報
を３値化して、記録密度を上げることができる。
【００１５】尚、上記実施例ではコントロールゲートに
印加する書き込み／読み出し電圧をそれぞれ２種類とし
たが、これをｎ種類とすることにより、更に高記録化を
行うことができる。又、上記実施例では半導体メモリと
してＥＥＰＲＯＭを例に挙げて説明したが、フローティ
ングゲートに電荷を蓄積するタイプのメモリであれば、
フラッシュ型ＥＥＰＲＯＭ、ＥＰＲＯＭ等のいずれのメ
モリに対しても、本発明を適用して同様の効果を得るこ
とができる。更に、通常は図３に示すように読み出し閾
値電圧Ｖ1 、Ｖ2 の電圧差として１Ｖ程度が信頼性確保
のために必要であるが、図４に示したコントローラ２０
にＥＣＣ機能を備えれば、前記電圧差をその半分の０．
５Ｖ程度に低減することができる。従って、同様の構成
にて書き込みデータのベリファイ時の読み出しマージン
も半分程度に低減することができる。
印加する書き込み／読み出し電圧をそれぞれ２種類とし
たが、これをｎ種類とすることにより、更に高記録化を
行うことができる。又、上記実施例では半導体メモリと
してＥＥＰＲＯＭを例に挙げて説明したが、フローティ
ングゲートに電荷を蓄積するタイプのメモリであれば、
フラッシュ型ＥＥＰＲＯＭ、ＥＰＲＯＭ等のいずれのメ
モリに対しても、本発明を適用して同様の効果を得るこ
とができる。更に、通常は図３に示すように読み出し閾
値電圧Ｖ1 、Ｖ2 の電圧差として１Ｖ程度が信頼性確保
のために必要であるが、図４に示したコントローラ２０
にＥＣＣ機能を備えれば、前記電圧差をその半分の０．
５Ｖ程度に低減することができる。従って、同様の構成
にて書き込みデータのベリファイ時の読み出しマージン
も半分程度に低減することができる。
【００１６】
【発明の効果】以上記述した如く本発明の半導体メモリ
への情報書き込み読み出し方法によれば、フローティン
グゲートにチャージされた電荷量によって記憶された情
報の区別を行う半導体メモリの高記録密度化を微細寸法
化によらず実現することができる。
への情報書き込み読み出し方法によれば、フローティン
グゲートにチャージされた電荷量によって記憶された情
報の区別を行う半導体メモリの高記録密度化を微細寸法
化によらず実現することができる。
【図１】本発明の半導体メモリへの情報書き込み読み出
し方法を適用したＥＥＰＲＯＭを構成するメモリセルの
一実施例を示した図。
し方法を適用したＥＥＰＲＯＭを構成するメモリセルの
一実施例を示した図。
【図２】図１に示したメモリセルに１種類の書き込み電
圧で情報を書き込む前、書き込んだ後の前記メモリセル
内の電位分布例を示した図。
圧で情報を書き込む前、書き込んだ後の前記メモリセル
内の電位分布例を示した図。
【図３】図１に示したメモリセルに２種類の書き込み電
圧で情報を書き込む前、書き込んだ後の前記メモリセル
内の電位分布例を示した図。
圧で情報を書き込む前、書き込んだ後の前記メモリセル
内の電位分布例を示した図。
【図４】図１に示したメモリセルを有するＥＥＰＲＯＭ
内の各メモリセルに３進数を記憶させる半導体ファイル
装置の一実施例を示したブロック図。
内の各メモリセルに３進数を記憶させる半導体ファイル
装置の一実施例を示したブロック図。
１…コントロールゲート ２…フローティ
ングゲート １０…半導体メモリチップ １１…ＥＥＰＲ
ＯＭ １２…デコード回路 ２０…コントロ
ーラ Ｄ…ドレイン Ｓ…ソース
ングゲート １０…半導体メモリチップ １１…ＥＥＰＲ
ＯＭ １２…デコード回路 ２０…コントロ
ーラ Ｄ…ドレイン Ｓ…ソース
Claims (1)
- 【請求項１】 コントロールゲートに書き込み電圧を印
加することによって、フローティングゲートに電荷を蓄
積し、前記コントロールゲートに読み出し電圧を印加す
ることによって、前記フローティングゲートに蓄積され
ている電荷量に対応した情報を読み出す半導体メモリに
おいて、ｎ種類の電圧を有する書き込み電圧の中の１種
類の書き込み電圧を前記コントロールゲートに印加して
前記書き込み電圧に対応する電荷量を前記フローティン
グゲートに蓄積する、もしくは同一の電圧にて電圧を印
加している維持時間をｎ種類としそれに対応する電荷量
を前記フローティングゲートに蓄積する、もしくは印加
電圧のパラメータと印加維持時間のパラメータの組み合
わせによりｎ種類の電位差を与える電荷量の前記フロー
ティングゲートに対する蓄積をコントロールし、且つ、
前記コントロールゲートにｎ種類の読み出し電圧を順次
印加して、前記フローティングゲートに蓄積されている
電荷量に対応する情報を読み出すことを特徴とする半導
体メモリへの情報書き込み読み出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27474292A JPH06131881A (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリへの情報書き込み読み出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27474292A JPH06131881A (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリへの情報書き込み読み出し方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06131881A true JPH06131881A (ja) | 1994-05-13 |
Family
ID=17545959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27474292A Pending JPH06131881A (ja) | 1992-10-14 | 1992-10-14 | 半導体メモリへの情報書き込み読み出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06131881A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6038165A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
| JP2009529203A (ja) * | 2006-03-06 | 2009-08-13 | ラマト アット テル アビブ ユニバーシティ リミテッド | 非全単射写像を使用するマルチビットセルフラッシュメモリ装置 |
| US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
-
1992
- 1992-10-14 JP JP27474292A patent/JPH06131881A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965525B2 (en) | 1995-01-31 | 2005-11-15 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6366495B2 (en) | 1995-01-31 | 2002-04-02 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6111790A (en) * | 1995-01-31 | 2000-08-29 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
| US6166949A (en) * | 1995-01-31 | 2000-12-26 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6801452B2 (en) | 1995-01-31 | 2004-10-05 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6226198B1 (en) | 1995-01-31 | 2001-05-01 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6256230B1 (en) | 1995-01-31 | 2001-07-03 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6804147B2 (en) | 1995-01-31 | 2004-10-12 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US7286397B2 (en) | 1995-01-31 | 2007-10-23 | Renesas Technology Corporation | Clock synchronized nonvolatile memory device |
| US6829163B2 (en) | 1995-01-31 | 2004-12-07 | Hitachi, Ltd. | Clock synchronized nonvolatile memory device |
| US6747941B2 (en) | 1995-01-31 | 2004-06-08 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6751120B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6751119B2 (en) | 1995-01-31 | 2004-06-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6757194B2 (en) | 1995-01-31 | 2004-06-29 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6768672B2 (en) | 1995-01-31 | 2004-07-27 | Renesas Technology Corp. | Clock Synchronized Non-Volatile Memory Device |
| US7193894B2 (en) | 1995-01-31 | 2007-03-20 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US7161830B2 (en) | 1995-01-31 | 2007-01-09 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6038167A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US6459614B1 (en) | 1995-01-31 | 2002-10-01 | Hitachi, Ltd. | Non-volatile memory device and refreshing method |
| US6847549B2 (en) | 1995-01-31 | 2005-01-25 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6850434B2 (en) | 1995-01-31 | 2005-02-01 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6868006B2 (en) | 1995-01-31 | 2005-03-15 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6898118B2 (en) | 1995-01-31 | 2005-05-24 | Renesas Technology Corp. | Clock synchronized non-volatile memory device |
| US6912156B2 (en) | 1995-01-31 | 2005-06-28 | Renesas Technology Corp. | Clock synchronized nonvolatile memory device |
| US6038165A (en) * | 1995-01-31 | 2000-03-14 | Hitachi, Ltd. | Nonvolatile memory device and refreshing method |
| US7031187B2 (en) | 1996-05-01 | 2006-04-18 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US6181603B1 (en) | 1996-05-01 | 2001-01-30 | Hitachi, Ltd. | Nonvolatile semiconductor memory device having plural memory cells which store multi-value information |
| US6771537B2 (en) | 1996-05-01 | 2004-08-03 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US7245532B2 (en) | 1996-05-01 | 2007-07-17 | Renesas Technology Corporation | Nonvolatile semiconductor memory device which stores multi-value information |
| US6396736B1 (en) | 1996-05-01 | 2002-05-28 | Hitachi, Ltd. | Nonvolatile semiconductor memory device which stores multi-value information |
| US7394697B2 (en) | 1996-05-01 | 2008-07-01 | Renesas Technology Corp. | Nonvolatile semiconductor memory device which stores multi-value information |
| JP2009529203A (ja) * | 2006-03-06 | 2009-08-13 | ラマト アット テル アビブ ユニバーシティ リミテッド | 非全単射写像を使用するマルチビットセルフラッシュメモリ装置 |
| US8804423B2 (en) | 2006-03-06 | 2014-08-12 | Ramot At Tel-Aviv University Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
| US8848442B2 (en) | 2006-03-06 | 2014-09-30 | Sandisk Il Ltd. | Multi-bit-per-cell flash memory device with non-bijective mapping |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7573745B2 (en) | Multiple use memory chip | |
| US7321511B2 (en) | Semiconductor device and method for controlling operation thereof | |
| KR20070101250A (ko) | 조기 데이타를 이용한 비휘발성 메모리의 파이프라인식프로그래밍 | |
| JP2005527061A (ja) | 予備消去ステップを用いてフラッシュメモリを消去する方法 | |
| US20100290293A1 (en) | Method of identifying logical information in a programming and erasing cell by on-side reading scheme | |
| JP4252464B2 (ja) | 動的ページプログラムのためのリフレッシュ方法 | |
| KR100629193B1 (ko) | 불휘발성 반도체 기억 장치 및 그의 기록 방법 | |
| US6934190B1 (en) | Ramp source hot-hole programming for trap based non-volatile memory devices | |
| US6504759B2 (en) | Double-bit non-volatile memory unit and corresponding data read/write method | |
| US7312495B2 (en) | Split gate multi-bit memory cell | |
| KR20020089587A (ko) | 공유벌크로 형성된 섹터구조를 갖는 불휘발성 반도체메모리 장치 | |
| KR19990013057A (ko) | 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법 | |
| KR100459628B1 (ko) | 불휘발성반도체메모리장치 | |
| JPH06131881A (ja) | 半導体メモリへの情報書き込み読み出し方法 | |
| JP3692664B2 (ja) | 不揮発性半導体記憶装置 | |
| KR960011187B1 (ko) | 불휘발성 반도체메모리 | |
| US6778439B2 (en) | Nonvolatile semiconductor memory device with MONOS type memory cell | |
| JP3106473B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2003059279A (ja) | 半導体記憶装置 | |
| US6091638A (en) | Method for programming, reading and erasing a flash memory | |
| JP2002208287A (ja) | 不揮発性半導体記憶装置 | |
| JP3554572B2 (ja) | 不揮発性半導体回路 | |
| JPH06177397A (ja) | 不揮発性半導体メモリの多値書込み方法 | |
| JP2786362B2 (ja) | 半導体記憶装置 | |
| JPH05234382A (ja) | 不揮発性記憶装置 |