JPH06124965A - Field effect transistor - Google Patents
Field effect transistorInfo
- Publication number
- JPH06124965A JPH06124965A JP27160092A JP27160092A JPH06124965A JP H06124965 A JPH06124965 A JP H06124965A JP 27160092 A JP27160092 A JP 27160092A JP 27160092 A JP27160092 A JP 27160092A JP H06124965 A JPH06124965 A JP H06124965A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- channel layer
- channel
- electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子が走行する結晶領
域と電子を供給する結晶領域とが空間的に分離した構造
をもつ電界効果トランジスタ（ＦＥＴ）に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field effect transistor (FET) having a structure in which a crystal region in which electrons travel and a crystal region in which electrons are supplied are spatially separated.
【０００２】[0002]
【従来の技術】この種のＦＥＴは高電子移動度トランジ
スタ（ＨＥＭＴ）と呼ばれ、例えば、文献「IEEE ELECT
RON DEVICE LETTERS,VOL.9,NO.9,SEPTEMBER 1988」の48
2 〜484 ページに「Ultra-High-Speed Digital Circuit
Performance in 0.2-μm Gate-Length AlInAs/GaInAs
HEMT Technology 」というタイトルのもとに開示された
ＨＥＭＴがある。2. Description of the Related Art This type of FET is called a high electron mobility transistor (HEMT) and is disclosed in, for example, the document "IEEE ELECT.
RON DEVICE LETTERS, VOL.9, NO.9, SEPTEMBER 1988 '' 48
See pages 2 to 484 for `` Ultra-High-Speed Digital Circuit.
Performance in 0.2-μm Gate-Length AlInAs / GaInAs
There is a HEMT disclosed under the title "HEMT Technology".
【０００３】同文献には次の積層構造をもつＨＥＭＴが
紹介されている。つまり、半絶縁性ＩｎＰ半導体基板上
に、ＡｌＩｎＡｓバッファ層，ＧａＩｎＡｓチャネル
層，ＡｌＩｎＡｓスペーサ層，ｎ+ −ＡｌＩｎＡｓ電子
供給層，ＡｌＩｎＡｓショットキ層およびｎ+ −ＧａＩ
ｎＡｓコンタクト層が順に積層された構造である。ゲー
ト領域にはリセスが形成されており、このリセスに露出
したＡｌＩｎＡｓショットキ層に接してゲート電極が形
成されている。また、最上層のｎ+ −ＧａＩｎＡｓコン
タクト層上にはオーミック電極がゲート電極を挟んで形
成され、ＦＥＴが構成されている。The same document introduces a HEMT having the following laminated structure. That is, on a semi-insulating InP semiconductor substrate, an AlInAs buffer layer, a GaInAs channel layer, an AlInAs spacer layer, an n + -AlInAs electron supply layer, an AlInAs Schottky layer and an n + -GaI layer.
This is a structure in which nAs contact layers are sequentially stacked. A recess is formed in the gate region, and a gate electrode is formed in contact with the AlInAs Schottky layer exposed in the recess. Further, an ohmic electrode is formed on the uppermost n + -GaInAs contact layer with the gate electrode sandwiched between the ohmic electrodes to form an FET.
【０００４】また、特開平４−１５９２９号公報に開示
されたＨＥＭＴもある。There is also a HEMT disclosed in Japanese Patent Laid-Open No. 4-15929.
【０００５】同文献に示されるＨＥＭＴは次の構造を持
つものである。つまり、半絶縁性ＩｎＰ半導体基板上
に、ＩｎＡｌＡｓバッファ層，アンドープＩｎＧａＡｓ
チャネル層，ｐ型ＩｎＡｌＡｓスペーサ層およびｎ型Ｉ
ｎＡｌＡｓ電子供給層が順に積層されている。最上層の
ｎ型ＩｎＡｌＡｓ電子供給層に接してゲート電極が形成
されており、また、この電子供給層に接してオーミック
電極がゲート電極を挟んで形成され、ＦＥＴが構成され
ている。The HEMT shown in the document has the following structure. That is, an InAlAs buffer layer and undoped InGaAs are formed on a semi-insulating InP semiconductor substrate.
Channel layer, p-type InAlAs spacer layer and n-type I
The nAlAs electron supply layers are sequentially stacked. A gate electrode is formed in contact with the uppermost n-type InAlAs electron supply layer, and an ohmic electrode is formed in contact with this electron supply layer with the gate electrode sandwiched therebetween to form an FET.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来のいずれのＨＥＭＴにおいても、ドレイン電流を取り
出すオーミック電極はコンタクト層または電子供給層上
に形成されている。すなわち、チャネル層を走行する電
子流は、スペーサ層，電子供給層，ショットキ層および
コンタクト層を介して、または、スペーサ層および電子
供給層を介してＨＥＭＴ外部に導かれる構造になってい
る。このため、キャリアである電子はチャネル層と共に
電子供給層に生じる中性領域をも走行することになり、
ドレイン抵抗は低い状態にあった。従って、ゲート電圧
を一定にしたときのドレイン電圧変化に対するドレイン
電流変化の割合であるドレインコンダクタンスは大きか
った。この結果、トランジスタの高周波特性を向上させ
ることには限界があった。However, in any of the conventional HEMTs described above, the ohmic electrode for taking out the drain current is formed on the contact layer or the electron supply layer. That is, the electron flow traveling in the channel layer is structured to be guided to the outside of the HEMT via the spacer layer, the electron supply layer, the Schottky layer and the contact layer, or via the spacer layer and the electron supply layer. Therefore, the electrons, which are carriers, travel in the neutral region generated in the electron supply layer together with the channel layer,
The drain resistance was low. Therefore, the drain conductance, which is the ratio of the drain current change to the drain voltage change when the gate voltage is constant, was large. As a result, there is a limit to improving the high frequency characteristics of the transistor.
【０００７】[0007]
【課題を解決するための手段】本発明はこのような課題
を解消するためになされたもので、エネルギバンドギャ
ップの小さい化合物半導体からなるチャネル層と、この
チャネル層上に形成されたエネルギバンドギャップの大
きい化合物半導体に不純物を含んでなるキャリア供給層
とから構成された変調ドープ構造を備えた電界効果トラ
ンジスタにおいて、オーミック電極は、電子供給層のオ
ーミック領域が除去されて露出したチャネル層上に形成
されていることを特徴とするものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and includes a channel layer made of a compound semiconductor having a small energy band gap and an energy band gap formed on the channel layer. In a field effect transistor having a modulation doping structure composed of a compound semiconductor having a large size and a carrier supply layer containing impurities, an ohmic electrode is formed on a channel layer exposed by removing the ohmic region of the electron supply layer. It is characterized by being.
【０００８】また、エネルギバンドギャップの小さい化
合物半導体からなるチャネル層と、このチャネル層上に
形成されたエネルギバンドギャップの大きい化合物半導
体からなるスペーサ層と、このスペーサ層上に形成され
たエネルギバンドギャップの大きい化合物半導体に不純
物を含んでなるキャリア供給層とから構成された変調ド
ープ構造を備えた電界効果トランジスタにおいて、オー
ミック電極は、電子供給層およびスペーサ層のオーミッ
ク領域が除去されて露出したチャネル層上に形成されて
いることを特徴とするものである。A channel layer made of a compound semiconductor having a small energy band gap, a spacer layer made of a compound semiconductor having a large energy band gap formed on the channel layer, and an energy band gap formed on the spacer layer. In a field effect transistor having a modulation doping structure composed of a compound semiconductor having a large size and a carrier supply layer containing impurities, the ohmic electrode is a channel layer exposed by removing the ohmic regions of the electron supply layer and the spacer layer. It is characterized by being formed above.
【０００９】また、上記各チャネル層は超格子構造に形
成されていることを特徴とするものである。Further, each of the above-mentioned channel layers is characterized by being formed in a superlattice structure.
【００１０】[0010]
【作用】電子供給層からチャネル層へ供給されてこのチ
ャネル層を走行する電子は、キャリア供給層に生じる中
性領域を通過することなくオーミック電極に到達し、直
接オーミック電極に導かれる。The electrons supplied from the electron supply layer to the channel layer and traveling in the channel layer reach the ohmic electrode without passing through the neutral region generated in the carrier supply layer and are directly guided to the ohmic electrode.
【００１１】[0011]
【実施例】図１（ａ）は本発明の一実施例によるＨＥＭ
Ｔの断面構造を示す図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 (a) is a HEM according to an embodiment of the present invention.
It is a figure which shows the cross-section of T.
【００１２】半絶縁性ＩｎＰ半導体基板１１上には、バ
ッファ層１２，チャネル層１３，スペーサ層１４，キャ
リア供給層１５，キャップ層１６が順にエピタキシャル
成長され、積層されている。バッファ層１２はアンドー
プのＩｎＰからなり、チャネル層１３はアンドープＩｎ
ＧａＡｓ，スペーサ層１４はアンドープのＩｎＡｌＡ
ｓ，キャリア供給層１５はｎ+ −ＩｎＡｌＡｓ、キャッ
プ層１６はｎ+ −ＩｎＧａＡｓからなっている。ここ
で、チャネル層１３を形成するＩｎＧａＡｓ材料は小さ
なエネルギバンドギャップを有しており、また、このチ
ャネル層１３には不純物が添加されていない。また、キ
ャリア供給層１５を形成するＩｎＡｌＡｓ材料は大きな
エネルギバンドギャップを有しており、このキャリア供
給層１５は高濃度にドナー不純物が添加されてｎ+ 型に
なっている。つまり、本実施例によるＨＥＭＴは変調ド
ープ構造を持っている。On the semi-insulating InP semiconductor substrate 11, a buffer layer 12, a channel layer 13, a spacer layer 14, a carrier supply layer 15 and a cap layer 16 are epitaxially grown and laminated in this order. The buffer layer 12 is made of undoped InP, and the channel layer 13 is made of undoped InP.
GaAs and spacer layer 14 are undoped InAlA
s, the carrier supply layer 15 is n + -InAlAs, and the cap layer 16 is n + -InGaAs. Here, the InGaAs material forming the channel layer 13 has a small energy band gap, and no impurity is added to the channel layer 13. Further, the InAlAs material forming the carrier supply layer 15 has a large energy band gap, and the carrier supply layer 15 is an n + type with a high concentration of donor impurities added. That is, the HEMT according to this example has a modulation doping structure.
【００１３】ゲート領域にあるキャップ層１６およびキ
ャリア供給層１５にはリセスが形成されており、このリ
セスに露出したキャリア供給層１５にショットキ接触し
てゲート電極１７が形成されている。また、このゲート
電極１７を挟んだオーミック領域にあるキャップ層１
６，キャリア供給層１５およびスペーサ層１４にもリセ
スが形成されており、このリセスにはチャネル層１３が
露出している。ドレイン電極１８およびソース電極１９
は露出したこのチャネル層１３にオーミック接触して形
成されている。A recess is formed in the cap layer 16 and the carrier supply layer 15 in the gate region, and a gate electrode 17 is formed in Schottky contact with the carrier supply layer 15 exposed in the recess. In addition, the cap layer 1 in the ohmic region sandwiching the gate electrode 17
6. Recesses are also formed in the carrier supply layer 15 and the spacer layer 14, and the channel layer 13 is exposed in these recesses. Drain electrode 18 and source electrode 19
Are formed in ohmic contact with the exposed channel layer 13.
【００１４】このような構造において、キャリア供給層
１５に添加されたドナー不純物が放出した電子はスペー
サ層１４を介してチャネル層１３へ供給され、ヘテロ接
合部には２次元電子ガスが生じる。この２次元電子ガス
がチャネル層１３中を走行することによりドレイン電流
が形成され、このドレイン電流はドレイン電極１８およ
びソース電極１９を介して素子外部へ導出される。In such a structure, the electrons emitted by the donor impurity added to the carrier supply layer 15 are supplied to the channel layer 13 via the spacer layer 14, and a two-dimensional electron gas is generated at the heterojunction portion. A drain current is formed as the two-dimensional electron gas travels in the channel layer 13, and the drain current is led to the outside of the element via the drain electrode 18 and the source electrode 19.
【００１５】本実施例によるＨＥＭＴにおいては、チャ
ネル層１３に接してオーミック電極が形成されているた
め、チャネル層１３を流れるドレイン電流は直接ドレイ
ン電極１８およびソース電極１９に導かれる。このた
め、ドレイン電流はキャリア供給層に形成される中性領
域を従来のように通過しなくなる。従って、ドレイン電
極１８およびソース電極１９間のドレイン電圧変化に速
やかに反応するドレイン電流が得られる。すなわち、ゲ
ート電極１７に一定のバイアスを印加したときのドレイ
ン電圧変化に対するドレイン電流の変化の割合であるド
レインコンダクタンスは小さくなる。In the HEMT according to this embodiment, since the ohmic electrode is formed in contact with the channel layer 13, the drain current flowing in the channel layer 13 is directly led to the drain electrode 18 and the source electrode 19. Therefore, the drain current does not pass through the neutral region formed in the carrier supply layer as in the conventional case. Therefore, a drain current that quickly responds to changes in the drain voltage between the drain electrode 18 and the source electrode 19 can be obtained. That is, the drain conductance, which is the ratio of the change in drain current to the change in drain voltage when a constant bias is applied to the gate electrode 17, becomes small.
【００１６】例えば、図３に示される試作した従来構造
のＨＥＭＴと上記実施例によるＨＥＭＴとの各ドレイン
コンダクタンスは以下のように比較される。For example, the drain conductances of the HEMT having the conventional structure shown in FIG. 3 and the HEMT according to the above embodiment are compared as follows.
【００１７】ここで、同図に示される従来構造のＨＥＭ
Ｔは、上記実施例と同様な積層構造により形成され、半
絶縁性ＩｎＰ半導体基板２１上にアンドープＩｎＰバッ
ファ層２２，アンドープＩｎＧａＡｓチャネル層２３，
アンドープＩｎＡｌＡｓスペーサ層２４，ｎ+ −ＩｎＡ
ｌＡｓキャリア供給層２５およびｎ+ −ＩｎＧａＡｓコ
ンタクト層２６が順に積層されている。ゲート電極２７
は上記実施例と同様にキャップ層２６およびキャリア供
給層２５が一部除去されたリセスに形成されているが、
ドレイン電極１８およびソース電極１９は上記実施例と
異なり、最上層のコンタクト層１６にオーミック接触し
て形成されている。Here, the HEM having the conventional structure shown in FIG.
T is formed by a laminated structure similar to that of the above-mentioned embodiment, and is formed on the semi-insulating InP semiconductor substrate 21 by an undoped InP buffer layer 22, an undoped InGaAs channel layer 23,
Undoped InAlAs spacer layer 24, n + -InA
The 1As carrier supply layer 25 and the n + -InGaAs contact layer 26 are sequentially stacked. Gate electrode 27
Is formed in the recess in which the cap layer 26 and the carrier supply layer 25 are partially removed as in the above embodiment.
Unlike the above embodiment, the drain electrode 18 and the source electrode 19 are formed in ohmic contact with the uppermost contact layer 16.
【００１８】図２のグラフは、ゲート・ソース間電圧が
０［Ｖ］の場合におけるドレイン・ソース間電圧変化に
対する、上記従来構造によるＨＥＭＴのドレインコンダ
クタンス変化および本実施例によるＨＥＭＴのドレイン
コンダクタンス変化を示している。同グラフの横軸はド
レイン電極１８およびソース電極１９間またはドレイン
電極２８およびソース電極２９間に現れるドレイン・ソ
ース間電圧Ｖds［Ｖ］、縦軸はドレインコンダクタンス
ｇd ［ｍＳ／ｍｍ］を示している。また、実線で示され
る特性曲線Ａは本実施例によるＨＥＭＴの特性、点線で
示される特性曲線Ｂは図３に示される従来構造のＨＥＭ
Ｔの特性を示している。同グラフから理解されるよう
に、本実施例によるＨＥＭＴのドレインコンダクタンス
ｇd は従来構造のＨＥＭＴのものに比較し、ドレイン・
ソース間電圧Ｖdsが約１〜３［Ｖ］の範囲において顕著
に小さいドレインコンダクタンスｇd を有している。The graph of FIG. 2 shows changes in the drain conductance of the HEMT having the above-described conventional structure and changes in the drain conductance of the HEMT according to the present embodiment with respect to changes in the drain-source voltage when the gate-source voltage is 0 [V]. Shows. The horizontal axis of the graph shows the drain-source voltage V ds [V] appearing between the drain electrode 18 and the source electrode 19 or between the drain electrode 28 and the source electrode 29, and the vertical axis shows the drain conductance g d [mS / mm]. ing. Further, the characteristic curve A shown by the solid line is the characteristic of the HEMT according to the present embodiment, and the characteristic curve B shown by the dotted line is the HEM of the conventional structure shown in FIG.
The characteristic of T is shown. As can be understood from the graph, the drain conductance g d of the HEMT according to this embodiment is higher than that of the HEMT having the conventional structure.
The source-to-source voltage V ds has a remarkably small drain conductance g d in the range of about 1 to 3 [V].
【００１９】一般的にドレインコンダクタンスが小さい
とより高周波動作に適したトランジスタになるため、上
記実施例によるＨＥＭＴは光通信の受信部における前段
増幅器等に利用すると効果的である。Generally, if the drain conductance is small, the transistor is more suitable for high frequency operation. Therefore, the HEMT according to the above embodiment is effective when used in a pre-amplifier or the like in the receiving section of optical communication.
【００２０】次に、本発明の他の実施例によるＨＥＭＴ
を図１（ｂ）に示す。なお、同図（ａ）と同一部分につ
いては同符号を用いてその説明は省略する。Next, a HEMT according to another embodiment of the present invention.
Is shown in FIG. It should be noted that the same parts as those in FIG.
【００２１】上記実施例によるＨＥＭＴは電流チャネル
が単一ヘテロ接合により形成されていたが、本実施例に
よるＨＥＭＴは電流チャネルが超格子構造により形成さ
れている。すなわち、チャネル層２０は、エネルギバン
ドギャップの小さなアンドープＩｎＧａＡｓ層２０ａと
エネルギバンドギャップの大きなアンドープＩｎＰ層２
０ｂとが交互に積層された周期構造によって形成されて
いる。このため、電流チャネル部のエネルギバンド構造
はＩｎＧａＡｓ層２０ａを井戸部，ＩｎＰ層２０ｂを障
壁部とする量子井戸構造になっている。また、キャリア
供給層１５を形成するＩｎＡｌＡｓは、チャネル層２０
を形成する各材料のエネルギバンドギャップよりも大き
いエネルギバンドギャップを有している。従って、キャ
リア供給層１５からチャネル層２０へ電子が供給され、
供給された電子は主にＩｎＧａＡｓ層２０ａに分布す
る。In the HEMT according to the above embodiment, the current channel is formed by a single heterojunction, but in the HEMT according to this embodiment, the current channel is formed by the superlattice structure. That is, the channel layer 20 includes the undoped InGaAs layer 20a having a small energy band gap and the undoped InP layer 2 having a large energy band gap.
0b and 0b are alternately stacked to form a periodic structure. Therefore, the energy band structure of the current channel portion is a quantum well structure in which the InGaAs layer 20a is a well portion and the InP layer 20b is a barrier portion. InAlAs forming the carrier supply layer 15 is formed by the channel layer 20.
Has an energy band gap larger than the energy band gap of each material forming. Therefore, electrons are supplied from the carrier supply layer 15 to the channel layer 20,
The supplied electrons are mainly distributed in the InGaAs layer 20a.
【００２２】このような本実施例によるＨＥＭＴにおい
ても、ドレイン電極１８およびソース電極１９は上記実
施例と同様にそれぞれチャネル層２０に直接オーミック
接触して形成されている。従って、本実施例においても
上記実施例と同様にチャネル層２０を流れるドレイン電
流は、従来のようにキャリア供給層に形成される中性領
域を通過しない。このため、ドレインコンダクタンスは
前述したグラフに示される程度の小さな値に抑制するこ
とが可能になっている。また、本実施例によるＨＥＭＴ
においてはチャネル層２０が超格子構造により形成され
ているため、キャリアとなる電子の移動度はより高くな
る。従って、本実施例によれば、高周波動作により適し
たＨＥＭＴが提供される。Also in the HEMT according to the present embodiment, the drain electrode 18 and the source electrode 19 are formed in direct ohmic contact with the channel layer 20 as in the above embodiments. Therefore, also in this embodiment, the drain current flowing through the channel layer 20 does not pass through the neutral region formed in the carrier supply layer as in the prior art, as in the above embodiment. Therefore, the drain conductance can be suppressed to a small value as shown in the above graph. In addition, the HEMT according to the present embodiment
In the above, since the channel layer 20 is formed by the superlattice structure, the mobility of electrons serving as carriers becomes higher. Therefore, according to this embodiment, a HEMT more suitable for high frequency operation is provided.
【００２３】[0023]
【発明の効果】以上説明したように本発明によれば、電
子供給層からチャネル層へ供給されてこのチャネル層を
走行する電子は、キャリア供給層に生じる中性領域を通
過することなくオーミック電極に到達し、直接オーミッ
ク電極に導かれる。このため、より小さなドレインコン
ダクタンスを持つＦＥＴを提供することが可能になる。As described above, according to the present invention, the electrons supplied from the electron supply layer to the channel layer and traveling in the channel layer do not pass through the neutral region generated in the carrier supply layer and the ohmic electrode. To reach the ohmic electrode directly. Therefore, it becomes possible to provide an FET having a smaller drain conductance.
【図１】本発明の一実施例および他実施例によるＨＥＭ
Ｔの構造を示す断面図である。FIG. 1 is a HEM according to one embodiment and another embodiment of the present invention.
It is sectional drawing which shows the structure of T.
【図２】一実施例によるＨＥＭＴと従来技術によるＨＥ
ＭＴとのドレインコンダクタンスを比較したグラフであ
る。FIG. 2 is a HEMT according to one embodiment and an HE according to the related art.
6 is a graph comparing drain conductance with MT.
【図３】図２に示されるグラフの特性比較に用いられた
試作した従来技術によるＨＥＭＴの構造を示す断面図で
ある。FIG. 3 is a cross-sectional view showing a structure of a HEMT according to a conventional technique, which is manufactured as a prototype and used for comparing the characteristics of the graph shown in FIG.
１１…半絶縁性ＩｎＰ半導体基板、１２…バッファ層
（アンドープＩｎＰ）、１３…チャネル層（アンドープ
ＩｎＧａＡｓ）、１４…スペーサ層（アンドープＩｎＡ
ｌＡｓ）、１５…キャリア供給層（ｎ+ −ＩｎＡｌＡ
ｓ）、１６…キャップ層（ｎ+ −ＩｎＧａＡｓ）、１７
…ゲート電極、１８…ドレイン電極、１９…ソース電
極、２０…チャネル層、２０ａ…アンドープＩｎＧａＡ
ｓ、２０ｂ…アンドープＩｎＰ。11 ... Semi-insulating InP semiconductor substrate, 12 ... Buffer layer (undoped InP), 13 ... Channel layer (undoped InGaAs), 14 ... Spacer layer (undoped InA)
lAs), 15 ... Carrier supply layer (n + -InAlA
s), 16 ... Cap layer (n + -InGaAs), 17
... gate electrode, 18 ... drain electrode, 19 ... source electrode, 20 ... channel layer, 20a ... undoped InGaA
s, 20b ... Undoped InP.
Claims (3)
半導体からなるチャネル層と、このチャネル層上に形成
されたエネルギバンドギャップの大きい化合物半導体に
不純物を含んでなるキャリア供給層とから構成された変
調ドープ構造を備えた電界効果トランジスタにおいて、 オーミック電極は、前記電子供給層のオーミック領域が
除去されて露出した前記チャネル層上に形成されている
ことを特徴とする電界効果トランジスタ。1. A modulation-doped structure comprising a channel layer made of a compound semiconductor having a small energy band gap and a carrier supply layer formed on the channel layer and made of a compound semiconductor having a large energy band gap containing impurities. In the field effect transistor including: the ohmic electrode, the ohmic electrode is formed on the channel layer exposed by removing the ohmic region of the electron supply layer.
半導体からなるチャネル層と、このチャネル層上に形成
されたエネルギバンドギャップの大きい化合物半導体か
らなるスペーサ層と、このスペーサ層上に形成されたエ
ネルギバンドギャップの大きい化合物半導体に不純物を
含んでなるキャリア供給層とから構成された変調ドープ
構造を備えた電界効果トランジスタにおいて、 オーミック電極は、前記電子供給層および前記スペーサ
層のオーミック領域が除去されて露出した前記チャネル
層上に形成されていることを特徴とする電界効果トラン
ジスタ。2. A channel layer made of a compound semiconductor having a small energy band gap, a spacer layer made of a compound semiconductor having a large energy band gap formed on the channel layer, and an energy band gap formed on the spacer layer. In a field effect transistor having a modulation doping structure composed of a compound semiconductor having a large carrier supply layer containing impurities, the ohmic electrode is exposed by removing the ohmic regions of the electron supply layer and the spacer layer. A field-effect transistor formed on the channel layer.
ることを特徴とする請求項１または請求項２記載の電界
効果トランジスタ。3. The field effect transistor according to claim 1, wherein the channel layer has a superlattice structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27160092A JPH06124965A (en) | 1992-10-09 | 1992-10-09 | Field effect transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27160092A JPH06124965A (en) | 1992-10-09 | 1992-10-09 | Field effect transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06124965A true JPH06124965A (en) | 1994-05-06 |
Family
ID=17502341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27160092A Pending JPH06124965A (en) | 1992-10-09 | 1992-10-09 | Field effect transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06124965A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012147034A (en) * | 2006-11-21 | 2012-08-02 | Cree Inc | Multiple field plate transistor |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
-
1992
- 1992-10-09 JP JP27160092A patent/JPH06124965A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9419124B2 (en) | 2001-07-24 | 2016-08-16 | Cree, Inc. | Insulating gate AlGaN/GaN HEMT |
| US10224427B2 (en) | 2001-07-24 | 2019-03-05 | Cree, Inc. | Insulting gate AlGaN/GaN HEMT |
| US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
| JP2012147034A (en) * | 2006-11-21 | 2012-08-02 | Cree Inc | Multiple field plate transistor |
| US9041064B2 (en) | 2006-11-21 | 2015-05-26 | Cree, Inc. | High voltage GaN transistor |
| US9450081B2 (en) | 2006-11-21 | 2016-09-20 | Cree, Inc. | High voltage GaN transistor |
| US9240473B2 (en) | 2007-03-23 | 2016-01-19 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5023674A (en) | Field effect transistor | |
| US5105241A (en) | Field effect transistor | |
| US4903091A (en) | Heterojunction transistor having bipolar characteristics | |
| JPH06124965A (en) | Field effect transistor | |
| JP2646795B2 (en) | Speed modulation type field effect transistor | |
| JP2661556B2 (en) | Field effect type semiconductor device | |
| US5751029A (en) | Field-effect semiconductor device having heterojunction | |
| JPS59184573A (en) | Field effect transistor | |
| JPH118378A (en) | Field effect transistor | |
| JPS6242569A (en) | Field effect transistor | |
| JP3119207B2 (en) | Resonant tunnel transistor and method of manufacturing the same | |
| JP2500459B2 (en) | Heterojunction field effect transistor | |
| JPS61230379A (en) | Semiconductor device | |
| JP3746303B2 (en) | Field effect transistor | |
| JPS5891681A (en) | Field-effect type transistor | |
| JPS6255316B2 (en) | ||
| JPH03155169A (en) | Semiconductor device | |
| JPH04101436A (en) | Field-effect transistor | |
| JPH04245645A (en) | Field effect transistor | |
| JP3245657B2 (en) | Heterojunction field effect transistor | |
| JPH06188273A (en) | Field effect transistor | |
| JPH06252175A (en) | Transistor having high electron mobility | |
| JPH04225239A (en) | Heterojunction field-effect transistor | |
| JPS63236358A (en) | Semiconductor device | |
| JPS60196976A (en) | Semiconductor device |