JPH06124507A - 再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 ヘッドが「遅れ」位相のヘッドから「進み」
位相のヘッドに切り換わるときには、ライトインヒビッ
ト信号によってメモリのアドレスの歩進を停止して２水
平周期分の差を補正すると共に、ヘッドが「進み」位相
のヘッドから「遅れ」位相のヘッドに切り換わるときに
はアドレス歩進信号によってアドレスを歩進して同じデ
ータのだぶりをなくすことで、テレビジョンモニタの管
面上で画像として再生したときに、画像が上方によるこ
とがなく、また、画像が振動して見えるようなことがな
いようにする。 【構成】 １８０度の対向位置に位置しない複数の回転
ヘッドを用いて可変速再生を行うようにした再生装置に
おいて、再生した再生信号を記憶するメモリ１２と、複
数の回転ヘッドの配置により生じる再生信号の位相ずれ
を、基準とする再生信号の位相に合致させるためのジョ
グプロセス回路１４及びメモリコントローラ１５とを有
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えばアナログのＶＴ
Ｒ等に適用して好適な再生装置に関する。

【０００２】

【従来の技術】一般にアナログＶＴＲは、複数の回転ヘ
ッドにより、記録しようとする情報を磁気テープに傾斜
トラックを形成する如く記録し、記録した情報を複数の
回転ヘッドにより再生するように構成されている。

【０００３】回転ヘッド装置は例えば標準用ヘッド、並
びに長時間用ヘッドを近接して回転ドラムに取り付け、
更にこれら標準用ヘッド、並びに長時間用ヘッドに夫々
１８０度の対向位置に標準用ヘッド並びに長時間用ヘッ
ドを取り付けて構成される。

【０００４】つまり再生が標準モードの場合、Ａ及びＢ
チャンネルの２つの標準用ヘッドで再生を行い、再生が
長時間モードのときにはＡ及びＢチャンネルの２つの長
時間用ヘッドで記録再生を行うように構成されている。

【０００５】また、近年「ジョグ・シャトル」と称され
る機能がＶＴＲに付加されている。この「ジョグ・シャ
トル」とは、「ジョグ」や「シャトル」動作を行うため
の「ジョグダイヤル」等と称される操作キーや「シャト
ルキー」等と称される操作キーを用いて各種再生を行う
ものである。

【０００６】即ち、「ジョグ」は、磁気テープを一時停
止させ、この後「ジョグダイヤル」を回転させて１コマ
分ずつ磁気テープを走行させ、画面上で再生情報を１コ
マずつ映出させる機能である。もちろんこのとき回転ヘ
ッドは磁気テープを走査し続けている。

【０００７】一方、「シャトル」とは、「シャトルキ
ー」を回転させ、その回転角度に応じた速度で再生を行
う機能である。

【０００８】このようなアナログＶＴＲで通常の再生速
度と異なる可変速再生、例えば静止状態、ｎ倍速（但
し、標準の再生速度を１倍速とした場合でｎは１以外で
ある）の再生を行った場合は、傾斜トラックを形成する
如く記録された情報を良好に得ることができない。

【０００９】これはＡチャンネルとＢチャンネルのアジ
マス角が異なるからである。

【００１０】そこで従来では、可変速再生時には、Ａチ
ャンネルの標準用ヘッド及びＡチャンネルの長時間用ヘ
ッドからの再生信号、並びにＢチャンネルの標準用ヘッ
ド及びＢチャンネルの長時間用ヘッドからの再生信号を
選択的に得るようにしている。

【００１１】ところが、上述のように、Ａチャンネルの
標準用ヘッド及びＡチャンネルの長時間用ヘッドからの
再生信号、並びにＢチャンネルの標準用ヘッド及びＢチ
ャンネルの長時間用ヘッドからの再生信号を得るように
した場合、その再生信号をテレビジョンモニタに供給
し、その管面上に映出させると、１フィールド毎に画像
が管面上において移動し、良好な画像映出状態を得るこ
とができない。

【００１２】そこで、従来では、Ａチャンネルの標準用
ヘッド及びこれに隣接するＢチャンネルの長時間用ヘッ
ドで、また、Ｂチャンネルの標準用ヘッド及びこれに隣
接するＡチャンネルの長時間用ヘッドで再生するように
している。

【００１３】しかしながら、このような方法で再生する
と、Ａチャンネルの標準用ヘッド及びこれに隣接するＢ
チャンネルの長時間用ヘッド間、また、Ｂチャンネルの
標準用ヘッド及びこれに隣接するＡチャンネルの長時間
用ヘッド間には２水平周期分に相当する距離の差がある
ので、その再生信号をテレビジョンモニタに供給し、そ
の管面上に映出させると、画像が振動しているように見
えてしまう。

【００１４】そこで、図６に示すような回路を用いてこ
のような画像の振動を防止するようにしている。

【００１５】図６において、１は図示しないＶＴＲ本体
回路からのアナログ再生信号が供給される入力端子で、
この入力端子１を介して供給されるアナログ再生信号は
Ａ−Ｄコンバータ２でディジタル再生信号に変換され、
この後メモリ３に書き込まれる。

【００１６】このメモリ３は例えば書き込み及び読み出
しアドレスを発生するアドレス発生回路を含み、後述す
るジョグプロセス回路６からのライトインヒビット信号
に基いて書き込み時のアドレスの歩進（インクリメン
ト）を行う。

【００１７】このジョグプロセス回路６は入力端子４を
介して図示しないＶＴＲ本体回路から供給されるアドレ
スリセット信号及び入力端子５を介して図示しないＶＴ
Ｒ本体回路から供給されるヘッドセレクト信号に基いて
ライトインヒビット信号を生成し、生成したライトイン
ヒビット信号をメモリ３に供給し、メモリ３のアドレス
発生回路が発生する書き込みアドレスの歩進を制御す
る。

【００１８】ここでヘッドセレクト信号は、図示しない
ＶＴＲ本体回路の回転ヘッドに対応する１対の再生アン
プの出力のレベルを比較して得る信号で、１対の回転ヘ
ッドからの再生信号の内、再生レベルの大きいほうを選
択するための信号である。

【００１９】また、アドレスリセット信号は、記録され
た映像信号の垂直同期信号に対応する回転位相の位置、
即ち、１フィールドに対応する信号で、メモリ３のアド
レス発生回路をリセットするためのものである。

【００２０】次に図７を参照して図１に示した再生系の
高速可変速再生時の動作を説明する。

【００２１】図示しないＶＴＲ本体回路から図７Ａに示
すような情報（Ａ〜Ｄ、Ｇ〜Ｓ、ＣＤ、Ｅ、Ｆ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ、Ｊ、・・・・。夫々１水平期間のデー
タを示し、説明の便宜上実際のライン数より少なく示
す）が入力端子２及びＡ−Ｄコンバータ２を介してメモ
リ３に供給され、これと共に、入力端子４を介して図示
しないＶＴＲ本体回路から図７Ｂに示すようなアドレス
リセット信号、並びに入力端子５を介して図７Ｃに示す
ようなヘッドセレクト信号が夫々ジョグプロセス回路６
供給されると、ジョグプロセス回路６は図７Ｄに示すよ
うなライトインヒビット信号を得、これをメモリ３のア
ドレス発生回路に供給する。

【００２２】また、この図７Ａに示すように、最初のフ
ィールドにおいて、図７Ｃのヘッドセレクト信号が示す
ように、ヘッドが「遅れ」位相のヘッドから「進み」位
相のヘッドに切り換わるので、入力信号は「Ａ、Ｂ、
Ｃ、Ｄ、Ｇ」となり、本来あるはずの「Ｅ、Ｆ」が供給
されない。

【００２３】そして次のフィールドにおいて、図７Ｃの
ヘッドセレクト信号が示すように、ヘッドが「進み」位
相のヘッドから「遅れ」位相のヘッドに切り換わるの
で、入力情報が「Ｅ、Ｆ、Ｅ、Ｆ」と２回供給される。
尚、「進み」位相のヘッドに切り換わっていることをハ
イレベル“１”で表し、「遅れ」位相のヘッドに切り換
わっていることをローレベル“０”で表している。

【００２４】もし、このまま図７Ａに示す入力データを
図１に示したＤ−Ａコンバータ７でアナログ信号にした
後に出力端子８を介して例えばテレビジョンモニタに供
給し、その管面上に画像として映出し、この画像を見た
場合、あたかも画像が振動しているように見えてしま
う。

【００２５】従って、図１において説明したように、メ
モリ３に入力データを書き込むときに、以下に説明する
ような各種操作を行う。

【００２６】さて、図７Ｃに示すヘッドセレクト信号の
変化が多くなることによって図７Ｄに示すライトインヒ
ビット信号がアクティブとなる回数が増加する。このと
き図７Ｅに示すように、ライトインヒビット信号がハイ
レベル“１”となっている期間のデータ「Ａ、Ｂ」はメ
モリに書き込まれず、また、これによってデータ「Ｓ」
のあと２ライン分が何もない状態となり、更に次のフィ
ールドにおいては、ライトインヒビット信号がハイレベ
ル“１”となっている期間のデータ「Ｅ、Ｆ、Ｇ、Ｈ」
は書き込まれず、これによって「Ｉ、Ｊ、・・・・」以
下のデータが書き込まれる。

【００２７】図７Ｅ及び図７Ｂから分かるように、この
メモリ３に対する書き込みの操作によって図７Ｂに示す
最初のフィールドにおいて、アドレスリセット信号がハ
イレベル“１”となったところからも、次のフィールド
においてアドレスリセット信号がハイレベル“１”とな
ったところからもメモリ３から出力されるデータは何れ
も「Ｃ、Ｄ」であり、即ち、各フィールドの最初の数ラ
インを揃えることができ、これによって画像が振動して
いるように見えることはない。

【００２８】このことを図８のタイミングチャートを参
照して説明する。先ず、入力端子１を介して図示しない
ＶＴＲ本体回路からの入力映像信号がＡ−Ｄコンバータ
２に供給され、この入力映像信号がこのＡ−Ｄコンバー
タ２によってディジタルデータになされ、この後メモリ
３に供給される。

【００２９】一方ジョグプロセス回路６には入力端子４
を介して図８Ｂに示す如きヘッドセレクト信号が供給さ
れ、図７で説明したアドレスリセット信号に基いて図８
Ｃに示す如きライトインヒビット信号を発生する。

【００３０】そしてこのライトインヒビット信号によっ
て図７で説明したようにメモリのディジタルデータを書
き込み、この後Ｄ−Ａコンバータ７でアナログ映像信号
に変換し、出力端子８を介して出力する。

【００３１】この出力信号は図８Ｄに示すように、図８
Ａに示した入力映像信号より映像部分が時間的に短いも
のとなるが、上述したように、最初のフィールドと次の
フィールドのラインを同じデータとなるようにしている
ので、出力画像を見た場合、画像が振動しているように
見えることはなくなる。

【００３２】図９は１フィールドの間に２回ヘッドが切
り換えられた場合を示している。メモリ３には図９Ａに
示すような情報が入力される。

【００３３】このときジョグプロセス回路６には図９Ｂ
に示すようなアドレスリセット信号並びに図９Ｃに示す
ようなヘッドセレクト信号が夫々供給される。

【００３４】ジョグプロセス回路６はアドレスリセット
信号及びヘッドセレクト信号に基いて図９Ｄに示すよう
なライトインヒビット信号を得、これをメモリ３のアド
レス発生回路に供給する。

【００３５】図９Ｃのヘッドセレクト信号が示すよう
に、最初にヘッドが「遅れ」位相のヘッドから「進み」
位相のヘッドに切り換わっているところでは、入力情報
は「Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ」と、「Ｆ、Ｇ」が抜けて
いる。そして次にヘッドが「進み」位相のヘッドから
「遅れ」位相のヘッドに切り換わっているところでは、
入力情報は「Ｋ、Ｌ」が２回供給され、次にヘッドが
「遅れ」位相のヘッドから「進み」位相のヘッドに切り
換わっているところでは、入力情報は「・・・・Ｌ、
Ｍ、Ｎ、Ｏ、Ｒ、Ｓ、・・・・」と、「Ｐ、Ｑ」が抜け
ている。

【００３６】更に次にヘッドが「進み」位相のヘッドか
ら「遅れ」位相のヘッドに切り換わっているところで
は、「Ｃ、Ｄ」が２回供給され、次にヘッドが「遅れ」
位相のヘッドから「進み」位相のヘッドに切り換わって
いるところでは、情報は「・・・・Ｅ、Ｆ、Ｇ、Ｊ、Ｋ
・・・・」と、「Ｈ、Ｉ」が抜けている。

【００３７】更に次にヘッドが「進み」位相のヘッドか
ら「遅れ」位相のヘッドに切り換わっているところで
は、「Ｍ、Ｎ」が２回供給され、次にヘッドが「遅れ」
位相から「進み」位相に切り換わっているところでは、
「・・・・Ｏ、Ｐ、Ｑ、Ｔ・・・・」と、「Ｒ、Ｓ」が
抜けている。

【００３８】ところで、上述と同様にこの入力のままで
出力すると、図９Ｂに示すアドレスリセット信号が最初
にハイレベル“１”となったところでは入力情報は、
「Ａ、Ｂ、・・・・」と始まり、次にアドレスリセット
信号がハイレベル“１”となったところでは、入力情報
は、「Ｃ、Ｄ・・・・」と始まるので、画像が振動して
いるように見えることになる。

【００３９】しかしながら、図９Ａに示す情報の内、
「Ａ、Ｂ」は図９Ｄに示すライトインヒビット信号がハ
イレベル“１”となっているのでメモリ３に書き込まれ
ず、図９Ｄに示すように「Ｃ、Ｄ、Ｅ、Ｈ、Ｉ、Ｊ、
Ｋ、Ｌ」が書き込まれる。

【００４０】そしてこの次にライトインヒビット信号が
ハイレベル“１”となっている期間に対応する情報
「Ｋ、Ｌ、Ｍ、Ｎ」はメモリ３に書き込まれず、この情
報「Ｋ、Ｌ、Ｍ、Ｎ」の次の情報「Ｏ、Ｒ、Ｓ、Ｔ」が
書き込まれる。そして図９Ｅに示すように、この情報の
後は、メモリ３には、次にメモリ３にアドレスリセット
信号が供給されるまで何も書き込まれない。

【００４１】さて、図９Ｂに示すように、次のアドレス
リセット信号がメモリ３のアドレス発生回路に供給され
ると、先ず「Ｃ、Ｄ」がメモリ３に記憶され、次にライ
トインヒビット信号がハイレベル“１”となるので、こ
の期間に対応する情報「Ｃ、Ｄ、Ｅ、Ｆ」はメモリ３に
書き込まれず、この情報の次の情報「Ｇ、Ｊ、Ｋ、Ｌ、
Ｍ、Ｎ」が書き込まれる。

【００４２】更に次にライトインヒビット信号がハイレ
ベル“１”となっている期間に対応する情報「Ｍ、Ｎ、
Ｏ、Ｐ」はメモリ３に書き込まれず、この情報の次の情
報「Ｑ、Ｔ」が書き込まれる。

【００４３】そして図９Ｅに示すように、この情報の後
は、メモリ３には、次にメモリ３にアドレスリセット信
号が供給されるまで何も書き込まれない。

【００４４】そして、図９Ｂに示すように、次のアドレ
スリセット信号がメモリ３のアドレス発生回路に供給さ
れると、先ず「Ｃ、Ｄ」がメモリ３に記憶され、以下同
様にして順次情報が操作されてメモリ３に書き込まれ
る。

【００４５】そして図９Ｅに示す如きメモリ３に書き込
まれた情報をＤ−Ａコンバータ７でアナログ信号に変換
し出力端子８を介してテレビジョンモニタに供給し、そ
の管面上に画像として映出すると、図９Ｂ及び図９Ｅか
ら明らかなように、フィールドの最初のラインを同一の
ものとすることができ、映像部分が短くはなってはいる
ものの、画像が振動しているように見えることはない。

【００４６】

【発明が解決しようとする課題】ところで、上述の場
合、画像が振動しているように見えないようにすること
ができても、映像部分を短くした分だけ、テレビジョン
モニタの管面上において画像が上部によってしまうとい
う不都合があった。

【００４７】本発明はかかる点に鑑みてなされたもの
で、テレビジョンモニタの管面上に映出した画像が振動
して見えないようにすると共に、１フィールド分の映像
部分を本来の長さで映出し、安定した画像を出力するこ
とのできる再生装置を提案しようとするものである。

【００４８】

【課題を解決するための手段】本発明は、１８０度の対
向位置に位置しない複数の回転ヘッドを用いて可変速再
生を行うようにした再生装置において、再生した再生信
号を記憶する記憶手段１２と、複数の回転ヘッドの配置
により生じる再生信号の位相ずれを、基準とする再生信
号の位相に合致させる制御手段１４、１５とを有するも
のである。

【００４９】更に本発明は上述において、制御手段１
４、１５が複数の回転ヘッドの配置により生じる再生信
号の位相ずれを、基準とする再生信号の位相に合致させ
るために記憶手段１２の水平方向のアドレス操作を行う
ようにしたものである。

【００５０】更に本発明は上述において、制御手段１
４、１５が複数の回転ヘッドの配置により生じる再生信
号の位相ずれを、基準とする再生信号の位相に合致させ
るために再生信号の間引きを行うようにしたものであ
る。

【００５１】更に本発明は上述において、基準となる再
生信号が他の再生信号に対して位相が進んでいるもので
ある。

【００５２】更に本発明は上述において、制御手段を、
記憶手段１２に書き込みアドレス信号を供給するアドレ
ス発生手段１５と、少なくとも複数の回転ヘッドを切り
換える切り換え信号に基いてアドレス発生手段１５が発
生する書き込みアドレス信号を操作して、再生信号の遅
れに応じて書き込みアドレスの歩進を停止、または再生
信号の進みに応じて書き込みアドレスの先送りを行う制
御手段１４で構成したものである。

【００５３】更に本発明は上述において、制御手段を、
記憶手段１２に読み出しアドレス信号を供給するアドレ
ス発生手段１５と、少なくとも複数の回転ヘッドを切り
換える切り換え信号に基いてアドレス発生手段１５が発
生する読み出しアドレス信号を操作して、再生信号の遅
れに応じて読み出しアドレスの歩進を停止、または、再
生信号の進みに応じて読み出しアドレスの先送りを行う
制御手段１４とで構成したものである。

【００５４】

【作用】本発明の構成によれば、再生した再生信号を記
憶手段１２で記憶し、制御手段１４、１５によって複数
の回転ヘッドの配置により生じる再生信号の位相ずれ
を、基準とする再生信号の位相に合致させる。

【００５５】更に上述において本発明の構成によれば、
制御手段１４、１５が複数の回転ヘッドの配置により生
じる再生信号の位相ずれを、基準とする再生信号の位相
に合致させるために記憶手段１２の水平方向のアドレス
操作を行う。

【００５６】更に上述において本発明の構成によれば、
制御手段１４、１５が複数の回転ヘッドの配置により生
じる再生信号の位相ずれを、基準とする再生信号の位相
に合致させるために再生信号の間引きを行う。

【００５７】更に上述において本発明の構成によれば、
他の再生信号に対して位相が進んでいるものを基準とな
る再生信号にし、複数の回転ヘッドの配置により生じる
再生信号の位相ずれを、基準とする再生信号の位相に合
致させる。

【００５８】更に上述において本発明の構成によれば、
アドレス発生手段１５により、記憶手段に書き込みアド
レス信号を供給すると共に、制御手段１４によって、少
なくとも複数の回転ヘッドを切り換える切り換え信号に
基いてアドレス発生手段１５が発生する書き込みアドレ
ス信号を操作して、再生信号の遅れに応じて書き込みア
ドレスの歩進を停止、または再生信号の進みに応じて書
き込みアドレスの先送りを行う。

【００５９】更に上述において本発明の構成によれば、
アドレス発生手段１５により、記憶手段１２に読み出し
アドレス信号を供給すると共に、制御手段１４によっ
て、少なくとも複数の回転ヘッドを切り換える切り換え
信号に基いてアドレス発生手段１５が発生する読み出し
アドレス信号を操作して、再生信号の遅れに応じて読み
出しアドレスの歩進を停止、または、再生信号の進みに
応じて読み出しアドレスの先送りを行う。

【００６０】

【実施例】以下に、図１を参照して本発明再生装置の一
実施例について詳細に説明する。

【００６１】この図１において、１０は図示しないＶＴ
Ｒ本体回路からのアナログ再生信号が供給される入力端
子で、この入力端子１０を介して供給されるアナログ再
生信号をＡ−Ｄコンバータ１１でディジタル再生信号に
変換し、この後メモリ１２に供給する。

【００６２】このメモリ１２は例えば書き込み及び読み
出しアドレスを発生するアドレス発生回路を含み、後述
するジョグプロセス回路１４からのライトインヒビット
信号及びアドレス歩進信号に基いて書き込み時のアドレ
スの歩進（インクリメント）を行う。

【００６３】ここで、このメモリ１２は例えばＦＩＦＯ
（ファースト・イン・ファースト・アウト）でもフィー
ルドメモリでも良い。

【００６４】１５はメモリコントローラで、図示しない
ＶＴＲの再生モードに基いて水平及び垂直アドレスリセ
ット信号を得、垂直アドレスリセット信号をメモリ１２
及びジョグプロセス回路１４に夫々供給し、水平アドレ
スリセット信号をメモリ１２に供給する。

【００６５】ジョグプロセス回路１４は入力端子１３を
介して図示しないＶＴＲ本体回路から供給されるヘッド
セレクト信号及びメモリコントローラ１５から供給され
る垂直アドレスリセット信号に基いてライトインヒビッ
ト信号及びアドレス歩進信号を夫々生成し、生成したラ
イトインヒビット信号及びアドレス歩進信号をメモリ１
２に夫々供給する。

【００６６】また、１６はＤ−Ａコンバータで、メモリ
１２から読み出されたデータをアナログ信号に変換す
る。このＤ−Ａコンバータ１６の出力は出力端子１７を
介して図示しないテレビジョンモニタに供給され、その
管面に画像として映出される。

【００６７】ここで、ライトインヒビット信号は、遅れ
位相の信号を進み位相の信号に合わせてメモリ１２に書
き込むため、メモリコントローラ１５によるアドレスリ
セットを禁止してメモリ１２のアドレスを歩進（インク
リメント）させないようにする位相差分だけの信号であ
り、また、アドレス歩進信号は、ライトインヒビット信
号による位相補正によりメモリ１２の本来の位置に書き
込むことのできなくなった進み位相の信号を正しいアド
レスに書き込むため、強制的にアドレスを位相差分だけ
歩進（インクリメント）させる信号である。

【００６８】また、ヘッドセレクト信号は、図示しない
ＶＴＲ本体回路の回転ヘッドに対応する１対の再生アン
プの出力のレベルを比較して得る信号で、１対の回転ヘ
ッドからの再生信号の内、再生レベルの大きいほうを選
択するための信号である。

【００６９】また、垂直アドレスリセット信号は、記録
された映像信号の垂直同期信号に対応する回転位相の位
置、即ち、１フィールドに対応する信号で、メモリ３の
アドレス発生回路をリセットするためのものである。

【００７０】次に図２を参照して図１に示した再生系の
高速可変速再生時の動作を説明する。

【００７１】遅れ位相と進み位相の差はこの場合２ライ
ンに設定してあり、アルファベット１ブロック分が１ラ
インに相当するものとする。入力されているデータは遅
れ位相基準で順に「Ａ、Ｂ、Ｃ、・・・・」となってお
り、アドレスリセット毎に「Ａ」から始まるものとす
る。また、本来１画面のライン数は２６２／２６３また
は３１２／３１３である（これ以外も考え得る）が、説
明の都合上簡略化して図示及びその説明を行う。

【００７２】図示しないＶＴＲ本体回路から図２Ａに示
すような情報（Ａ〜Ｄ、Ｇ〜Ｓ、ＣＤ、Ｅ、Ｆ、Ｅ、
Ｆ、Ｇ、Ｈ、Ｉ、Ｊ、・・・・）が入力端子１０及びＡ
−Ｄコンバータ１１を介してメモリ１２に供給され、こ
れと共に、メモリコントローラ１５から図２Ｂに示すよ
うな垂直アドレスリセット信号、並びに入力端子１３を
介して図２Ｃに示すようなヘッドセレクト信号が夫々ジ
ョグプロセス回路１４に供給されると、ジョグプロセス
回路１４は図２Ｄに示すようなライトインヒビット信
号、並びに、図２Ｅに示すようなアドレス歩進信号を
得、これをメモリ１２のアドレス発生回路に供給する。

【００７３】また、この図２Ａに示すように、最初のフ
ィールドにおいて、図２Ｃのヘッドセレクト信号が示す
ように、ヘッドが「遅れ」位相のヘッドから「進み」位
相のヘッドに切り換わるので、入力信号は「Ａ、Ｂ、
Ｃ、Ｄ、Ｇ」となり、本来あるはずの「Ｅ、Ｆ」が供給
されない。

【００７４】そして次のフィールドにおいて、図２Ｃの
ヘッドセレクト信号が示すように、ヘッドが「進み」位
相のヘッドから「遅れ」位相のヘッドに切り換わるの
で、入力情報が「Ｅ、Ｆ、Ｅ、Ｆ」と２回供給される。
尚、「進み」位相のヘッドに切り換わっていることをハ
イレベル“１”で表し、「遅れ」位相のヘッドに切り換
わっていることをローレベル“０”で表している。

【００７５】もし、このまま図２Ａに示す入力データを
図１に示したＤ−Ａコンバータ１６でアナログ信号にし
た後に出力端子１７を介して例えばテレビジョンモニタ
に供給し、その管面上に画像として映出し、この画像を
見た場合、あたかも画像が振動しているように見えてし
まう。

【００７６】従って、図１において説明したように、メ
モリ１２に入力データを書き込むときに、以下に説明す
るような各種操作を行う。

【００７７】さて、図２Ｃに示すヘッドセレクト信号の
変化が多くなることによって図２Ｄに示すライトインヒ
ビット信号がアクティブとなる回数が増加する。このと
き図２Ｄに示すように、ライトインヒビット信号がハイ
レベル“１”となっている期間のデータ「Ａ、Ｂ」は水
平アドレスが歩進しないので、メモリに書き込まれな
い。このままでメモリ１２から読み出すと最初の画面の
ブロック「Ｇ」以降が２ライン分上によってしまい、画
像が振動しているように見えてしまう。

【００７８】そこで、最初のデータを書き込んでいると
きに、進み位相への切り換わりが生じた場合は、図２Ｅ
に示すアドレス歩進信号をメモリコントローラ１５から
の水平アドレスリセット信号に加え、ブロック「Ｇ」を
書き始めるアドレスを下げるようにする。

【００７９】即ち、図２Ｆに示すように、最初の画面の
アドレスが“２”から“３”に歩進する際に図２Ｆに示
すアドレス歩進信号をメモリコントローラ１５からの水
平アドレスリセット信号に加えることによってアドレス
を“２”から“５”にする。

【００８０】この簡単な操作だけでメモリ１２には必ず
同じアドレスのエリアに書き込まれるべきデータが取り
込まれることになるので、可変速時のいわゆる画像のが
たつき（振動）を抑制することはできる。従って、位相
の切り換わる点が１つの画像の中に多く存在しても画像
を縮めることがなく、これによって高速の可変速再生に
も対応することができる。

【００８１】次のフィールドにおいては、ヘッドが「進
み」位相のヘッドから「遅れ」位相のヘッドに切り換わ
るので、データ「Ｅ、Ｆ」が２回供給されるが、ライト
インヒビット信号がハイレベル“１”となっている期間
は水平アドレスが歩進しないので、メモリ１２にデータ
「Ｅ、Ｆ、Ｇ、Ｈ」は書き込まれない。そして、データ
「Ｅ、Ｆ」の後にはデータ「Ｉ、Ｊ、・・・・」が書き
込まれる。

【００８２】図３は１フィールドの間に２回ヘッドが切
り換えられた場合を示している。メモリ１２には図３Ａ
に示すようなデータが入力される。

【００８３】このときジョグプロセス回路１４には図３
Ｂに示すような垂直アドレスリセット信号並びに図３Ｃ
に示すようなヘッドセレクト信号が夫々供給される。

【００８４】ジョグプロセス回路１４は垂直アドレスリ
セット信号及びヘッドセレクト信号に基いて図３Ｄに示
すようなライトインヒビット信号を得、これをメモリ１
２のアドレス発生回路に供給すると共に、ヘッドセレク
ト信号が示すヘッドの切り換えの時点にアクティブとな
るアドレス歩進信号を発生し、このアドレス歩進信号を
メモリコントローラ１５からの水平アドレスリセット信
号に加える。

【００８５】図３Ｃのヘッドセレクト信号が示すよう
に、最初にヘッドが「遅れ」位相のヘッドから「進み」
位相のヘッドに切り換わっているところでは、入力情報
は「Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｈ」と、「Ｆ、Ｇ」が抜けて
いる。

【００８６】しかしながら、図３Ｄに示すライトインヒ
ビット信号がハイレベル“１”の期間は水平アドレスが
歩進しないので、この期間に対応する入力情報「Ａ、
Ｂ」はメモリ１２に書き込まれず、次の情報「Ｃ、Ｄ、
Ｅ」が書き込まれる。

【００８７】また、図３Ｅに示すアドレス歩進信号が図
３Ｄに示す水平アドレスリセット信号に加算されるの
で、図２の場合と同様に入力情報「Ｃ、Ｄ、Ｅ」がメモ
リ１２に書き込まれた後は、図３Ｆに示すようにアドレ
スが２ライン分歩進され、３ライン目のアドレスから入
力情報「Ｈ、Ｉ、Ｊ、Ｋ、・・・・」のように書き込ま
れる。

【００８８】次にヘッドが「進み」位相のヘッドから
「遅れ」位相のヘッドに切り換わっているところでは、
入力情報は「Ｋ、Ｌ」が２回供給されるが、図３Ｄに示
すライトインヒビット信号がハイレベル“１”の期間に
は水平アドレスが歩進しないので、この期間に対応する
入力情報「Ｋ、Ｌ」はメモリ１２に書き込まれず、次の
情報「Ｍ、Ｎ、Ｏ」が書き込まれる。

【００８９】次にヘッドが「遅れ」位相のヘッドから
「進み」位相のヘッドに切り換わっているところでは、
入力情報は「・・・・Ｌ、Ｍ、Ｎ、Ｏ、Ｒ、Ｓ、・・・
・」と、「Ｐ、Ｑ」が抜けている。ここでは、図３Ｅに
示すアドレス歩進信号が図３Ｄに示す水平アドレスリセ
ット信号に加算されるので、図２の場合と同様に入力情
報「Ｍ、Ｎ、Ｏ」がメモリ１２に書き込まれた後は、図
３Ｆに示すようにアドレスが２ライン分歩進され、３ラ
イン目のアドレスから入力情報「Ｒ、Ｓ、Ｔ、Ｃ・・・
・」のように書き込まれる。

【００９０】次にヘッドが「進み」位相のヘッドから
「遅れ」位相のヘッドに切り換わっているところでは、
「Ｃ、Ｄ」が２回供給されるが、図３Ｄに示すライトイ
ンヒビット信号がハイレベル“１”の期間は水平アドレ
スが歩進しないので、この期間に対応する入力情報
「Ｃ、Ｄ」はメモリ１２に書き込まれず、次の情報
「Ｅ、Ｆ、Ｇ」が書き込まれる。

【００９１】次にヘッドが「遅れ」位相のヘッドから
「進み」位相のヘッドに切り換わっているところでは、
入力情報は「・・・・Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｊ、・・・
・」と、「Ｈ、Ｉ」が抜けている。ここでは、図３Ｅに
示すアドレス歩進信号が図３Ｄに示す水平アドレスリセ
ット信号に加算されるので、図２の場合と同様に入力情
報「Ｅ、Ｆ、Ｇ」がメモリ１２に書き込まれた後は、図
３Ｆに示すようにアドレスが２ライン分歩進され、３ラ
イン目のアドレスから入力情報「Ｊ、Ｋ、Ｌ、Ｍ・・・
・」のように書き込まれる。

【００９２】次にヘッドが「進み」位相のヘッドから
「遅れ」位相のヘッドに切り換わっているところでは、
「Ｍ、Ｎ」が２回供給されるが、図３Ｄに示すライトイ
ンヒビット信号がハイレベル“１”の期間は水平アドレ
スが歩進しないので、この期間に対応する入力情報
「Ｍ、Ｎ」はメモリ１２に書き込まれず、次の情報
「Ｏ、Ｐ、Ｑ」が書き込まれる。

【００９３】次にヘッドが「遅れ」位相のヘッドから
「進み」位相のヘッドに切り換わっているところでは、
入力情報は「・・・・Ｍ、Ｎ、Ｏ、Ｐ、Ｑ、Ｔ、・・・
・」と、「Ｒ、Ｓ」が抜けている。ここでは、図３Ｅに
示すアドレス歩進信号が図３Ｄに示す水平アドレスリセ
ット信号に加算されるので、図２の場合と同様に入力情
報「Ｏ、Ｐ、Ｑ」がメモリ１２に書き込まれた後は、図
３Ｆに示すようにアドレスが２ライン分歩進され、３ラ
イン目のアドレスから入力情報「Ｔ、Ｃ、Ｄ、・・・
・」のように書き込まれる。そして、以下同様にして順
次情報が操作されてメモリ１２に書き込まれる。

【００９４】そして図１に示したメモリ１２に書き込ま
れた情報をＤ−Ａコンバータ１６でアナログ信号に変換
し出力端子１７を介してテレビジョンモニタに供給し、
その管面上に画像として映出すると、図３Ｂ及びＦから
明らかなように、フィールドの最初のラインを同一のも
のとすることができ、しかもアドレス歩進信号によって
アドレスを歩進して情報を書き込むようにしているの
で、映像部分の長さを元のままとでき、画像が振動して
いるように見えないようにできると共に、映像部分が管
面上において上方によることはない。

【００９５】次の図４を参照して他の実施例について説
明する。この図４において図１と対応する部分には同一
符号を付しその詳細説明を省略する。

【００９６】この図４においては、図１に示した回路と
同様に、図示しないＶＴＲ本体からの再生信号をＡ−Ｄ
コンバータ１１でディジタルデータにし、このディジタ
ルデータをメモリ１２に書き込む。

【００９７】このとき、メモリコントローラ１５はメモ
リ１２に対して書き込み・読み出し垂直アドレスリセッ
ト信号、書き込み水平アドレスリセット信号及び読み出
し水平アドレスリセット信号を夫々供給する。

【００９８】また、ジョグプロセス回路１４はメモリコ
ントローラ１５からの書き込み・読み出し垂直アドレス
リセット信号及び入力端子１３を介して図示しないＶＴ
Ｒ本体から供給されるヘッドセレクト信号に基いてライ
トインヒビット信号及びリードインヒビット信号を得、
これらを例えばメモリ１２のアドレス発生回路に夫々供
給する。

【００９９】即ち、この例においては、上述した書き込
み時のメモリ１２の操作に加え、読み出し側のアドレス
の歩進をリードインヒビット信号で停止させ、これによ
って読み出しを「ウエイト」させることによって出力画
像を安定させるようにしている。但し、この場合、書き
込みと読み出しを同期させて行うことが望ましく、非同
期で行うようにした場合、リードインヒビット信号の位
相合わせが必要となる。

【０１００】次に、図５を参照して図４に示した回路の
動作を説明する。

【０１０１】先ず、入力情報の書き込みについて説明す
ると、図５Ａに示すように、入力情報が「Ａ、Ｂ、・・
・・」と供給され、このとき図５Ｄに示すライトインヒ
ビット信号が“１”となっている期間に対応する情報
「Ａ、Ｂ」はメモリ１２に書き込まれない。

【０１０２】そして図５Ｃに示すように、ヘッドが「遅
れ」位相のヘッドから「進み」位相のヘッドに切り換わ
る部分においては、情報「Ｃ、Ｄ」が書き込まれている
アドレスの次のアドレスから「Ｇ、Ｈ、Ｉ、・・・・
Ｓ」のように情報がメモリ１２に書き込まれる。

【０１０３】次に図５Ｂに示す書き込み・読み出し垂直
アドレスリセット信号がハイレベル“１”となるとメモ
リ１２の図示しないアドレス発生回路がリセットされ、
入力情報「Ｃ」から順にメモリ１２に書き込まれるが、
ヘッドが「進み」位相のヘッドから「遅れ」位相のヘッ
ドに切り換わる部分では、図５Ａに示すように、「Ｅ、
Ｆ」が２回も供給される。

【０１０４】しかしながら、図５Ｄに示すライトインヒ
ビット信号がハイレベル“１”となっている期間は水平
アドレスは歩進しないので、この期間に対応する情報
「Ｅ、Ｆ」はメモリ１２に書き込まれないので、図５Ｅ
に示すように、次の入力情報「Ｇ、Ｈ、Ｉ、・・・・」
が書き込まれる。

【０１０５】図５Ｅに示すように、上述したメモリ１２
に対する書き込み操作によって、最初のフィールドの先
頭と次のフィールドの先頭に対応するメモリ１２のアド
レスのデータが何れも「Ｃ、Ｄ」とでき、また、同じデ
ータが２回供給されてもそのままアドレスがインクリメ
ントされてメモリ１２にだぶって書き込まれることがな
い。

【０１０６】次に、読み出しのときの動作について説明
する。

【０１０７】図５Ｅのようにメモリ１２に書き込まれた
データは順次メモリ１２のアドレス発生回路からのアド
レス信号によって読み出されるが、メモリコントローラ
１５からのリードインヒビット信号（図５Ｆ）がハイレ
ベル“１”となっている期間においては読み出しアドレ
スが歩進しないので、図５Ｇに示すように、データ
「Ｇ」が１回読み出された後に更に２回読み出される。

【０１０８】従って、図５Ｅに示すメモリ１２のデータ
をそのまま読み出してテレビジョンモニタの管面上に映
出した場合よりも更に安定して画像を出力することがで
きる。

【０１０９】このように、本例においては、ヘッドが
「遅れ」位相のヘッドから「進み」位相のヘッドに切り
換わるときには、ライトインヒビット信号によってメモ
リ１２のアドレスの歩進を停止して２水平周期分の差を
補正すると共に、ヘッドが「進み」位相のヘッドから
「遅れ」位相のヘッドに切り換わるときにはアドレス歩
進信号によってアドレスを歩進して同じデータのだぶり
をなくすようにしたので、テレビジョンモニタの管面上
で画像として再生したときに、画像が上方によることが
なく、また、画像が振動して見えるようなことはない。

【０１１０】また、本例においては、ヘッドが「遅れ」
位相のヘッドから「進み」位相のヘッドに切り換わると
きには、ライトインヒビット信号によってメモリ１２の
アドレスの歩進を停止して２水平周期分の差を補正する
と共に、ヘッドが「進み」位相のヘッドから「遅れ」位
相のヘッドに切り換わるときにはラインインヒビット信
号によってアドレスを停止して同じデータのだぶりをな
くすようにし、更に読み出しのときに、リードインヒビ
ット信号によって読み出しアドレスをデータがつめられ
た分だけ停止し、同一データを複数読ませるようにした
ので、テレビジョンモニタの管面上で画像として再生し
たときに、画像が上方によることがなく、また、画像が
振動して見えるようなことはない。

【０１１１】また、一般にＶＴＲににおいては、テープ
スピードに応じて正方向変速再生時には鉛直方向に画像
が縮み、逆方向変速再生時には鉛直方向に画像が伸びる
が、この伸縮を制御する場合、速度に応じて書き込み、
読み出しの間引きを行って画面枠の大きさを制御する
が、本例においては、書き込み側のアドレスの歩進を操
作しているので、この制御に影響を及ぼすことはない。

【０１１２】尚、上述の実施例は本発明の一例であり、
本発明の要旨を逸脱しない範囲でその他様々な構成が取
り得ることは勿論である。

【０１１３】

【発明の効果】上述せる本発明によれば、再生した再生
信号を記憶手段で記憶し、制御手段によって複数の回転
ヘッドの配置により生じる再生信号の位相ずれを、基準
とする再生信号の位相に合致させるようにしたので、い
わゆる画像の振動をなくして画像を安定して映出できる
と共に、管面上において画像が上方によらないようにす
ることができる。

【０１１４】更に上述において本発明によれば、制御手
段が複数の回転ヘッドの配置により生じる再生信号の位
相ずれを、基準とする再生信号の位相に合致させるため
に記憶手段の水平方向のアドレス操作を行うようにした
ので、上述の効果に加え、簡単な回路構成とできる。

【０１１５】更に上述において本発明によれば、制御手
段が複数の回転ヘッドの配置により生じる再生信号の位
相ずれを、基準とする再生信号の位相に合致させるため
に再生信号の間引きを行うようにしたので、上述の効果
に加え、テープスピードによる画面枠の伸び縮みの制御
に影響することがない。

【０１１６】更に上述において本発明によれば、他の再
生信号に対して位相が進んでいるものを基準となる再生
信号にし、複数の回転ヘッドの配置により生じる再生信
号の位相ずれを、基準とする再生信号の位相に合致させ
るようにしたので、上述の効果に加え、テープスピード
による画面枠の伸び縮みの制御に影響することがない。

【０１１７】更に上述において本発明によれば、アドレ
ス発生手段により、記憶手段に書き込みアドレス信号を
供給すると共に、制御手段によって、少なくとも複数の
回転ヘッドを切り換える切り換え信号に基いてアドレス
発生手段が発生する書き込みアドレス信号を操作して、
再生信号の遅れに応じて書き込みアドレスの歩進を停
止、または再生信号の進みに応じて書き込みアドレスの
先送りを行うようにしたので、いわゆる画像の振動をな
くして画像を安定して映出できると共に、管面上におい
て画像が上方によらないようにすることができる。

【０１１８】更に上述において本発明によれば、アドレ
ス発生手段により、記憶手段に読み出しアドレス信号を
供給すると共に、制御手段によって、少なくとも複数の
回転ヘッドを切り換える切り換え信号に基いてアドレス
発生手段が発生する読み出しアドレス信号を操作して、
再生信号の遅れに応じて読み出しアドレスの歩進を停
止、または、再生信号の進みに応じて読み出しアドレス
の先送りを行うようにしたので、いわゆる画像の振動を
なくして画像を安定して映出できると共に、管面上にお
いて画像が上方によらないようにすることができる。

【図面の簡単な説明】

【図１】本発明再生装置の一実施例を示す構成図であ
る。

【図２】本発明再生装置の一実施例の説明に供するタイ
ミングチャートである。

【図３】本発明再生装置の一実施例の説明に供するタイ
ミングチャートである。

【図４】本発明再生装置の一実施例の他の例を示す構成
図である。

【図５】本発明再生装置の一実施例の他の例の説明に供
するタイミングチャートである。

【図６】従来の再生装置の例を示す構成図である。

【図７】従来の再生装置の例の説明に供するタイミング
チャートである。

【図８】従来の再生装置の例の説明に供するタイミング
チャートである。

【図９】従来の再生装置の例の説明に供するタイミング
チャートである。

【符号の説明】

１２ メモリ １４ ジョグプロセス回路 １５ メモリコントローラ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 １８０度の対向位置に位置しない複数の
   回転ヘッドを用いて可変速再生を行うようにした再生装
   置において、 再生した再生信号を記憶する記憶手段と、 上記複数の回転ヘッドの配置により生じる再生信号の位
   相ずれを、基準とする再生信号の位相に合致させる制御
   手段とを有することを特徴とする再生装置。
2. 【請求項２】 上記制御手段は、 上記複数の回転ヘッドの配置により生じる再生信号の位
   相ずれを、基準とする再生信号の位相に合致させるため
   に上記記憶手段の水平方向のアドレス操作を行うように
   したことを特徴とする請求項１記載の再生装置。
3. 【請求項３】 上記制御手段は、 上記複数の回転ヘッドの配置により生じる再生信号の位
   相ずれを、基準とする再生信号の位相に合致させるため
   に再生信号の間引きを行うようにしたことを特徴とする
   請求項１記載の再生装置。
4. 【請求項４】 上記基準となる再生信号は他の再生信号
   に対して位相が進んでいることを特徴とする請求項１記
   載の再生装置。
5. 【請求項５】 上記制御手段は、上記記憶手段に書き込
   みアドレス信号を供給するアドレス発生手段と、 少なくとも上記複数の回転ヘッドを切り換える切り換え
   信号に基いて上記アドレス発生手段が発生する書き込み
   アドレス信号を操作して、上記再生信号の遅れに応じて
   書き込みアドレスの歩進を停止、または上記再生信号の
   進みに応じて書き込みアドレスの先送りを行う制御手段
   から構成されることを特徴とする請求項１記載の再生装
   置。
6. 【請求項６】 上記制御手段は、 上記記憶手段に読み出しアドレス信号を供給するアドレ
   ス発生手段と、 少なくとも上記複数の回転ヘッドを切り換える切り換え
   信号に基いて上記アドレス発生手段が発生する読み出し
   アドレス信号を操作して、上記再生信号の遅れに応じて
   読み出しアドレスの歩進を停止、または、上記再生信号
   の進みに応じて読み出しアドレスの先送りを行う制御手
   段とから構成されることを特徴とする請求項１記載の再
   生装置。