JPH0612338A - Information processing system - Google Patents

Information processing system

Info

Publication number
JPH0612338A
JPH0612338A JP4189880A JP18988092A JPH0612338A JP H0612338 A JPH0612338 A JP H0612338A JP 4189880 A JP4189880 A JP 4189880A JP 18988092 A JP18988092 A JP 18988092A JP H0612338 A JPH0612338 A JP H0612338A
Authority
JP
Japan
Prior art keywords
input
test
main storage
storage device
online
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4189880A
Other languages
Japanese (ja)
Other versions
JP3012402B2 (en
Inventor
Masaharu Ejiri
雅晴 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Communication Systems Ltd
Original Assignee
NEC Communication Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Communication Systems Ltd filed Critical NEC Communication Systems Ltd
Priority to JP4189880A priority Critical patent/JP3012402B2/en
Publication of JPH0612338A publication Critical patent/JPH0612338A/en
Application granted granted Critical
Publication of JP3012402B2 publication Critical patent/JP3012402B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

PURPOSE:To test the interface with the main storage device of the other system without exerting any influence upon the on-line data transfer processing of one system of an input/output controller in the information processing system composed of double central processors, main storage devices, and input/output controllers. CONSTITUTION:On-line circuits 60 and 61 which perform on-line processes and test circuits 70 and 71 which perform test processes are provided in the input/ output controllers 30 and 31. While the input/output controller 30 of the system 0 performs the on-line processing to the main storage device 20 of its system through the on-line circuit 60, the test circuit 70 performs read/write access to the main storage device 21 of the system 1 to test the interface between its input/output controller 30 and the main storage device 21 of the other system.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】本発明は情報処理システムに関し、特に中
央処理装置,主記憶装置,入出力制御装置,これ等装置
を共通接続するバスからなる系が二重化された構成の情
報処理システムに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing system, and more particularly to an information processing system having a dual system including a central processing unit, a main storage unit, an input / output control unit, and a bus commonly connecting these units. .

【0002】[0002]

【従来技術】この様な二重化システムにおいては、オン
ライン動作系の入出力制御装置と、オンライン非動作系
の主記憶装置との間の動作テストを行うには以下の2つ
の方法がある。
2. Description of the Related Art In such a duplex system, there are the following two methods for carrying out an operation test between an online operating system input / output control device and an online non-operating main memory device.

【0003】(1)オンライン非動作系の中央処理装置
からオンライン動作系の入出力制御装置内のレジスタに
対して入出力を行い、バスの接続状態のみの確認を行う
方法。
(1) A method of inputting / outputting from a central processing unit of an online non-operating system to / from a register in an input / output control unit of an online operating system and confirming only a bus connection state.

【0004】(2)オンライン動作を一時的に中断し、
オンライン非動作系の中央処理装置からの指示により、
入出力制御装置が入出力データのリードライトをオンラ
イン非動作系の主記憶装置に対して行う方法。
(2) Temporarily suspending the online operation,
By the instruction from the central processing unit of the online non-operation system,
A method in which an input / output control device performs read / write of input / output data to a main storage device of an online non-operation system.

【0005】上記の(1)の方法では、オンライン動作
系の入出力制御装置がバスマスタとなってオンライン非
動作系の主記憶装置に対してデータ転送動作の確認がで
きないという欠点がある。
The above method (1) has a drawback that the input / output control unit of the online operation system becomes the bus master and cannot confirm the data transfer operation with respect to the main storage device of the online non-operation system.

【0006】上記(2)の方法では、オンライン動作を
中断して停止させる必要があり、テスト中に無応答等の
障害が発生した場合には、オンライン停止時間が長くな
り、システムダウンにつながる恐れがあり、システムの
信頼性が低下するという欠点がある。
In the above method (2), it is necessary to suspend and stop the online operation, and if a failure such as no response occurs during the test, the online stop time becomes long and the system may be down. However, there is a drawback that the reliability of the system is reduced.

【0007】また、テストを何等行わない方法も考えら
れるが、この場合には、正常性の確認が行われていない
装置をシステム中に組込むことになって、無応答障害等
が発生した場合、これまたオンライン停止時間が長くな
り、システムダウンにつながる恐れがあってやはりシス
テムの信頼性の低下を招来するという欠点がある。
A method of not performing any test is also conceivable. In this case, however, when a device which has not been checked for normality is incorporated into the system and a non-responsive fault occurs, In addition, there is a drawback in that the online stoppage time becomes long, which may lead to a system down, which also lowers the reliability of the system.

【0008】[0008]

【発明の目的】そこで、本発明はこの様な従来技術の欠
点を解消すべくなされたものであって、その目的とする
ところは、自系のオンライン動作に対して何等影響を与
えることなく他系の主記憶装置と自系の入出力制御装置
との間のインタフェース動作テストが可能となるように
した情報処理システムを提供することにある。
SUMMARY OF THE INVENTION Therefore, the present invention has been made to solve the above-mentioned drawbacks of the prior art, and the purpose of the present invention is to have no influence on the online operation of its own system. An object of the present invention is to provide an information processing system capable of performing an interface operation test between a main storage device of a system and an input / output control device of its own system.

【0009】[0009]

【発明の構成】本発明によれば、第1の中央処理装置,
第1の主記憶装置,第1の入出力装置,これ等各装置が
共通接続された第1のバスからなる第1の系と、第2の
中央処理装置,第2の主記憶装置,第2の入出力装置,
これ等各装置が共通接続された第2のバスからなる第2
の系とを有する二重化構成の情報処理システムであっ
て、前記第1及び第2の入出力制御装置の各々は、自系
及び他系の両主記憶装置に対して夫々オンラインアクセ
ス自在なオンライン手段と、自系及び他系の両主記憶装
置に対して夫々テストアクセス自在なテスト手段とを含
み、前記オンライン手段による自系の主記憶装置に対す
るアクセス中に、前記テスト手段により他系の主記憶装
置に対するテストアクセスをなすようにしたことを特徴
とする情報処理システムが得られる。
According to the present invention, a first central processing unit,
A first system comprising a first main memory, a first input / output device, a first bus to which these devices are commonly connected, a second central processing unit, a second main memory, 2 I / O devices,
A second bus composed of a second bus to which these devices are commonly connected.
And an information processing system having a dual configuration, wherein each of the first and second input / output control devices is capable of online access to both main storage devices of its own system and other systems. And a test means capable of performing test access to both the main memory device of the own system and the main memory device of the other system, and while the online memory accesses the main memory device of the own system, the main memory of the other system is stored by the test means. An information processing system is obtained which is characterized in that a test access to a device is made.

【0010】[0010]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0011】図1は本実施例のブロック図である。第1
の系の中央処理装置(CPU)10は、主記憶装置(M
M)20と入出力制御装置(BIU)30とバス40で
共通接続されている。バス40は第2の系の入出力制御
装置(BIU)31に接続されており、第1の系の入出
力制御装置30は入出力装置(IO)50と接続されて
いる。
FIG. 1 is a block diagram of this embodiment. First
The central processing unit (CPU) 10 of the system
M) 20, input / output control unit (BIU) 30, and bus 40 are commonly connected. The bus 40 is connected to the input / output control device (BIU) 31 of the second system, and the input / output control device 30 of the first system is connected to the input / output device (IO) 50.

【0012】同様に第2の系の中央処理装置11は、主
記憶装置21と入出力制御装置31とバス41で共通接
続されている。バス41は第1の系の入出力制御装置3
0に接続され、第2の系の入出力制御装置31は入出力
装置51と接続されている。
Similarly, the central processing unit 11 of the second system is commonly connected to the main storage device 21, the input / output control device 31 and the bus 41. The bus 41 is the input / output control device 3 of the first system.
0, and the input / output control device 31 of the second system is connected to the input / output device 51.

【0013】いま、第1の系を0系と呼び、第2の系を
1系と呼ぶことにする。0系の入出力制御装置30内に
は、オンライン処理を行う回路(ONL)60と、入出
力制御装置30と他系主記憶装置21との間のテストを
行うテスト回路(TEST)70とが設けられている。
同様に1系の入出力制御装置31内には、オンライン処
理を行う回路61と、入出力制御装置31と他系主記憶
装置20との間のテストを行うテスト回路71とが設け
られている。
Now, the first system will be called the 0 system, and the second system will be called the 1 system. In the 0-system input / output control device 30, a circuit (ONL) 60 for performing online processing and a test circuit (TEST) 70 for performing a test between the input / output control device 30 and the main memory 21 of the other system are provided. It is provided.
Similarly, in the 1-system input / output control device 31, a circuit 61 that performs online processing and a test circuit 71 that performs a test between the input / output control device 31 and the main memory device 20 of another system are provided. .

【0014】図2は0系のシステムと1系のシステム両
方の装置がすべて正常であることが確認できているとき
の0系の入出力制御装置30からの主記憶装置へのアク
セスを示す概念図である。本アクセス動作をオンライン
動作と呼ぶ。
FIG. 2 is a concept showing access to the main storage device from the 0-system input / output control device 30 when it is confirmed that all the devices of both the 0-system system and the 1-system system are normal. It is a figure. This access operation is called an online operation.

【0015】0系の入出力制御装置30内のオンライン
処理を行う回路60の働きにより、この入出力制御装置
30はバス40とバス41とのバスマスタとなり、バス
40とバス41とを介して両系の主記憶装置20と主記
憶装置21とに対してライトアクセスを行い、データを
書込む。同様にバス40とバス41とを介して両系の主
記憶装置20と主記憶装置21とに対してリードアクセ
スを行い、データを読出している。このことにより両系
の主記憶を常に同じ内容にしている。
The input / output control unit 30 in the 0-system input / output control unit 30 serves as a bus master of the bus 40 and the bus 41 by the function of the circuit 60 for performing online processing. Write access to the main storage device 20 and the main storage device 21 of the system to write data. Similarly, read access is performed to the main storage device 20 and the main storage device 21 of both systems via the bus 40 and the bus 41 to read data. This keeps the main memory of both systems the same.

【0016】図3は1系の装置が故障したとき、入出力
制御装置30からの主記憶装置へアクセスを示す概念図
である。このときのオンライン動作は入出力制御装置3
0からの主記憶装置20へのアクセスということにな
る。0系の入出力制御装置30内のオンライン処理を行
う回路60の働きにより、この入出力制御装置30はバ
ス40のバスマスタとなりバス40を介して0系の主記
憶装置20にデータを書込み、同じく0系の主記憶装置
20からデータを読出している。
FIG. 3 is a conceptual diagram showing access from the input / output control device 30 to the main storage device when the system 1 device fails. The online operation at this time is performed by the input / output control device 3
This means that the access from 0 to the main storage device 20 is performed. By the operation of the online processing circuit 60 in the 0-system input / output control device 30, the input / output control device 30 becomes a bus master of the bus 40, writes data to the 0-system main storage device 20 via the bus 40, and Data is read from the 0-system main storage device 20.

【0017】図4は0系の入出力制御装置30により自
系に対してオンライン処理を行いつつ同時に1系の主記
憶装置21に対してリードライトアクセス試験を行って
いるときの概念図である。
FIG. 4 is a conceptual diagram when the read / write access test is simultaneously performed on the main storage device 21 of the 1-system while the 0-system input / output control device 30 performs online processing for the self-system. .

【0018】0系の入出力制御装置30内のオンライン
処理を行う回路60の働きにより、バス40を介して主
記憶装置20のオンライン転送データの授受を行ってい
る。
The online transfer data of the main memory device 20 is exchanged via the bus 40 by the function of the circuit 60 for performing online processing in the 0-system input / output control device 30.

【0019】これと同時にテスト開始指示が生成される
と、これに応答して入出力制御装置30内のテスト回路
70が動作して、その働きにより入出力制御装置30は
バス41のバスマスタとなり、他系の主記憶装置21に
対するテスト用のリードライトアクセスが可能となる。
At the same time, when the test start instruction is generated, the test circuit 70 in the input / output control device 30 operates in response to the generation, and the operation causes the input / output control device 30 to become the bus master of the bus 41. Read / write access for testing to the main memory device 21 of the other system becomes possible.

【0020】このとき、主記憶装置21内には、予め診
断用データが格納された診断領域を設定しておき、この
診断領域に対してテスト回路70はリードアクセスを行
う。そして、その後同じくテスト回路70は主記憶装置
21内の診断領域に対して、上記診断データの反転した
データを書込むべくライトアクセスを行う。
At this time, a diagnostic area in which diagnostic data is stored is set in advance in the main storage device 21, and the test circuit 70 makes a read access to this diagnostic area. Then, after that, the test circuit 70 similarly performs a write access to the diagnostic area in the main memory device 21 in order to write the inverted data of the diagnostic data.

【0021】このとき、診断データの反転したデータを
書込むのは以下の理由による。すなわち、主記憶装置上
に診断領域を確保しておくことから、この診断領域の容
量を増大することは許されないために、診断データをこ
の領域へ再書込み(いわゆる上書き)する関係上、以前
に格納されていた診断データを反転して書込めば、診断
を行ったことが判別できることによるものである。
At this time, the reason for writing the inverted data of the diagnostic data is as follows. In other words, since the diagnostic area is secured in the main storage device, it is not allowed to increase the capacity of this diagnostic area. Therefore, because the diagnostic data is rewritten in this area (so-called overwriting), This is because it is possible to determine that a diagnosis has been made by reversing and writing the stored diagnosis data.

【0022】以上の処理により、0系でオンライン処理
を行いつつ、0系の入出力制御装置30から1系の主記
憶装置21に対して診断用データの転送テストを実施す
ることができる。正常にテストが終了すると、図2に示
した様に両系共に正常な運転状態に移行することが可能
となる。
With the above processing, it is possible to carry out the diagnostic data transfer test from the 0-system input / output control device 30 to the 1-system main storage device 21 while performing the online processing in the 0-system. When the test is completed normally, both systems can shift to a normal operating state as shown in FIG.

【0023】[0023]

【発明の効果】叙上の如く、本発明によれば、自系のオ
ンライン処理時に並行して他系のデータ転送テストを行
うことができるので、高信頼性の二重化システムを実現
することが可能となるという効果がある。
As described above, according to the present invention, since the data transfer test of the other system can be performed in parallel during the online processing of the own system, it is possible to realize a highly reliable duplex system. The effect is that

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の構成を示すシステムブロック
図である。
FIG. 1 is a system block diagram showing a configuration of an exemplary embodiment of the present invention.

【図2】両系共に正常な場合の0系の入出力制御装置3
0からの主記憶装置20,21へのアクセス態様を示す
概念図である。
FIG. 2 is an input / output control device 3 for system 0 when both systems are normal.
FIG. 3 is a conceptual diagram showing an access mode from 0 to the main storage devices 20 and 21.

【図3】1系の故障時における入出力制御装置30から
主記憶装置20へのアクセス状態を示す概念図である。
FIG. 3 is a conceptual diagram showing an access state from the input / output control device 30 to the main storage device 20 when the 1-system failure occurs.

【図4】0系の入出力制御装置30でオンライン処理を
行いつつ1系の主記憶装置21に対してテスト用のアク
セスを行う場合の概念図である。
FIG. 4 is a conceptual diagram of a case where a 0-system input / output control device 30 is performing online processing and a 1-system main storage device 21 is accessed for testing.

【符号の説明】[Explanation of symbols]

10,11 中央処理装置 20,21 主記憶装置 30,31 入出力制御装置 40,41 バス 50,51 入出力装置 60,61 オンライン回路 70,71 テスト回路 10, 11 Central processing unit 20, 21 Main storage device 30, 31 Input / output control device 40, 41 Bus 50, 51 Input / output device 60, 61 Online circuit 70, 71 Test circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1の中央処理装置,第1の主記憶装
置,第1の入出力装置,これ等各装置が共通接続された
第1のバスからなる第1の系と、第2の中央処理装置,
第2の主記憶装置,第2の入出力装置,これ等各装置が
共通接続された第2のバスからなる第2の系とを有する
二重化構成の情報処理システムであって、前記第1及び
第2の入出力制御装置の各々は、自系及び他系の両主記
憶装置に対して夫々オンラインアクセス自在なオンライ
ン手段と、自系及び他系の両主記憶装置に対して夫々テ
ストアクセス自在なテスト手段とを含み、前記オンライ
ン手段による自系の主記憶装置に対するアクセス中に、
前記テスト手段により他系の主記憶装置に対するテスト
アクセスをなすようにしたことを特徴とする情報処理シ
ステム。
1. A first system comprising a first central processing unit, a first main memory unit, a first input / output unit, a first bus to which these units are commonly connected, and a second system. Central processing unit,
A dual-structured information processing system having a second main memory device, a second input / output device, and a second system composed of a second bus to which these devices are commonly connected. Each of the second input / output control devices has online means for online access to both main memory devices of its own system and other system and test access to both main memory devices of its own system and other system. During the access to the main storage device of the own system by the online means,
An information processing system, characterized in that the test means makes a test access to a main storage device of another system.
【請求項2】 前記第1及び第2の主記憶装置の各々は
予め定められた診断用データを格納した診断領域を有
し、前記テスト手段は前記診断領域に対するリードアク
セスを行い、またこのリードされた診断用データを反転
して前記診断領域にライトアクセスするよう構成されて
いることを特徴とする請求項1記載の情報処理システ
ム。
2. The first and second main storage devices each have a diagnostic area in which predetermined diagnostic data is stored, and the test means performs read access to the diagnostic area, and this read The information processing system according to claim 1, wherein the diagnostic data is inverted to write access to the diagnostic area.
JP4189880A 1992-06-24 1992-06-24 Information processing system Expired - Lifetime JP3012402B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4189880A JP3012402B2 (en) 1992-06-24 1992-06-24 Information processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4189880A JP3012402B2 (en) 1992-06-24 1992-06-24 Information processing system

Publications (2)

Publication Number Publication Date
JPH0612338A true JPH0612338A (en) 1994-01-21
JP3012402B2 JP3012402B2 (en) 2000-02-21

Family

ID=16248729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4189880A Expired - Lifetime JP3012402B2 (en) 1992-06-24 1992-06-24 Information processing system

Country Status (1)

Country Link
JP (1) JP3012402B2 (en)

Also Published As

Publication number Publication date
JP3012402B2 (en) 2000-02-21

Similar Documents

Publication Publication Date Title
JP2001167005A (en) Method and circuit for diagnosing memory and semiconductor memory device
JP3147876B2 (en) Trace method and trace device used in multiprocessor system
JPH0612338A (en) Information processing system
JPH0122653B2 (en)
JP2626127B2 (en) Backup route test method
JPH0652067A (en) Multiport ram check control method
JPH0238969B2 (en)
JPH079636B2 (en) Bus diagnostic device
JP2001216207A (en) Dma diagnostic device, and dma diagnostic method used for the same
JPS6321217B2 (en)
JP2904266B2 (en) Memory connection controller that can cope with bus degradation
JP3341738B2 (en) Memory error detection method
JPH0625987B2 (en) Complex computer system
JPH10187355A (en) Disk control system
JPH0827761B2 (en) Dual-system simultaneous writing method for dual memory
JPH0830514A (en) Controller system
JPS62166451A (en) History analyzing device for logical unit
JPS61150041A (en) Duplex information processing system
JPS63131234A (en) Diagnosis control system
JPS61271544A (en) Folding test system
JPS62166401A (en) Multiplexing system for electronic computer
JPH0215353A (en) Abnormality setting system at specific address
JPS58121200A (en) Data buffer diagnosing system
JPH03245219A (en) Electronic disk subsystem
JPH0337734A (en) Dually constituted device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 13