JPH06121532A - スイッチング電源装置のスイッチングｆｅｔ駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 駆動信号のデューティーを制限することな
く、電源装置の小形化および低コスト化を図る。 【構成】 パルス幅制御回路21からの駆動信号がＨレベ
ルの場合、コンデンサ15を直流電源11からの電圧で充電
する。このとき、トランジスタ13，17がターンオンし
て、スイッチングＦＥＴ１はオフ、スイッチングＦＥＴ
２はオン状態になる。一方、駆動信号がＬレベルになる
と、スイッチングＦＥＴ２はターンオフし、スイッチン
グＦＥＴ１のソース電位が上昇する。このとき、コンデ
ンサ15の充電電圧がスイッチングＦＥＴ１のゲートに印
加する。１個のコンデンサ15で、スイッチングＦＥＴ１
を駆動できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、直列接続されたスイッ
チングＦＥＴを備えたスイッチング電源装置のスイッチ
ングＦＥＴ駆動回路に関する。

【０００２】

【従来の技術】一般に、この種のスイッチング電源装置
は、図３に示すように、直列接続された第１のスイッチ
ングＦＥＴ１と第２のスイッチングＦＥＴ２とを有し、
第１のスイッチングＦＥＴ１とコンデンサ３との直列回
路がトランス４の一次巻線４Ａ間に接続されるととも
に、このトランス４の一次巻線４Ａと第２のスイッチン
グＦＥＴ２との直列回路に、直流電源５からの直流入力
電圧ＶINが印加される。また、トランス４の二次巻線４
Ｂに誘起された電圧は、整流平滑回路６によって整流平
滑され、直流出力電圧ＶOUT として負荷７に供給される
ようになっている。そして、これらスイッチングＦＥＴ
１，２のゲートには、図示しないパルス幅制御回路から
の駆動信号が交互に与えられ、この駆動信号のパルス幅
を制御することにより、出力電圧ＶOUT が一定に保たれ
る。このとき、スイッチングＦＥＴ１がターンオンする
前までに、トランス４の一次巻線４Ａに蓄積されたエネ
ルギーによりスイッチングＦＥＴ１の寄生キャパシタン
スを放電させるとともに、スイッチングＦＥＴ２がター
ンオンする前までに、一次巻線４Ａに蓄積されたエネル
ギーによりスイッチングＦＥＴ１の寄生キャパシタンス
を放電させるように駆動信号を供給すれば、各スイッチ
ングＦＥＴ１，２のスイッチング損失は最小になり、い
わゆるゼロ電圧スイッチングが達成される。

【０００３】

【発明が解決しようとする課題】上記従来技術における
スイッチング電源装置の一連の動作時おいて、スイッチ
ングＦＥＴ２がオフ状態の場合には、スイッチングＦＥ
Ｔ１のソースが直流入力電圧ＶINの約２倍の電位に達す
るため、少なくともスイッチングＦＥＴ１をターンオン
させるには、このソース電位よりも高い電圧をスイッチ
ングＦＥＴ１のゲートに与えなければならない。したが
って、実際には、高電圧を供給するための駆動用トラン
スを介して、ソース電位の高いスイッチングＦＥＴ１の
ゲートに駆動信号を与えなければならず、電源装置の小
形化および低コスト化の大きな妨げとなっていた。しか
も、こうした駆動用トランスの場合、駆動信号のパルス
導通時間を長くすると飽和を起こす問題もあり、駆動信
号のデューティーが制限されるといった欠点を有してい
た。

【０００４】そこで、本発明は上記問題点を一掃し、駆
動信号のデューティーを制限することなく、しかも、電
源装置の小形化および低コスト化を図ることの可能なス
イッチング電源装置のスイッチングＦＥＴ駆動回路を提
供することを目的とする。

【０００５】

【課題を解決するための手段】本発明は、一次側と二次
側とを絶縁するトランスと、直列接続された第１，第２
のスイッチングＦＥＴとを有し、前記第１，第２のスイ
ッチングＦＥＴを交互にオン，オフ制御することによ
り、前記トランスの二次側より安定した直流出力出圧を
得るようにしたスイッチング電源装置において、前記ソ
ース電位の高い第１のスイッチングＦＥＴのゲート・ソ
ース間に駆動電圧供給用のコンデンサを接続するととも
に、この第１のスイッチングＦＥＴへの駆動信号により
前記コンデンサを介して前記第１のスイッチングＦＥＴ
のゲートに駆動電圧を供給するように構成したものであ
る。

【０００６】

【作用】第１のスイッチングＦＥＴへの駆動信号がオ
ン、オフする毎に、コンデンサは充放電を繰返す。この
ときの一連の動作により、コンデンサは第１のスイッチ
ングＦＥＴ１のソース電位を基準として、この第１のス
イッチングＦＥＴをターンオンさせ得る駆動電圧をゲー
トに供給することが可能となる。

【０００７】

【実施例】以下、本発明をゼロ電圧スイッチングを実現
できるスイッチング電源装置に適用した場合について、
その実施例を図１および図２の回路図に基づいて説明す
る。なお、前記従来例における図３と同一部分には同一
符号を付し、その共通する部分の詳細なる説明は省略す
る。

【０００８】図１は本発明の第１実施例を示し、同図に
おいて、11はマイナス極を接地した直流電源であり、こ
の直流電源11のプラス極はダイオード12のアノードに接
続されるとともに、直流電源11の両端にプッシュプル接
続されたトランジスタ13，14が接続される。また、前記
ダイオード12のカソードと前記第１のスイッチングＦＥ
Ｔ１のソース間には、駆動電圧供給用のコンデンサ15
と、プッシュプル接続されたトランジスタ16，17がそれ
ぞれ接続され、さらに、このダイオード12のカソードと
グランド間には抵抗18とＭＯＳ型ＦＥＴ19との直列回路
が接続される。そして、トランジスタ16，17のエミッタ
およびトランジスタ13，14のエミッタは、それぞれスイ
ッチングＦＥＴ１，２のゲートに接続され、また、トラ
ンジスタ16，17のベースは前記抵抗18とＦＥＴ19との接
続点に接続される。一方、20は整流平滑回路６の出力側
ラインに接続され、直流出力電圧ＶOUT に基づく検出信
号をパルス幅制御回路21に供給する電流検出回路であ
り、パルス幅制御回路21からの駆動信号がトランジスタ
13，14のベースと、ＦＥＴ19のゲートに供給されるよう
にして、スイッチングＦＥＴ駆動回路22を構成する。な
お、各直流電源５，11からは、一例として、それぞれ４
８Ｖおよび１２Ｖの電源電圧が供給されるようになって
いる。

【０００９】次に、上記構成について、その作用を説明
する。パルス幅制御回路21からの駆動信号によって、第
１，第２のスイッチングＦＥＴ１，２が交互にオン、オ
フ制御され、トランス４の二次巻線４Ｂから誘起された
電圧が整流平滑回路６により整流平滑されることによ
り、負荷７に直流出力電圧ＶOUT が供給される。また、
電圧検出回路20からの検出信号の電圧変化に応じて、パ
ルス幅制御回路21は駆動信号のパルス導通時間を変化さ
せ、これによって、前記直流出力電圧ＶOUT を一定に保
つ制御が行われる。このとき、トランス４の一次巻線４
Ａに蓄積されたエネルギーにより、各スイッチングＦＥ
Ｔ１，２の寄生キャパシタンスを放電させるように駆動
信号を与えれば、ゼロ電圧スイッチングが達成される。
以上は、上述の従来技術における動作と同一である。

【００１０】この一連の動作中において、パルス幅制御
回路21からの駆動信号がＨレベルになると、トランジス
タ13，14のベース電位並びにＦＥＴ19のゲート電位はい
ずれも上昇し、トランジスタ13およびＦＥＴ19はターン
オンするとともに、トランジスタ14はターンオフする。
このとき、直流電源11からの直流電圧が駆動電圧として
トランジスタ13からスイッチングＦＥＴ２のゲートに供
給されるため、スイッチングＦＥＴ２のゲート・ソース
間に所定の電位差が生じて、このスイッチングＦＥＴ２
はターンオンする。これに対し、スイッチングＦＥＴ１
側では、前記スイッチングＦＥＴ２がターンオンしてい
る間、このスイッチングＦＥＴ１のソース電位は略０Ｖ
の状態にあるため、直流電源11からの直流電圧がダイオ
ード12を介してコンデンサ15に与えられ、コンデンサ15
は充電される。また、前記ＦＥＴ19がオン状態にあるた
め、トランジスタ16，17のベース電位は下降して略０Ｖ
となり、トランジスタ16はターンオフするのに対し、ト
ランジスタ17はターンオンする。すなわち、スイッチン
グＦＥＴ１のゲート電位は略０Ｖとなり、このスイッチ
ングＦＥＴ１のゲート・ソース間の電位差がなくなるた
め、スイッチングＦＥＴ１はターンオフする。

【００１１】一方、パルス幅制御回路21からの駆動信号
がＬレベルになると、トランジスタ13，14のベース電位
並びにＦＥＴ19のゲート電位は下降する。このとき、ト
ランジスタ14はターンオンするのに対して、トランジス
タ13はターンオフするため、スイッチングＦＥＴ２のゲ
ート電位は略０Ｖに降下し、このスイッチングＦＥＴ２
はターンオフするとともに、これに伴って、スイッチン
グＦＥＴ１のソース電位は直流入力電圧ＶINの約２倍、
つまり、約１００Ｖ付近に上昇する。また、前記ＦＥＴ
19のゲート・ソース間の電位差がなくなり、このＦＥＴ
19はターンオフするとともに、スイッチングＦＥＴ１の
ソース電位の上昇によって、ダイオード12のカソード電
位はアノード電位よりも高くなり、この時点で、コンデ
ンサ15、トランジスタ16，17および抵抗18で構成される
スイッチングＦＥＴ１側の駆動回路は、他の回路素子か
ら分離されて全て高電位の状態に切換わる。したがっ
て、コンデンサ15に蓄えられた充電電圧は、抵抗18を介
してトランジスタ16，17のベースに供給されるため、ト
ランジスタ16はターンオンするとともに、トランジスタ
17はターンオフし、かつ、スイッチングＦＥＴ１のゲー
トには、トランジスタ16を介して前記コンデンサ15の充
電電圧が駆動電圧として供給されるため、スイッチング
ＦＥＴ１をターンオンさせることが可能となる。

【００１２】このように、上記実施例においては、駆動
電圧供給用のコンデンサ15をトランジスタ16を介してソ
ース電位の高い第１のスイッチングＦＥＴ１のゲート・
ソース間に接続することによって、第２のスイッチング
ＦＥＴ２がオフ状態の時に、コンデンサ15はスイッチン
グＦＥＴ１のソース電位を基準として、このスイッチン
グＦＥＴ１をターンオンさせ得る電位差を有する駆動電
圧をゲートに供給することが可能となる。したがって、
１個のコンデンサ15のみでソース電位の高いスイッチン
グＦＥＴ１を駆動させることができるため、電源装置の
小形化および低コスト化を簡単に実現することが可能と
なる。また、従来のように、高電圧を得るための駆動用
トランスは一切不要であり、飽和などの心配もなく、任
意のデューティー範囲の駆動信号によって各スイッチン
グＦＥＴ１，２をオン，オフ制御させることが可能にな
る。

【００１３】図５は、本発明の第２実施例を示す要部の
回路図である。なお、前記第１実施例と同一部分には同
一符号を付し、その共通する部分の説明については省略
する。本実施例では、ＦＥＴ19内の浮遊キャパシタンス
による応答性の劣化を考慮して、このＦＥＴ19のドレイ
ンと抵抗18との間に、応答性に優れたバイポーラトラン
ジスタ23を挿入接続したものであり、トランジスタ23の
ベースに直流電源24からの直流電圧（例えば、５Ｖ）を
常時供給することによって、スイッチングＦＥＴ駆動回
路22に供給される駆動信号に対するオン，オフ追従性を
大幅に向上させることが可能となる。

【００１４】尚、本発明は上記実施例に限定されるもの
ではなく、本発明の要旨の範囲において種々の変形実施
が可能である。例えば、本発明は、上記各実施例におけ
るゼロ電圧スイッチングを実現するスイッチング電源装
置に限らず、プッシュプル型や、フルブリッジ型のスイ
ッチング電源装置などにも適用可能である。また、実施
例中における各トランジスタ13，14，16，17をその構成
上省略して、コンデンサ15を第１のスイッチングＦＥＴ
１のゲート・ソース間に直接的に接続してもよい。

【００１５】

【発明の効果】本発明は、一次側と二次側とを絶縁する
トランスと、直列接続された第１，第２のスイッチング
ＦＥＴとを有し、前記第１，第２のスイッチングＦＥＴ
を交互にオン，オフ制御することにより、前記トランス
の二次側より安定した直流出力出圧を得るようにしたス
イッチング電源装置において、前記ソース電位の高い第
１のスイッチングＦＥＴのゲート・ソース間に駆動電圧
供給用のコンデンサを接続するとともに、この第１のス
イッチングＦＥＴへの駆動信号により前記コンデンサを
介して前記第１のスイッチングＦＥＴのゲートに駆動電
圧を供給するように構成したものであり、駆動信号のデ
ューティーを制限することなく、しかも、電源装置の小
形化および低コスト化を図ることの可能なスイッチング
電源装置のスイッチングＦＥＴ駆動回路を提供できる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すスイッチング電源装
置の回路図である。

【図２】本発明の第２実施例を示す要部の回路図であ
る。

【図３】従来例を示す回路図である。

【符号の説明】

１ 第１のスイッチングＦＥＴ ２ 第１のスイッチングＦＥＴ ４ トランス 15 コンデンサ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 一次側と二次側とを絶縁するトランス
   と、直列接続された第１，第２のスイッチングＦＥＴと
   を有し、前記第１，第２のスイッチングＦＥＴを交互に
   オン，オフ制御することにより、前記トランスの二次側
   より安定した直流出力出圧を得るようにしたスイッチン
   グ電源装置において、前記ソース電位の高い第１のスイ
   ッチングＦＥＴのゲート・ソース間に駆動電圧供給用の
   コンデンサを接続するとともに、この第１のスイッチン
   グＦＥＴへの駆動信号により前記コンデンサを介して前
   記第１のスイッチングＦＥＴのゲートに駆動電圧を供給
   するように構成したことを特徴とするスイッチング電源
   装置のスイッチングＦＥＴ駆動回路。